CN111263511A - 埋平面电阻混压阶梯多层线路板 - Google Patents
埋平面电阻混压阶梯多层线路板 Download PDFInfo
- Publication number
- CN111263511A CN111263511A CN202010189162.XA CN202010189162A CN111263511A CN 111263511 A CN111263511 A CN 111263511A CN 202010189162 A CN202010189162 A CN 202010189162A CN 111263511 A CN111263511 A CN 111263511A
- Authority
- CN
- China
- Prior art keywords
- frequency
- layer
- circuit board
- low
- sided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 59
- 229910052802 copper Inorganic materials 0.000 claims abstract description 17
- 239000010949 copper Substances 0.000 claims abstract description 17
- 239000011889 copper foil Substances 0.000 claims description 42
- 239000002131 composite material Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 20
- 239000011888 foil Substances 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000003780 insertion Methods 0.000 claims description 2
- 230000037431 insertion Effects 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims description 2
- 230000008054 signal transmission Effects 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- -1 polytetrafluoroethylene Polymers 0.000 description 3
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 3
- 239000004810 polytetrafluoroethylene Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910001096 P alloy Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- OFNHPGDEEMZPFG-UHFFFAOYSA-N phosphanylidynenickel Chemical compound [P].[Ni] OFNHPGDEEMZPFG-UHFFFAOYSA-N 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种埋平面电阻混压阶梯多层线路板，包括高频板、低频板及粘结片；高频板包括外侧双面覆铜板、内侧双面覆铜板及位于外侧双面覆铜板、内侧双面覆铜板之间的高频粘接片；低频板包括至少5层堆叠层压设置的单面低频线路板，单面低频线路板的一侧具有铜层，且单面低频线路板具有铜层的一侧远离高频板设置。如此同时集成有低频信号传输及高频信号传输功能，功能更加集中，使得设备更加小型化，集成化程度更高。
Description
技术领域
本发明涉及电子器件领域，特别是一种埋平面电阻混压阶梯多层线路板。
背景技术
据权威的电子电路行业的工程技术人员统计，在集成电路设计时，在元器件的数量上，电阻约占30％，电容约占40％，而其他元器件总共只占30％左右。由于电阻、电容占元器件的大多数，这样便给印制板的装联工序，如插接安装和表面贴装工艺，增添了许多麻烦。另外，如果把电阻放到电路板表面，通过引线连接到电路，会大大增加电路的复杂性，而且电路的性能也会下降。由此，埋平面电阻便应运而生了，这给印制板设计和制作带来了一次空前的技术革命。埋电阻，又称埋阻，或薄膜电阻，是将特殊的电阻材料压合在绝缘基材上，然后通过印刷、蚀刻等工艺，形成设计所需电阻值的内(外)层材料，然后压合在印制板内(上)，形成平面电阻层的一种技术。随着电子产品持续而迅速小型化和多功能化的趋势，要求尽量减少组装无源元件的数量和印制板尺寸，通过平面埋入电阻制造工艺技术的运用，还可增加印制板的功能性、更佳的可靠性和较为低廉的产品成本。另一方面，高频微波等耐高温印制板作为电子信息高新科技产业必不可少的配套产品，近年来获得了显著的重视。为了满足现代通讯技术的迅速发展，对微波高频等耐高温印制板的制造已不满足于单纯的单、双面板的生产，对微波多层印制板制造的需求越来越迫切。
现有的多层线路板要么为低频多层线路板，要么为高频多层线路板，仅能实现低频线路板的集成化或高频线路板的集成化。
发明内容
有鉴于此，本发明提供了一种同时集成有低频信号传输及高频信号传输功能、功能更加集中、设备更加小型化、集成化程度更高的埋平面电阻混压阶梯多层线路板，以解决上述问题。
一种埋平面电阻混压阶梯多层线路板，包括高频板、低频板及连接于高频板与低频板之间的粘结片；高频板包括外侧双面覆铜板、内侧双面覆铜板及位于外侧双面覆铜板、内侧双面覆铜板之间的高频粘接片；外侧双面覆铜板包括位于中部的第一基材层、位于第一基材层一侧的第一电解铜箔层及位于第一基材层另一侧的带有电阻箔的第一复合电极层，第一复合电极层朝向高频粘接片；内侧双面覆铜板包括位于中部的第二基材层、位于第二基材层一侧的第二电解铜箔层及位于第二基材层另一侧的带有电阻箔的第二复合电极层，第二复合电极层朝向高频粘接片；低频板包括至少5层堆叠层压设置的单面低频线路板，单面低频线路板的一侧具有铜层，且单面低频线路板具有铜层的一侧远离高频板设置。
进一步地，所述第一复合电极层包括靠近第一基材层的第一膜电阻层及远离第一基材层的第三电解铜箔层；第二复合电极层包括靠近第二基材层的第二膜电阻层及远离第二基材层的第四电解铜箔层。
进一步地，所述埋平面电阻混压阶梯多层线路板上设置有若干贯穿高频板、粘结片及低频板的过孔。
进一步地，所述高频板上开设有若干第一盲孔，第一盲孔穿过第一电解铜箔层、第一基材层及第一膜电阻层，第一盲孔的内侧壁上设置有第二导电层，第二导电层与第三电解铜箔层电性连接。
进一步地，所述高频板上开设有若干第二盲孔，第二盲孔穿过第一电解铜箔层、第一基材层、第一复合电极层及高频粘接片，第二盲孔的内侧壁上设置有第三导电层，第三导电层与第四电解铜箔层电性连接。
进一步地，所述埋平面电阻混压阶梯多层线路板上开设有若干第三盲孔，第三盲孔穿过高频板及粘结片，第三盲孔的内侧壁上设置有第四导电层，第三导电层与低频板连接。
进一步地，所述单面低频线路板中设置有若干元件安装槽，电子元件位于元件安装槽中并与铜层连接。
进一步地，所述单面低频线路板的层数为10层。
进一步地，所述低频板的边缘向外突出设置有若干插接凸块，插接凸块远离高频板的一侧设置有端子区，端子区内平行间隔设置有若干导电触条；插接凸块朝向高频板的一侧设置有导电触片。
进一步地，所述低频板靠近边缘的位置开设有至少一个缺口，高频板的内侧双面覆铜板暴露于缺口处，缺口处的内侧双面覆铜板上设置有至少一个高频接线端子。
与现有技术相比，本发明的埋平面电阻混压阶梯多层线路板包括高频板、低频板及连接于高频板与低频板之间的粘结片；高频板包括外侧双面覆铜板、内侧双面覆铜板及位于外侧双面覆铜板、内侧双面覆铜板之间的高频粘接片；外侧双面覆铜板包括位于中部的第一基材层、位于第一基材层一侧的第一电解铜箔层及位于第一基材层另一侧的带有电阻箔的第一复合电极层，第一复合电极层朝向高频粘接片；内侧双面覆铜板包括位于中部的第二基材层、位于第二基材层一侧的第二电解铜箔层及位于第二基材层另一侧的带有电阻箔的第二复合电极层，第二复合电极层朝向高频粘接片；低频板包括至少5层堆叠层压设置的单面低频线路板，单面低频线路板的一侧具有铜层，且单面低频线路板具有铜层的一侧远离高频板设置。如此同时集成有低频信号传输及高频信号传输功能，功能更加集中，使得设备更加小型化，集成化程度更高。
附图说明
以下结合附图描述本发明的实施例，其中：
图1为本发明提供的埋平面电阻混压阶梯多层线路板的侧面示意图。
图2为图1中的高频板的侧面拆分示意图。
图3为图1中的低频板的示意图。
图4为图2中的复合电极层的局部微观结构示意图。
图5为本发明提供的埋平面电阻混压阶梯多层线路板的第一视角的立体示意图。
图6为本发明提供的埋平面电阻混压阶梯多层线路板的第二视角的立体示意图。
具体实施方式
以下基于附图对本发明的具体实施例进行进一步详细说明。应当理解的是，此处对本发明实施例的说明并不用于限定本发明的保护范围。
请参考图1，本发明提供的埋平面电阻混压阶梯多层线路板包括高频板10、低频板20及连接于高频板10与低频板20之间的粘结片30。
请参考图2，高频板10包括外侧双面覆铜板11、内侧双面覆铜板13及位于外侧双面覆铜板11、内侧双面覆铜板13之间的高频粘接片12。
外侧双面覆铜板11包括位于中部的第一基材层111、位于第一基材层111一侧的第一电解铜箔层112及位于第一基材层111另一侧的带有电阻箔的第一复合电极层113。第一复合电极层113朝向高频粘接片12。
内侧双面覆铜板13包括位于中部的第二基材层131、位于第二基材层131一侧的第二电解铜箔层132及位于第二基材层131另一侧的带有电阻箔的第二复合电极层133。第二复合电极层133朝向高频粘接片12。
第一基材层11及第二基材层131均为陶瓷粉填充聚四氟乙烯玻璃布。
第一复合电极层113包括靠近第一基材层111的第一膜电阻层1131及远离第一基材层111的第三电解铜箔层1132。
第二复合电极层133包括靠近第二基材层131的第二膜电阻层1331及远离第二基材层131的第四电解铜箔层1332。
高频粘接片12包括聚四氟乙烯树脂层121及位于聚四氟乙烯树脂层121两侧面的热固性树脂层122。
第一膜电阻层1131及第二膜电阻层1331均为镍磷合金膜。
请参考图3，第一复合电极层113或第二复合电极层133上进行第一次蚀刻，蚀刻掉非线路区域的第三电解铜箔层1132或第四电解铜箔层1332；之后在非线路区域进行第二次蚀刻，蚀刻掉非线路区域的第一膜电阻层1131或第二膜电阻层1331；再在需要设置电阻的位置进行第三次蚀刻，蚀刻掉需要设置电阻的位置的第三电解铜箔层1132或第四电解铜箔层1332，剩下的第一膜电阻层1131或第二膜电阻层1331形成内埋电阻。
在同时具有第三电解铜箔层1132及第一膜电阻层1131的部分，由于第一膜电阻层1131的电阻值远大于第三电解铜箔层1132的电阻值，电信号将在第三电解铜箔层1132中传输，此处的第三电解铜箔层1132形成微带线；同理，在同时具有第四电解铜箔层1332及第二膜电阻层1331的部分，由于第二膜电阻层1331的电阻值远大于第四电解铜箔层1332的电阻值，电信号将在第四电解铜箔层1332中传输，此处的第四电解铜箔层1332形成微带线。
在内埋电阻处由于不存在第三电解铜箔层1132或第四电解铜箔层1332，电信号将在第一膜电阻层1131或第二膜电阻层1331中传输。
第一复合电极层113或第二复合电极层133通过上述方式形成具有微带线及内埋电阻的线路。
粘结片30为环氧树脂粘结片。
本发明提供的埋平面电阻混压阶梯多层线路板上设置有若干贯穿高频板10、粘结片30及低频板20的过孔40，过孔40的内侧壁上可设置第一导电层41或不设置导电层。
高频板10上开设有若干第一盲孔14，第一盲孔14穿过第一电解铜箔层112、第一基材层111及第一膜电阻层1131，第一盲孔14的内侧壁上设置有第二导电层141，第二导电层141与第三电解铜箔层1132电性连接。
高频板10上开设有若干第二盲孔15，第二盲孔15穿过第一电解铜箔层112、第一基材层111、第一复合电极层113及高频粘接片12，第二盲孔15的内侧壁上设置有第三导电层151，第三导电层151与第四电解铜箔层1332电性连接。
本发明提供的埋平面电阻混压阶梯多层线路板上开设有若干第三盲孔16，第三盲孔16穿过高频板10及粘结片30，第三盲孔16的内侧壁上设置有第四导电层161，第三导电层151与低频板20上的线路连接。
请参考图4，低频板20包括至少5层堆叠层压设置的单面低频线路板21，单面低频线路板21的一侧具有铜层211，且单面低频线路板21具有铜层211的一侧远离高频板10设置。铜层211上根据需要布局有线路。单面低频线路板21中还设置有若干元件安装槽，电子元件位于元件安装槽中并与铜层211上的线路连接。
本实施方式中，单面低频线路板21的层数为10层。
低频板20上开设有若干阶梯孔，阶梯孔的内侧壁上镀有第五导电层，阶梯孔能够实现任意两层单面低频线路板21之间的信号传递。
请参考图5及图6，低频板20的边缘外突出设置有若干插接凸块50，插接凸块50远离高频板10的一侧设置有端子区51，端子区51内平行间隔设置有若干导电触条52。插接凸块50朝向高频板10的一侧设置有导电触片53，导电触片53的面积与端子区51的面积相同或相当。导电触条52用于与外部的电源端子及信号端子连接，导电触片53用于与外部的接地端子连接。插接凸块50通过插接的方式与外部端子连接，连接方式简单，同时导电触片53与端子区51呈两面设置，可避免电位串电。若干导电触条52可通过阶梯孔分别与每一层单面低频线路板21的铜层211连接。
低频板20靠近边缘的位置开设有至少一个缺口60，高频板10的内侧双面覆铜板13暴露于缺口60处，缺口60处的内侧双面覆铜板13上设置有至少一个高频接线端子61，便于高频板10的接线。
与现有技术相比，本发明的埋平面电阻混压阶梯多层线路板包括高频板10、低频板20及连接于高频板10与低频板20之间的粘结片30；高频板10包括外侧双面覆铜板11、内侧双面覆铜板13及位于外侧双面覆铜板11、内侧双面覆铜板13之间的高频粘接片12；外侧双面覆铜板11包括位于中部的第一基材层111、位于第一基材层111一侧的第一电解铜箔层112及位于第一基材层111另一侧的带有电阻箔的第一复合电极层113，第一复合电极层113朝向高频粘接片12；内侧双面覆铜板13包括位于中部的第二基材层131、位于第二基材层131一侧的第二电解铜箔层132及位于第二基材层131另一侧的带有电阻箔的第二复合电极层133，第二复合电极层133朝向高频粘接片12；低频板20包括至少5层堆叠层压设置的单面低频线路板21，单面低频线路板21的一侧具有铜层211，且单面低频线路板21具有铜层211的一侧远离高频板10设置。如此同时集成有低频信号传输及高频信号传输功能，同时集成有低频信号传输及高频信号传输功能、功能更加集中、设备更加小型化、集成化程度更高。
以上仅为本发明的较佳实施例，并不用于局限本发明的保护范围，任何在本发明精神内的修改、等同替换或改进等，都涵盖在本发明的权利要求范围内。
Claims (10)
1.一种埋平面电阻混压阶梯多层线路板，其特征在于：包括高频板、低频板及连接于高频板与低频板之间的粘结片；高频板包括外侧双面覆铜板、内侧双面覆铜板及位于外侧双面覆铜板、内侧双面覆铜板之间的高频粘接片；外侧双面覆铜板包括位于中部的第一基材层、位于第一基材层一侧的第一电解铜箔层及位于第一基材层另一侧的带有电阻箔的第一复合电极层，第一复合电极层朝向高频粘接片；内侧双面覆铜板包括位于中部的第二基材层、位于第二基材层一侧的第二电解铜箔层及位于第二基材层另一侧的带有电阻箔的第二复合电极层，第二复合电极层朝向高频粘接片；低频板包括至少5层堆叠层压设置的单面低频线路板，单面低频线路板的一侧具有铜层，且单面低频线路板具有铜层的一侧远离高频板设置。
2.如权利要求1所述的埋平面电阻混压阶梯多层线路板，其特征在于：所述第一复合电极层包括靠近第一基材层的第一膜电阻层及远离第一基材层的第三电解铜箔层；第二复合电极层包括靠近第二基材层的第二膜电阻层及远离第二基材层的第四电解铜箔层。
3.如权利要求1所述的埋平面电阻混压阶梯多层线路板，其特征在于：所述埋平面电阻混压阶梯多层线路板上设置有若干贯穿高频板、粘结片及低频板的过孔。
4.如权利要求2所述的埋平面电阻混压阶梯多层线路板，其特征在于：所述高频板上开设有若干第一盲孔，第一盲孔穿过第一电解铜箔层、第一基材层及第一膜电阻层，第一盲孔的内侧壁上设置有第二导电层，第二导电层与第三电解铜箔层电性连接。
5.如权利要求2所述的埋平面电阻混压阶梯多层线路板，其特征在于：所述高频板上开设有若干第二盲孔，第二盲孔穿过第一电解铜箔层、第一基材层、第一复合电极层及高频粘接片，第二盲孔的内侧壁上设置有第三导电层，第三导电层与第四电解铜箔层电性连接。
6.如权利要求1所述的埋平面电阻混压阶梯多层线路板，其特征在于：所述埋平面电阻混压阶梯多层线路板上开设有若干第三盲孔，第三盲孔穿过高频板及粘结片，第三盲孔的内侧壁上设置有第四导电层，第三导电层与低频板连接。
7.如权利要求1所述的埋平面电阻混压阶梯多层线路板，其特征在于：所述单面低频线路板中设置有若干元件安装槽，电子元件位于元件安装槽中并与铜层连接。
8.如权利要求1所述的埋平面电阻混压阶梯多层线路板，其特征在于：所述单面低频线路板的层数为10层。
9.如权利要求1所述的埋平面电阻混压阶梯多层线路板，其特征在于：所述低频板的边缘向外突出设置有若干插接凸块，插接凸块远离高频板的一侧设置有端子区，端子区内平行间隔设置有若干导电触条；插接凸块朝向高频板的一侧设置有导电触片。
10.如权利要求1所述的埋平面电阻混压阶梯多层线路板，其特征在于：所述低频板靠近边缘的位置开设有至少一个缺口，高频板的内侧双面覆铜板暴露于缺口处，缺口处的内侧双面覆铜板上设置有至少一个高频接线端子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010189162.XA CN111263511B (zh) | 2020-03-18 | 2020-03-18 | 埋平面电阻混压阶梯多层线路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010189162.XA CN111263511B (zh) | 2020-03-18 | 2020-03-18 | 埋平面电阻混压阶梯多层线路板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111263511A true CN111263511A (zh) | 2020-06-09 |
| CN111263511B CN111263511B (zh) | 2024-07-12 |
Family
ID=70947819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010189162.XA Active CN111263511B (zh) | 2020-03-18 | 2020-03-18 | 埋平面电阻混压阶梯多层线路板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111263511B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN206422974U (zh) * | 2017-02-15 | 2017-08-18 | 浙江万正电子科技有限公司 | 埋平面电阻高频多层线路板 |
| CN207802522U (zh) * | 2018-02-28 | 2018-08-31 | 浙江万正电子科技有限公司 | 聚四氟乙烯玻璃布和碳氢化合物陶瓷混压多层线路板 |
| CN109733021A (zh) * | 2019-02-27 | 2019-05-10 | 浙江九通电子科技有限公司 | 埋平面电阻改性聚苯醚玻璃布高频多层背板及其制作方法 |
| CN211297147U (zh) * | 2020-03-18 | 2020-08-18 | 浙江万正电子科技有限公司 | 埋平面电阻混压阶梯多层线路板 |
-
2020
- 2020-03-18 CN CN202010189162.XA patent/CN111263511B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN206422974U (zh) * | 2017-02-15 | 2017-08-18 | 浙江万正电子科技有限公司 | 埋平面电阻高频多层线路板 |
| CN207802522U (zh) * | 2018-02-28 | 2018-08-31 | 浙江万正电子科技有限公司 | 聚四氟乙烯玻璃布和碳氢化合物陶瓷混压多层线路板 |
| CN109733021A (zh) * | 2019-02-27 | 2019-05-10 | 浙江九通电子科技有限公司 | 埋平面电阻改性聚苯醚玻璃布高频多层背板及其制作方法 |
| CN211297147U (zh) * | 2020-03-18 | 2020-08-18 | 浙江万正电子科技有限公司 | 埋平面电阻混压阶梯多层线路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111263511B (zh) | 2024-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4276881B2 (ja) | 多層プリント配線板の接続構造 | |
| GB2429847A (en) | Printed circuit board and manufacturing method thereof | |
| TW201711536A (zh) | 柔性線路板及其製作方法 | |
| WO2004079755A1 (ja) | フラット型シールドケーブル | |
| CN211297147U (zh) | 埋平面电阻混压阶梯多层线路板 | |
| JP3226959B2 (ja) | 多層フレキシブルプリント基板の製法 | |
| CN112492751B (zh) | 连接器及其制作方法 | |
| KR20120053473A (ko) | 배선기판 | |
| CN211297156U (zh) | 埋平面电阻陶瓷粉填充碳氢化合物树脂多层线路板 | |
| CN111212521B (zh) | 埋平面电阻陶瓷粉填充碳氢化合物树脂多层线路板 | |
| JP4363947B2 (ja) | 多層配線回路基板およびその作製方法 | |
| CN204425778U (zh) | 一种埋电阻刚挠结合印制电路板 | |
| US12016119B2 (en) | Method for manufacturing multilayer printed circuit board | |
| CN111263511B (zh) | 埋平面电阻混压阶梯多层线路板 | |
| CN106341945B (zh) | 一种柔性线路板及其制作方法 | |
| CN113133191B (zh) | 内埋透明电路板及其制作方法 | |
| US6236558B1 (en) | Multilayer electronic part | |
| CN220307461U (zh) | 电路板和组合电路板 | |
| CN204425789U (zh) | 一种埋电容刚挠结合印制电路板 | |
| TW200527455A (en) | Method and apparatus of non-symmetrical electrode of build-in capacitor | |
| CN113036571B (zh) | 一种连接器的制备方法、连接器及集成器件 | |
| KR200157893Y1 (ko) | 경연성 다층 인쇄회로기판 | |
| US20070178226A1 (en) | Printed circuit board | |
| WO2019198154A1 (ja) | 部品内蔵基板、及び部品内蔵基板の製造方法 | |
| CN114521055A (zh) | 内埋式电路板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 314100 beihuanqiao Development Zone, ganyao Town, Jiashan County, Jiaxing City, Zhejiang Province Applicant after: Zhejiang Wanzheng Electronic Technology Co.,Ltd. Address before: 314100 beihuanqiao Development Zone, ganyao Town, Jiashan County, Jiaxing City, Zhejiang Province Applicant before: ZHEJIANG WANZHENG ELECTRONICS SCIENCE AND TECHNOLOGY Co.,Ltd. Country or region before: China |
|
| GR01 | Patent grant |