CN111258404A - 一种隔离电路系统及其进行信号隔离的方法 - Google Patents

一种隔离电路系统及其进行信号隔离的方法 Download PDF

Info

Publication number
CN111258404A
CN111258404A CN201811465316.2A CN201811465316A CN111258404A CN 111258404 A CN111258404 A CN 111258404A CN 201811465316 A CN201811465316 A CN 201811465316A CN 111258404 A CN111258404 A CN 111258404A
Authority
CN
China
Prior art keywords
signal
circuit
isolation
digital logic
logic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811465316.2A
Other languages
English (en)
Inventor
黄俏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201811465316.2A priority Critical patent/CN111258404A/zh
Priority to US17/288,495 priority patent/US11888307B2/en
Priority to PCT/CN2019/110326 priority patent/WO2020114074A1/zh
Publication of CN111258404A publication Critical patent/CN111258404A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/12—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to underload or no-load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明公开了一种隔离电路系统及其进行信号隔离的方法，该电路系统包括：电源管理器，用于监测到第一电路区域掉电时输出第一信号到数字逻辑电路，未监测到第一电路区域出现掉电时输出第二信号到数字逻辑电路；数字逻辑电路，用于将从电源管理器接收的第一信号经逻辑处理后输出隔离信号到隔离电路，将从电源管理器接收的第二信号经逻辑处理后输出连通信号到隔离电路；隔离电路，用于将所述交互信号进行阻断，或者，将所述交互信号经稳压处理后输出到第二电路区域。本发明有效地解决了在低功耗技术领域中，现有的隔离电路在突发掉电时，不能及时将输入到常开电压域的信号维持在固定的状态的问题，提升了隔离电路系统的稳定性。

Description

一种隔离电路系统及其进行信号隔离的方法
技术领域
本发明涉及低功耗电路技术研究领域，尤其涉及一种隔离电路系统及其进行信号隔离的方法。
背景技术
在低功耗技术实际应用中，现在的SOC系统普遍存在多个电压域，以便于在系统应用处在待机的情况下关掉一些不需要的电压域，留下电池供电应用唤醒电路的常开电压域；在多个电压域下，除常开电压域，其他与常开电压域交互的信号，都会有可能遇到外部突然掉电时，出现与常开电压域的信号的交互状态不稳定不可控，存在误操作常开电压域的控制电路的可能性，甚至导致常开电压域的唤醒异常，无法再次唤醒电路等；
Isolation(隔离)电路常常用在两个电压域之间的信号交互上，用来隔离掉电区域输入到常开电压域的信号，使掉电区域输入的信号稳定在固定状态，用来减少掉电信号处在一个中间电平导致电域漏电的问题，以及在掉电区域掉电时，使其输入到有点区域的信号可控。
现有技术的Isolation电路采用微处理器CPU主动发起掉电的情况，即微控制器先发起控制Isolation电路的信号，将可掉电区域输入到常开电压域的信号变更为无效信号并维持在固定状态，然后再向电源管理单元发起掉电信号，但是当可掉电区域被动掉电时，上述通过微控制器控制的Isolation电路无法及时将输入到常开电压域的信号变更为无效信号并维持在固定状态，导致大概率地出现常开电压域工作异常的情况。
发明内容
本发明提供一种隔离电路系统及其进行信号隔离的方法，解决在低功耗技术领域，现有的Isolation电路采用微处理器稳定电路信号时，无法及时将输入到常开电压域的信号维持在固定状态，导致大概率地出现常开电压域工作异常情况的问题。
为了解决上述的技术问题，本发明提供了一种隔离电路系统及其进行信号隔离的方法，具体包括：
本发明第一方面，提供一种隔离电路系统，该系统包括：
电源管理器，用于监测到第一电路区域掉电时输出第一信号到数字逻辑电路，未监测到第一电路区域出现掉电时输出第二信号到数字逻辑电路；
数字逻辑电路，用于将从电源管理器接收的第一信号经逻辑处理后输出隔离信号到隔离电路，将从电源管理器接收的第二信号经逻辑处理后输出连通信号到隔离电路；
隔离电路，用于同时从第一电路区域接收交互信号和从数字逻辑电路接收隔离信号，将所述交互信号进行阻断，或者，同时从第一电路区域接收交互信号和从数字逻辑电路接收连通信号，将所述交互信号经稳压处理后输出到第二电路区域。
本发明第二方面，提供一种隔离电路系统进行信号隔离的方法，该方法包括：
电源管理器监测到第一电路区域掉电时输出第一信号到数字逻辑电路，未监测到第一电路区域出现掉电时输出第二信号到数字逻辑电路；
数字逻辑电路将从电源管理器接收的第一信号经逻辑处理后输出隔离信号到隔离电路，将从电源管理器接收的第二信号经逻辑处理后输出连通信号到隔离电路；
隔离电路同时从第一电路区域接收交互信号和从数字逻辑电路接收隔离信号，将所述交互信号进行阻断，或者，同时从第一电路区域接收交互信号和从数字逻辑电路接收连通信号，将所述交互信号经稳压处理输出到第二电路区域。
本发明提供的一种隔离电路系统及其进行信号隔离的方法与现有技术相比，具有如下优点和有益效果：
本发明提供的方案中，通过电源管理器实时监控第一电路区域的掉电情况，根据掉电情况发出第一信号和第二信号，通过逻辑数字电路发送隔离信号/连通信号到隔离电路，在第一电路区域掉电时，将第一电路区域掉电后不稳定的交互信号及时地隔离掉，避免其输出到第二电路区域，从而减少了突发掉电时，导致的对上述交互信号的误操作引起的电路系统不稳定的情况，提升了隔离电路系统的稳定性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1A为实施例一提供的一种隔离电路系统的系统示意图；
图1B为实施例一提供的隔离电路系统结构示意图；
图1C为实施例一提供的包括微处理器的隔离电路系统示意图；
图2A为实施例二提供的隔离电路系统的工作流程示意图；
图2B为实施例二提供的包括微处理器的隔离电路系统的工作流程示意图；
图3A为实施例三提供的常见的隔离电路系统的电路示意图一；
图3B为实施例三提供的基于常见的隔离电路的信号时序分析图；
图3C为实施例三提供的改进的隔离电路系统的电路示意图；
图3D为实施例三提供的基于改进1的隔离电路的信号时序分析图；
图3E为实施例三提供的基于改进2的隔离电路的信号时序分析图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一：
本发明提供一种隔离电路系统，系统示意图如图1A，包括：
电源管理器10，用于监测到第一电路区域掉电时输出第一信号到数字逻辑电路，未监测到第一电路区域出现掉电时输出第二信号到数字逻辑电路；
数字逻辑电路20，用于将从电源管理器接收的第一信号经逻辑处理后输出隔离信号到隔离电路，将从电源管理器接收的第二信号经逻辑处理后输出连通信号到隔离电路；
隔离电路30，用于同时从第一电路区域接收交互信号和从数字逻辑电路接收隔离信号，将上述交互信号进行阻断，或者，同时从第一电路区域接收交互信号和从数字逻辑电路接收连通信号，将上述交互信号经稳压处理后输出到第二电路区域。
在实施中，上述隔离电路系统中，通过电源管理器实时监测第一电路区域的电压情况，并根据监测到的第一电路区域的电压情况，判断第一电路区域是否发生掉电现象，并根据判断结果向数字逻辑电路输出第一信号/第二信号，以此向数字逻辑电路传递第一电路区域的掉电情况；作为一种可选的实施方式，当电源管理器检测到上述第一电路区域掉电时，发出第一信号到数字逻辑电路，上述第一信号的值可以设置为1(即可认为是一个高电平信号)；当未检测到上述第一电路区域掉电时，发出第二信号到数字逻辑电路，上述第二信号的值可以设置为0(即可认为是一个低电平信号)；
上述隔离电路系统中，数字逻辑电路将接收的第一信号/第二信号经逻辑处理后对应地向隔离电路输出隔离信号/连通信号；
作为一种可选的实施方式，上述数字逻辑电路可以包括一个非门，上述非门的输入端与电源管理器输出端连接，输出端与上述隔离电路连接；即当上述非门的输入值是第一信号，即值为1时，对应的输出隔离信号(值为0)；上述非门的输入值是第二信号，即值为0时，对应的输出隔离信号(值为1)；
上述隔离电路系统中，隔离电路同时从第一电路区域接收交互信号，和从数字逻辑电路接收隔离信号，将上述交互信号进行阻断，或者，将上述交互信号经稳压处理输出到第二电路区域；
上述第一电路区域为可掉电区域，上述第二电路区域为常开电压域。
隔离电路同时从第一电路区域接收交互信号和从数字逻辑电路接收隔离信号/连通信号，将上述交互信号进行阻断，或者，将上述交互信号经稳压处理输出到第二电路区域；
上述从第一电路区域接收交互信号包括写使能信号和数据信号；
上述第二电路区域包括寄存器，用于采集第一电路区域传递的数据信号；当上述第二电路区域包括寄存器时，上述隔离电路，用于在同时从第一电路区域接收交互信号和从数字逻辑电路接收连通信号时，将上述交互信号经稳压处理输出到第二电路区域的寄存器。
作为一种可选的实施方式，上述隔离电路系统包括至少一个与门，每个与门的两个输入端分别与数字逻辑电路的输出端和上述第一电路区域的一个输出端连接；
在本实施例中，上述隔离电路包括两个与门，如图1B，当上述隔离电路从数字逻辑电路接收的是隔离信号(值为0)时，将上述隔离信号和上述交互信号通过与门后，即将上述交互信号设置为无效，将其隔离掉，不被上述第二电路区域的寄存器采集到；当上述隔离电路从数字逻辑电路接收的是连通信号(值为1)时，将上述连通信号和上述交互信号通过与门后，输出到第二电路区域的寄存器；
当上述交互信号包括数据信号时，上述隔离电路系统还包括缓冲模块，如图1B，上述缓冲模块连接在上述数字逻辑电路输出端和上述数据信号输入的与门的输入端之间，用于将上述数字逻辑电路输出的隔离信号/连通信号缓冲后经稳压处理输出到第二电路区域，以便使上述数据信号撞上上述第二电路区域的寄存器的时钟采写频率；
在实施中，上述隔离电路系统还包括微处理器40，系统如图1C所示，上述微处理器用于监测到第一电路区域掉电时输出第三信号到数字逻辑电路，未监测到第一电路区域出现掉电时输出第四信号到数字逻辑电路；
当上述隔离电路系统包括微处理器时，上述数字逻辑电路，用于将从电源管理器接收的第一信号及从微处理器接收的第三信号，经逻辑处理后输出隔离信号到隔离电路，将从电源管理器接收的第二信号及从微处理器接收的第四信号，经逻辑处理后输出连通信号到隔离电路。
作为一种选的实施方式，当上述隔离电路系统包括微处理器时，上述数字逻辑电路包括一个或非门，上述或非门的两个输入端分别与电源管理器和微处理器的输出端连接，输出端与上述隔离电路连接；
当上述隔离电路系统包括微处理器时，实现通过电源管理器和微处理器的双重控制，保证了隔离电路系统的稳定性。
实施例二：
基于同一方案构思，本实施例给出一种隔离电路系统进行信号隔离的方法，上述隔离电路系统的工作流程示意图如图2A，具体包括：
步骤210，电源管理器监测到第一电路区域掉电时输出第一信号到数字逻辑电路，未监测到第一电路区域出现掉电时输出第二信号到数字逻辑电路；
步骤220，数字逻辑电路将从电源管理器接收的第一信号经逻辑处理后输出隔离信号到隔离电路，将从电源管理器接收的第二信号经逻辑处理后输出连通信号到隔离电路；
步骤230，隔离电路同时从第一电路区域接收交互信号和从数字逻辑电路接收隔离信号，将上述交互信号进行阻断，或者，同时从第一电路区域接收交互信号和从数字逻辑电路接收连通信号，将上述交互信号经稳压处理输出到第二电路区域。
在实施中，当上述交互信号包括数据信号时，上述隔离电路通过缓冲模块从上述数字逻辑电路接收隔离信号/连通信号。
当上述隔离电路系统包括微处理器时，上述一种隔离电路系统进行信号隔离的方法，如图2B所示，还包括：
步骤240，微处理器监测到第一电路区域掉电时输出第三信号到数字逻辑电路，未监测到第一电路区域出现掉电时输出第四信号到数字逻辑电路；
步骤250，数字逻辑电路,将从电源管理器接收的第一信号及从微处理器接收的第三信号，经逻辑处理后输出隔离信号到隔离电路，将从电源管理器接收的第二信号及从微处理器接收的第四信号，经逻辑处理后输出连通信号到隔离电路。
以下分别给出上述隔离电路系统包括微处理器时，上述第一电路区域掉电和未掉电时的工作流程：
1)出上述第一电路区域掉电的工作流程如下：
电源管理器监测到第一电路区域掉电，输出第一信号(值为1)到数字逻辑电路；
同时，微处理器监测到第一电路区域掉电，输出第三信号(值为1)到数字逻辑电路；
数字逻辑电路接收第一信号和第三信号，将上述第一信号和第三信号经过或非门后输出隔离信号(值为0)到隔离电路；
隔离电路接收第一电路区域传递的写使能信号和数据信号，分别将写使能信号和数据信号与隔离信号经过与门后，将上述写使能信号和数据信号置为无效(可以理解为值为0)隔离掉；
第二电路区域的寄存器检测不到高电平(即值为1)的写使能信号，则不会采写上述数据信号。
2)出上述第一电路区域未掉电的工作流程如下：
电源管理器未监测到第一电路区域掉电，输出第二信号(值为0)到数字逻辑电路；
同时，微处理器未监测到第一电路区域掉电，输出第四信号(值为0)到数字逻辑电路；
数字逻辑电路接收第二信号和第四信号，将上述第二信号和第四信号经过或非门后输出连通信号(值为1)到隔离电路；
隔离电路接收第一电路区域传递的写使能信号和数据信号，分别将写使能信号和数据信号与连通信号经过与门后，将上述写使能信号和数据信号传输到第二电路区域的寄存器；
第二电路区域的寄存器检测到高电平(即值为1)的写使能信号，则对上述数据信号进行采写。
实施例三：
本实施例结合实施例一提供的一种隔离电路系统，和实施例二提供的一种隔离电路系统进行信号隔离的方法，给出具体的应用如下：
结合图3A、3B、3C、3D和3E，对本实施例提供的具体应用给出以下的工作原理的说明：
图3A是常见的隔离(Isolation)电路系统的电路示意图，用于把掉电区域输出常开电压域的交互信号(写使能信号和数据信号)，和微控制器CPU发出的isolation_en经取反电路取反的信号相与，在可掉电区域掉电前将上述交互信号的值固定成0，确保常开电路域在可掉电区域掉电时，能够正常工作。
图3B是基于图3A的隔离电路的信号时序分析图，其中：
isolation_en1信号描述的是，在正常工作时，CPU先主动发出控制指令控制Isolation电路系统，把输入到常开电压域的交互信号固定为0，然后CPU再向电源管理器PMU发起请求掉电信号，把输入到可掉电区域的电压VDD关掉，datasig1数据输入信号在sample1时刻因掉电变为灰色不稳定状态，但此时常开电压域寄存器data_register1已经把固定状态缓存下来了，因此不影响正常工作。
isolation_en2信号描述的是，异常掉电的情况，CPU来不及发出指令控制Isolation电路系统，此时isolation_en2一直没值起来(即isolation_en2为无效状态)，在sample1时刻，VDD关掉了，datasig2的数据变为不稳定状态，由于未提前收到有效的isolation_en2控制，导致常开电压域的寄存器data_register2把不稳定的数据信号状态缓存下来了，进而导致此时常开电压域出现异常。
本发明提出了图3C的基于上述Isolation电路系统的改进电路，其工作流程如下：
改进1是针对图3A中的Isolation电路系统中不能解决可掉电区域异常掉电，导致常开电压域出现工作异常的情况，其具体工作原理如下：
增加电源管理器PMU检测可掉电区域的电压情况的掉电指示标志control2信号，一旦PMU检测到可掉电区域掉电时，则将上述control2的值置为1，当PMU未检测到可掉电区域掉电时，将上述control2的值置为0输入图中改进1(数字逻辑电路)的或非门的输入端，将control2和CPU发出的isolation_en信号经或非门后，作为isolation1_en和isolation2_en输入到常开电压域；当control2和isolation_en任一的值为1(高电平有效)时，isolation1和isolation2的值都为0，当control2和isolation_en的值都为0(即低电平无效)时，isolation1和isolation2的值都为1；
当可掉电区域掉电时，利用isolation1_en和与门将write_en_new的值置为0；用isolation_en 2和与门将data_register的值也置为0；常开电压域的寄存器检测不到值为1的write_en_new，便不会对data_register进行采写，从而避免在可掉电区域掉电时，寄存器采集到不稳定的写使能信号和数据信号；
当可掉电区域未掉电时，上述isolation_en 1和isolation2_en的值均为1，经过与门后，不会影响write_en_new和data_register的值，常开电压域的寄存器检测到值为1的write_en_new时，便会对data_register进行采写。
图3C中的改进2是为提升图3C中的改进1的工作性能做出的改进，因为可掉电区域突发异常掉电是随机发生的，很可能撞到isolation1_en和isolation2_en控制信号起作用时间不在寄存器采样时钟的采样点上，以图3D作为说明：
在图3D的采样点sample1点上，导致寄存器采样建立时间无法满足，从而出现寄存器采样出错的情况，如图3D的常开电压域得到的寄存器data_register1出现不确定状态(如图3D在sample点之后，data_register1的灰色部分表示不确定状态)，从而导致常开电压域出现误操作的情况。
图3C中的改进2是针对图3D出现的情况作出的改进，其工作原理如下：
改进2电路是在对输入数据端isolation1电路的isolation1_en的控制信号加了2级buff作为延时单元，将isolation2_en信号与isolation1_en分时错开控制。
在上述改进2的作用下，时钟采样同步的时候不会同时让write_en和data_sig信号建立时间不足的情况发生，如图3E所示，在可掉电区域突发掉电时，isolation2_en信号会先起来在经过与门后产生write_en_new信号，在图3E的sample1点时，write_en_new变低，使写使能信号无效掉。在控制输入数据data_sig2的isolation1_en在延迟了一段时间之后在sample2点置起，此时刚好撞上时钟的采样点，但由于控制数据写入的write_en_new已经提前置低为无效，则在sample2点由于数据输入的建立时间不满足，而导致常开电压域的寄存器data_resiger写入了数据不确定的状态。
本实施例将改进1和改进2相互结合，作为可掉电区域突发掉电时，对常开电压域的保护电路，从而减少了可掉电区域异常掉电时，常开电压域出现误操作的情况。
应当说明的是，本发明的各个实施例的技术方案可以相互结合，但是必须是以本领域的技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当人认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (11)

1.一种隔离电路系统，其特征在于，包括：
电源管理器，用于监测到第一电路区域掉电时输出第一信号到数字逻辑电路，未监测到第一电路区域出现掉电时输出第二信号到数字逻辑电路；
数字逻辑电路，用于将从电源管理器接收的第一信号经逻辑处理后输出隔离信号到隔离电路，将从电源管理器接收的第二信号经逻辑处理后输出连通信号到隔离电路；
隔离电路，用于同时从第一电路区域接收交互信号和从数字逻辑电路接收隔离信号，将所述交互信号进行阻断，或者，同时从第一电路区域接收交互信号和从数字逻辑电路接收连通信号，将所述交互信号经稳压处理后输出到第二电路区域。
2.如权利要求1所述的系统，其特征在于，还包括：
微处理器，用于监测到第一电路区域掉电时输出第三信号到数字逻辑电路，未监测到第一电路区域出现掉电时输出第四信号到数字逻辑电路；
所述数字逻辑电路，用于将从电源管理器接收的第一信号及从微处理器接收的第三信号，经逻辑处理后输出隔离信号到隔离电路，将从电源管理器接收的第二信号及从微处理器接收的第四信号，经逻辑处理后输出连通信号到隔离电路。
3.根据权利要求1所述的系统，其特征在于，所述数字逻辑电路包括一个非门，所述非门的输入端与电源管理器输出端连接，输出端与所述隔离电路连接。
4.根据权利要求2所述的系统，其特征在于，所述数字逻辑电路包括一个或非门，所述或非门的两个输入端分别与电源管理器和微处理器的输出端连接，输出端与所述隔离电路连接。
5.如权利要求1～4任一所述的系统，其特征在于，所述隔离电路包括至少一个与门，每个与门的两个输入端分别与数字逻辑电路的输出端和所述第一电路区域的一个输出端连接。
6.如权利要求1～4任一所述的系统，其特征在于，所述第一电路区域输出的交互信号包括写使能信号和数据信号。
7.根据权利要求6所述的系统，其特征在于，所述第二电路区域包括寄存器，其中：
所述隔离电路，用于在同时从第一电路区域接收交互信号和从数字逻辑电路接收连通信号时，将所述交互信号经稳压处理输出到第二电路区域的寄存器。
8.如权利要求5所述的系统，其特征在于，所述交互信号包括数据信号，还包括：
缓冲模块，连接在所述数字逻辑电路输出端和所述数据信号输入的与门的输入端之间，用于将所述数字逻辑电路输出的隔离信号/连通信号缓冲后经稳压处理输出到第二电路区域。
9.一种隔离电路系统进行信号隔离的方法，其特征在于，该方法包括：
电源管理器监测到第一电路区域掉电时输出第一信号到数字逻辑电路，未监测到第一电路区域出现掉电时输出第二信号到数字逻辑电路；
数字逻辑电路将从电源管理器接收的第一信号经逻辑处理后输出隔离信号到隔离电路，将从电源管理器接收的第二信号经逻辑处理后输出连通信号到隔离电路；
隔离电路同时从第一电路区域接收交互信号和从数字逻辑电路接收隔离信号，将所述交互信号进行阻断，或者，同时从第一电路区域接收交互信号和从数字逻辑电路接收连通信号，将所述交互信号经稳压处理输出到第二电路区域。
10.如权利要求9所述的方法，其特征在于，还包括：
微处理器监测到第一电路区域掉电时输出第三信号到数字逻辑电路，未监测到第一电路区域出现掉电时输出第四信号到数字逻辑电路；
数字逻辑电路将从电源管理器接收的第一信号经逻辑处理后输出隔离信号到隔离电路，将从电源管理器接收的第二信号经逻辑处理后输出连通信号到隔离电路，包括：
将从电源管理器接收的第一信号及从微处理器接收的第三信号，经逻辑处理后输出隔离信号到隔离电路，将从电源管理器接收的第二信号及从微处理器接收的第四信号，经逻辑处理后输出连通信号到隔离电路。
11.如权利要求9所述的方法，其特征在于，所述交互信号包括数据信号，所述隔离电路从数字逻辑电路接收隔离信号/连通信号，包括：
所述隔离电路通过缓冲模块从所述数字逻辑电路接收隔离信号/连通信号。
CN201811465316.2A 2018-12-03 2018-12-03 一种隔离电路系统及其进行信号隔离的方法 Pending CN111258404A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811465316.2A CN111258404A (zh) 2018-12-03 2018-12-03 一种隔离电路系统及其进行信号隔离的方法
US17/288,495 US11888307B2 (en) 2018-12-03 2019-10-10 Isolation circuit system and signal isolation method thereof
PCT/CN2019/110326 WO2020114074A1 (zh) 2018-12-03 2019-10-10 隔离电路系统及其进行信号隔离的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811465316.2A CN111258404A (zh) 2018-12-03 2018-12-03 一种隔离电路系统及其进行信号隔离的方法

Publications (1)

Publication Number Publication Date
CN111258404A true CN111258404A (zh) 2020-06-09

Family

ID=70951997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811465316.2A Pending CN111258404A (zh) 2018-12-03 2018-12-03 一种隔离电路系统及其进行信号隔离的方法

Country Status (3)

Country Link
US (1) US11888307B2 (zh)
CN (1) CN111258404A (zh)
WO (1) WO2020114074A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144219A (en) * 1995-10-26 2000-11-07 Advanced Micro Devices, Inc. System and method for isolation of varying-power backed memory controller inputs
CN102496907A (zh) * 2011-12-02 2012-06-13 北京赛科世纪数码科技有限公司 一种机顶盒、掉电保护装置及掉电数据保护方法
CN102694542A (zh) * 2012-05-09 2012-09-26 北京华大信安科技有限公司 信号隔离方法、装置及芯片
CN103257265A (zh) * 2012-02-16 2013-08-21 扬智科技股份有限公司 电子装置、唤醒时间检测电路及方法
US20180316180A1 (en) * 2017-04-27 2018-11-01 Qualcomm Incorporated Methods for detecting an imminent power failure in time to protect local design state

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2730049Y (zh) 2004-10-14 2005-09-28 海信集团有限公司 电视机iic总线上的隔离电路
CN101441611A (zh) 2007-11-21 2009-05-27 英业达股份有限公司 隔离电路
US8570788B2 (en) * 2011-04-27 2013-10-29 Apple Inc. Method and apparatus for power domain isolation during power down
US9374089B2 (en) 2011-12-05 2016-06-21 Mediatek Inc. Isolation cell
US20130238916A1 (en) * 2012-03-08 2013-09-12 Conexant Systems, Inc. Method for implementing isolation gates during low-power modes
CN103324268A (zh) 2013-05-29 2013-09-25 东南大学 用于无线传感器网络核心芯片的低功耗设计方法
US10211754B2 (en) * 2015-10-18 2019-02-19 Rhombus Energy Solutions, Inc. Isolated switched source universal inverter topology

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144219A (en) * 1995-10-26 2000-11-07 Advanced Micro Devices, Inc. System and method for isolation of varying-power backed memory controller inputs
CN102496907A (zh) * 2011-12-02 2012-06-13 北京赛科世纪数码科技有限公司 一种机顶盒、掉电保护装置及掉电数据保护方法
CN103257265A (zh) * 2012-02-16 2013-08-21 扬智科技股份有限公司 电子装置、唤醒时间检测电路及方法
CN102694542A (zh) * 2012-05-09 2012-09-26 北京华大信安科技有限公司 信号隔离方法、装置及芯片
US20180316180A1 (en) * 2017-04-27 2018-11-01 Qualcomm Incorporated Methods for detecting an imminent power failure in time to protect local design state

Also Published As

Publication number Publication date
US11888307B2 (en) 2024-01-30
WO2020114074A1 (zh) 2020-06-11
US20210391704A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
US9811145B2 (en) Reduction of idle power in a communication port
JP5165652B2 (ja) スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置
TWI435545B (zh) 於低功率模式期間與離開低功率模式時維護輸入及／或輸出組態以及資料狀態
EP2324407B1 (en) Circuit having a low power mode
US7805621B2 (en) Method and apparatus for providing a bus interface with power management features
US20130027413A1 (en) System and method for entering and exiting sleep mode in a graphics subsystem
CN109166546B (zh) 一种显示屏电路及包括显示屏电路的中控屏幕系统
US6393572B1 (en) Sleepmode activation in a slave device
US11436170B2 (en) Digital bus activity monitor
CN101964724A (zh) 通信单板的节能方法和一种通信单板
US20020109413A1 (en) Apparatus and method for providing multiple power supply voltages to an integrated circuit
CN111258404A (zh) 一种隔离电路系统及其进行信号隔离的方法
CN107248853A (zh) 新型小面积时钟独立srpg电路系统
CN111427441A (zh) 一种电源唤醒方法和装置
US6292038B1 (en) Smooth clock switching for power managed PCI adapters
CN212276368U (zh) 用于电源管理的设备
CN113672072A (zh) 用于节省微控制器功率的方法和设备
US20050169318A1 (en) Microcomputer that does not cause destruction of peripherals
TWI736434B (zh) 資料傳輸系統的前晶片
US20230231937A1 (en) EtherCAT Device with Clock Generation Mode and Clock Propagation Mode
CN111124518B (zh) 一种系统睡眠控制电路及其控制方法
JP2007018545A (ja) ネットワークインターフェース
CN114696809A (zh) 信号产生电路及操作系统
AU2013204047B2 (en) Circuit having a low power mode
CN116009678A (zh) 一种时钟切换方法及切换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201120

Address after: 519070 No. 789 Jinji Road West, Zhuhai, Guangdong

Applicant after: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI

Applicant after: Zhuhai Zero Boundary Integrated Circuit Co.,Ltd.

Address before: 519070 Guangdong city of Zhuhai Province Qianshan

Applicant before: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200609