TWI736434B - 資料傳輸系統的前晶片 - Google Patents

資料傳輸系統的前晶片 Download PDF

Info

Publication number
TWI736434B
TWI736434B TW109133966A TW109133966A TWI736434B TW I736434 B TWI736434 B TW I736434B TW 109133966 A TW109133966 A TW 109133966A TW 109133966 A TW109133966 A TW 109133966A TW I736434 B TWI736434 B TW I736434B
Authority
TW
Taiwan
Prior art keywords
signal
reference voltage
chip
digital control
control circuit
Prior art date
Application number
TW109133966A
Other languages
English (en)
Other versions
TW202213953A (zh
Inventor
詹鈞傑
陳恒懌
林星宇
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109133966A priority Critical patent/TWI736434B/zh
Priority to US17/134,058 priority patent/US11269399B1/en
Application granted granted Critical
Publication of TWI736434B publication Critical patent/TWI736434B/zh
Publication of TW202213953A publication Critical patent/TW202213953A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種晶片包含接收、傳送、控制與切換電路。接收電路操作在第一電壓並用以接收第一資料訊號。傳送電路操作在第一電壓。在晶片的一般模式下，控制電路操作於在第二電壓並用以依據第一資料訊號產生第二資料訊號至傳送電路。控制電路包含時脈源，其用以在一般模式下提供時脈訊號，其中控制電路依據時脈訊號操作。在一般模式下，切換電路操作在第一電壓，且用以控制第二電壓暫停被供應至控制電路使晶片進入晶片的休眠模式。切換電路並在休眠模式下依據第一資料訊號控制第二電壓被供應至控制電路使晶片回到一般模式。第一電壓高於第二電壓。

Description

資料傳輸系統的前晶片
本申請是關於一種晶片，特別是關於依據接收的訊號來操作在一般模式或休眠模式的晶片。
在目前技術中，許多輸入/輸出裝置為因應成本的考量，其傳輸介面只使用一種傳輸協定來通訊，因此一般會根據系統的應用來使用額外的前晶片來轉換傳輸協定或擴充輸入/輸出埠的數量。然而，廣泛地應用前晶片往往造成系統整體功耗上升，成為本領域亟需解決的問題。
本申請提供一種晶片用來降低資料傳輸系統的功耗，其包含類比接收電路、類比傳送電路、數位控制電路與切換電路。類比接收電路操作在第一參考電壓並用以接收第一資料訊號。類比傳送電路操作在第一參考電壓。在晶片的一般模式下，數位控制電路操作於在第二參考電壓並用以依據第一資料訊號產生第二資料訊號至類比傳送電路。數位控制電路包含第一時脈源。第一時脈源用以在一般模式下提供第一時脈訊號，其中數位控制電路依據第一時脈訊號操作。在晶片的一般模式下，切換電路操作在第一參考電壓，且切換電路用以控制第二參考電壓暫停被供應至數位控制電路以使晶片進入晶片的休眠模式。切換電路並在休眠模式下依據第一資料訊號控制第二參考電壓被供應至數位控制電路以回到一般模式。第一參考電壓高於第二參考電壓。
本申請提供一種晶片用來降低資料傳輸系統的功耗，其包含數位控制電路與切換電路。在晶片的一般模式下，數位控制電路操作在第一參考電壓。數位控制電路包含第一時脈源。第一時脈源用以產生第一脈訊號，其中數位控制電路用以依據第一時脈訊號操作。切換電路操作在第二參考電壓，其中在晶片處於一般模式下，切換電路用以控制第一參考電壓暫停被供應至數位控制電路以使晶片進入晶片的休眠模式。並在晶片處於休眠模式下，切換電路依據熱插拔訊號控制第一參考電壓被供應至數位控制電路以使晶片回到一般模式。第二參考電壓高於第一參考電壓。熱插拔訊號藉由晶片連接上電子裝置而產生。
本申請的晶片能夠在休眠模式下降低晶片整體的功耗，並維持可將晶片從休眠模式喚醒回一般模式的功能。
請參考圖1。本申請的資料傳輸系統10中，前晶片200可在一般模式和休眠模式間切換，於前晶片200閒置時可切換至休眠模式來降低功耗。其細節說明如下。
資料傳輸系統10包含傳輸裝置100、前晶片200與接收裝置300。前晶片200耦接於傳輸裝置100與接收裝置300之間。當接收裝置300使用的通訊協定與傳輸裝置100使用的通訊協定不同時，前晶片200用來轉換訊號的格式使接收裝置300可以接收來自傳輸裝置100的訊號。
在本實施例中，前晶片200與傳輸裝置100和接收裝置300之間包含用以傳輸高速訊號與低速訊號的介面。如圖1所示，高速訊號包含透過傳輸裝置100與前晶片200之間的通道CH1a傳輸的資料訊號S1，以及透過接收裝置300與前晶片200之間的通道CH1b傳輸的資料訊號S2。低速訊號包含透過傳輸裝置100與前晶片200之間的通道CH2a傳輸的輔助訊號AS1，及透過接收裝置300與前晶片200之間的通道CH2b傳輸的輔助訊號AS2。低速訊號還包含當接收裝置連接上晶片200時產生的熱插拔訊號HS。熱插拔訊號HS透過通道CH3a及通道CH3b傳輸。
舉例來說，傳輸裝置100為僅使用高畫質多媒體介面(High Definition Multimedia Interface, HDMI)傳輸協定的個人電腦，接收裝置300為僅使用DisplayPort(DP)傳輸協定的螢幕。當螢幕連接上前晶片200時產生了熱插拔訊號HS傳輸至前晶片200。接著，前晶片200將熱插拔訊號HS傳輸至個人電腦以通知螢幕已經連接。個人電腦再傳輸包含顯示內容的HDMI資料訊號S1至前晶片200，前晶片200將HDMI訊號S1轉換成DP傳輸協定的資料訊號S2傳輸至螢幕，使螢幕可以接收資料訊號S2並呈現顯示內容。
又例如，輔助訊號(例如：AS1、AS2)用來在特定通訊協定下溝通高速訊號(例如：S1、S2)的傳輸速度與其他資訊。一般而言，裝置(例如：100、300)無法透過輔助訊號的通道(亦即CH2a、CH2b)判斷傳輸協定。在一些實施例中，螢幕藉由前晶片200接上電腦並產生熱插拔訊號HS至電腦，電腦與螢幕輔助訊號調整高速訊號(例如：決定傳輸速度或傳輸通道數量)，電腦透過高速通道送出高速訊號(包含顯示內容) 至螢幕。在一些實施例中，輔助訊號AS1與輔助訊號AS2亦稱為邊帶(sideband)訊號。
前晶片200包含類比接收電路201、類比傳送電路202、數位控制電路220與切換電路240。類比接收電路201用以傳輸資料訊號S1與輔助訊號AS1，類比傳送電路202用以傳輸資料訊號S2與輔助訊號AS2，其中類比接收電路201與類比傳送電路202屬於前晶片200的實體層(physical layer)。數位控制電路220耦接於類比接收電路201與類比傳送電路202之間，用來將資料訊號S1轉換成資料訊號S2，以及用來將輔助訊號AS1轉換成輔助訊號AS2或將輔助訊號AS2轉換成輔助訊號AS1。數位控制電路220更用以直接接收熱插拔訊號HS。換言之，熱插拔訊號HS不透過類比接收電路201與類比傳送電路202傳輸。
切換電路240耦接並用以控制類比接收電路201、類比傳送電路202與數位控制電路220操作於一般模式或休眠模式。在一般模式下，資料訊號S1持續傳輸至前晶片200，類比接收電路201、類比傳送電路202與數位控制電路220的功能與供電均完整開啟以轉換資料訊號S1並產生資料訊號S2。當沒有任何訊號傳輸進前晶片200時(即閒置)，切換電路240會控制類比接收電路201、類比傳送電路202與數位控制電路220進入休眠模式，使數位控制電路220的供電被完全停止。切換電路240依據資料訊號S1、輔助訊號AS1、輔助訊號AS2、熱插拔訊號HS中的至少一個，來決定是否離開休眠模式。
在資料傳輸系統10中，前晶片200操作於參考電壓VDD1與參考電壓VDD2下，其中參考電壓VDD1(在一些實施例中，為核心電壓 (Core Power)，電壓值可為大約1.0V或1.1V)低於參考電壓VDD2(在一些實施例中，為接腳電壓(Pad Power)，電壓值可為大約3.3V)。數位控制電路220整體操作於參考電壓VDD1下，以及切換電路240操作於參考電壓VDD2下。換句話說，當參考電壓VDD1暫停供應至數位控制電路220時，數位控制電路220完全被關閉。類比接收電路201包含第一部分201_1與第二部分201_2；類比傳送電路202包含第一部分202_1與第二部分202_2。其中第一部分201_1與第一部分202_1操作於參考電壓VDD2(即接腳電壓)；第二部分201_2與第二部分202_2操作於參考電壓VDD1(即核心電壓)。參考電壓VDD2用以提供電力使第一部分201_1從傳輸裝置100接收資料訊號S1與輔助訊號AS1，以及使第一部分202_1可以從接收裝置300接收輔助訊號AS2或傳送資料訊號S2與輔助訊號AS2至接收裝置300。參考電壓VDD1用以提供電力使第二部分201_2可以將資料訊號S1與輔助訊號AS1傳輸至數位控制電路220，或可以從數位控制電路220接收輔助訊號AS1；參考電壓VDD1用以提供電力使第二部分202_2可以從控制電路220接收資料訊號S2與輔助訊號AS2，或將輔助訊號AS2傳輸至數位控制電路220。切換電路240用以控制參考電壓VDD1(即核心電壓)是否供應至數位控制電路220以進行一般模式與休眠模式之間的轉換。其流程細節說明如下。
請參考圖2。前晶片200中的數位控制電路220包含處理單元221、時脈源222、訊號轉換單元223、輔助控制單元224與熱插拔偵測器225，以及前晶片200中的切換電路240包含訊號偵測器241、處理單元242、時脈源243、儲存單元244、電位轉換器245與重置器246。
在一般模式下，時脈源222產生時脈訊號CLK1並提供給處理單元221。時脈訊號CLK1為高速時脈訊號，例如具有頻率數量級為百萬赫茲(MHz)的高速時脈訊號，但不以此為限。處理單元221依據時脈訊號CLK1控制訊號轉換單元223(連接關係圖中未示)將接收的資料訊號S1轉換成資料訊號S2，以及控制輔助控制單元224(連接關係圖中未示)傳輸輔助訊號AS1與輔助訊號AS2。處理單元221更控制熱插拔偵測器225用以接收並傳輸熱插拔訊號HS。
在休眠模式下，因參考電壓VDD1暫停供應至數位控制電路220，因此時脈源222停止產生時脈訊號CLK1，使處理單元221停止工作。在一些實施例中，處理單元221與時脈源222為前晶片200中耗電最大的元件。因此當數位控制電路220完全關閉時，前晶片200的功耗可以大幅下降，例如從毫瓦(mW)等級降低至微瓦(μW)等級。
在切換電路240中，處理單元242耦接訊號偵測器241、時脈源243、儲存單元244與電位轉換器245，以及電位轉換器245更耦接重置器246。在本申請中，在一般模式與休眠模式下參考電壓VDD2均持續供應給前晶片200，因此前晶片200中的切換電路240不會因為切換至休眠模式而停止運作。
時脈源243產生時脈訊號CLK2並提供給處理單元242。時脈訊號CLK2為低速時脈訊號，例如具有頻率數量級為千赫茲(KHz)的低速時脈訊號，但不以此為限。換言之，時脈訊號CLK2具有比時脈訊號CLK1低的頻率。一般說來，產生越高頻率的時脈所需功耗越大。因此，時脈源243的功耗低於時脈源222的功耗。
在一般模式下，處理單元242依據較低速的時脈訊號CLK2控制電位轉換器245，使電位轉換器245將數位控制電路220傳輸來的操作資訊OD1從參考電壓VDD1的電壓域轉換至參考電壓VDD2的電壓域。轉換後的操作資訊OD2被儲存至儲存單元244中。因為在一般模式下，數位控制電路220持續運作，因此電位轉換器245持續轉換操作資訊OD1並更新儲存在儲存單元244中的操作資訊OD2。在一些實施例中，儲存單元244可以暫存器閂鎖模組(register latch)實施，但不以此為限。
當前晶片200要從一般模式切換至休眠模式時，數位控制電路220通知切換電路240中的處理單元242進行模式切換。更確切地說，數位控制電路220會將帶有休眠資訊SD1的操作資訊OD1傳送至電位轉換器245，並由電位轉換器245將操作資訊OD1轉換為操作資訊OD2(內容與操作資訊OD1相同)後儲存於儲存單元244，處理單元242便可依據儲存單元244中的休眠資訊SD1(包含於操作資訊OD2當中)來執行從一般模式切換至休眠模式的操作。在一些實施例中，可藉由傳輸鎖定訊號LOCK與解鎖訊號UNLOCK來實施。
在一些實施例中，數位控制電路220與電位轉換器245以至少兩條通道連接，第一條通道用於傳送包含解鎖訊號UNLOCK的資訊，第二條通道用於傳送操作資訊OD1中除了解鎖訊號UNLOCK外的其他資訊，但並不以此為限。當處理單元242(藉由儲存單元244)存取休眠資訊SD1後，處理單元242可傳送鎖定訊號LOCK至電位轉換器245，使電位轉換器245關閉第二條通道，電位轉換器245將不再接收除了解鎖訊號 UNLOCK外的資訊，使得操作資訊OD2當中除了解鎖訊號UNLOCK外的其他資訊不再被更新。此動作係為了防止電位轉換器245於參考電壓VDD1關閉後接收到來自參考電壓VDD1對應區塊電路的未知訊號。
隨後，處理單元242產生重置訊號RS1與重置訊號RS2分別傳輸至類比接收電路201與類比傳送電路202。在類比接收電路201與類比傳送電路202分別接收到重置訊號RS1與重置訊號RS2後，類比接收電路201關閉第二部分201_2的功能，以及類比傳送電路202關閉第二部分202_2的功能。
此後，處理單元242控制參考電壓VDD1暫停供應至前晶片200，例如但不限於控制印刷電路板(Printed circuit board, PCB)上的電壓調節器(Voltage Regulator)、控制印刷電路板上的電源開關，或前晶片200內部的電源開關參考電壓VDD1(即核心電壓)，使數位控制電路220、類比接收電路201的第二部分201_2以及類比傳送電路202的第二部分202_2關閉。
應理解，重置器246可響應於參考電壓VDD1(即核心電壓)的供電狀態來產生狀態訊號SS至電位轉換器245。在一些實施例中，當參考電壓VDD1未供應至數位控制電路220時，重置器246產生具有第一值的狀態訊號SS至電位轉換器245，電位轉換器245依據具有第一值的狀態訊號SS關閉連接至數位控制電路220的第二條通道，使電位轉換器245不接收所有資訊(亦包含解鎖訊號UNLOCK)。藉此，儲存單元244中的操作資訊OD2保持不變，前晶片200從而進入休眠模式。
在休眠模式下，因為參考電壓VDD1暫停供應至前晶片200，數位控制電路220關閉，但操作於參考電壓VDD2的類比接收電路201的第一部分201_1仍可接收資料訊號S1與輔助訊號AS1，且操作於參考電壓VDD2的類比傳送電路202的第一部分202_1仍可接收輔助訊號AS2。訊號偵測器241可偵測前述的任一訊號。另外，在一些實施例中，訊號偵測器241更可不經由類比傳送電路202而直接接收熱插拔訊號HS。在一些實施例中，前述的資料訊號S1、輔助訊號AS1、輔助訊號AS2與熱插拔訊號HS稱為喚醒條件。因此，在休眠模式下，訊號偵測器241可根據喚醒條件(例如當上述任一訊號電位改變時)來產生控制訊號CS至處理單元242，以執行離開休眠模式的程序。
本申請的前晶片200在休眠模式下可以完全切斷參考電壓VDD1的供應以降低前晶片200的功耗(例如降低至微安培(uA)的功耗等級)，並且維持可以將前晶片200喚醒以返回一般模式的能力。前晶片200從休眠模式返回一般模式的流程說明如下。
當前晶片200欲從休眠模式切換至一般模式時，響應於訊號偵測器241的控制訊號CS，處理單元242將儲存在儲存單元244中的休眠資訊SD1更新為喚醒資訊SD2。根據儲存單元244中的喚醒資訊SD2，處理單元242可控制參考電壓VDD1(即核心電壓)恢復供應至前晶片200(例如：控制印刷電路板上的電壓調節器、電源開關或前晶片內的電源開關)。響應於參考電壓VDD1恢復供電，重置器246產生具有第二值的狀態訊號SS至電位轉換器245，電位轉換器245依據具有第二值的狀態訊號SS解除解鎖訊號UNLOCK訊號的阻斷狀態。接著，在參考電壓VDD1恢復供電後，數位控制電路220傳輸解鎖訊號UNLOCK至電位轉換器245，再由電位轉換器245傳輸至儲存單元244。儲存單元244接收到解鎖訊號UNLOCK後，處理單元242判斷儲存單元244接收到解鎖訊號UNLOCK後將控制電位轉換器245，使電位轉換器245將儲存在儲存單元244的操作資訊OD2從參考電壓VDD2的電壓域轉換至參考電壓VDD1的電壓域，並輸出為操作資訊OD1至數位控制電路220。數位控制電路220依據操作資訊OD1回到進入休眠模式之前的工作狀態，從而使前晶片200回到一般模式。值得一提的是，數位控制電路220先得到參考電壓VDD1(即核心電壓)的供應後恢復工作電力，再接收操作資訊OD1，因此不會有先接收操作資訊OD1而沒有供電的懸空狀態(floating)。
當從休眠模式切換到一般模式時，在參考電壓VDD1恢復供應至前晶片200後，處理單元242才停止傳輸重置訊號RS1與重置訊號RS2，使類比接收電路201與類比傳送電路202恢復第二部分201_2與第二部分202_2的功能。類比接收電路201與類比傳送電路202因為先得到參考電壓VDD1的供應再被致能(enable)，所以不會有先被致能而沒有供電的懸空狀態。
上述所提供的資料傳輸系統10的設置僅為示例之用途。各種不同資料傳輸系統10的設置均在本申請的考量與範疇之內。例如，請參考圖3與圖4的資料傳輸系統30與資料傳輸系統40。
在一些實施例中，如圖3的資料傳輸系統30，前晶片200被設置在傳輸裝置100中與傳輸裝置100的處理器105耦接，並且由處理器105控制。因為處理器105可以得知傳輸裝置100是否要傳輸資料訊號S1或輔助訊號AS1，故處理器105可直接通知前晶片200操作的狀態。當傳輸裝置100不需傳輸資料訊號S1時，處理器105可以控制前晶片200進入休眠模式。在休眠模式下，當傳輸裝置100準備要傳輸資料訊號S1時，處理器105可以控制前晶片200回到一般模式，即前晶片200不需偵測來自傳輸裝置100的資料訊號S1與輔助裝置AS1。
在一些實施例中，在接收裝置300還沒有連接至傳輸裝置100中的前晶片200時，前晶片200處於休眠模式。此情況下，前晶片200依據熱插拔訊號HS決定接收裝置300是否與其連接。當前晶片200偵測到熱插拔訊號HS時，代表接收裝置300已連接上，因此使前晶片回到一般模式以進行資料訊號S1的傳輸。
在另一些實施例中，當接收裝置300已經連接至傳輸裝置100中的前晶片200，但接收裝置300關閉無法接收資料訊號S2時，使前晶片200因不需將資料訊號S1轉換至資料訊號S2而處於休眠模式。此情況下，前晶片200依據輔助訊號AS2以決定接收裝置300是否準備好要接收資料訊號S2。當前晶片200偵測到接收裝置300開啟後傳輸的輔助訊號AS2，代表接收裝置300已可接收資料訊號S2，因此使前晶片200回到一般模式。處理器105即可進行資料訊號S1的傳輸。
在一些實施例中，如圖4的資料傳輸系統40，前晶片200被設置在接收裝置300中與接收裝置300的處理器305耦接，並且由處理器305控制。因為處理器305可以得知接收裝置300是否要傳輸輔助訊號AS2，故處理器305可直接通知前晶片200操作的狀態。前晶片200可接收來自接收裝置300的熱插拔訊號HS，但是只有在傳輸裝置100接上時，才需要將熱插拔訊號HS傳輸給傳輸裝置100，輔助訊號則是傳輸裝置100接上後才會產生的訊號。因此，在休眠模式下的前晶片200僅需偵測來自傳輸裝置100的資料訊號S1與輔助訊號AS1以決定前晶片200是否回到一般模式。
上文的敘述簡要地提出了本申請某些實施例之特徵，而使得本申請所屬技術領域具有通常知識者能夠更全面地理解本申請內容的多種態樣。本申請所屬技術領域具有通常知識者當可明瞭，其可輕易地利用本申請內容作為基礎，來設計或更動其他製程與結構，以實現與此處該之實施方式相同的目的和/或達到相同的優點。本申請所屬技術領域具有通常知識者應當明白，這些均等的實施方式仍屬於本申請內容之精神與範圍，且其可進行各種變更、替代與更動，而不會悖離本申請內容之精神與範圍。
10:資料傳輸系統 30:資料傳輸系統 40:資料傳輸系統 100:傳輸裝置 105:處理器 300:接收裝置 305:處理器 200:前晶片 201:類比接收電路 202:類比傳送電路 201_1:第一部分 201_2:第二部分 202_1:第一部分 202_2:第二部分 220:數位控制電路 221:處理單元 222:時脈源 223:訊號轉換單元 224:輔助控制單元 225:熱插拔偵測器 240:切換電路 241:訊號偵測器 242:處理單元 243:時脈源 244:儲存單元 245:電位轉換器 246:重置器 CH1a:通道 CH1b:通道 CH2a:通道 CH2b:通道 CH3a:通道 CH3b:通道 S1:資料訊號 S2:資料訊號 AS1:輔助訊號 AS2:輔助訊號 HS:熱插拔訊號 RS1:重置訊號 RS2:重置訊號 CS:控制訊號 SS:狀態訊號 OD1:操作資訊 OD2:操作資訊 SD1:休眠資訊 SD2:喚醒資訊 CLK1:時脈訊號 CLK2:時脈訊號 VDD1:參考電壓 VDD2:參考電壓 LOCK:鎖定訊號 UNLOCK:解鎖訊號
在閱讀了下文實施方式以及附隨圖式時，能夠最佳地理解本申請的多種態樣。應注意到，根據本領域的標準作業習慣，圖中的各種特徵並未依比例繪製。事實上，為了能夠清楚地進行描述，可能會刻意地放大或縮小某些特徵的尺寸。 圖1為依據一些實施例所繪示的資料傳輸系統示意圖。 圖2為依據一些實施例所繪示用於資料傳輸系統的前晶片示意圖。 圖3為依據其他些實施例所繪示的資料傳輸系統示意圖。 圖4為依據其他些實施例所繪示的資料傳輸系統示意圖。
200:前晶片
201:類比接收電路
202:類比傳送電路
201_1:第一部分
201_2:第二部分
202_1:第一部分
202_2:第二部分
220:數位控制電路
221:處理單元
222:時脈源
223:訊號轉換單元
224:輔助控制單元
225:熱插拔偵測器
240:切換電路
241:訊號偵測器
242:處理單元
243:時脈源
244:儲存單元
245:電位轉換器
246:重置器
S1:資料訊號
S2:資料訊號
AS1:輔助訊號
AS2:輔助訊號
HS:熱插拔訊號
RS1:重置訊號
RS2:重置訊號
CS:控制訊號
SS:狀態訊號
OD1:操作資訊
OD2:操作資訊
SD1:休眠資訊
SD2:喚醒資訊
CLK1:時脈訊號
CLK2:時脈訊號
VDD1:參考電壓
VDD2:參考電壓
LOCK:鎖定訊號
UNLOCK:解鎖訊號

Claims (10)

  1. 一種晶片，用以降低資料傳輸系統的功耗，包含： 類比接收電路，操作在第一參考電壓並用以接收第一資料訊號； 類比傳送電路，操作在該第一參考電壓； 數位控制電路，在該晶片的一般模式下，該數位控制電路操作於在第二參考電壓並用以依據該第一資料訊號產生第二資料訊號至該類比傳送電路，其中該數位控制電路包含第一時脈源，該第一時脈源用以在該一般模式下提供第一時脈訊號，其中該數位控制電路依據該第一時脈訊號操作；以及 切換電路，在該一般模式下，該切換電路操作在該第一參考電壓，且該切換電路用以控制該第二參考電壓暫停被供應至該數位控制電路以使該晶片進入該晶片的休眠模式，該切換電路並在該休眠模式下依據該第一資料訊號控制該第二參考電壓被供應至該數位控制電路以使該晶片回到該一般模式，其中該第一參考電壓高於該第二參考電壓。
  2. 如請求項1所述的晶片，其中該切換電路包含： 訊號偵測器，用以在該晶片處於該休眠模式下偵測該第一資料訊號並產生控制訊號； 儲存單元，用以儲存該數位控制電路的操作資訊； 第二時脈源，用以提供第二時脈訊號，其中該第二時脈訊號的頻率低於該第一時脈訊號的頻率；以及 處理單元，用以在該晶片處於該休眠模式下依據該第二時脈訊號與該控制訊號控制該第二參考電壓被供應至該數位控制電路以使該晶片回到該一般模式，以及在該晶片處於該一般模式下依據該第二時脈訊號與該操作資訊控制該第二參考電壓停止被供應至該數位控制電路以使該晶片進入該休眠模式。
  3. 如請求項2所述的晶片，該切換電路更包含： 電位轉換器，用以將該數位控制電路的該操作資訊由該第二參考電壓轉換至該第一參考電壓並儲存至該儲存單元， 其中在該晶片處於該休眠模式下，該處理單元更用以依據該操作資訊控制該電位轉換器，使該電位轉換器將該儲存單元儲存的該操作資訊保持不變， 其中當該晶片由該休眠模式進入該一般模式時，該處理單元更用以控制該電位轉換器將該操作資訊由該第一參考電壓轉換至該第二參考電壓以傳輸至該數位控制電路；及 重置器，其中當該第二參考電壓從有被提供至該數位控制電路變成暫停被供應至該數位控制電路時，該重置器產生狀態訊號至該電位轉換器，該狀態訊號具有第一值，其中該電位轉換器接收具有該第一值的該狀態訊號並將該儲存單元儲存的該操作資訊中的第一資訊傳送給該處理單元，其中該第一資訊用以使該處理單元控制該電位轉換器，使該電位轉換器將該儲存單元儲存的該操作資訊保持不變， 其中當該第二參考電壓從暫停被提供至該數位控制電路變成有被供應至該數位控制電路時，該重置器產生該狀態訊號至該電位轉換器，該狀態訊號具有第二值，其中該電位轉換器接收具有該第二值的該狀態訊號並將該儲存單元儲存的該操作資訊中的第二資訊傳送給該處理單元，其中該第二資訊用以使該處理單元控制該電位轉換器，使該電位轉換器停止將該儲存單元儲存的該操作資訊保持不變。
  4. 如請求項2所述的晶片，其中該類比接收電路更操作在該第二參考電壓，並用以將該第一資料訊號傳送給該數位控制電路，以及該類比傳送電路更操作在該第二參考電壓，以接收該第二資料訊號， 其中在該晶片進入該休眠模式之前，該處理單元更用以產生第一重置訊號至該類比接收電路，以及產生第二重置訊號至該類比傳送電路，其中該第一重置訊號用以使該類比接收電路不傳送受該第一資料訊號至該數位控制電路，以及該第二重置訊號用以使該類比傳送電路不從該數位控制電路接收受該第二資料訊號。
  5. 如請求項1所述的晶片，其中該類比接收電路更用以接收輔助訊號，且該切換電路更用以在該晶片處於該休眠模式下依據該輔助訊號控制該第二參考電壓被供應至該數位控制電路以使該晶片回到該一般模式，其中該輔助訊號包含該第一資料訊號的種類的資訊，以及該輔助訊號的傳輸速度小於該第一資料訊號的傳輸速度。
  6. 一種晶片，用以降低資料傳輸系統的功耗，包含： 數位控制電路，在該晶片處於一般模式下，該數位控制電路操作在第一參考電壓，其中該數位控制電路包含第一時脈源，該第一時脈源用以產生第一脈訊號，其中該數位控制電路用以依據該第一時脈訊號操作；以及 切換電路，操作在第二參考電壓，其中在該晶片處於該一般模式下，該切換電路用以控制該第一參考電壓暫停被供應至該數位控制電路以使該晶片進入休眠模式，並在該晶片處於該休眠模式下，該切換電路依據該熱插拔訊號控制該第一參考電壓被供應至該數位控制電路以使該晶片回到該一般模式， 其中該第二參考電壓高於該第一參考電壓，以及該熱插拔訊號藉由該晶片連接上電子裝置而產生。
  7. 如請求項6所述的晶片，其中該切換電路包含： 訊號偵測器，用以在該晶片處於該休眠模式下偵測該熱插拔訊號並產生控制訊號； 儲存單元，用以在儲存該數位控制電路的操作資訊； 第二時脈源，用以提供第二時脈訊號；以及 處理單元，用以在該晶片處於該休眠模式下依據該第二時脈訊號與該控制訊號控制該第一參考電壓被供應至該數位控制電路以使該晶片回到該一般模式，以及在該晶片處於該一般模式下依據該第二時脈訊號與該操作資訊控制該第一參考電壓停止被供應至該數位控制電路以使該晶片進入該休眠模式， 其中該第一時脈訊號的頻率高於該第二時脈訊號的頻率。
  8. 如請求項7所述的晶片，其中該切換電路更包含： 電位轉換器，用以將該數位控制電路的該操作資訊由該第一參考電壓轉換至該第二參考電壓並儲存至該儲存單元， 其中在該晶片處於該休眠模式下，該處理單元更用以依據該操作資訊控制該電位轉換器，使該電位轉換器將該儲存單元儲存的該操作資訊保持不變， 其中當該晶片由該休眠模式進入該一般模式時，該處理單元更用以控制該電位轉換器將該操作資訊由該第二參考電壓轉換至該第一參考電壓以傳輸至該數位控制電路。
  9. 如請求項8所述的晶片，其中該切換電路更包含： 一重置器，其中當該第一參考電壓從有被提供至該數位控制電路變成暫停被供應至該數位控制電路時，該重置器產生狀態訊號至該電位轉換器，該狀態訊號具有第一值，其中該電位轉換器接收具有該第一值的該狀態訊號並將該儲存單元儲存的該操作資訊中的第一資訊傳送給該處理單元，其中該第一資訊用以使該處理單元控制該電位轉換器，使該電位轉換器將該儲存單元儲存的該操作資訊保持不變， 其中當該第一參考電壓從暫停被提供至該數位控制電路變成有被供應至該數位控制電路時，該重置器產生該狀態訊號至該電位轉換器，該狀態訊號具有第二值，其中該電位轉換器接收具有該第二值的該狀態訊號並將該儲存單元儲存的該操作資訊中的第二資訊傳送給該處理單元，其中該第二資訊用以使該處理單元控制該電位轉換器，使該電位轉換器停止將該儲存單元儲存的該操作資訊保持不變。
  10. 如請求項6所述的晶片，更包含： 類比傳送電路，操作在該第二參考電壓，用以接收第一輔助訊號， 其中，在該晶片處於該休眠模式下，該切換電路更用以依據該第一輔助訊號控制該第一參考電壓被供應至該數位控制電路以使該晶片回到該一般模式；及 類比接收電路，操作在該第二參考電壓，用以接收第一資料訊號，其中該類比接收電路在該晶片處於該一般模式下更操作在該第一參考電壓，並將該第一資料訊號傳輸至該數位控制電路，其中該數位控制電路依據該第一資料訊號產生第二資料訊號至該類比傳送電路， 其中該類比傳送電路在該晶片處於該一般模式下更操作在該第一參考電壓，並將該第一輔助訊號傳輸至該數位控制電路，其中該數位控制電路依據該第一輔助訊號產生第二輔助訊號至該類比接收電路， 其中該第一輔助訊號的傳輸速度小於該第一資料訊號的傳輸速度。
TW109133966A 2020-09-29 2020-09-29 資料傳輸系統的前晶片 TWI736434B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109133966A TWI736434B (zh) 2020-09-29 2020-09-29 資料傳輸系統的前晶片
US17/134,058 US11269399B1 (en) 2020-09-29 2020-12-24 Front chip for data transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109133966A TWI736434B (zh) 2020-09-29 2020-09-29 資料傳輸系統的前晶片

Publications (2)

Publication Number Publication Date
TWI736434B true TWI736434B (zh) 2021-08-11
TW202213953A TW202213953A (zh) 2022-04-01

Family

ID=78283200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109133966A TWI736434B (zh) 2020-09-29 2020-09-29 資料傳輸系統的前晶片

Country Status (2)

Country Link
US (1) US11269399B1 (zh)
TW (1) TWI736434B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101317329A (zh) * 2004-04-06 2008-12-03 飞思卡尔半导体公司 在数据处理系统内的状态保持
CN102640075A (zh) * 2009-12-17 2012-08-15 株式会社东芝 半导体系统、半导体装置以及电子装置初始化方法
US9811135B2 (en) * 2015-06-19 2017-11-07 Cypress Semiconductor Corporation Low-power type-C receiver with high idle noise and DC-level rejection
TWM570806U (zh) * 2018-12-01 具自動偵測功能之電壓控制裝置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7831847B2 (en) * 2007-05-07 2010-11-09 Mediatek Inc. Integrated circuit with power control and power control method thereof
US8230247B2 (en) * 2011-12-30 2012-07-24 Intel Corporation Transferring architectural functions of a processor to a platform control hub responsive to the processor entering a deep sleep state
JP2015170292A (ja) * 2014-03-10 2015-09-28 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM570806U (zh) * 2018-12-01 具自動偵測功能之電壓控制裝置
CN101317329A (zh) * 2004-04-06 2008-12-03 飞思卡尔半导体公司 在数据处理系统内的状态保持
CN102640075A (zh) * 2009-12-17 2012-08-15 株式会社东芝 半导体系统、半导体装置以及电子装置初始化方法
US9811135B2 (en) * 2015-06-19 2017-11-07 Cypress Semiconductor Corporation Low-power type-C receiver with high idle noise and DC-level rejection

Also Published As

Publication number Publication date
US20220100259A1 (en) 2022-03-31
TW202213953A (zh) 2022-04-01
US11269399B1 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
AU2009291819B2 (en) Circuit having a low power mode
CN109166546B (zh) 一种显示屏电路及包括显示屏电路的中控屏幕系统
KR20150087668A (ko) 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
TWI417710B (zh) 可節省待機／關機狀態之功率消耗的電腦系統及其相關方法
CN112148662B (zh) 利用i2c地址匹配唤醒的低功耗芯片架构及唤醒方法
US5867718A (en) Method and apparatus for waking up a computer system via a parallel port
US20130138990A1 (en) Digital component power savings in a host device and method
JP3685151B2 (ja) クロック制御回路、データ転送制御装置及び電子機器
CN111427441B (zh) 一种电源唤醒方法和装置
TWI736434B (zh) 資料傳輸系統的前晶片
WO2021063141A1 (zh) 显示设备及其供电方法
US11662800B2 (en) Electronic device with power-off partition and partition-based power-off method therefor
US10951055B2 (en) Energy-saving hub
KR20220012593A (ko) 디스플레이 장치, 그 제어 방법 및 ic 칩
US9122479B2 (en) Network processor and energy saving method thereof
US20100218028A1 (en) Network interface apparatus and related power saving method thereof
JP2010055265A (ja) システムｌｓｉ、システムｌｓｉの制御方法、プログラム、及び記憶媒体
CN114330186A (zh) 数据传输系统的前端芯片
US6769070B1 (en) Standby circuit for digital display monitor
US20080309167A1 (en) Power-saving circuit and method thereof
KR102076328B1 (ko) 네트워크 신호를 이용한 컴퓨터 시스템의 전력 절감 방법
TWI768655B (zh) 具有斷電分區的電子裝置及其分區斷電的方法
CN113094103B (zh) 一种恢复usb总线状态的检测电路系统
AU2013100559B4 (en) Circuit having a low power mode
KR20070061625A (ko) 멀티-칩 모듈의 마이크로 컨트롤러 유닛, 이를 포함하는멀티-칩 모듈, 및 멀티-칩 모듈의 전원 모드 동기 방법