CN111244116A - 半过孔结构及其制造方法、阵列基板、显示面板 - Google Patents

半过孔结构及其制造方法、阵列基板、显示面板 Download PDF

Info

Publication number
CN111244116A
CN111244116A CN202010210048.0A CN202010210048A CN111244116A CN 111244116 A CN111244116 A CN 111244116A CN 202010210048 A CN202010210048 A CN 202010210048A CN 111244116 A CN111244116 A CN 111244116A
Authority
CN
China
Prior art keywords
layer
spacer layer
spacer
base plate
substrate base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010210048.0A
Other languages
English (en)
Other versions
CN111244116B (zh
Inventor
宁智勇
黄中浩
张超
王兆君
周宏儒
杨宇桐
王瑞
吴旭
高坤坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010210048.0A priority Critical patent/CN111244116B/zh
Publication of CN111244116A publication Critical patent/CN111244116A/zh
Priority to PCT/CN2021/074708 priority patent/WO2021190147A1/zh
Priority to US17/432,105 priority patent/US11843005B2/en
Application granted granted Critical
Publication of CN111244116B publication Critical patent/CN111244116B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本说明书一个或多个实施例提供一种半过孔结构及其制造方法、阵列基板、显示面板。所述半过孔结构包括：隔垫层，设置在衬底基板上；钝化层，设置在所述隔垫层上，并设置有第一过孔，且所述第一过孔在所述衬底基板上的正投影位于所述隔垫层在所述衬底基板上的正投影的内部；第一导电层，设置于所述隔垫层上，且宽度小于所述第一过孔的直径；绝缘层，设置在所述隔垫层与所述钝化层之间，并设置有第二过孔；第二导电层，设置于所述钝化层上且通过所述第一过孔与所述第一导电层搭接。本发明能够解决现有技术中半过孔结构处底切不良导致的过孔接触异常及信赖性过程中ITO烧毁的问题。

Description

半过孔结构及其制造方法、阵列基板、显示面板
技术领域
本说明书一个或多个实施例涉及显示技术领域，尤其涉及一种半过孔结构及其制造方法、阵列基板、显示面板。
背景技术
在阵列基板的制作过程中，阵列基板上的布线设计是一项十分重要的内容。其中，在数据线、栅线以及公共电极线等不同层级的膜层之间需要通过过孔或半过孔实现相互电连接。
然而，现有技术中的过孔结构或半过孔结构处易发生底切不良，使得底切处的透明导电膜层接触不好，容易断裂。同时，在信赖性过程中，底切处的透明导电膜层易烧毁，产生信赖性不良。
发明内容
有鉴于此，本说明书一个或多个实施例的目的在于提出一种半过孔结构及其制造方法、阵列基板、显示面板，以解决现有技术中半过孔结构处底切不良导致的过孔接触异常以及信赖性过程中ITO烧毁的问题。
基于上述目的，本说明书一个或多个实施例提供了一种半过孔结构，包括：
隔垫层，设置在衬底基板上；
钝化层，设置在所述隔垫层上，并设置有第一过孔，且所述第一过孔在所述衬底基板上的正投影位于所述隔垫层在所述衬底基板上的正投影的内部；
第一导电层，设置于所述隔垫层上，且宽度小于所述第一过孔的直径；
绝缘层，设置在所述隔垫层与所述钝化层之间，并设置有第二过孔；
第二导电层，设置于所述钝化层上且通过所述第一过孔与所述第一导电层搭接。
可选的，所述隔垫层包括隔垫层本体以及与所述隔垫层本体连接的隔垫层台阶，且所述隔垫层台阶的厚度低于所述隔垫层本体的厚度。
可选的，所述第一过孔在所述衬底基板上的正投影位于所述隔垫层本体在所述衬底基板上的正投影的内部；所述第二过孔在所述衬底基板上的正投影位于所述隔垫层本体在所述衬底基板上的正投影的内部。
可选的，所述第二过孔与所述第一过孔同心设置，且所述第二过孔的直径大于所述第一过孔的直径。
可选的，所述隔垫层本体的厚度为5000～6000A，所述隔垫层台阶的厚度为1000～2000A。
可选的，所述隔垫层的形成材料包括金属导电材料。
本说明书一个或多个实施例提供了一种半过孔结构的制造方法，包括：
在衬底基板上形成隔垫层；
在所述隔垫层上形成绝缘层，所述绝缘层包括第二过孔；
在所述隔垫层上形成第一导电层；
在所述绝缘层上形成钝化层，所述钝化层上包括第一过孔，且所述第一过孔的直径大于所述第一导电层的宽度，所述第一过孔在所述衬底基板上的正投影位于所述隔垫层在所述衬底基板上的正投影的内部；
在所述钝化层上形成第二导电层，使所述第二导电层通过所述第一过孔与所述第一导电层搭接。
可选的，所述隔垫层包括隔垫层本体以及与所述隔垫层本体连接的隔垫层台阶，且所述隔垫层台阶的厚度低于所述隔垫层本体的厚度；所述在衬底基板上形成隔垫层包括：
在所述衬底基板上形成隔垫层材料；
在所述隔垫层材料上形成光刻胶层，且使该光刻胶层中间区域的厚度大于周围区域的厚度；
剥离周围区域的所述光刻胶层；
对剥离了光刻胶层的所述隔垫层材料进行刻蚀，形成所述隔垫层台阶；
剥离中间区域的光刻胶层，形成所述隔垫层本体。
可选的，所述在所述隔垫层上形成绝缘层包括：
在所述隔垫层上形成绝缘层材料，所述绝缘层材料的面积大于所述隔垫层的面积；
在所述绝缘层材料上形成光刻胶层；
剥离位于所述隔垫层上方的绝缘层材料区域的光刻胶层，并对该绝缘层材料区域进行刻蚀形成所述第二过孔；
剥离其他区域的光刻胶层。
可选的，还包括：
使所述第一过孔在所述衬底基板上的正投影位于所述隔垫层本体在所述衬底基板上的正投影的内部；
使所述第二过孔在所述衬底基板上的正投影位于所述隔垫层本体在所述衬底基板上的正投影的内部。
本说明书一个或多个实施例提供了一种阵列基板，包括衬底基板以及设置在所述衬底基板上的如上述任一项实施例所述的半过孔结构。
本说明书一个或多个实施例提供了一种显示面板，包括如上述实施例所述的阵列基板。
从上面所述可以看出，本说明书一个或多个实施例提供的半过孔结构及其制造方法、阵列基板、显示面板，由于在半过孔结构处设置隔垫层，第一导电层直接设置在隔垫层上，同时在绝缘层、钝化层分别开设第二过孔、第一过孔且使得第二过孔、第一过孔的直径均大于第一导电层的宽度，从而使得在进行钝化层形成第一过孔时，隔垫层可以保护绝缘层避免因过刻蚀使得绝缘层产生脆弱点，有效改善半过孔在阵列工艺过程中常见的底切不良，避免因底切不良导致的透明导电膜层断裂及烧毁，从而保证了显示面板的正常显示。
附图说明
为了更清楚地说明本说明书一个或多个实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书一个或多个实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中半过孔结构设计的平面图；
图2为图1中沿AA’方向的截面图；
图3为现有技术中阵列基板的制作流程示意图；
图4为现有技术中信赖性过程示意图；
图5为本说明书一个或多个实施例所述阵列基板的平面示意图；
图6为本说明书一个或多个实施例所述半过孔结构示意图；
图7为图5沿A-B-A’方向的截面图；
图8为图5沿A-B-C方向的截面图；
图9为本说明书一个或多个实施例所述半过孔结构存在异物的示意图；
图10为本说明书一个或多个实施例半过孔结构的制造方法流程图；
图11为本说明书一个或多个实施例隔垫层形成的流程示意图；
图12为本说明书一个或多个实施例绝缘层及第一导电层形成的流程示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
需要说明的是，除非另外定义，本说明书一个或多个实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本说明书一个或多个实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在阵列基板的制作过程中，阵列基板上的布线设计是一项十分重要的内容。其中，在数据线、栅线以及公共电极线等不同层级的膜层之间需要通过过孔实现相互电连接。而随着显示技术的发展以及人们对显示品质的追求，显示产品越来越趋向于高PPI(PixelsPer Inch，每英寸像素数量)显示的发展。一定尺寸的显示面板上，PPI越大，像素间距(Pixel Pitch)越小，对于设计人员的挑战也越大。满足较小Pixel Pitch条件下的工艺能力以及信赖性要求，通常采用如图1、图2所示的半过孔结构设计。图1示出了一种阵列基板的平面示意图，图2为图1沿A-A’方向的截面图。参照图1、图2所示，在钝化层(PVX)5的表面设置有钝化层半过孔51，该钝化层半过孔51位于薄膜晶体管(Thin Film Transistor，TFT)器件的漏极金属层(SD金属层)4上，透明导电膜层6的一部分搭接在漏极金属层4的表面上，以使得透明导电膜层6与薄膜晶体管的漏极金属层4导通。其中，钝化层半过孔51的直径要大于漏极金属层4的宽度，这样在进行钝化层刻蚀(PVX Etch)的过程中，如图3所示，漏极金属层4下层的栅极绝缘层(GI)3会被刻蚀掉一部分(如图3圆圈处所示)，之后再完成ITOLayer后，便形成弱点(Weak Point)，该弱点处也就会形成底切(Undercut)，导致此处的透明导电膜层6接触不好，容易发生断裂。
同时，参照图4所示，在信赖性条件下，显示面板接入信号后，信号不断经过底切处的透明导电膜层6，此处的透明导电膜层6接触不好且电阻很大，随着信号不断的由高电平向低电平转换以及负载不断的增加，此处热量不断的积累，最终会造成ITO的烧毁，影响到过孔的接触信号传导，产生信赖性不良，严重影响了显示面板的正常显示。当然，其他类型的过孔结构中也会存在上述两个问题。
基于上述原因，本说明书的一个或多个实施例提供一种半过孔结构，用于解决半过孔在阵列基站的制作流程中因底切不良导致的透明导电膜层(ITO)烧毁以及过孔接触异常的问题。图5示出了本发明实施例所述阵列基板的平面示意图，图6示出本说明书实施例所述半过孔结构示意图，即图6为图5沿A-B-A’方向的部分截面图。参照图5、图6所示，所述半过孔结构包括隔垫层21、钝化层24、第一导电层26、绝缘层23以及第二导电层25。其中，隔垫层21设置在衬底基板22上。钝化层24设置在隔垫层21上，并设置有第一过孔27，且第一过孔27在衬底基板22上的正投影位于隔垫层21在所述衬底基板22上的正投影的内部。第一导电层26设置于隔垫层21上，且宽度小于第一过孔27的直径。绝缘层23设置在隔垫层21与钝化层24之间，并设置有第二过孔28。第二导电层25设置于钝化层24上且通过第一过孔27与第一导电层26搭接。
在本实施例中，由于在半过孔结构处设置隔垫层21，第一导电层26直接设置在隔垫层21上，同时在绝缘层23、钝化层24分别开设第二过孔28、第一过孔27且使得第二过孔28、第一过孔27的直径均大于第一导电层26的宽度，从而使得在进行钝化层24形成第一过孔27时，隔垫层21可以保护绝缘层23避免因过刻蚀使得绝缘层23产生脆弱点，有效改善半过孔在阵列工艺过程中常见的底切不良，避免因底切不良导致的透明导电膜层断裂及烧毁，从而保证了显示面板的正常显示。
同时，对比本说明书实施例所述半过孔结构与图2所示的现有技术中半过孔结构可知，现有技术半过孔结构在第一导电层26下方的绝缘层23在钝化层刻蚀(PVX Etch)过程中被刻蚀掉一部分，形成底切(Undercut)，这样在第二导电层25搭接时的接触就不好。而在本说明书实施例所述半过孔结构设计下，通过隔垫层21形成略大于钝化层过孔的新型过孔，在第一导电层26形成之前绝缘层23已经被刻蚀干净，在隔垫层21上形成无绝缘层23的过孔，再经过第一导电层26的形成以及钝化层刻蚀(PVX Etch)后，则不会存在底切(Undercut)现象，第二导电层25即ITO的搭接很好，接触无异常。
图5为本发明实施例所述阵列基板的平面示意图，图7为图5沿A-B-A’方向的截面图，图8为图5沿A-B-C方向的截面图。可选的，隔垫层21可选择多种材料，例如为多层金属形成的金属化合物或者其他材料，只需保证在钝化层24刻蚀时不会过刻蚀即可。第一导电层26为薄膜晶体管的漏极金属层(SD)。绝缘层23为栅极绝缘层(GI)，绝缘层23可以除采用二氧化硅薄膜、氮化硅薄膜、氮氧化硅薄膜、氧化铝薄膜或氧化钛薄膜外，还可以采用与上述各物质的材料特性相同或相近的其他无机绝缘材料形成的薄膜。钝化层24为一层或多层结构，采用富硅材料形成，富硅材料包括氧化硅、氮化硅或氮氧化硅。其中，氧化硅、氮化硅或氮氧化硅与N2O，SiH4；N2O，SiH4，NH3，N2；SiH4，NH3，N2或SiH2Cl2，NH3，N2反应形成，其中，N2O与SiH4的气体反应比范围为100:1-50:1。第二导电层25为ITO(铟锡氧化物)透明导电膜层；可选的，第二导电层25为2ITO，即可以为公共电极。
在本说明书的一个或多个实施例中，如图5所示，隔垫层21包括隔垫层本体以及与隔垫层本体连接的隔垫层台阶，且隔垫层台阶的厚度低于隔垫层本体的厚度，使得整个隔垫层21呈现中间厚周围薄的形态。同时第一过孔27在衬底基板22上的正投影位于隔垫层本体在衬底基板22上的正投影的内部，即钝化层24在第一过孔27的边缘处设置于隔垫层本体上，此时厚度较大的隔垫层本体可以有效避免钝化层24的过刻蚀。其中，隔垫层本体的厚度为5000～6000A，隔垫层台阶的厚度为1000～2000A。
可选的，第二过孔28在衬底基板22上的正投影位于隔垫层本体在衬底基板22上的正投影的内部，即绝缘层23在第二过孔28边缘处设置于隔垫层本体上。可选的，绝缘层23在第二过孔28边缘处也可设置在隔垫层台阶上，即第二过孔28在衬底基板22上的正投影位于隔垫层台阶在衬底基板22上的正投影的内部。
可选的，如图6所示，第二过孔28与第一过孔27同心设置，且第二过孔28的直径大于第一过孔27的直径，使得在钝化层24上形成第一过孔27时，刻蚀时只会在隔垫层21上进行，而不会对绝缘层23刻蚀，也就不会因过刻蚀导致底切进而引起第二导电层25的断裂或烧毁，从而保证了显示面板的显示效果。
可选的，隔垫层21的形成材料包括金属导电材料，例如可选择与阵列基板的Gate金属层29采用相同的金属导电材料制作。其中，隔垫层21可以采用铝以及铝合金等材料制成，或者是铝层、钨层、铬层叠加后形成的金属化合物导电层；或者也可以采用金属钼Mo，或者采用钼Mo/铝Al/钼Mo制作隔垫层21，其中Mo/Al/Mo是三层金属，两层Mo金属起保护作用，而Al层起导电作用。但本公开对此不作限定。
当隔垫层21采用与Gate金属层29相同的材料制作时，一方面可以避免钝化层24形成时对绝缘层23的过刻蚀从而有效改善底切不良的现象，一方面在制作时可以与阵列基板的Gate金属层29在同一工艺流程中同时形成，而不需增加额外的工艺步骤，降低了工艺复杂性。此外，参照图9所示，由于隔垫层21也为金属导电材料，即使在第二导电层25形成时由于异物的存在使得第二导电层25断开连接，此时仍然可以通过隔垫层21以及第一导电层26作为媒介，将断裂的两部分第二导电层25连接在一起，最终达成导通的效果。此种设计避免了半过孔底切不良导致的2ITO断裂不良，在信赖性过程中也不会随着负载、信号不断的增加，热量不断积累导致的ITO接触不良，从而可以大大提升产品良率、提高产品品质、提升产品竞争力。当第二导电层25为公共电极(2ITO)时，该结构可以降低因为异物或其他原因导致的了公共电极断裂(2ITO Open)的不良发生率，增加了产品的品质。
此外，本说明书实施例所述半过孔结构中的ITO搭接效果与普通的全接触式过孔一致，可有效改善工艺过程的底切以及信赖性过程ITO烧毁导致的不良，同时大大降低由异物或者其他原因导致的2ITO Open不良的发生率，提升产品品质、提高产品竞争力。
本说明书的一个或多个实施例提供一种半过孔结构的制造方法，如图10所示，所述方法包括：
步骤101，在衬底基板上形成隔垫层。
在一些可选的实施例中，隔垫层21包括隔垫层本体以及与隔垫层本体连接的隔垫层台阶，且隔垫层台阶的厚度低于隔垫层本体的厚度。
图11中左侧为形成隔垫层21的流程示意图。参照图11所示，步骤101中在衬底基板上形成隔垫层具体包括：
步骤201，在所述衬底基板上形成隔垫层材料。
步骤202，在所述隔垫层材料上形成光刻胶层，且使该光刻胶层中间区域的厚度大于周围区域的厚度。
参照图11中的工序A，即光刻(Photo)工序后，不同区域的光刻(Photo Resist，PR)胶层33的厚度不同，光刻胶层中间区域的厚度大于周围区域的厚度。这与掩膜版(Mask)32在不同区域的透过情况有关，其中：位置a与位置c为半透区，此处第一光刻胶层33的厚度为5000A左右；位置b为不透过区域，此处第一光刻胶层33的厚度为1.5μm左右；位置d为全透过区域，此处的光刻胶在光刻工序后已经全部显影干净，所以没有光刻胶覆盖。之后参照图10中的工序B，对隔垫层材料进行第一次湿刻(1st Wet Etch)，将没有被第一光刻胶层33覆盖区域即位置d处的隔垫层材料刻蚀干净。
步骤203，剥离周围区域的光刻胶层。
参照图11中的工序C，对第一光刻胶层33进行第一次灰化刻蚀(1stAshing Etch)，将周围区域较薄的光刻胶剥离，而中间区域由于光刻胶层较厚，因此还会保留部分光刻胶。
步骤204，对剥离了光刻胶层的所述隔垫层材料进行刻蚀，形成所述隔垫层台阶。
参照图11中的工序D，对隔垫层材料进行第二次湿刻(2st Wet Etch)，在本次刻蚀中将刻蚀时间调整为EPD(刻蚀终点)时间的一半，这样没有被光刻胶覆盖的区域的隔垫层材料不会被全部刻蚀干净，会剩下一定膜厚的隔垫层材料(剩下隔垫层材料的厚度可以通过刻蚀时间来控制)，从而形成隔垫层台阶。
步骤205，剥离中间区域的光刻胶层，形成所述隔垫层本体。
参照图11中的工序E，可以通过剥离(Strip)工艺剥离掉中间区域剩余的光刻胶层，得到隔垫层本体，即获得最终的隔垫层21。
在上述实施例中，当隔垫层21形成材料采用金属导电材料，特别是采用与Gate金属层29或者其他属于同一层的金属层相同的金属导电材料时，可以在形成Gate金属层29或者其他属于同一层的普通金属层时同时形成隔垫层21。参照图11所示，以Gate金属层29为例，在工序A中，同时形成Gate金属层金属材料(图11右侧)以及隔垫层材料，其中Gate金属层金属材料对应的掩膜版对应区域中，位置e为不透过区域，此处光刻胶层的厚度也为1.5μm左右；位置f为全透过区域，此处的光刻胶在光刻工序后已经全部显影干净，所以没有光刻胶覆盖。之后在工序B的第一次湿刻(1st Wet Etch)中，也将没有被光刻胶层覆盖区域即位置f处的Gate金属层金属材料刻蚀干净。在工序C、工序D则不对Gate金属层金属材料进行处理，在工序E中也通过剥离(Strip)工艺剥离掉Gate金属层金属材料剩余的光刻胶层，得到Gate金属层29。这样，在形成Gate金属层29时可以直接形成隔垫层21，在保证隔垫层21本身具有的效果的同时，还减少了形成隔垫层21的工艺步骤，降低了工艺复杂性。
步骤102，在所述隔垫层21上形成绝缘层23，所述绝缘层23包括第二过孔28。
如图12所示，在隔垫层21上形成绝缘层23具体包括：
步骤301，在隔垫层21上形成绝缘层材料，其中所述绝缘层材料的面积大于所述隔垫层21的面积。
参照图12中的工序F，在隔垫层21上正常形成绝缘层23即栅极绝缘层后，在薄膜晶体管的位置形成有源层(Active)30。形成有源层30后，在制作半过孔结构的区域已经没有有源层30，而只包括绝缘层23。
步骤302，在所述绝缘层材料上形成光刻胶层。
参照图12中的工序G，将产品置入涂胶显影机(Track)涂覆一层第二光刻胶层34。而由于隔垫层21与衬底基板22之间存在台阶，使得在隔垫层21上形成的绝缘层23也存在相应的台阶，这导致第二光刻胶层34在台阶处的厚度也是不一致的。图12所述实施例中，隔垫层21本身包括隔垫层本体和隔垫层台阶，隔垫层台阶与衬底基板22之间再次存在台阶，使得位置g、位置h以及位置i处的光刻胶厚度均不一致。其中，位置g、位置h以及位置i处的光刻胶厚度的差异由隔垫层21设计的段差多少来决定。在一个具体的实施例中，当位置g处隔垫层本体的厚度为5000A、位置h处隔垫层台阶的厚度为1000A时，按照光刻胶1.5μm的标准，光刻胶最薄的位置g处的第二光刻胶层34为1.5μm，光刻胶较厚的位置h处的第二光刻胶层34为1.4μm，光刻胶最厚的位置i处的第二光刻胶层34为1.0μm，这是由于隔垫层21的设置以及其结构本身的段差导致的，不需要额外通过Mask工艺来实现。因此，在后续工艺中形成第二过孔28时，可减少一次Mask工艺，降低了工艺复杂度。
步骤303，剥离位于隔垫层21上方的绝缘层材料区域的光刻胶层，并对该绝缘层材料区域进行刻蚀形成所述第二过孔28。
参照图12中的工序H，对第二光刻胶层34进行灰化处理(Ashing)，将光刻胶最薄的位置g处的光刻胶层完全剥离，露出下层的绝缘层23，此时位置h、位置i处依然还有光刻胶覆盖。之后经过刻蚀工艺在绝缘层23上形成第二过孔28，且使第二过孔28在所述衬底基板22上的正投影位于所述隔垫层本体在所述衬底基板22上的正投影的内部。
步骤304，剥离其他区域的光刻胶层。
参照图12中的工序I，通过剥离(Strip)工艺剥离掉剩余的光刻胶层。
步骤103，在所述隔垫层21上形成第一导电26层。其中，第一过孔27在所述衬底基板22上的正投影位于所述隔垫层21在所述衬底基板22上的正投影的内部。
步骤104，在所述绝缘层23上形成钝化层24，所述钝化层24上包括第一过孔27，且所述第一过孔27的直径大于所述第一导电层26的宽度，所述第一过孔27在所述衬底基板22上的正投影位于所述隔垫层21在所述衬底基板22上的正投影的内部，且使所述第一过,27在所述衬底基板22上的正投影位于所述隔垫层21本体在所述衬底基板22上的正投影的内部。
步骤105，在所述钝化层24上形成第二导电层25，使所述第二导电层25通过所述第一过孔27与所述第一导电层26搭接。
上述实施例所述半过孔结构的制造方法用于制造前述实施例中相应的半过孔结构，并且具有相应的半过孔结构实施例的有益效果，在此不再赘述。
还需要说明的是，本发明实施例提供的半过孔结构的制造方法步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。
本说明书的一个或多个实施例提供一种阵列基板，包括衬底基板22以及设置在衬底基板22上的如上述任一项所述的半过孔结构。该衬底基板22可以是玻璃基板，其中，该玻璃基板材质均匀，具有高透明度和低反射率，并且有好的热稳定性，从而能在多次高温工艺之后保持性质稳定。由于TFT制造工艺中用到的化学药品很多，因而，该玻璃基板需具有很好的化学耐药性。该玻璃基板还需要具有足够的机械强度，还需要有很好的精密机械加工特性以及要有优良的电学绝缘特性。衬底基板22上可以设置多个半过孔结构。
本说明书的一个或多个实施例还提供一种显示面板，该显示面板包括如上述实施例所述的阵列基板。
其中，该显示面板可以用于触控屏、薄膜晶体管液晶显示器(Liquid CrystalDisplay，TFT-LCD)、有机发光二极管(Organic Light-Emitting Diode，OLED)显示器，此外还可以广泛应用于各种大中小尺寸的产品上，可以涵盖当今信息社会的主要电子产品，如液晶电视、电脑、手机、PDA、GPS、车载显示、投影显示、摄像机、数码相机、电子手表、计算器、电子仪器、仪表、公共显示和虚幻显示等多个领域。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围(包括权利要求)被限于这些例子；在本公开的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本说明书一个或多个实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。
另外，为简化说明和讨论，并且为了不会使本说明书一个或多个实施例难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本说明书一个或多个实施例难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本说明书一个或多个实施例的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本公开的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本说明书一个或多个实施例。因此，这些描述应被认为是说明性的而不是限制性的。
尽管已经结合了本公开的具体实施例对本公开进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。
本说明书一个或多个实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本说明书一个或多个实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (12)

1.一种半过孔结构，其特征在于，包括：
隔垫层，设置在衬底基板上；
钝化层，设置在所述隔垫层上，并设置有第一过孔，且所述第一过孔在所述衬底基板上的正投影位于所述隔垫层在所述衬底基板上的正投影的内部；
第一导电层，设置于所述隔垫层上，且宽度小于所述第一过孔的直径；
绝缘层，设置在所述隔垫层与所述钝化层之间，并设置有第二过孔；
第二导电层，设置于所述钝化层上且通过所述第一过孔与所述第一导电层搭接。
2.根据权利要求1所述的半过孔结构，其特征在于，所述隔垫层包括隔垫层本体以及与所述隔垫层本体连接的隔垫层台阶，且所述隔垫层台阶的厚度低于所述隔垫层本体的厚度。
3.根据权利要求2所述的半过孔结构，其特征在于，所述第一过孔在所述衬底基板上的正投影位于所述隔垫层本体在所述衬底基板上的正投影的内部；所述第二过孔在所述衬底基板上的正投影位于所述隔垫层本体在所述衬底基板上的正投影的内部。
4.根据权利要求3所述的半过孔结构，其特征在于，所述第二过孔与所述第一过孔同心设置，且所述第二过孔的直径大于所述第一过孔的直径。
5.根据权利要求2所述的半过孔结构，其特征在于，所述隔垫层本体的厚度为5000～6000A，所述隔垫层台阶的厚度为1000～2000A。
6.根据权利要求1所述的半过孔结构，其特征在于，所述隔垫层的形成材料包括金属导电材料。
7.一种半过孔结构的制造方法，其特征在于，包括：
在衬底基板上形成隔垫层；
在所述隔垫层上形成绝缘层，所述绝缘层包括第二过孔；
在所述隔垫层上形成第一导电层；
在所述绝缘层上形成钝化层，所述钝化层上包括第一过孔，且所述第一过孔的直径大于所述第一导电层的宽度，所述第一过孔在所述衬底基板上的正投影位于所述隔垫层在所述衬底基板上的正投影的内部；
在所述钝化层上形成第二导电层，使所述第二导电层通过所述第一过孔与所述第一导电层搭接。
8.根据权利要求7所述的半过孔结构的制造方法，其特征在于，所述隔垫层包括隔垫层本体以及与所述隔垫层本体连接的隔垫层台阶，且所述隔垫层台阶的厚度低于所述隔垫层本体的厚度；所述在衬底基板上形成隔垫层包括：
在所述衬底基板上形成隔垫层材料；
在所述隔垫层材料上形成光刻胶层，且使该光刻胶层中间区域的厚度大于周围区域的厚度；
剥离周围区域的所述光刻胶层；
对剥离了光刻胶层的所述隔垫层材料进行刻蚀，形成所述隔垫层台阶；
剥离中间区域的光刻胶层，形成所述隔垫层本体。
9.根据权利要求7所述的半过孔结构的制造方法，其特征在于，所述在所述隔垫层上形成绝缘层包括：
在所述隔垫层上形成绝缘层材料，所述绝缘层材料的面积大于所述隔垫层的面积；
在所述绝缘层材料上形成光刻胶层；
剥离位于所述隔垫层上方的绝缘层材料区域的光刻胶层，并对该绝缘层材料区域进行刻蚀形成所述第二过孔；
剥离其他区域的光刻胶层。
10.根据权利要求7所述的半过孔结构的制造方法，其特征在于，还包括：
使所述第一过孔在所述衬底基板上的正投影位于所述隔垫层本体在所述衬底基板上的正投影的内部；
使所述第二过孔在所述衬底基板上的正投影位于所述隔垫层本体在所述衬底基板上的正投影的内部。
11.一种阵列基板，其特征在于，包括衬底基板以及设置在所述衬底基板上的如权利要求1-6任一项所述的半过孔结构。
12.一种显示面板，其特征在于，包括如权利要求11所述的阵列基板。
CN202010210048.0A 2020-03-23 2020-03-23 半过孔结构及其制造方法、阵列基板、显示面板 Active CN111244116B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010210048.0A CN111244116B (zh) 2020-03-23 2020-03-23 半过孔结构及其制造方法、阵列基板、显示面板
PCT/CN2021/074708 WO2021190147A1 (zh) 2020-03-23 2021-02-01 半过孔结构及其制造方法、阵列基板、显示面板
US17/432,105 US11843005B2 (en) 2020-03-23 2021-02-01 Half via hole structure, manufacturing method thereof, array substrate, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010210048.0A CN111244116B (zh) 2020-03-23 2020-03-23 半过孔结构及其制造方法、阵列基板、显示面板

Publications (2)

Publication Number Publication Date
CN111244116A true CN111244116A (zh) 2020-06-05
CN111244116B CN111244116B (zh) 2022-06-28

Family

ID=70866342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010210048.0A Active CN111244116B (zh) 2020-03-23 2020-03-23 半过孔结构及其制造方法、阵列基板、显示面板

Country Status (3)

Country Link
US (1) US11843005B2 (zh)
CN (1) CN111244116B (zh)
WO (1) WO2021190147A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021190147A1 (zh) * 2020-03-23 2021-09-30 京东方科技集团股份有限公司 半过孔结构及其制造方法、阵列基板、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100163881A1 (en) * 2008-12-26 2010-07-01 Kang Seung-Chul Array substrate for electrophoresis type display device and method of manufacturing the same, method of repairing a line of the same
CN103681696A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 一种电极引出结构、阵列基板以及显示装置
CN107546234A (zh) * 2017-08-24 2018-01-05 京东方科技集团股份有限公司 显示装置、阵列基板及其制备方法
CN109459894A (zh) * 2018-12-24 2019-03-12 深圳市华星光电半导体显示技术有限公司 像素电极结构及其制作方法
WO2019072120A1 (zh) * 2017-10-11 2019-04-18 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150137218A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 액정표시장치 및 이의 제조 방법
CN104617110B (zh) * 2015-02-02 2017-10-03 京东方科技集团股份有限公司 一种基板及其制作方法、显示装置
CN105590896A (zh) 2016-03-01 2016-05-18 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
CN107316839B (zh) 2017-06-30 2020-06-23 上海天马微电子有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN111244116B (zh) * 2020-03-23 2022-06-28 京东方科技集团股份有限公司 半过孔结构及其制造方法、阵列基板、显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100163881A1 (en) * 2008-12-26 2010-07-01 Kang Seung-Chul Array substrate for electrophoresis type display device and method of manufacturing the same, method of repairing a line of the same
CN103681696A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 一种电极引出结构、阵列基板以及显示装置
CN107546234A (zh) * 2017-08-24 2018-01-05 京东方科技集团股份有限公司 显示装置、阵列基板及其制备方法
WO2019072120A1 (zh) * 2017-10-11 2019-04-18 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN109459894A (zh) * 2018-12-24 2019-03-12 深圳市华星光电半导体显示技术有限公司 像素电极结构及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021190147A1 (zh) * 2020-03-23 2021-09-30 京东方科技集团股份有限公司 半过孔结构及其制造方法、阵列基板、显示面板
US11843005B2 (en) 2020-03-23 2023-12-12 Chongqing Boe Optoelectronics Technology Co., Ltd. Half via hole structure, manufacturing method thereof, array substrate, and display panel

Also Published As

Publication number Publication date
US11843005B2 (en) 2023-12-12
CN111244116B (zh) 2022-06-28
US20220344377A1 (en) 2022-10-27
WO2021190147A1 (zh) 2021-09-30

Similar Documents

Publication Publication Date Title
US11257957B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
KR100796756B1 (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US8351005B2 (en) TFT substrate having multiple pixels, liquid crystal display device using the TFT substrate, and method for manufacturing the TFT substrate
US8148730B2 (en) Semiconductor device and method for manufacturing semiconductor device
US10964790B1 (en) TFT substrate and manufacturing method thereof
US10121802B2 (en) Array substrate and method for manufacturing the same and display device
US8778710B2 (en) Display substrate and method of fabricating the same
JP2009036947A (ja) 液晶装置の製造方法、および液晶装置
US10121901B2 (en) Pixel structure with isolator and method for fabricating the same
CN110148601B (zh) 一种阵列基板、其制作方法及显示装置
CN111837240A (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
CN110854175B (zh) 阵列基板及其制备方法、显示面板
CN111244116B (zh) 半过孔结构及其制造方法、阵列基板、显示面板
US6972819B2 (en) Method of manufacturing IPS-LCD using 4-mask process
US8143624B2 (en) Display device and method of manufacturing the same
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
TW584908B (en) Method of manufacturing IPS-LCD by using 4-mask process
KR100848506B1 (ko) 픽셀 구조체 제조방법
WO2021248609A1 (zh) 一种阵列基板及其制备方法以及显示面板
US10700105B2 (en) Array substrate and method for manufacturing the same, display panel and display device
JP2006163244A (ja) 薄膜トランジスタアレイ基板、電気光学表示装置および、薄膜トランジスタアレイ基板の製造方法
KR20060088617A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR100870014B1 (ko) 박막 트랜지스터 기판
CN114005882A (zh) 一种薄膜晶体管、显示面板及薄膜晶体管的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant