CN111244013A - 将测试样品自晶圆基材分离的方法 - Google Patents

将测试样品自晶圆基材分离的方法 Download PDF

Info

Publication number
CN111244013A
CN111244013A CN201910972957.5A CN201910972957A CN111244013A CN 111244013 A CN111244013 A CN 111244013A CN 201910972957 A CN201910972957 A CN 201910972957A CN 111244013 A CN111244013 A CN 111244013A
Authority
CN
China
Prior art keywords
crystal
test
substrate
wafer
test sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910972957.5A
Other languages
English (en)
Other versions
CN111244013B (zh
Inventor
吴铭钦
刘峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Industrial Park Yuzhu Semiconductor Co ltd
Original Assignee
Suzhou Industrial Park Yuzhu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Industrial Park Yuzhu Semiconductor Co ltd filed Critical Suzhou Industrial Park Yuzhu Semiconductor Co ltd
Publication of CN111244013A publication Critical patent/CN111244013A/zh
Application granted granted Critical
Publication of CN111244013B publication Critical patent/CN111244013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/02—Devices for withdrawing samples
    • G01N1/04—Devices for withdrawing samples in the solid state, e.g. by cutting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

本发明提供一种将测试样品自晶圆基材分离的方法，包含下列步骤，先提供包含基材及其上具有多个晶体的晶圆，基材上的晶体中任选一晶体作为测试晶体，利用取样工具固定测试晶体，再利用激光轰击测试晶体的周围，使得测试晶体从基材上分离，利用取样工具自基材取出测试晶体。本发明据此方法可以在晶圆基材上完整取出测试晶体样品，并不会使基材受损害，以保持晶圆其它部分的完整性。

Description

将测试样品自晶圆基材分离的方法
技术领域
本发明涉及一种取出测试样品的方法，特别涉及一种利用激光轰击方式将测试样品自晶圆基材分离的方法。
背景技术
随着科技的进步，集成电路(Integrated Circuit，IC)是一种利用电路小型化的方式，制造在半导体晶圆表面，晶圆(Wafer)是一种硅芯片，因为形状通常为圆形，所以泛指为晶圆，其是生产集成电路的载体基材，具有许多依照直径区分的规格，例如6英寸、8英寸、12甚或是14英寸以上，越大的晶圆可以生产越多的集成电路，以降低生产成本。
然而，生产晶圆的过程中，良率是一种非常重要的因素，一般而言，晶圆制作完成后，为了测试晶圆在经过许多道工艺后，是否如当初设计的正确性，因此会从晶圆中取出一片样品，作为取样测试的测试样品，以确定晶圆中其它成品的良率。
通常，测试样品制作而成的晶圆，会因为切割的技术取出测试样品，必须要透过切穿晶圆的方式，也正因如此，会使晶圆因为被切穿而无法继续后面工艺程序，使得无法验证出前后工艺相互间的关联性，同时失去了测试晶圆完成制作的可能性。
并且，在测试样品与晶圆分离的过程中，会随着分离方式的不同，无法预期测试样品分离后的位置，甚至因为破坏性较强的分离作法，产生的碎片可能会与测试样品产生混淆，使用者需要花费多余的时间搜寻及确认测试样品。如此一来，除了不能确保测试样品的代表性外，更无法有效率地持续产出测试样品提供研究。
发明内容
有鉴于一般于晶圆基材中取出测试样品的困扰，本发明提出一种将测试样品自晶圆基材分离的方法，以获得工艺研究的完整性，并且实现测试晶圆之再利用。
本发明的主要目的在提供一种将测试样品自晶圆基材分离的方法，利用激光轰击的方式，使得测试晶体与底部的晶圆基材自然分离、完整脱落，并且不会伤害到测试晶体周围，并且也不会使晶圆基材产生破损或是碎裂的情况，并使剩下的晶圆可以继续后续的工艺。
本发明的另一目的在于提供一种将测试样品自晶圆基材分离的方法，利用取样工具固定测试晶体，可以避免分离后的测试晶体，因为轰击的关系，击飞或弹飞到远处。
为了达成上述的目的，本发明提供一种将测试样品自晶圆基材分离的方法。首先，提供一种晶圆，包含有基材及其上具有多个晶体，在基材上的晶体中任选一晶体作为测试晶体，利用取样工具固定测试晶体，利用激光轰击测试晶体周围，以使测试晶体自基材上分离，利用取样工具自基材取出测试晶体。
在本发明中，激光以炸裂方式，轰击测试晶体周围，以使测试晶体与基材连接处炸裂，激光为波长355纳米、频率50千赫兹、功率12瓦特的激光。
在本发明中，取样工具可为真空、静电或胶合之夹具或吸盘。
在本发明中，晶体周围还设有切割道，激光轰击是轰击在测试晶体的切割道上，切割道围绕在晶体周围的长或宽为100～2000微米，晶体的长或宽为5～500微米。
在本发明中，取样工具可以吸附、贴附或夹持的方式固定在测试晶体表面或侧面。
底下基于具体实施例配合说明书附图详加说明，使得更容易了解本发明的目的、技术内容、特点及其所达到的功效。
与现有技术相比，本发明其中一个实施例的有益效果为：
本发明在既有的晶圆工艺中，使用激光的特殊应用方法，在晶圆表面形成的切割道进行轰击，以使任一晶体样品皆可作为测试晶体，并且分离后的晶体也不会伤害到晶圆基材，使得晶圆可以进行后续的工艺，以达成本发明兼具有效测试晶圆晶体并且又不伤害晶圆基材的优点。
附图说明
图1为本发明所应用的晶圆的示意图。
图2为本发明的步骤流程图。
图3a～图3e为执行本发明将测试样品自晶圆基材分离的方法的各步骤的示意图。
图4a及图4b为本发明中使用取样工具的实施例示意图。
图5a、图6a及图7a为本发明中测试晶体与切割道的立体示意图。
图5b、图6b及图7b为本发明中测试晶体与切割道的俯视示意图。
附图标记说明：
10 晶圆
102 基材
104 晶体
106 测试晶体
108 切割道
14 取样制具
L 激光
具体实施方式
以下通过具体的实施例进一步说明本发明的技术方案，具体实施例不代表对本发明保护范围的限制。其他人根据本发明理念所做出的一些非本质的修改和调整仍属于本发明的保护范围。
首先，请参照本发明图1所示，本发明将测试样品自晶圆基材分离的方法主要是应用在一个已经过多道半导体工艺后的晶圆10，目的是为了测试晶圆10上具有的多个晶体104，是否在经过这些半导体工艺后，保持有正确性或是优异的良率。
因此，为了能够让使用者可以进行测试，同时请参照本发明图2及图3a～图3e所示。首先，如步骤S10所示，并请同时参照图3a，提供一晶圆10包含有一基材102及其上具有多个晶体104，在本实施例中，晶体104的长或宽为5～500微米(μm)，晶体104可为晶粒(Die)或芯片(Chip)，本实施例是以晶粒为例进行说明。如步骤S12所示，并请同时参照图3b，在基材102上的多个晶体104中，任选一晶体104作为测试晶体106，图3b中的测试晶体106为本发明的实施例说明，本发明不以此位置的测试晶体106为限制，用户可以任意选择要测试的晶体104作为测试晶体106。如步骤S14，并请同时参照图3c，利用取样工具14固定测试晶体106，在本发明中，取样工具14可为真空、静电或胶合之夹具或吸盘，例如，本发明的取样工具14可以吸附、贴附或夹持的方式，固定在测试晶体106的表面或侧面，如本发明图4a或图4b所示，但本发明不以此些实施例为发明的限制。
承接上段，当利用取样工具14固定测试晶体106后，如步骤S16所示，并请同时参照图3d，利用激光L轰击测试晶体106周围，在本实施例中，晶圆10在设置多个晶体104时，会于晶体104的周围设置有切割道108，方便后续工艺进行晶体104的切割，被选定的测试晶体106周围也会具有切割道108，因此，在本实施例中是利用激光L轰击测试晶体106周围的切割道108，本实施例的切割道108围绕在晶体104周围的长或宽为100～2000微米(μm)，本发明不限制晶体104与切割道108的形状及样式，例如可以如图5a、图5b或图6a、图6b图或图7a、图7b所示，本实施例先以图5a及图5b为例说明，并且本实施例的激光L为波长355纳米(nm)、频率50千赫兹(kHz)、功率12瓦特(w)的激光，使得激光L以炸裂方式轰击测试晶体106的周围切割道108，利用平行切割道面108的激光L的能量作用，以使沿着测试晶体106与基材102的连接处被炸裂，此时测试晶体106会与基材102的连接处产生裂痕，持续使用激光L轰击切割道108，直到造成测试晶体106自基材102上分离为止，期间依不同材质持续轰击时间约莫10秒钟能使得测试晶体与基材分离。本发明不限制激光L的规格，可以看用户设计而定，并且可以逐渐调整及加大激光L的功率，例如逐渐从0升至12瓦特，然而本发明上述所订定的激光L标准可精准炸裂测试晶体106。如步骤S18所示，并请同时参照图3e，当测试晶体106与基材102分离后，则可以利用取样工具14自基材102取出测试晶体106。
本发明在上述所订定的晶体及测试晶体，仅为本发明的实施例说明，本发明也不限制晶体需为晶粒或芯片，可依用户设计而定，除了可以是上述的晶粒外，也能用于经由工艺后的芯片，用户可以依照喜好或需求，自行决定要使用晶圆上的任一晶体，作为测试晶体之用皆可。主要原因，是因为本发明利用激光轰击的方式，使得晶体位置可以不作限制，用户可以选择中间区域或是边缘区域的晶体，取出晶体后，也不会因为取出方式，而破坏了晶圆基材的结构本身，例如不会切割到其它晶体的位置，因此，无论晶体是晶粒或芯片，皆可用上述的激光轰击方式，自晶圆基材上分离。
本发明可以有效分离测试晶体与晶圆基材，以确保测试晶体的完整性，并且利用取样工具固定晶体，并将其完整移出至使用者所设定的特定位置。据此，可以精准测试晶圆经过多道工艺后，是否为此些工艺应完成的正确性，确认完正确性后，还可以将晶圆移至后续的工艺中，此时，所移除的晶体仅只有一颗，不会像现有技术那样，毁损了部分或是多数的晶圆晶体，以达成有效测试并降低生产成本的双赢。
以上所述的实施例，仅为说明本发明的技术思想及特点，目的在使本领域技术人员以了解本发明的内容，并据以实施，当不能以此限定本发明的保护范围，即凡是依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的保护范围。

Claims (8)

1.一种将测试样品自晶圆基材分离的方法，其特征在于，包含以下步骤：提供一种晶圆，所述晶圆包含有基材；所述基材上具有多个晶体；
从所述基材上的所述多个晶体中任选一所述晶体作为测试晶体；
利用取样工具固定所述测试晶体；
利用激光以炸裂方式轰击所述测试晶体的周围，使所述测试晶体与所述基材的连接处炸裂，并从所述基材上分离；以及利用所述取样工具从所述基材取出所述测试晶体。
2.如权利要求1所述的将测试样品自晶圆基材分离的方法，其特征在于，所述激光为波长355纳米、频率50千赫兹、功率12瓦特的激光。
3.如权利要求1所述的将测试样品自晶圆基材分离的方法，其特征在于，所述取样工具为真空、静电或胶合的夹具或吸盘。
4.如权利要求1所述的将测试样品自晶圆基材分离的方法，其特征在于，所述晶体的周围设有切割道，所述激光轰击于所述测试晶体的所述切割道上。
5.如权利要求4所述的将测试样品自晶圆基材分离的方法，其特征在于，所述切割道围绕在所述晶体的周围的长或宽为100～2000微米。
6.如权利要求1所述的将测试样品自晶圆基材分离的方法，其特征在于，所述晶体的长或宽为5～500微米。
7.如权利要求1所述的将测试样品自晶圆基材分离的方法，其特征在于，所述取样工具以吸附、贴附或夹持的方式固定在所述测试晶体的表面或侧面。
8.如权利要求1所述的将测试样品自晶圆基材分离的方法，其特征在于，所述晶体为晶粒或芯片。
CN201910972957.5A 2018-10-18 2019-10-14 将测试样品自晶圆基材分离的方法 Active CN111244013B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107136633A TWI678748B (zh) 2018-10-18 2018-10-18 將測試樣品自晶圓基材分離方法
TW107136633 2018-10-18

Publications (2)

Publication Number Publication Date
CN111244013A true CN111244013A (zh) 2020-06-05
CN111244013B CN111244013B (zh) 2022-09-27

Family

ID=69582693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910972957.5A Active CN111244013B (zh) 2018-10-18 2019-10-14 将测试样品自晶圆基材分离的方法

Country Status (2)

Country Link
CN (1) CN111244013B (zh)
TW (1) TWI678748B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135385B1 (en) * 2004-04-23 2006-11-14 National Semiconductor Corporation Semiconductor devices having a back surface protective coating
CN101170075A (zh) * 2006-10-27 2008-04-30 株式会社迪思科 晶片的分割方法以及分割装置
US20080190902A1 (en) * 2007-02-13 2008-08-14 Disco Corporation Wafer dividing method and laser beam processing machine
US20080220590A1 (en) * 2007-03-06 2008-09-11 Texas Instruments Incorporated Thin wafer dicing using UV laser
US20090311849A1 (en) * 2008-06-17 2009-12-17 International Business Machines Corporation Methods of separating integrated circuit chips fabricated on a wafer
JP2012191098A (ja) * 2011-03-14 2012-10-04 Lintec Corp ダイシングシートおよび半導体チップの製造方法
CN103107136A (zh) * 2011-09-30 2013-05-15 株式会社迪思科 晶片加工方法
TW201735141A (zh) * 2015-12-30 2017-10-01 大族激光科技產業集團股份有限公司 晶圓之鐳射剝離方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI226139B (en) * 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
JP5269897B2 (ja) * 2008-06-02 2013-08-21 株式会社アドバンテスト 試験システムおよび試験用基板ユニット
JP6671794B2 (ja) * 2016-05-11 2020-03-25 株式会社ディスコ ウェーハの加工方法
US9905466B2 (en) * 2016-06-28 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer partitioning method and device formed

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135385B1 (en) * 2004-04-23 2006-11-14 National Semiconductor Corporation Semiconductor devices having a back surface protective coating
CN101170075A (zh) * 2006-10-27 2008-04-30 株式会社迪思科 晶片的分割方法以及分割装置
US20080190902A1 (en) * 2007-02-13 2008-08-14 Disco Corporation Wafer dividing method and laser beam processing machine
US20080220590A1 (en) * 2007-03-06 2008-09-11 Texas Instruments Incorporated Thin wafer dicing using UV laser
US20090311849A1 (en) * 2008-06-17 2009-12-17 International Business Machines Corporation Methods of separating integrated circuit chips fabricated on a wafer
JP2012191098A (ja) * 2011-03-14 2012-10-04 Lintec Corp ダイシングシートおよび半導体チップの製造方法
CN103107136A (zh) * 2011-09-30 2013-05-15 株式会社迪思科 晶片加工方法
TW201735141A (zh) * 2015-12-30 2017-10-01 大族激光科技產業集團股份有限公司 晶圓之鐳射剝離方法

Also Published As

Publication number Publication date
CN111244013B (zh) 2022-09-27
TWI678748B (zh) 2019-12-01
TW202017066A (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
US10889097B2 (en) Wafer debonding system and method
US20050221584A1 (en) Wafer processing method
US20110034007A1 (en) Dividing method for platelike workpiece
TWI625778B (zh) Wafer processing method
US10985065B2 (en) Method of dicing a wafer by pre-sawing and subsequent laser cutting
US20090311849A1 (en) Methods of separating integrated circuit chips fabricated on a wafer
US9390956B2 (en) Method for the temporary connection of a product substrate to a carrier substrate
US8226796B2 (en) Flanged collet for die pick-up tool
TWI354325B (zh)
CN108231567B (zh) 一种晶背减薄方法及所使用的圆形治具
US11823965B2 (en) Substrate processing carrier
CN111244013B (zh) 将测试样品自晶圆基材分离的方法
JP6301565B1 (ja) マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置
JP2010010514A (ja) 半導体装置の製造方法及び半導体装置
US11177153B2 (en) Method of debonding work-carrier pair with thin devices
TWI234234B (en) Method of segmenting a wafer
JP2016032061A (ja) 半導体装置の製造方法
TW202307947A (zh) 加工基板的方法和用於加工基板的系統
JP2009156599A (ja) 試料作製方法及び試料作製装置
US20230253233A1 (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor device
JP7208062B2 (ja) デバイスチップの形成方法
US20220102214A1 (en) Manufacturing method of device chip
US20220285217A1 (en) Wafer thinning method
JP2687573B2 (ja) 半導体装置の製造方法
JP2013247175A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant