CN111240884B - Efuse的纠错方法 - Google Patents
Efuse的纠错方法 Download PDFInfo
- Publication number
- CN111240884B CN111240884B CN201911359023.0A CN201911359023A CN111240884B CN 111240884 B CN111240884 B CN 111240884B CN 201911359023 A CN201911359023 A CN 201911359023A CN 111240884 B CN111240884 B CN 111240884B
- Authority
- CN
- China
- Prior art keywords
- low
- 27bit
- error correction
- written
- efuse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000010586 diagram Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Abstract
本发明公开了一种EFUSE的纠错方法，将EFUSE按32BIT分组，用32BIT的高5BIT做位纠错域对低27BIT纠错，EFUSE默认值为全0，低27BIT从低位到高位依次从1至27编号，当低27bit都可以写时高5bit不需要填写，当低27BIT其中一个BIT不能写1时，将其编号写入并寄存在高5BIT中，内部逻辑将高5BIT翻译成1，并将高5BIT的1通过镜像将低27BIT中不能写1的BIT变成1。本发明的特点是：纠错原理简单，通过高5BIT对低27BIT纠错，不需要复杂的运算，用户容易理解。
Description
技术领域
本发明涉及电子技术领域，具体涉及一种EFUSE的纠错方法。
背景技术
EFUSE出厂值为0，可以按BIT做写1操作，当发现某个BIT写1失败时，就需要有一个纠错的方法，现有纠错方法主要采用ECC算法，但其运算复杂，用户不容易理解。
发明内容
本发明的目的在于克服上述不足问题，提供一种EFUSE的纠错方法。
本发明为实现上述目的所采用的技术方案是：EFUSE的纠错方法，将EFUSE按32BIT分组，用32BIT的高5BIT做位纠错域对低27BIT纠错，EFUSE默认值为全0，低27BIT从低位到高位依次从1至27编号，当低27bit都可以写时高5bit不需要填写，当低27BIT其中一个BIT不能写1时，将其编号写入并寄存在高5BIT中，内部逻辑将高5BIT翻译成1，并将高5BIT的1通过镜像将低27BIT中不能写1的BIT变成1。
所述高5BIT在镜像后寄存不可见全为0。
本发明的特点是：纠错原理简单，通过高5BIT对低27BIT纠错，不需要复杂的运算，用户容易理解。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。
图1是本发明的EFUSE按32BIT分组示意图。
图2是本发明的EFUSE默认值为全0示意图。
图3是本发明纠错流程示意图。
具体实施方式
以下结合附图1-3所示对本发明作进一步详细说明，但不作为对本发明的限定。
本发明为一种EFUSE的纠错方法，将EFUSE按32BIT分组，分组单元小，用32BIT的高5BIT做位纠错域对低27BIT纠错，EFUSE默认值为全0，低27BIT从低位到高位依次从1至27编号，当低27bit都可以写时高5bit不需要填写，当低27BIT其中一个BIT不能写1时，将其对应的编号写入并寄存在高5BIT中，内部逻辑启动纠错将高5BIT翻译成1，并将高5BIT的1通过镜像将低27BIT中不能写1的BIT变成1待CPU读取，且所述高5BIT在镜像后寄存不可见全为0，例如27BIT中位置9不能写1时，将其对应编号9写入高5BIT中，内部逻辑将高5BIT中的9bit翻译成1，然后将高5BIT的1通过镜像将低27BIT中位置9变成1，并将高5BIT恢复默认值。
本发明适用于1BIT错误纠错，纠错原理简单，通过高5BIT对低27BIT纠错，不需要复杂的运算，CPU不需要再进行计算可以直接得到正确值，而且用户容易理解。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。
Claims (2)
1.EFUSE的纠错方法，其特征在于：将EFUSE按32BIT分组，用32BIT的高5BIT做位纠错域对低27BIT纠错，EFUSE默认值为全0，低27BIT从低位到高位依次从1至27编号，当低27bit都可以写时高5bit不需要填写，当低27BIT其中一个BIT不能写1时，将其编号写入并寄存在高5BIT中，内部逻辑将高5BIT写入并寄存的低27BIT中不能写1的BIT的编号翻译成1，并将高5BIT翻译的1通过镜像将低27BIT中不能写1的BIT写成1。
2.如权利要求1所述的EFUSE的纠错方法，其特征在于：所述高5BIT在镜像后寄存不可见，高5BIT全为0。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911359023.0A CN111240884B (zh) | 2019-12-25 | Efuse的纠错方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911359023.0A CN111240884B (zh) | 2019-12-25 | Efuse的纠错方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111240884A CN111240884A (zh) | 2020-06-05 |
| CN111240884B true CN111240884B (zh) | 2024-06-07 |
Family
ID=
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09282237A (ja) * | 1996-04-19 | 1997-10-31 | Fujitsu General Ltd | Ｅｅｐｒｏｍを用いた記憶装置 |
| CN101542447A (zh) * | 2006-12-15 | 2009-09-23 | 松下电器产业株式会社 | 一次写入记录装置 |
| CN101866307A (zh) * | 2010-06-24 | 2010-10-20 | 杭州华三通信技术有限公司 | 一种基于镜像技术的数据存储方法及装置 |
| CN106528123A (zh) * | 2016-10-26 | 2017-03-22 | 珠海全志科技股份有限公司 | 一种基于eFuse模块的SoC启动方法和装置 |
| CN207337927U (zh) * | 2017-05-17 | 2018-05-08 | 西安紫光国芯半导体有限公司 | 一种在读操作时纠正存储阵列错误的动态随机存取存储器 |
| CN109194599A (zh) * | 2018-08-06 | 2019-01-11 | 上海大学 | 一种双阈值幅度判决ofdm-pon接收端符号同步方法 |
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09282237A (ja) * | 1996-04-19 | 1997-10-31 | Fujitsu General Ltd | Ｅｅｐｒｏｍを用いた記憶装置 |
| CN101542447A (zh) * | 2006-12-15 | 2009-09-23 | 松下电器产业株式会社 | 一次写入记录装置 |
| CN101866307A (zh) * | 2010-06-24 | 2010-10-20 | 杭州华三通信技术有限公司 | 一种基于镜像技术的数据存储方法及装置 |
| CN106528123A (zh) * | 2016-10-26 | 2017-03-22 | 珠海全志科技股份有限公司 | 一种基于eFuse模块的SoC启动方法和装置 |
| CN207337927U (zh) * | 2017-05-17 | 2018-05-08 | 西安紫光国芯半导体有限公司 | 一种在读操作时纠正存储阵列错误的动态随机存取存储器 |
| CN109194599A (zh) * | 2018-08-06 | 2019-01-11 | 上海大学 | 一种双阈值幅度判决ofdm-pon接收端符号同步方法 |
Non-Patent Citations (2)
| Title |
|---|
| Harsharaj Ellur 等.A tag based solution for efficient utilization of efuse for memory repair.《2014 International Test Conference》.2015,第2015年卷第1-7页. * |
| 庄雪亚 等.一种基于FPGA的高效安全配置模式的设计.《电子与封装》.2017,第17卷(第4期),第20-23页. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103187104B (zh) | Dram存储器的纠错方法 | |
| KR101093857B1 (ko) | 공통 프레임에서 공유 에러 비트 코드와 함께 데이터 및 데이터 마스크 비트들을 전송하기 위한 시스템, 방법 및 장치 | |
| US9436546B2 (en) | Apparatus for error detection in memory devices | |
| CN103531246B (zh) | 快速以读代写的存储器纠错方法 | |
| CN102394114B (zh) | 具有自适应纠错能力的bch码纠错方法 | |
| TWI553651B (zh) | 記憶體錯誤檢測及記憶體錯誤校正間之動態選擇技術 | |
| US10248497B2 (en) | Error detection and correction utilizing locally stored parity information | |
| JP2008198330A (ja) | バイトマスキング動作のための半導体メモリ装置及びパリティデータ生成方法 | |
| US9384144B1 (en) | Error detection using a logical address key | |
| BR112017028372A2 (pt) | organização de memória e correção de erro de link em um subsistema de memória de energia baixa | |
| CN103594120A (zh) | 以读代写的存储器纠错方法 | |
| US9665423B2 (en) | End-to-end error detection and correction | |
| CN104299637A (zh) | 快闪存储器装置及其运作方法 | |
| TWI528372B (zh) | 資料儲存裝置以及揮發式記憶體的資料校驗方法 | |
| CN111143107A (zh) | 一种fpga单粒子反转校验电路和方法 | |
| CN110310693B (zh) | 具有缓存的In-Line ECC模块 | |
| CN108665939B (zh) | 为存储器提供ecc的方法与装置 | |
| CN111240884B (zh) | Efuse的纠错方法 | |
| CN111221746B (zh) | 数据储存系统与其相关方法 | |
| KR101999288B1 (ko) | 메모리 데이터의 에러 보정 장치 및 방법 | |
| US20190272212A1 (en) | Supporting multiple page lengths with unique error correction coding via galois field dimension folding | |
| US20160011985A1 (en) | Translating between memory transactions of first type and memory transactions of a second type | |
| WO2015165202A1 (zh) | 一种基于汉明码存取数据的方法及集成随机存取存储器 | |
| CN102096610A (zh) | 利用纠错码和同步信息的数据行存储及传输 | |
| CN109726030A (zh) | 包括用于误差校正电路的响应管理器的存储器架构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |