CN111217323B - 一种晶圆键合方法 - Google Patents

一种晶圆键合方法 Download PDF

Info

Publication number
CN111217323B
CN111217323B CN201811426680.8A CN201811426680A CN111217323B CN 111217323 B CN111217323 B CN 111217323B CN 201811426680 A CN201811426680 A CN 201811426680A CN 111217323 B CN111217323 B CN 111217323B
Authority
CN
China
Prior art keywords
wafer
bonded
pressing
electret
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811426680.8A
Other languages
English (en)
Other versions
CN111217323A (zh
Inventor
王盛凯
王英辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Microelectronics Technology Research Institute
Original Assignee
Kunshan Microelectronics Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Microelectronics Technology Research Institute filed Critical Kunshan Microelectronics Technology Research Institute
Priority to CN201811426680.8A priority Critical patent/CN111217323B/zh
Publication of CN111217323A publication Critical patent/CN111217323A/zh
Application granted granted Critical
Publication of CN111217323B publication Critical patent/CN111217323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/032—Gluing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/828—Bonding techniques
    • H01L2224/8289—Bonding techniques using an inorganic non metallic glass type adhesive, e.g. solder glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种晶圆键合方法，先在两个驻极体薄膜表面分别积累两种异性电荷；再将两个驻极体薄膜分别设置在第一待键合晶圆背向第二待键合晶圆一侧表面，以及第二待键合晶圆背向第一待键合晶圆表面；从而在将第一待键合晶圆以及第二待键合晶圆相互键合时，可以使第一待键合晶圆和第二待键合晶圆处于两个驻极体薄膜之间提供的电场中。该电场可以通过例如加快第一待键合晶圆以及第二待键合晶圆之间反应速率等方式来加快键合进程，从而可以有效降低晶圆键合时所需要的温度。

Description

一种晶圆键合方法
技术领域
本发明涉及集成电路制备领域，特别是涉及一种晶圆键合方法。
背景技术
随着集成电路的发展，绝缘体硅(SOI)技术被业界公认为纳米技术时代取代现有单晶硅材料的解决方案之一，是维持摩尔定律走势的一大利器。
SOI材料是SOI技术发展的基础，高质量的SOI材料一直是制约SOI技术进入大规模工业生产的首要因素。近年来，随着SOI材料制备技术的不断成熟，制约SOI技术发展的材料问题正逐步被解决。SOI材料的制备技术归根结底包括两种，即以离子注入为代表的注氧隔离技术(Sepration-by-oxygen implantation)，即SIMOX和晶圆键合技术。
其中晶圆键合技术是利用两片镜面抛光的、干净的晶圆表面结合在一起。采用晶圆键合与减薄技术形成SOI结构时，不仅具有工艺简单、成本低廉、对器件无损伤等优点，且制备出的SOI材料仍然具有优良特性。目前晶圆键合技术主要包括阳极键合、硅片直接键合、共晶键合、热压键合、金属键合、玻璃焊料键合等，上述的晶圆键合技术都涉及到高温退火处理，工艺时间长，键合过程中产生的高温会对MEMS器件性能造成不利影响，比如高温会对晶圆上的温度敏感电路和微结构造成热损坏；高温易引入杂质，造成衬底掺杂的重新分布；对于热膨胀系数差异较大的两个晶圆，经过高温处理后会导致很大的变形和残余热应力，直接影响到器件性能和封装成品率。
所以如何提供一种适用于低温的晶圆键合方法是本领域技术人员急需解决的问题。
发明内容
本发明的目的是提供一种晶圆键合方法，在对晶圆进行键合时可以有效降低晶圆键合时的温度。
为解决上述技术问题，本发明提供一种晶圆键合方法，包括：
将两个驻极体薄膜分别置于直流电场，以使一所述驻极体薄膜表面积累正电荷，另一所述驻极体薄膜表面积累负电荷；
将两个所述驻极体薄膜分别贴附于相对设置的两个绝缘盘之间相对的两个表面；
在一所述驻极体薄膜表面吸附第一待键合晶圆，并在另一所述驻极体薄膜表面吸附第二待键合晶圆；
在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合，以使所述第一待键合晶圆与所述第二待键合晶圆相互键合。
可选的，所述在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合包括：
在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合；其中，两个所述驻极体薄膜之间电位差的取值范围为5000V至30000V之间，包括端点值。
可选的，所述在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合包括：
在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合；其中，两个所述驻极体薄膜之间形成电场的电场强度的取值范围为5×105v/m至5×108v/m，包括端点值。
可选的，所述在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合包括：
在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合；其中，所述第一待键合晶圆与所述第二待键合晶圆之间压强的取值范围为0.01Mpa至20Mpa，包括端点值。
可选的，所述在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合包括：
在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合；其中，所述预设温度的取值范围为20℃至300℃，包括端点值。
可选的，所述驻极体薄膜为PVC薄膜。
可选的，在所述在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合之前，所述方法还包括：
在所述第一待键合晶圆与所述第二待键合晶圆之间设置胶黏剂。
可选的，所述胶黏剂为水玻璃。
可选的，所述水玻璃的浓度的取值范围为0.1％至20％，包括端点值。
可选的，所述水玻璃的厚度的取值范围为10μm至500μm，包括端点值。
本发明所提供的一种晶圆键合方法，先在两个驻极体薄膜表面分别积累两种异性电荷；再将两个驻极体薄膜分别设置在第一待键合晶圆背向第二待键合晶圆一侧表面，以及第二待键合晶圆背向第一待键合晶圆表面；从而在将第一待键合晶圆以及第二待键合晶圆相互键合时，可以使第一待键合晶圆和第二待键合晶圆处于两个驻极体薄膜之间提供的电场中。该电场可以通过例如加快第一待键合晶圆以及第二待键合晶圆之间反应速率等方式来加快键合进程，从而可以有效降低晶圆键合时所需要的温度。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图4为本发明实施例所提供的一种晶圆键合方法的工艺流程图；
图5至图6为本发明实施例所提供的一种具体的晶圆键合方法的工艺流程图。
图中：1.驻极体薄膜、2.绝缘盘、21.加压杆、31.第一待键合晶圆、32.第二待键合晶圆、33.胶黏剂。
具体实施方式
本发明的核心是提供一种晶圆键合技术。在现有技术中，在对晶圆进行键合时，通常是通过高温的方式提高两个待键合晶圆之间的表面活性，从而实现两个晶圆之间键合。但是键合过程中产生的高温会对MEMS器件性能造成不利影响，比如高温会对晶圆上的温度敏感电路和微结构造成热损坏；高温易引入杂质，造成衬底掺杂的重新分布；对于热膨胀系数差异较大的两个晶圆，经过高温处理后会导致很大的变形和残余热应力，直接影响到器件性能和封装成品率。
而本发明所提供的一种晶圆键合方法，先在两个驻极体薄膜表面分别积累两种异性电荷；再将两个驻极体薄膜分别设置在第一待键合晶圆背向第二待键合晶圆一侧表面，以及第二待键合晶圆背向第一待键合晶圆表面；从而在将第一待键合晶圆以及第二待键合晶圆相互键合时，可以使第一待键合晶圆和第二待键合晶圆处于两个驻极体薄膜之间提供的电场中。该电场可以通过例如加快第一待键合晶圆以及第二待键合晶圆之间反应速率等方式来加快键合进程，从而可以有效降低晶圆键合时所需要的温度。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1至图4，图1至图4为本发明实施例所提供的一种晶圆键合方法的工艺流程图。
参见图1，在本发明实施例中，所述晶圆键合方法包括：
S101：将两个驻极体薄膜分别置于直流电场，以使一驻极体薄膜表面积累正电荷，另一驻极体薄膜表面积累负电荷。
有一类电介质，受强外电场作用后其极化现象不随外电场去除而完全消失，出现极化电荷“永久”存在于电介质表面和体内的现象。这种在强外电场等因素作用下，极化并能“永久”保持极化状态的电介质，称为驻极体，又叫永电体。在本发明实施例中，所谓驻极体薄膜1即由驻极体所构成的薄膜，在外加电场的作用下驻极体薄膜1表面会积累并驻留一部分电荷。
参见图2，在本步骤中，上述驻极体薄膜1会分别置于两个直流电场的金属基板表面，并在两个驻极体薄膜1表面分别积累两种异性电荷；即一个驻极体薄膜1表面会积累正电荷，而另一个驻极体薄膜1表面会积累负电荷。需要说明的是，上述驻极体薄膜1在本发明实施例通常为PVC(聚氯乙烯)薄膜。
S102：将两个驻极体薄膜分别贴附于相对设置的两个绝缘盘之间相对的两个表面。
在本发明实施例中，相对设置有两个绝缘盘2。有关该绝缘盘2的具体材质在本发明实施例中并不做具体限定，只要能起到绝缘作用均可。
在本步骤中，会将在S101中极化过的两个驻极体薄膜1分别贴在两个绝缘盘2之间相对的两个表面。此时，在两个驻极体薄膜1之间形成有电场。该电场的场强与两个驻极体薄膜1的带电量以及两个驻极体薄膜1之间的距离有关。
需要说明的是，通常情况下，至少一个上述绝缘盘2连接有加压杆21，其中绝缘盘2与加压杆21之间通常需要固定连接。通过加压杆21可以移动连接的绝缘盘2，从而在下述步骤中可以使位于两个绝缘盘2之间的第一待键合晶圆31和第二待键合晶圆32相互贴合并对其施加压力。
S103：在一驻极体薄膜表面吸附第一待键合晶圆，并在另一驻极体薄膜表面吸附第二待键合晶圆。
参见图3，在本步骤中，会在一个驻极体薄膜1表面吸附第一待键合晶圆31，并在另一驻极体薄膜1表面吸附第二待键合晶圆32。由于上述两个驻极体薄膜1表面均带有电荷，通过静电吸附可以轻易的吸附上述第一待键合晶圆31以及第二待键合晶圆32，并且不用使用其他粘合剂等将第一待键合晶圆31和第二待键合晶圆32与驻极体薄膜1相互固定。
需要说明的是，在本步骤中，在吸附上述第一待键合晶圆31以及第二待键合晶圆32时，通常需要保证第一待键合晶圆31与第二待键合晶圆32之间相互对位，以保证第一待键合晶圆31与第二待键合晶圆32之间的键合效果。
S104：在预设温度下将第一待键合晶圆与第二待键合晶圆相互压合，以使第一待键合晶圆与第二待键合晶圆相互键合。
参见图4，在本步骤中，通常是在预设温度下，通过上述加压杆21移动绝缘盘2，使第一待键合晶圆31与第二待键合晶圆32相互压合并持续预设时间，该预设时间通常在一小时左右，以完成第一待键合晶圆31与第二待键合晶圆32之间的键合。在将第一待键合晶圆31与第二待键合晶圆32相互压合后，由于第一待键合晶圆31与第二待键合晶圆32位于由上述两个驻极体薄膜1所形成的电场中，该电场可以加快键合进程，从而可以有效降低上述压合时第一待键合晶圆31与第二待键合晶圆32所处的温度，即上述预设温度。
具体的，在本发明实施例中，在将第一待键合晶圆31与第二待键合晶圆32相互压合时，通常情况下两个所述驻极体薄膜1之间电位差的取值范围通常为5000V至30000V之间，包括端点值。所谓两个驻极体薄膜1之间电位差即两个驻极体薄膜1之间形成的电压。在本发明实施例中，上述两个驻极体薄膜1之间电位差可以恰好为5000V或30000V。由于通常情况下上述两个驻极体薄膜1之间的距离通常在10cm以内，即上述第一待键合晶圆31的厚度与第二待键合晶圆32厚度之和通常在10cm以内，所以上述两个驻极体薄膜1之间形成电场的电场强度的取值范围通常为5×105v/m至5×108v/m，包括端点值。即上述两个驻极体薄膜1之间形成电场的电场强度可以恰好为5×105v/m或5×108v/m。
具体的，在本发明实施例中，在将第一待键合晶圆31与第二待键合晶圆32相互压合时，所述第一待键合晶圆31与所述第二待键合晶圆32之间压强的取值范围通常为0.01Mpa至20Mpa，包括端点值。即上述第一待键合晶圆31与第二待键合晶圆32之间压强可以恰好为0.01Mpa或20Mpa。需要说明的是，在将第一待键合晶圆31与第二待键合晶圆32相互压合时，需要保证不会损坏上述第一待键合晶圆31与第二待键合晶圆32。
具体的，在上述条件下，在将第一待键合晶圆31与第二待键合晶圆32相互压合时，上述第一待键合晶圆31与第二待键合晶圆32所处的温度，即上述预设温度的取值范围通常为20℃至300℃，包括端点值。即在本发明实施例中，环境温度达到20℃至300℃之间时，即可完成第一待键合晶圆31与第二待键合晶圆32之间的键合。需要说明的是，上述预设温度可以恰好为20℃或300℃，其中温度越高，键合所需要的时间越短；温度越低，键合所需要的时间越长。
本发明实施例所提供的一种晶圆键合方法，先在两个驻极体薄膜1表面分别积累两种异性电荷；再将两个驻极体薄膜1分别设置在第一待键合晶圆31背向第二待键合晶圆32一侧表面，以及第二待键合晶圆32背向第一待键合晶圆31表面；从而在将第一待键合晶圆31以及第二待键合晶圆32相互键合时，可以使第一待键合晶圆31和第二待键合晶圆32处于两个驻极体薄膜1之间提供的电场中。该电场可以通过例如加快第一待键合晶圆31以及第二待键合晶圆32之间反应速率等方式来加快键合进程，从而可以有效降低晶圆键合时所需要的温度。
为了进一步加快两个晶圆之间键合的速率，降低两个晶圆之间键合的温度，在本发明中可以进一步的在第一待键合晶圆31与第二待键合晶圆32设置胶黏剂33。详细内容请参考下述发明实施例。
请参考图5至图6，图5至图6为本发明实施例所提供的一种具体的晶圆键合方法的工艺流程图。
参见图5，在本发明实施例中，所述晶圆键合方法包括：
S201：将两个驻极体薄膜分别置于直流电场，以使一驻极体薄膜表面积累正电荷，另一驻极体薄膜表面积累负电荷。
S202：将两个驻极体薄膜分别贴附于相对设置的两个绝缘盘之间相对的两个表面。
S203：在一驻极体薄膜表面吸附第一待键合晶圆，并在另一驻极体薄膜表面吸附第二待键合晶圆。
在本发明实施例中，S201至S203与上述发明实施例中S101至S103基本相同，详细内容请参考上述发明实施例，在此不再进行展开描述。
S204：在第一待键合晶圆与第二待键合晶圆之间设置胶黏剂。
在本步骤中，具体会在第一待键合晶圆31朝向第二待键合晶圆32一侧表面设置上述胶黏剂33，或在第二待键合晶圆32朝向第一待键合晶圆31一侧表面设置胶黏剂33。当然，在本发明实施例中可以同时在第一待键合晶圆31以及第二待键合晶圆32的表面设置胶黏剂33。
需要说明的是，本步骤并不必须在S203之后执行，即在本发明实施例中可以先在第一待键合晶圆31的一个表面，或第二待键合晶圆32的一个表面涂布胶黏剂33；再分别将第一待键合晶圆31以及第二待键合晶圆32中未涂布胶黏剂33的表面与驻极体薄膜1相吸附。通常情况下，在涂布胶黏剂33时需要保证胶黏剂33厚度均匀。
具体的，在本发明实施例中，上述胶黏剂33可以具体为水玻璃。所谓水玻璃即硅酸钠水溶液(Na2O·nSi(OH)4)。Na2O·nSi(OH)4是一种新型的胶黏剂33，对人体无毒害；同时相比于传统的胶黏剂33，水玻璃键合更牢固，可以形成更平整的键合界面。
具体的，在本发明实施例中，在本步骤中涂布的水玻璃的浓度的取值范围通常为0.1％至20％，包括端点值。即上述水玻璃的浓度的取值可以恰好为0.1％或20％。具体的，在本发明实施例中，在本步骤中涂布的水玻璃的厚度的取值范围为10μm至500μm，包括端点值。即上述水玻璃的厚度的取值可以恰好为10μm或500μm。在将水玻璃的浓度以及厚度控制在上述范围内，可以保证水玻璃在具有一定的流动性的同时，可以将第一待键合晶圆31与第二待键合晶圆32牢固的相互键合。
S205：在预设温度下将第一待键合晶圆与第二待键合晶圆相互压合，以使第一待键合晶圆与第二待键合晶圆相互键合。
具体的，在将第一待键合晶圆31与第二待键合晶圆32相互压合时，由于两个驻极体薄膜1所形成的电场的作用，上述胶黏剂33中的离子，例如水玻璃中的Na+在电场所用下扩散的更快，即上述电场除了上述作用之外，还可以加速离子迁移速度，从而有效降低第一待键合晶圆31与第二待键合晶圆32之间键合所需的温度。
本步骤的其余内容与上述发明实施例中S104基本相同，详细内容请参考上述发明实施例，在此不再进行赘述。
本发明实施例所提供的一种晶圆键合方法，在将第一待键合晶圆31与第二待键合晶圆32相互压合之前，可以在第一待键合晶圆31与第二待键合晶圆32之间设置胶黏剂33，可以进一步降低晶圆键合时所需要的温度。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种晶圆键合方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (9)

1.一种晶圆键合方法，其特征在于，包括：
将两个驻极体薄膜分别置于直流电场，以使一所述驻极体薄膜表面积累正电荷，另一所述驻极体薄膜表面积累负电荷；
将两个所述驻极体薄膜分别贴附于相对设置的两个绝缘盘之间相对的两个表面；
在一所述驻极体薄膜表面吸附第一待键合晶圆，并在另一所述驻极体薄膜表面吸附第二待键合晶圆；
在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合，以使所述第一待键合晶圆与所述第二待键合晶圆相互键合；
所述在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合包括：
在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合；其中，两个所述驻极体薄膜之间电位差的取值范围为5000V至30000V之间，包括端点值。
2.根据权利要求1所述的方法，其特征在于，所述在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合包括：
在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合；其中，两个所述驻极体薄膜之间形成电场的电场强度的取值范围为5×105v/m至5×108v/m，包括端点值。
3.根据权利要求2所述的方法，其特征在于，所述在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合包括：
在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合；其中，所述第一待键合晶圆与所述第二待键合晶圆之间压强的取值范围为0.01Mpa至20Mpa，包括端点值。
4.根据权利要求3所述的方法，其特征在于，所述在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合包括：
在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合；其中，所述预设温度的取值范围为20℃至300℃，包括端点值。
5.根据权利要求1所述的方法，其特征在于，所述驻极体薄膜为PVC薄膜。
6.根据权利要求1至5任一项权利要求所述的方法，其特征在于，在所述在预设温度下将所述第一待键合晶圆与所述第二待键合晶圆相互压合之前，所述方法还包括：
在所述第一待键合晶圆与所述第二待键合晶圆之间设置胶黏剂。
7.根据权利要求6所述的方法，其特征在于，所述胶黏剂为水玻璃。
8.根据权利要求7所述的方法，其特征在于，所述水玻璃的浓度的取值范围为0.1％至20％，包括端点值。
9.根据权利要求7所述的方法，其特征在于，所述水玻璃的厚度的取值范围为10μm至500μm，包括端点值。
CN201811426680.8A 2018-11-27 2018-11-27 一种晶圆键合方法 Active CN111217323B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811426680.8A CN111217323B (zh) 2018-11-27 2018-11-27 一种晶圆键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811426680.8A CN111217323B (zh) 2018-11-27 2018-11-27 一种晶圆键合方法

Publications (2)

Publication Number Publication Date
CN111217323A CN111217323A (zh) 2020-06-02
CN111217323B true CN111217323B (zh) 2023-06-23

Family

ID=70809375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811426680.8A Active CN111217323B (zh) 2018-11-27 2018-11-27 一种晶圆键合方法

Country Status (1)

Country Link
CN (1) CN111217323B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI261316B (en) * 2005-12-28 2006-09-01 Ind Tech Res Inst Wafer bonding method
US8404568B2 (en) * 2008-06-27 2013-03-26 Honeywell International Inc. Systems and methods for fabricating an out-of-plane MEMS structure
CN101854578B (zh) * 2010-06-01 2013-03-27 无锡芯感智半导体有限公司 一种基于硅硅键合工艺的微型麦克风制备方法
CN103489805A (zh) * 2012-06-12 2014-01-01 苏州美图半导体技术有限公司 晶圆键合系统
CN104760927B (zh) * 2014-01-06 2016-08-31 无锡华润上华半导体有限公司 键合的方法
CN106373900A (zh) * 2015-07-20 2017-02-01 中芯国际集成电路制造(北京)有限公司 晶圆级键合封装方法以及共晶键合的晶圆结构
CN105578368A (zh) * 2015-12-14 2016-05-11 中国科学院半导体研究所 驻极体电容式超声传感器及其制备方法

Also Published As

Publication number Publication date
CN111217323A (zh) 2020-06-02

Similar Documents

Publication Publication Date Title
JP3819954B2 (ja) 基板上に半導体薄膜を有する構造の製造方法
US7479441B2 (en) Method and apparatus for flag-less water bonding tool
US6610582B1 (en) Field-assisted fusion bonding
JPWO2003049189A1 (ja) 貼り合わせウェーハおよび貼り合わせウェーハの製造方法
CN109103079B (zh) 一种纳米级单晶薄膜及其制备方法
CN106935547B (zh) 一种柔性显示装置的制作方法及柔性显示装置
EP1662559A3 (en) Chucking method and processing method using the same
JPWO2012018013A1 (ja) サポート基板
US20160379862A1 (en) System and Method for Adhering a Semiconductive Wafer to a Mobile Electrostatic Carrier through a Vacuum
CN111217323B (zh) 一种晶圆键合方法
US10497609B2 (en) Method for direct bonding of substrates including thinning of the edges of at least one of the two substrates
US8980729B2 (en) Silicon-on-insulator substrate and fabrication method
CN103065945B (zh) 一种影像传感器晶圆的键合方法
CN111217324B (zh) 一种阳极键合方法
CN103407958A (zh) 埋层腔体型soi的制造方法
US20070264796A1 (en) Method for forming a semiconductor on insulator structure
JP2009231819A5 (zh)
TWI786782B (zh) 製造絕緣體上矽晶片的方法
JP2005350311A (ja) 陽極接合方法
JP2008277545A (ja) 静電チャック
CN104118844A (zh) 一种硅基背面减薄方法
KR102631249B1 (ko) 캐리어 플레이트에 대한 비접착성 기판 본딩
JP2013503484A (ja) 半導体オンインシュレータ及び温度勾配を用いた陽極接合法によるその形成方法
JP2010278339A (ja) 貼り合わせｓｏｉ基板の製造方法
CN112864072A (zh) 衬底的加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 215347 7th floor, IIR complex, 1699 Weicheng South Road, Kunshan City, Suzhou City, Jiangsu Province

Applicant after: Kunshan Microelectronics Technology Research Institute

Address before: 215347 7th floor, complex building, No. 1699, Zuchongzhi South Road, Kunshan City, Suzhou City, Jiangsu Province

Applicant before: KUNSHAN BRANCH, INSTITUTE OF MICROELECTRONICS OF CHINESE ACADEMY OF SCIENCES

GR01 Patent grant
GR01 Patent grant