CN112864072A - 衬底的加工方法 - Google Patents

衬底的加工方法 Download PDF

Info

Publication number
CN112864072A
CN112864072A CN201911193755.7A CN201911193755A CN112864072A CN 112864072 A CN112864072 A CN 112864072A CN 201911193755 A CN201911193755 A CN 201911193755A CN 112864072 A CN112864072 A CN 112864072A
Authority
CN
China
Prior art keywords
substrate
dielectric film
electrostatic chuck
processing
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911193755.7A
Other languages
English (en)
Inventor
潘强
胡天保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Industrial Utechnology Research Institute
Original Assignee
Shanghai Industrial Utechnology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Industrial Utechnology Research Institute filed Critical Shanghai Industrial Utechnology Research Institute
Priority to CN201911193755.7A priority Critical patent/CN112864072A/zh
Publication of CN112864072A publication Critical patent/CN112864072A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本申请提供一种衬底的加工方法，该方法包括：在衬底的第一表面设置介电薄膜，介电薄膜的相对介电常数大于所述衬底的相对介电常数；将所述衬底设置于静电吸盘上，所述衬底的所述第一表面朝向所述静电吸盘；对所述静电吸盘施加预定的电势，使所述衬底被所述静电吸盘吸附；以及对所述衬底进行处理。根据该方法，在衬底背面贴附一层相对介电常数较大的介电薄膜，从而能增强静电吸盘对低介电常数的衬底的吸附力，为低介电常数的衬底加工提供便利，提高加工的可靠性。

Description

衬底的加工方法
技术领域
本申请涉及半导体制造技术领域，尤其涉及一种衬底的加工方法。
背景技术
在半导体制造工艺中，为避免工艺处理过程中衬底的移动或者错位现象，通常会使用静电吸盘来固定和支撑衬底，例如，静电吸盘应用于干法蚀刻机台，化学气相沉积机台等。静电吸盘采用静电引力来固定衬底，相对机械卡盘，静电吸盘的优点在于：能够降低由于压力和/或碰撞等原因造成的衬底破损；能够增加衬底的有效加工面积；能够使衬底更好地进行热传导。
静电吸盘一般由绝缘层和基座组成，其中：绝缘层用来支承衬底，绝缘层中埋藏有电极；基座用来支撑绝缘层，并且，基座作为冷却源或加热源，能够用来控制支承在绝缘层上的衬底的温度。
静电吸盘的工作原理是：给静电吸盘的电极施加一定的电势，使得静电吸盘的电极上和衬底对应的位置产生极性相反的电荷，从而利用极性相反的电荷之间的库仑力将衬底吸附在静电吸盘的表面。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请的发明人发现，在实际的半导体器件或其它电子器件的生产工艺中，经常需要对玻璃片或者其他介电常数较低的衬底进行加工，由于低介电常数的衬底难于被极化，因此，静电吸盘对这些衬底的吸附力不足，导致加工过程中无法有效对衬底进行吸附，使得工艺加工的可靠性变差，甚至工艺加工无法进行。
本申请提供一种衬底的加工方法，在衬底背面贴附一层相对介电常数较大的介电薄膜，从而能增强静电吸盘对低介电常数的衬底的吸附力，为低介电常数的衬底加工提供便利，提高加工的可靠性。
根据本申请实施例的一个方面，提供一种衬底的加工方法，该方法包括：
在衬底的第一表面设置介电薄膜，所述介电薄膜的相对介电常数大于所述衬底的相对介电常数；
将所述衬底设置于静电吸盘上，所述衬底的所述第一表面朝向所述静电吸盘；
对所述静电吸盘施加预定的电势，使所述衬底被所述静电吸盘吸附；以及
对所述衬底进行处理。
根据本申请实施例的另一个方面，其中，所述介电薄膜的相对介电常数为大于或等于10。
根据本申请实施例的另一个方面，其中，所述介电薄膜的厚度为10微米～150微米。
根据本申请实施例的另一个方面，其中，所述介电薄膜的面向所述静电吸盘的一面不具有胶粘性。
根据本申请实施例的另一个方面，其中，所述介电薄膜的面向所述衬底的所述第一表面的一面不具有胶粘性。
根据本申请实施例的另一个方面，其中，所述方法还包括：
在对所述衬底进行处理之后，去除所述介电薄膜。
本申请的有益效果在于：在衬底背面贴附一层相对介电常数较大的介电薄膜，从而能增强静电吸盘对低介电常数的衬底的吸附力，从而为低介电常数的衬底加工提供便利，提高加工的可靠性。
参照后文的说明和附图，详细公开了本申请的特定实施方式，指明了本申请的原理可以被采用的方式。应该理解，本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请实施例中衬底的加工方法的一个示意图；
图2是衬底的第一表面贴附有介电薄膜的一个示意图；
图3是将衬底吸附在静电吸盘上的一个示意图。
具体实施方式
参照附图，通过下面的说明书，本申请的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本申请的特定实施方式，其表明了其中可以采用本申请的原则的部分实施方式，应了解的是，本申请不限于所描述的实施方式，相反，本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。
实施例1
本申请实施例1提供一种衬底的加工方法。
图1是本申请实施例中衬底的加工方法的一个示意图，如图1所示，该衬底的加工方法包括：
步骤101、在衬底的第一表面设置介电薄膜，所述介电薄膜的相对介电常数大于所述衬底的相对介电常数；
步骤102、将所述衬底设置于静电吸盘上，所述衬底的所述第一表面朝向所述静电吸盘；
步骤103、对所述静电吸盘施加预定的电势，使所述衬底被所述静电吸盘吸附；以及
步骤104、对所述衬底进行处理。
通过本实施例，在衬底背面贴附一层相对介电常数较大的介电薄膜，从而能增强静电吸盘对低介电常数的衬底的吸附力，从而为低介电常数的衬底加工提供便利，提高加工的可靠性。
在本实施例中，该衬底可以是介电常数较低的衬底，例如玻璃衬底等。但本实施例不限于此，衬底也可以是半导体制造领域中常用的其它衬底，例如硅晶圆、绝缘体上的硅(Silicon-On-Insulator，SOI)晶圆、锗硅晶圆、锗晶圆或氮化镓(Gallium Nitride，GaN)晶圆等。此外，该衬底可以是没有进行过半导体工艺处理的衬底，也可以是已经进行过处理的衬底，例如进行过离子注入、蚀刻和/或扩散等工艺处理过的衬底，本实施例对此并不限制；此外，该衬底的第二表面可以被覆盖有氧化物层或氮化物层等，也可以不覆盖氧化物层或氮化物层，其中，第二表面是与第一表面相对的表面，例如，第一表面是衬底的背面，第二表面是衬底的上表面。
在本申请实施例中，该衬底例如可以是形成有微机电器件的器件片，或者是盖片等。
在本实施例的步骤101中，介电薄膜的相对介电常数大于衬底的相对介电常数，由此，能够在介电薄膜与静电吸盘之间形成较强的库仑力，从而有效地对衬底进行固定。
在本实施例中，介电薄膜的相对介电常数可以大于或等于10。其中，该介电薄膜可以是高分子聚合物基复合材料，为单层薄膜或多层薄膜，该介电薄膜的厚度可以是几十微米到几百微米，该介电薄膜的表面可以不涂覆其他材料。在一个实施方式中，该介电薄膜可以是能够从市场上购买获得的介电薄膜。例如，该介电薄膜可以是静电薄膜(又称，静电膜)。
在本实施例中，介电薄膜的面向衬底的第一表面的一面不具有胶粘性，由此介电薄膜能够容易地从衬底的第一表面被去除，并且不会沾污衬底的第一表面，避免引入额外的清洗步骤对衬底的第一表面进行清洗。
在本实施例中，介电薄膜与衬底的第一表面之间可以通过静电吸力相互吸引；此外，介电薄膜与衬底的第一表面之间不出现气泡或者只存在较少气泡，因此，介电薄膜与衬底的第一表面之间的气体压力较小，该较小的气体压力与介电薄膜外侧的气体压力之间的压力差也能进一步使介电薄膜贴附于衬底的第一表面。
在本实施例中，介电薄膜的面向静电吸盘的一面不具有胶粘性，由此，避免该介电薄膜对静电吸盘造成沾污，并且，也避免在传送贴附有介电薄膜的衬底的过程中，该介电薄膜容易对传送机构造成沾污。
在本实施例中，介电薄膜的厚度为10微米～150微米，例如，40微米。如果介电薄膜的厚度太厚，会影响介电薄膜向衬底的导热性能，且容易超出工艺设备的传送机构所要求的厚度范围。
在本实施例的步骤102中，将衬底放置于静电吸盘上，并且衬底的第一表面朝向静电吸盘，即，介电薄膜位于衬底的第一表面和静电吸盘之间。
在本实施例的步骤103中，对静电吸盘的电极施加预定的电势，能够在静电吸盘的电极与介电薄膜的对应位置产生极性相反的电荷，该极性相反的电荷之间形成库仑力，从而对介电薄膜进行吸附。
在本实施例的步骤104中，对衬底进行的处理例如可以是半导体工艺中常见的工艺，例如，干法刻蚀、离子注入、镀膜等工艺。
根据本申请实施例，一方面，介电薄膜与衬底通过较弱的静电吸力、介电薄膜与衬底之间的气压与介电薄膜外部的气压之差，能够使静电薄膜牢牢地吸附在衬底的第一表面上；另一方面，具有高介电常数的介电薄膜更容易被极化，介电薄膜与静电吸盘之间的吸附力较强，从而将衬底更牢固地吸附在静电吸盘上，能够实现对衬底更加稳定地加工制作。
在本实施例中，如图1所示，该方法还包括：
步骤104、在对衬底进行处理之后，去除该介电薄膜。
由于介电薄膜和衬底之间通过静电吸力和气压差而贴附在一起，因此，可以容易地将介电薄膜从第一表面撕初；并且，由于介电薄膜没有胶粘性，因而撕除后不会在衬底的第一表面留下残留物质，不需要对衬底进行额外的清洗步骤。
下面，结合具体的实例，对本申请的衬底的加工方法进行说明。
具体的实施包括以下几个步骤：
步骤1、如图2所示，在清洗后的衬底100的第一表面(即，背面)贴附介电薄膜110，介电薄膜110与衬底100的第一表面间无明显气泡，其中，介电薄膜110的相对介电常数大于10，厚度为40微米，并且，介电薄膜110的两个表面都没有胶粘性；
步骤2、如图3所示，翻转衬底100使贴附介电薄膜110的第一表面朝下，将衬底100放置在静电吸盘200的表面。静电吸盘200具有绝缘层220和基座(未图示)，绝缘层220中埋藏有电极210。电极210连接电源400，电源400为电极210施加预定的电势V，从而在绝缘层220和介电薄膜110中感应出电荷200，例如，在绝缘层220的上表面和介电薄膜110的下表面分别感应出正电荷320和负电荷310；在步骤2中，在衬底100吸附在静电吸盘200表面的情况下，对衬底100的第二表面(上表面)进行处理，该处理用箭头120来表示，该处理例如是干法刻蚀、离子注入、镀膜等工艺；
步骤3、对衬底100进行的处理完成后，撕除介电薄膜110。
以上结合具体的实施方式对本申请进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改，这些变型和修改也在本申请的范围内。

Claims (6)

1.一种衬底的加工方法，该方法包括：
在衬底的第一表面设置介电薄膜，所述介电薄膜的相对介电常数大于所述衬底的相对介电常数；
将所述衬底设置于静电吸盘上，所述衬底的所述第一表面朝向所述静电吸盘；
对所述静电吸盘施加预定的电势，使所述衬底被所述静电吸盘吸附；以及
对所述衬底进行处理。
2.如权利要求1所述的方法，其中，
所述介电薄膜的相对介电常数为大于或等于10。
3.如权利要求1所述的方法，其中，
所述介电薄膜的厚度为10微米～150微米。
4.如权利要求1～3中任一项所述的方法，其中，
所述介电薄膜的面向所述静电吸盘的一面不具有胶粘性。
5.如权利要求1所述的方法，其中，
所述介电薄膜的面向所述衬底的所述第一表面的一面不具有胶粘性。
6.如权利要求1所述的方法，其中，所述方法还包括：
在对所述衬底进行处理之后，去除所述介电薄膜。
CN201911193755.7A 2019-11-28 2019-11-28 衬底的加工方法 Pending CN112864072A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911193755.7A CN112864072A (zh) 2019-11-28 2019-11-28 衬底的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911193755.7A CN112864072A (zh) 2019-11-28 2019-11-28 衬底的加工方法

Publications (1)

Publication Number Publication Date
CN112864072A true CN112864072A (zh) 2021-05-28

Family

ID=75995769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911193755.7A Pending CN112864072A (zh) 2019-11-28 2019-11-28 衬底的加工方法

Country Status (1)

Country Link
CN (1) CN112864072A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2724269A1 (fr) * 1994-09-06 1996-03-08 Commissariat Energie Atomique Porte-substrat electrostatique
JP2004111533A (ja) * 2002-09-17 2004-04-08 Tokyo Electron Ltd 静電吸着装置
CN101405857A (zh) * 2006-03-17 2009-04-08 奥立孔美国公司 承载基片的装置和方法
TW201205714A (en) * 2010-07-30 2012-02-01 Acrosense Technology Co Ltd Glass carrier for semiconductor
CN203491241U (zh) * 2013-09-13 2014-03-19 聚昌科技股份有限公司 静电吸附承载盘
JP2017518649A (ja) * 2014-05-16 2017-07-06 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 処理のために基板を支持する静電キャリア
CN108022866A (zh) * 2016-10-28 2018-05-11 应用材料公司 具有触点的应力平衡静电基板载体
CN208284468U (zh) * 2018-07-05 2018-12-25 成都海威华芯科技有限公司 一种改进式静电夹盘吸附用衬底和半导体芯片器件晶圆

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2724269A1 (fr) * 1994-09-06 1996-03-08 Commissariat Energie Atomique Porte-substrat electrostatique
JP2004111533A (ja) * 2002-09-17 2004-04-08 Tokyo Electron Ltd 静電吸着装置
CN101405857A (zh) * 2006-03-17 2009-04-08 奥立孔美国公司 承载基片的装置和方法
TW201205714A (en) * 2010-07-30 2012-02-01 Acrosense Technology Co Ltd Glass carrier for semiconductor
CN203491241U (zh) * 2013-09-13 2014-03-19 聚昌科技股份有限公司 静电吸附承载盘
JP2017518649A (ja) * 2014-05-16 2017-07-06 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 処理のために基板を支持する静電キャリア
CN108022866A (zh) * 2016-10-28 2018-05-11 应用材料公司 具有触点的应力平衡静电基板载体
CN208284468U (zh) * 2018-07-05 2018-12-25 成都海威华芯科技有限公司 一种改进式静电夹盘吸附用衬底和半导体芯片器件晶圆

Similar Documents

Publication Publication Date Title
US8293063B2 (en) Combination of a substrate and a wafer
TWI600110B (zh) 用於較小晶圓及晶圓片之晶圓載具
WO2010044398A1 (ja) 静電チャック及びその製造方法
US9390956B2 (en) Method for the temporary connection of a product substrate to a carrier substrate
JPWO2009017088A1 (ja) 静電チャック機構の製造方法
JP2006080509A (ja) 薄い基板支持体
JP5146056B2 (ja) 半導体装置の製造方法および半導体装置の支持装置
US20210335646A1 (en) Simultaneous bonding approach for high quality wafer stacking applications
KR20170096938A (ko) 기질을 접합시키기 위한 방법
US20020134503A1 (en) Silicon wafers bonded to insulator substrates by low viscosity epoxy wicking
JP5621142B2 (ja) 半導体プロセス用キャリア
CN112864072A (zh) 衬底的加工方法
US6935038B2 (en) Gap gauge
KR102365285B1 (ko) 제품 기판을 코팅하기 위한 방법 및 장치
JP2006273447A (ja) 基板吸着方法及び装置
JP2003266354A (ja) バキュームチャック
JP2004349665A (ja) 静電チャック
JP2004041977A (ja) 半導体製造装置用粘着シート及び異物除去方法
JP2005317727A (ja) 静電チャック
JPH07283379A (ja) 基板の貼り合わせ方法
JPH056932A (ja) ウエハ搬送装置
JPH04122046A (ja) 静電吸着装置
JP2000150629A (ja) 静電チャックを用いたウエハの着脱方法
JP2004335835A (ja) 半導体製造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210528

RJ01 Rejection of invention patent application after publication