CN111200401B - 放大器 - Google Patents

放大器 Download PDF

Info

Publication number
CN111200401B
CN111200401B CN201910091417.6A CN201910091417A CN111200401B CN 111200401 B CN111200401 B CN 111200401B CN 201910091417 A CN201910091417 A CN 201910091417A CN 111200401 B CN111200401 B CN 111200401B
Authority
CN
China
Prior art keywords
terminal
voltage
coupled
transistor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910091417.6A
Other languages
English (en)
Other versions
CN111200401A (zh
Inventor
蔡旭铭
王大玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faraday Technology Corp
Original Assignee
Faraday Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faraday Technology Corp filed Critical Faraday Technology Corp
Publication of CN111200401A publication Critical patent/CN111200401A/zh
Application granted granted Critical
Publication of CN111200401B publication Critical patent/CN111200401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45214—Offset in a differential amplifier being reduced by control of the substrate voltage, the voltage being either fixed or variable

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种放大器。所述放大器包括第一路由电路、输入级电路、输出级电路、第二路由电路以及偏压电压产生电路。偏压电压产生电路产生第一偏压电压与第二偏压电压，以分别提供给输入级电路的第一尾电流源与第二尾电流源。在第一期间，第一偏压电压相关于放大器的第一输入端的电压，而且第二偏压电压相关于放大器的第二输入端的电压。在第二期间，第一偏压电压相关于放大器的第二输入端的电压，而且第二偏压电压相关于放大器的第一输入端的电压。

Description

放大器
技术领域
本发明涉及一种电子电路，且特别涉及一种放大器。
背景技术
放大器被普遍应用于各式各样的电子电路产品中。依照设计需求，所述放大器可能包括运算放大器(operational amplifier，OP)、差动放大器(differentialamplifier)、差动差分放大器(differential difference amplifier)、跨导放大器(transduction amplifier)或其他放大器。基于工艺的变异和/或是其他因素，放大器往往具有偏移电压(offset voltage)。如何消除此偏移电压，是放大器技术领域的一个重要课题。
发明内容
本发明提供一种放大器，其采用路由电路作为截波器(chopper)来抵消偏移电压。
本发明的一实施例提供一种放大器。所述放大器包括第一路由电路、输入级电路、输出级电路、第二路由电路以及偏压电压产生电路。第一路由电路的第一输入端与第二输入端分别耦接至放大器的第一输入端与第二输入端。输入级电路的第一输入端与第二输入端分别耦接至第一路由电路的第一输出端与第二输出端。输出级电路的第一输入端与第二输入端分别耦接至输入级电路的第一输出端与第二输出端。第二路由电路的第一输入端与第二输入端分别耦接至输出级电路的第一输出端与第二输出端。第二路由电路的第一输出端与第二输出端分别耦接至放大器的第一输出端与第二输出端。依据放大器的第一输入端与第二输入端的电压，偏压电压产生电路用以产生第一偏压电压与第二偏压电压，以分别提供给输入级电路的第一尾电流源与第二尾电流源。在第一期间，第一偏压电压相关于放大器的第一输入端的电压，而且第二偏压电压相关于放大器的第二输入端的电压。在第二期间，第一偏压电压相关于放大器的第二输入端的电压，而且第二偏压电压相关于放大器的第一输入端的电压。
本发明的另一实施例提供一种放大器。所述放大器包括第一路由电路、输入级电路、输出级电路、第二路由电路第一补偿电容、第二补偿电容以及第三路由电路。第一路由电路的第一输入端与第二输入端分别耦接至放大器的第一输入端与第二输入端。输入级电路的第一输入端与第二输入端分别耦接至第一路由电路的第一输出端与第二输出端。输出级电路的第一输入端与第二输入端分别耦接至输入级电路的第一输出端与第二输出端。第二路由电路的第一输入端与第二输入端分别耦接至输出级电路的第一输出端与第二输出端。第二路由电路的第一输出端与第二输出端分别耦接至放大器的第一输出端与第二输出端。第一补偿电容的第一端耦接至第二路由电路的第一输出端。第二补偿电容的第一端耦接至第二路由电路的第二输出端。第三路由电路的第一端与第二端分别耦接至第一补偿电容的第二端与第二补偿电容的第二端。第三路由电路的第三端与第四端分别耦接至输入级电路的第一输出端与第二输出端。在第一期间，第三路由电路将第一补偿电容的第二端选择性地耦接至输入级电路的第一输出端，而且将第二补偿电容的第二端选择性地耦接至输入级电路的第二输出端。在第二期间，第三路由电路将第一补偿电容的第二端选择性地耦接至输入级电路的第二输出端，而且将第二补偿电容的第二端选择性地耦接至输入级电路的第一输出端。
基于上述，本发明诸实施例所述放大器采用了第一路由电路与第二路由电路作为截波器来抵消偏移电压。在一些实施例中，在路由电路的切换过程中，偏压电压产生电路可以同步地变换第一偏压电压与第二偏压电压，以保持放大器的增益(gain)的线性度。在另一些实施例中，在路由电路的切换过程中，第一补偿电容与第二补偿电容可以同步地相互交换，以提升摆动速率(slew rate)。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明的一实施例所绘示的一种放大器的电路方块(circuit block)示意图。
图2是依照本发明的一实施例说明图1所示偏压电压产生电路的电路方块示意图。
图3是依照本发明的另一实施例说明图1所示偏压电压产生电路的电路方块示意图。
图4是依照本发明的一实施例说明图1所示第一路由电路、输入级电路、输出级电路以及第二路由电路的电路方块示意图。
图5是依照本发明的另一实施例所绘示的一种放大器的电路方块示意图。
图6是依照本发明的一实施例说明图5所示第三路由电路的电路方块示意图。
图7是依照本发明的又一实施例所绘示的一种放大器的电路方块示意图。
【符号说明】
100、500、700：放大器
110：第一路由电路
111、112、113、114：多工器
120：输入级电路
121、122、123、124、125、126、127、128：晶体管
130：输出级电路
131、132、133、134、136：晶体管
135：电流源
140：第二路由电路
141、142：多工器
150：偏压电压产生电路
160：第三路由电路
161、162：多工器
210：第一电压产生电路
211：电流源
212、213、214：晶体管
220：第二电压产生电路
230：第一多工器
240：第二多工器
310：第一多工器
320：第二多工器
330：第一电压产生电路
331：电流源
332、333、334：晶体管
340：第三多工器
350：第四多工器
360：第二电压产生电路
C1、C2：补偿电容
GND：接地电压
S1、S2：信号
V21：第一电压
V22：第二电压
Vbias：偏压电压
VBN1：第一偏压电压
VBN2：第二偏压电压
VDD：系统电压
Vi1、Vi2：输入信号
Vin1、Vin2：电压
Vin1P、Vin2P：第一端电压
Vin1N、Vin2N：第二端电压
Vo1：第一输出信号
Vo2：第二输出信号
Vout1：第一输出电压
Vout2：第二输出电压
具体实施方式
在本申请说明书全文(包括权利要求书)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图1是依照本发明的一实施例所绘示的一种放大器100的电路方块(circuitblock)示意图。依照设计需求，图1所示放大器100可以被配置为运算放大器(operationalamplifier，OP)、差动放大器(differential amplifier，DA)、差动差分放大器(differential difference amplifier，DDA)、跨导放大器(transduction amplifier)或其他放大器。
放大器100包括第一路由电路110、输入级电路120、输出级电路130、第二路由电路140以及偏压电压产生电路150。第一路由电路110的第一输入端耦接至放大器100的第一输入端，以接收放大器100的第一输入端的电压Vin1。依照设计需求，电压Vin1可以是单端信号、差动信号或是其他类型的信号。第一路由电路110的第二输入端耦接至放大器100的第二输入端，以接收放大器100的第二输入端的电压Vin2。依照设计需求，电压Vin2可以是单端信号、差动信号或是其他类型的信号。
输入级电路120的第一输入端耦接至第一路由电路110的第一输出端，以接收输入信号Vi1。输入级电路120的第二输入端耦接至第一路由电路110的第二输出端，以接收输入信号Vi2。在第一期间，第一路由电路110的第一输入端选择性地耦接至第一路由电路110的第一输出端，第一路由电路110的第二输入端选择性地耦接至第一路由电路110的第二输出端。因此，第一路由电路110在第一期间将电压Vin1传送给输入级电路120的第一输入端作为输入信号Vi1，以及将电压Vin2传送给输入级电路120的第二输入端作为输入信号Vi2。在第一期间结束后，进入第二期间。在第二期间，第一路由电路110的第一输入端选择性地耦接至第一路由电路110的第二输出端，而第一路由电路110的第二输入端选择性地耦接至第一路由电路110的第一输出端。因此，第一路由电路110在第二期间将电压Vin1传送给输入级电路120的第二输入端作为输入信号Vi2，以及将电压Vin2传送给输入级电路120的第一输入端作为输入信号Vi1。在第二期间结束后，第一路由电路110再一次进入所述第一期间。如此周而复始，第一路由电路110可以作为截波器(chopper)来抵消偏移电压(offsetvoltage)。
依照设计需求，输入级电路120可以包括一个或多个差分输入对(输入晶体管对)。举例来说，当放大器100被配置为差动差分放大器时，输入级电路120可以包括二个差分输入对，其中第一个差分输入对配置有第一尾电流源，而第二个差分输入对配置有第二尾电流源。本实施例并不限制输入级电路120的实施方式。举例来说，依照设计需求，输入级电路120可以是已知的输入级电路或是其他输入级电路。
偏压电压产生电路150耦接至输入级电路120，以提供第一偏压电压VBN1与第二偏压电压VBN2给输入级电路120的第一尾电流源与第二尾电流源。依据放大器100的第一输入端的电压Vin1与第二输入端的电压Vin2，偏压电压产生电路150可以对应地产生第一偏压电压VBN1与第二偏压电压VBN2。
在所述第一期间，第一偏压电压VBN1相关于放大器100的第一输入端的电压Vin1，而且第二偏压电压VBN2相关于放大器100的第二输入端的电压Vin2。换句话说，在所述第一期间，第一偏压电压VBN1无关于电压Vin2，并且第二偏压电压VBN2无关于电压Vin1。第一偏压电压VBN1独立于第二偏压电压VBN2。举例来说，在所述第一期间，第一偏压电压VBN1会随着电压Vin1的共模(common mode)电压而改变，而第二偏压电压VBN2会随着电压Vin2的共模电压而改变。
在所述第二期间，第一偏压电压VBN1相关于放大器100的第二输入端的电压Vin2，而且第二偏压电压VBN2相关于放大器100的第一输入端的电压Vin1。换句话说，在所述第二期间，第一偏压电压VBN1无关于电压Vin1，并且第二偏压电压VBN2无关于电压Vin2。举例来说，在所述第二期间，第一偏压电压VBN1会随着电压Vin2的共模电压而改变，而第二偏压电压VBN2会随着电压Vin1的共模电压而改变。
在所述第一期间，电压Vin1作为输入信号Vi1而被传送给输入级电路120的第一个差分输入对，因此偏压电压产生电路150将相关于电压Vin1的第一偏压电压VBN1提供给所述第一个差分输入对的第一尾电流源。在所述第一期间，电压Vin2作为输入信号Vi2而被传送给输入级电路120的第二个差分输入对，因此偏压电压产生电路150将相关于电压Vin2的第二偏压电压VBN2提供给所述第二个差分输入对的第二尾电流源。
在所述第二期间，电压Vin2作为输入信号Vi1而被传送给输入级电路120的第一个差分输入对，因此偏压电压产生电路150将相关于电压Vin2的第一偏压电压VBN1提供给所述第一个差分输入对的第一尾电流源。在所述第二期间，电压Vin1作为输入信号Vi2而被传送给输入级电路120的第二个差分输入对，因此偏压电压产生电路150将相关于电压Vin1的第二偏压电压VBN2提供给所述第二个差分输入对的第二尾电流源。
基于偏压电压产生电路150的上述操作，在第一路由电路110的切换过程中，偏压电压产生电路150可以同步地变换第一偏压电压VBN1与第二偏压电压VBN2。因此，在第一路由电路110的切换过程中，偏压电压产生电路150可以保持放大器100的增益(gain)的线性度。
输出级电路130的第一输入端耦接至输入级电路120的第一输出端，以接收信号S1。输出级电路130的第二输入端耦接至输入级电路120的第二输出端，以接收信号S2。本实施例并不限制输出级电路130的实施方式。举例来说，依照设计需求，输出级电路130可以包括增益级电路、缓冲器电路和/或是其他输出电路。在一些应用中，输出级电路130可以是已知的输出级电路或是其他输出级电路。
第二路由电路140的第一输入端耦接至输出级电路130的第一输出端，以接收第一输出信号Vo1。第二路由电路140的第二输入端耦接至输出级电路130的第二输出端，以接收第二输出信号Vo2。第二路由电路140的第一输出端耦接至放大器100的第一输出端，以提供放大器100的第一输出电压Vout1。第二路由电路140的第二输出端耦接至放大器100的第二输出端，以提供放大器100的第二输出电压Vout2。
在所述第一期间，第二路由电路140的第一输入端选择性地耦接至第二路由电路140的第一输出端，以及第二路由电路140的第二输入端选择性地耦接至第二路由电路140的第二输出端。因此，当电压Vin1作为输入信号Vi1而被传送给输入级电路120的第一个差分输入对时，第二路由电路140将第一输出信号Vo1传输至放大器100的第一输出端作为第一输出电压Vout1。当电压Vin2作为输入信号Vi2而被传送给输入级电路120的第二个差分输入对时，第二路由电路140将第二输出信号Vo2传输至放大器100的第二输出端作为第二输出电压Vout2。
在所述第二期间，第二路由电路140的第一输入端选择性地耦接至第二路由电路140的第二输出端，以及第二路由电路140的第二输入端选择性地耦接至第二路由电路140的第一输出端。因此，当电压Vin2作为输入信号Vi1而被传送给输入级电路120的第一个差分输入对时，第二路由电路140将第一输出信号Vo1传输至放大器100的第二输出端作为第二输出电压Vout2。当电压Vin1作为输入信号Vi2而被传送给输入级电路120的第二个差分输入对时，第二路由电路140将第二输出信号Vo2传输至放大器100的第一输出端作为第一输出电压Vout1。
图2是依照本发明的一实施例说明图1所示偏压电压产生电路150的电路方块示意图。在图2所示实施例中，偏压电压产生电路150包括第一电压产生电路210、第二电压产生电路220、第一多工器(开关)230以及第二多工器(开关)240。第一电压产生电路210可以产生第一电压V21，其中所述第一电压V21相关于放大器100的第一输入端的电压Vin1。举例来说，第一电压V21会随着电压Vin1的共模(common mode)电压而改变。第二电压产生电路220可以产生第二电压V22，其中所述第二电压V22相关于放大器100的第二输入端的电压Vin2。举例来说，第二电压V22会随着电压Vin2的共模电压而改变。
第一多工器230的第一输入端耦接至第一电压产生电路210的输出端，以接收第一电压V21。第一多工器230的第二输入端耦接至第二电压产生电路220的输出端，以接收第二电压V22。在所述第一期间，第一多工器230选择将第一电压V21传输给输入级电路120的所述第一尾电流源作为第一偏压电压VBN1。在所述第二期间，第一多工器230选择将第二电压V22传输给输入级电路120的所述第一尾电流源作为第一偏压电压VBN1。基于第一多工器230的切换操作，在所述第一期间第一偏压电压VBN1相关于电压Vin1，以及在所述第二期间第一偏压电压VBN1相关于电压Vin2。
第二多工器240的第一输入端耦接至第二电压产生电路220的输出端，以接收第二电压V22。第二多工器240的第二输入端耦接至第一电压产生电路210的输出端，以接收第一电压V21。在所述第一期间，第二多工器240选择将第二电压V22传输给输入级电路120的所述第二尾电流源作为第二偏压电压VBN2。在所述第二期间，第二多工器240选择将第一电压V21传输给输入级电路120的所述第二尾电流源作为第二偏压电压VBN2。基于第二多工器240的切换操作，在所述第一期间第二偏压电压VBN2相关于电压Vin2，以及在所述第二期间第二偏压电压VBN2相关于电压Vin1。
本实施例并不限制第一电压产生电路210和/或第二电压产生电路220的实施方式。举例来说，依照设计需求，第一电压产生电路210和/或第二电压产生电路220可以包括电压调节器(voltage regulator)或是其他电压产生电路。在图2所示实施例中，放大器100的第一输入端的所述电压Vin1包括差动电压对(亦即Vin1P与Vin1N)，第一电压产生电路210包括电流源211、晶体管212、晶体管213以及晶体管214。第一电压产生电路210可以依据差动电压对Vin1P与Vin1N来产生第一电压V21。在图2所示实施例中，放大器100的第二输入端的所述电压Vin2包括另一个差动电压对(亦即Vin2P与Vin2N)，而第二电压产生电路220的实施细节可以参照第一电压产生电路210的相关说明来类推，故不再赘述。第二电压产生电路220可以依据差动电压对Vin2P与Vin2N来产生第二电压V22。
在图2所示实施例中，电流源211的电流汲取端耦接至固定电压(例如系统电压VDD)。电流源211的电流提供端耦接至第一电压产生电路210的输出端，以提供第一电压V21给第一多工器230的第一输入端与第二多工器240的第二输入端。晶体管212的控制端(例如栅极)可以接收所述差动电压对中的第一端电压Vin1P。晶体管212的第一端(例如漏极)耦接至电流源211的电流提供端。晶体管213的控制端(例如栅极)可以接收所述差动电压对中的第二端电压Vin1N。晶体管213的第一端(例如漏极)耦接至电流源211的电流提供端。晶体管214的控制端(例如栅极)耦接至第一电压产生电路210的输出端，以接收第一电压V21。晶体管214的第一端(例如漏极)耦接至晶体管212的第二端(例如源极)与晶体管213的第二端(例如源极)。晶体管214的第二端(例如源极)耦接至参考电压(例如接地电压GND)。
图3是依照本发明的另一实施例说明图1所示偏压电压产生电路150的电路方块示意图。在图3所示实施例中，偏压电压产生电路150包括第一多工器(开关)310、第二多工器(开关)320、第一电压产生电路330、第三多工器(开关)340、第四多工器(开关)350以及第二电压产生电路360。放大器100的第一输入端的所述电压Vin1包括第一差动电压对(亦即Vin1P与Vin1N)，而放大器100的第二输入端的所述电压Vin2包括第二差动电压对(亦即Vin2P与Vin2N)。
第一多工器310的第一输入端用以接收所述第一差动电压对中的第一端电压Vin1P。第一多工器310的第二输入端用以接收所述第二差动电压对中的第一端电压Vin2P。在所述第一期间，第一多工器310选择将所述第一差动电压对中的第一端电压Vin1P输出给第一电压产生电路330。在所述第二期间，第一多工器310选择将所述第二差动电压对中的第一端电压Vin2P输出给第一电压产生电路330。
第二多工器320的第一输入端用以接收所述第一差动电压对中的第二端电压Vin1N。第二多工器320的第二输入端用以接收所述第二差动电压对中的第二端电压Vin2N。在所述第一期间，第二多工器320选择将所述第一差动电压对中的第二端电压Vin1N输出给第一电压产生电路330。在所述第二期间，第二多工器320选择将所述第二差动电压对中的第二端电压Vin2N输出给第一电压产生电路330。
第一电压产生电路330的第一输入端耦接至第一多工器310的输出端。第一电压产生电路330的第二输入端耦接至第二多工器320的输出端。第一电压产生电路330可以产生第一偏压电压VBN1给输入级电路120的所述第一尾电流源。基于第一多工器310与第二多工器320的切换操作，在所述第一期间第一偏压电压VBN1相关于电压Vin1，以及在所述第二期间第一偏压电压VBN1相关于电压Vin2。
在图3所示实施例中，第一电压产生电路330包括电流源331、晶体管332、晶体管333以及晶体管334。电流源331的电流汲取端耦接至固定电压(例如系统电压VDD)。电流源331的电流提供端耦接至输入级电路120的所述第一尾电流源，以提供第一偏压电压VBN1。晶体管332的控制端(例如栅极)耦接至第一电压产生电路220的第一输入端，亦即耦接至第一多工器310的输出端。晶体管332的第一端(例如漏极)耦接至电流源331的电流提供端。晶体管333的控制端(例如栅极)耦接至第一电压产生电路330的第二输入端，亦即耦接至第二多工器320的输出端。晶体管333的第一端(例如漏极)耦接至电流源331的电流提供端。晶体管334的控制端(例如栅极)耦接至电流源331的电流提供端。晶体管334的第一端(例如漏极)耦接至晶体管332的第二端(例如源极)与晶体管333的第二端(例如源极)。晶体管334的第二端(例如源极)耦接至参考电压(例如接地电压GND)。
第三多工器340的第一输入端用以接收所述第二差动电压对中的第一端电压Vin2P。第三多工器340的第二输入端用以接收所述第一差动电压对中的第一端电压Vin1P。在所述第一期间，第三多工器340选择将所述第二差动电压对中的第一端电压Vin2P输出给第二电压产生电路360。在所述第二期间，第三多工器340选择将所述第一差动电压对中的第一端电压Vin1P输出给第二电压产生电路360。
第四多工器350的第一输入端用以接收所述第二差动电压对中的第二端电压Vin2N。第四多工器350的第二输入端用以接收所述第一差动电压对中的第二端电压Vin1N。在所述第一期间，第四多工器350选择将所述第二差动电压对中的第二端电压Vin2N输出给第二电压产生电路360。在所述第二期间，第四多工器350选择将所述第一差动电压对中的第二端电压Vin1N输出给第二电压产生电路360。
第二电压产生电路360的第一输入端耦接至第三多工器340的输出端。第二电压产生电路360的第二输入端耦接至第四多工器350的输出端。第二电压产生电路360可以产生第二偏压电压VBN2给输入级电路120的所述第二尾电流源。第二电压产生电路360的实施细节可以参照第一电压产生电路330的相关说明来类推，故不再赘述。基于第三多工器340与第四多工器350的切换操作，在所述第一期间第二偏压电压VBN2相关于电压Vin2，以及在所述第二期间第二偏压电压VBN2相关于电压Vin1。
图4是依照本发明的一实施例说明图1所示第一路由电路110、输入级电路120、输出级电路130以及第二路由电路140的电路方块示意图。图2和/或图3的相关说明内容也可以适用于图4所示实施例。在图4所示实施例中，第一路由电路110包括多工器(开关)111、多工器(开关)112、多工器(开关)113以及多工器(开关)114。放大器100的第一输入端的所述电压Vin1包括第一差动电压对(亦即Vin1P与Vin1N)，而放大器100的第二输入端的所述电压Vin2包括第二差动电压对(亦即Vin2P与Vin2N)。
多工器111的第一输入端用以接收所述第一差动电压对中的第一端电压Vin1P。多工器111的第二输入端用以接收所述第二差动电压对中的第一端电压Vin2P。在所述第一期间，多工器111选择所述第一差动电压对中的第一端电压Vin1P作为输入信号Vi1中的第一端信号Vi1P，并且将第一端信号Vi1P输出给输入级电路120。在所述第二期间，多工器111选择所述第二差动电压对中的第一端电压Vin2P作为输入信号Vi1中的第一端信号Vi1P，并且将第一端信号Vi1P输出给输入级电路120。
多工器112的第一输入端用以接收所述第一差动电压对中的第二端电压Vin1N。多工器112的第二输入端用以接收所述第二差动电压对中的第二端电压Vin2N。在所述第一期间，多工器112选择所述第一差动电压对中的第二端电压Vin1N作为输入信号Vi1中的第二端信号Vi1N，并且将第二端信号Vi1N输出给输入级电路120。在所述第二期间，多工器112选择所述第二差动电压对中的第二端电压Vin2N作为输入信号Vi1中的第二端信号Vi1N，并且将第二端信号Vi1N输出给输入级电路120。
多工器113的第一输入端用以接收所述第二差动电压对中的第一端电压Vin2P。多工器113的第二输入端用以接收所述第一差动电压对中的第一端电压Vin1P。在所述第一期间，多工器113选择所述第二差动电压对中的第一端电压Vin2P作为输入信号Vi2中的第一端信号Vi2P，并且将第一端信号Vi2P输出给输入级电路120。在所述第二期间，多工器113选择所述第一差动电压对中的第一端电压Vin1P作为输入信号Vi2中的第一端信号Vi2P，并且将第一端信号Vi2P输出给输入级电路120。
多工器114的第一输入端用以接收所述第二差动电压对中的第二端电压Vin2N。多工器114的第二输入端用以接收所述第一差动电压对中的第二端电压Vin1N。在所述第一期间，多工器114选择所述第二差动电压对中的第二端电压Vin2N作为输入信号Vi2中的第二端信号Vi2N，并且将第二端信号Vi2N输出给输入级电路120。在所述第二期间，多工器114选择所述第一差动电压对中的第二端电压Vin1N作为输入信号Vi2中的第二端信号Vi2N，并且将第二端信号Vi2N输出给输入级电路120。
在图4所示实施例中，输入级电路120的所述第一输入端为一个差动端对(在此称为第一差动端对)，而输入级电路120的所述第二输入端为一个差动端对(在此称为第二差动端对)。输入级电路120包括晶体管121、晶体管122、晶体管123、晶体管124、晶体管125、晶体管126、晶体管127以及晶体管128。
晶体管121的控制端(例如栅极)用以接收偏压电压Vbias。所述偏压电压Vbias可以依照设计需求来决定。晶体管121的第一端(例如源极)耦接至固定电压(例如系统电压VDD)。晶体管121的第二端(例如漏极)耦接至输入级电路120的所述第二输出端，以提供信号S2给输出级电路130的所述第二输入端。晶体管122的控制端(例如栅极)用以接收偏压电压Vbias。晶体管122的第一端(例如源极)耦接至所述固定电压(例如系统电压VDD)。晶体管122的第二端(例如漏极)耦接至输入级电路120的所述第一输出端，以提供信号S1给输出级电路130的所述第一输入端。
晶体管123的控制端(例如栅极)耦接至输入级电路120的所述第一差动端对中的第一端，以接收输入信号Vi1中的第一端信号Vi1P。晶体管123的第一端(例如漏极)耦接至晶体管121的第二端。晶体管124的控制端(例如栅极)耦接至输入级电路120的所述第一差动端对中的第二端，以接收输入信号Vi1中的第二端信号Vi1N。晶体管124的第一端(例如漏极)耦接至晶体管122的第二端。晶体管125可以被视为所述第一尾电流源。晶体管125的控制端(例如栅极)耦接至偏压电压产生电路150，以接收第一偏压电压VBN1。在所述第一期间，第一偏压电压VBN1会随着电压Vin1的共模电压而改变。在所述第二期间，第一偏压电压VBN1会随着电压Vin2的共模电压而改变。晶体管125的第一端(例如漏极)耦接至晶体管123的第二端(例如源极)与晶体管124的第二端(例如源极)。晶体管125的第二端(例如源极)耦接至参考电压(例如接地电压GND)。
晶体管126的控制端(例如栅极)耦接至输入级电路120的所述第二差动端对中的第一端，以接收输入信号Vi2中的第一端信号Vi2P。晶体管126的第一端(例如漏极)耦接至晶体管122的第二端。晶体管127的控制端(例如栅极)耦接至输入级电路120的所述第二差动端对中的第二端，以接收输入信号Vi2中的第二端信号Vi2N。晶体管127的第一端(例如漏极)耦接至晶体管121的第二端。晶体管128可以被视为所述第二尾电流源。晶体管128的控制端(例如栅极)耦接至偏压电压产生电路150，以接收第二偏压电压VBN2。在所述第一期间，第二偏压电压VBN2会随着电压Vin2的共模电压而改变。在所述第二期间，第二偏压电压VBN2会随着电压Vin1的共模电压而改变。晶体管128的第一端(例如漏极)耦接至晶体管126的第二端(例如源极)与晶体管127的第二端(例如源极)。晶体管128的第二端(例如源极)耦接至参考电压(例如接地电压GND)。
当第一路由电路110在对输入信号Vi1与输入信号Vi2进行切换时，偏压电压产生电路150亦同步地对第一偏压电压VBN1与第二偏压电压VBN2进行切换。因此，流过所述第一尾电流源(晶体管125)的电流、流过所述第二尾电流源(晶体管128)的电流与电流源可以保持一致。如此一来，当放大器100在进行增益控制时，放大器100的增益的线性度可以被保持。
在图4所示实施例中，输出级电路130包括晶体管131、晶体管132、晶体管133、晶体管134、电流源135以及晶体管136。晶体管131的控制端(例如栅极)用以耦接至输出级电路130的所述第一输入端，以接收信号S1。晶体管131的第一端(例如源极)耦接至固定电压(例如系统电压VDD)。晶体管131的第二端(例如漏极)耦接至输出级电路130的所述第一输出端，以提供第一输出信号Vo1给第二路由电路140的所述第一输入端。晶体管132的第一端(例如漏极)耦接至晶体管131的第二端。晶体管132的第二端(例如源极)耦接至参考电压(例如接地电压GND)。
晶体管133的控制端(例如栅极)用以耦接至输出级电路130的所述第二输入端，以接收信号S2。晶体管133的第一端(例如源极)耦接至该固定电压(例如系统电压VDD)。晶体管133的第二端(例如漏极)耦接至输出级电路130的所述第二输出端，以提供第二输出信号Vo2给第二路由电路140的所述第二输入端。晶体管134的第一端(例如漏极)耦接至晶体管133的第二端。晶体管134的第二端(例如源极)耦接至参考电压(例如接地电压GND)。
电流源135的电流汲取端耦接至固定电压(例如系统电压VDD)。电流源135的电流提供端耦接至晶体管132的控制端(例如栅极)与晶体管134的控制端(例如栅极)。晶体管136的控制端(例如栅极)与第一端(例如漏极)耦接至电流源135的电流提供端。晶体管136的第二端(例如源极)耦接至参考电压(例如接地电压GND)。
在图4所示实施例中，第二路由电路140包括多工器(开关)141以及多工器(开关)142。多工器141的第一输入端耦接至输出级电路130的所述第一输出端，以接收第一输出信号Vo1。多工器141的第二输入端耦接至输出级电路130的所述第二输出端，以接收第二输出信号Vo2。在所述第一期间，多工器141选择输出第一输出信号Vo1作为放大器100的第一输出电压Vout1。在所述第二期间，多工器141选择输出第二输出信号Vo2作为放大器100的第一输出电压Vout1。
多工器142的第一输入端耦接至输出级电路130的所述第二输出端，以接收第二输出信号Vo2。多工器142的第二输入端耦接至输出级电路130的所述第一输出端，以接收第一输出信号Vo1。在所述第一期间，多工器142选择输出第二输出信号Vo2作为放大器100的第二输出电压Vout2。在所述第二期间，多工器142选择输出第一输出信号Vo1作为放大器100的第二输出电压Vout2。
图5是依照本发明的另一实施例所绘示的一种放大器500的电路方块示意图。在图5所示实施例中，放大器500包括第一路由电路110、输入级电路120、输出级电路130、第二路由电路140、偏压电压产生电路150、补偿电容C1、补偿电容C2以及第三路由电路160。图5所示第一路由电路110、输入级电路120、输出级电路130、第二路由电路140以及偏压电压产生电路150可以参照图1、图2、图3和/或是图4的相关说明，故不再赘述。
在图5所示实施例中，补偿电容C1的第一端耦接至第二路由电路140的所述第一输出端，以接收第一输出电压Vout1。补偿电容C2的第一端耦接至第二路由电路140的所述第二输出端，以接收第二输出电压Vout2。第三路由电路160的第一端耦接至补偿电容C1的第二端。第三路由电路160的第二端耦接至补偿电容C2的第二端。第三路由电路160的第三端耦接至输入级电路120的所述第一输出端，以接收信号S1。第三路由电路160的第四端耦接至输入级电路120的所述第二输出端，以接收信号S2。
在所述第一期间，第三路由电路160将补偿电容C1的第二端选择性地耦接至输入级电路120的所述第一输出端，而且将补偿电容C2的第二端选择性地耦接至输入级电路120的所述第二输出端。在所述第二期间，第三路由电路160将补偿电容C1的第二端选择性地耦接至输入级电路120的所述第二输出端，而且将补偿电容C2的第二端选择性地耦接至输入级电路120的所述第一输出端。在图5所示实施例中，在第一路由电路110与第二路由电路140的切换过程中，补偿电容C1与补偿电容C2可以同步地相互交换，以提升摆动速率(slewrate)。
图6是依照本发明的一实施例说明图5所示第三路由电路160的电路方块示意图。图6所示输入级电路120、输出级电路130以及第二路由电路140可以参照图1、图2、图3和/或是图4的相关说明，故不再赘述。在图6所示实施例中，第三路由电路160包括多工器(开关)161以及多工器(开关)162。多工器161的第一选择端耦接至输入级电路120的所述第一输出端，以接收信号S1。多工器161的第二选择端耦接至输入级电路120的所述第二输出端，以接收信号S2。多工器161的共同端耦接至补偿电容C1的第二端。在所述第一期间，多工器161选择性地将信号S1传输至补偿电容C1的第二端。在所述第二期间，多工器161选择性地将信号S2传输至补偿电容C1的第二端。
多工器162的第一选择端耦接至输入级电路120的所述所述第二输出端，以接收信号S2。多工器162的第二选择端耦接至输入级电路120的第一输出端，以接收信号S1。多工器162的共同端耦接至补偿电容C2的第二端。在所述第一期间，多工器162选择性地将信号S2传输至补偿电容C2的第二端。在所述第二期间，多工器162选择性地将信号S1传输至补偿电容C2的第二端。
图7是依照本发明的又一实施例所绘示的一种放大器700的电路方块示意图。在图7所示实施例中，放大器700包括第一路由电路110、输入级电路120、输出级电路130、第二路由电路140、补偿电容C1、补偿电容C2以及第三路由电路160。图7所示第一路由电路110、输入级电路120、输出级电路130以及第二路由电路140可以参照图1、图2、图3和/或是图4的相关说明，故不再赘述。在图7所示实施例中，输入级电路120内的尾电流源的偏压电压(例如VBN1和/或VBN2)可以被设置为某一个固定电压，其中所述固定电压可以依照设计需求来决定。图7所示补偿电容C1、补偿电容C2以及第三路由电路160可以参照图5和/或是图6的相关说明，故不再赘述。
综上所述，本发明诸实施例所述放大器采用了第一路由电路110与第二路由电路140作为截波器来抵消偏移电压。在一些实施例中，在第一路由电路110与第二路由电路140的切换过程中，偏压电压产生电路150可以同步地变换第一偏压电压VBN1与第二偏压电压VBN2，以保持放大器的增益的线性度。在另一些实施例中，在第一路由电路110与第二路由电路140的切换过程中，第一补偿电容C1与第二补偿电容C2可以同步地相互交换，以提升摆动速率(slew rate)。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书界定范围为准。

Claims (14)

1.一种放大器，其特征在于，所述放大器包括：
第一路由电路，具有第一输入端与第二输入端，分别耦接至该放大器的第一输入端与第二输入端；
输入级电路，具有第一输入端与第二输入端，分别耦接至该第一路由电路的第一输出端与第二输出端；
输出级电路，具有第一输入端与第二输入端，分别耦接至该输入级电路的第一输出端与第二输出端；
第二路由电路，具有第一输入端与第二输入端，分别耦接至该输出级电路的第一输出端与第二输出端，其中该第二路由电路的第一输出端与第二输出端分别耦接至该放大器的第一输出端与第二输出端；以及
偏压电压产生电路，用以依据该放大器的该第一输入端与该第二输入端的电压产生第一偏压电压与第二偏压电压，以分别提供给该输入级电路的第一尾电流源与第二尾电流源，其中在第一期间该第一偏压电压相关于该放大器的该第一输入端的电压而且该第二偏压电压相关于该放大器的该第二输入端的电压，以及在第二期间该第一偏压电压相关于该放大器的该第二输入端的电压而且该第二偏压电压相关于该放大器的该第一输入端的电压。
2.如权利要求1所述的放大器，其特征在于，所述第一偏压电压独立于该第二偏压电压。
3.如权利要求1所述的放大器，其特征在于，
在该第一期间，该第一路由电路的该第一输入端选择性地耦接至该第一路由电路的该第一输出端，该第一路由电路的该第二输入端选择性地耦接至该第一路由电路的该第二输出端，该第二路由电路的该第一输入端选择性地耦接至该第二路由电路的该第一输出端，以及该第二路由电路的该第二输入端选择性地耦接至该第二路由电路的该第二输出端；以及
在该第二期间，该第一路由电路的该第一输入端选择性地耦接至该第一路由电路的该第二输出端，该第一路由电路的该第二输入端选择性地耦接至该第一路由电路的该第一输出端，该第二路由电路的该第一输入端选择性地耦接至该第二路由电路的该第二输出端，以及该第二路由电路的该第二输入端选择性地耦接至该第二路由电路的该第一输出端。
4.如权利要求1所述的放大器，其特征在于，所述偏压电压产生电路包括：
第一电压产生电路，用以产生相关于该放大器的该第一输入端的电压的第一电压；
第二电压产生电路，用以产生相关于该放大器的该第二输入端的电压的第二电压；
第一多工器，具有第一输入端耦接至该第一电压产生电路的输出端以接收该第一电压，其中该第一多工器的第二输入端耦接至该第二电压产生电路的输出端以接收该第二电压，在该第一期间该第一多工器选择将该第一电压传输给该输入级电路的该第一尾电流源作为该第一偏压电压，以及在该第二期间该第一多工器选择将该第二电压传输给该输入级电路的该第一尾电流源作为该第一偏压电压；以及
第二多工器，具有第一输入端耦接至该第二电压产生电路的该输出端以接收该第二电压，其中该第二多工器的第二输入端耦接至该第一电压产生电路的该输出端以接收该第一电压，在该第一期间该第二多工器选择将该第二电压传输给该输入级电路的该第二尾电流源作为该第二偏压电压，以及在该第二期间该第二多工器选择将该第一电压传输给该输入级电路的该第二尾电流源作为该第二偏压电压。
5.如权利要求4所述的放大器，其特征在于，所述放大器的该第一输入端的所述电压包括差动电压对，该第一电压产生电路包括：
电流源，具有电流提供端耦接至该第一电压产生电路的该输出端；
第一晶体管，具有控制端用以接收该差动电压对中的第一端电压，其中该第一晶体管的第一端耦接至该电流源的该电流提供端；
第二晶体管，具有控制端用以接收该差动电压对中的第二端电压，其中该第二晶体管的第一端耦接至该电流源的该电流提供端；以及
第三晶体管，具有控制端耦接至该第一电压产生电路的该输出端，其中该第三晶体管的第一端耦接至该第一晶体管的第二端与该第二晶体管的第二端，而该第三晶体管的第二端耦接至参考电压。
6.如权利要求1所述的放大器，其特征在于，所述放大器的该第一输入端的所述电压包括第一差动电压对，该放大器的该第二输入端的所述电压包括第二差动电压对，该偏压电压产生电路包括：
第一多工器，具有第一输入端用以接收该第一差动电压对中的第一端电压，其中该第一多工器的第二输入端用以接收该第二差动电压对中的第一端电压，在该第一期间该第一多工器选择输出该第一差动电压对中的该第一端电压，以及在该第二期间该第一多工器选择输出该第二差动电压对中的该第一端电压；
第二多工器，具有第一输入端用以接收该第一差动电压对中的第二端电压，其中该第二多工器的第二输入端用以接收该第二差动电压对中的第二端电压，在该第一期间该第二多工器选择输出该第一差动电压对中的该第二端电压，以及在该第二期间该第二多工器选择输出该第二差动电压对中的该第二端电压；
第一电压产生电路，具有第一输入端耦接至该第一多工器的输出端，其中该第一电压产生电路的第二输入端耦接至该第二多工器的输出端，以及该第一电压产生电路用以产生该第一偏压电压给该输入级电路的该第一尾电流源；
第三多工器，具有第一输入端用以接收该第二差动电压对中的该第一端电压，其中该第三多工器的第二输入端用以接收该第一差动电压对中的该第一端电压，在该第一期间该第三多工器选择输出该第二差动电压对中的该第一端电压，以及在该第二期间该第三多工器选择输出该第一差动电压对中的该第一端电压；
第四多工器，具有第一输入端用以接收该第二差动电压对中的该第二端电压，其中该第四多工器的第二输入端用以接收该第一差动电压对中的该第二端电压，在该第一期间该第四多工器选择输出该第二差动电压对中的该第二端电压，以及在该第二期间该第四多工器选择输出该第一差动电压对中的该第二端电压；以及
第二电压产生电路，具有第一输入端耦接至该第三多工器的输出端，其中该第二电压产生电路的第二输入端耦接至该第四多工器的输出端，以及该第二电压产生电路用以产生该第二偏压电压给该输入级电路的该第二尾电流源。
7.如权利要求6所述的放大器，其特征在于，所述第一电压产生电路包括：
电流源，具有电流提供端耦接至该输入级电路的该第一尾电流源以提供该第一偏压电压；
第一晶体管，具有控制端耦接至该第一电压产生电路的该第一输入端，其中该第一晶体管的第一端耦接至该电流源的该电流提供端；
第二晶体管，具有控制端耦接至该第一电压产生电路的该第二输入端，其中该第二晶体管的第一端耦接至该电流源的该电流提供端；以及
第三晶体管，具有控制端耦接至该电流源的该电流提供端，其中该第三晶体管的第一端耦接至该第一晶体管的第二端与该第二晶体管的第二端，而该第三晶体管的第二端耦接至参考电压。
8.如权利要求1所述的放大器，其特征在于，所述输入级电路的该第一输入端为第一差动端对，该输入级电路的该第二输入端为第二差动端对，该输入级电路包括：
第一晶体管，具有控制端用以接收第三偏压电压，其中该第一晶体管的第一端耦接至固定电压，该第一晶体管的第二端耦接至该输入级电路的该第二输出端；
第二晶体管，具有控制端用以接收该第三偏压电压，其中该第二晶体管的第一端耦接至该固定电压，该第二晶体管的第二端耦接至该输入级电路的该第一输出端；
第三晶体管，具有控制端耦接至该第一差动端对中的第一端，其中该第三晶体管的第一端耦接至该第一晶体管的该第二端；
第四晶体管，具有控制端耦接至该第一差动端对中的第二端，其中该第四晶体管的第一端耦接至该第二晶体管的该第二端；
第五晶体管，具有控制端耦接至该偏压电压产生电路以接收该第一偏压电压，其中该第五晶体管的第一端耦接至该第三晶体管的第二端与该第四晶体管的第二端，该第五晶体管的第二端耦接至参考电压；
第六晶体管，具有控制端耦接至该第二差动端对中的第一端，其中该第六晶体管的第一端耦接至该第二晶体管的该第二端；
第七晶体管，具有控制端耦接至该第二差动端对中的第二端，其中该第七晶体管的第一端耦接至该第一晶体管的该第二端；以及
第八晶体管，具有控制端耦接至该偏压电压产生电路以接收该第二偏压电压，其中该第八晶体管的第一端耦接至该第六晶体管的第二端与该第七晶体管的第二端，该第八晶体管的第二端耦接至该参考电压。
9.如权利要求1所述的放大器，其特征在于，所述输出级电路包括：
第一晶体管，具有控制端用以耦接至该输出级电路的该第一输入端，其中该第一晶体管的第一端耦接至固定电压，该第一晶体管的第二端耦接至该输出级电路的该第一输出端；
第二晶体管，具有第一端耦接至该第一晶体管的该第二端，其中该第二晶体管的第二端耦接至参考电压；
第三晶体管，具有控制端用以耦接至该输出级电路的该第二输入端，其中该第三晶体管的第一端耦接至该固定电压，该第三晶体管的第二端耦接至该输出级电路的该第二输出端；
第四晶体管，具有第一端耦接至该第三晶体管的该第二端，其中该第四晶体管的第二端耦接至该参考电压；
电流源，具有电流提供端耦接至该第二晶体管的控制端与该第四晶体管的控制端；以及
第五晶体管，具有控制端与第一端耦接至该电流源的该电流提供端，其中该第五晶体管的第二端耦接至该参考电压。
10.如权利要求1所述的放大器，其特征在于，所述放大器还包括：
第一补偿电容，具有第一端耦接至该第二路由电路的该第一输出端；
第二补偿电容，具有第一端耦接至该第二路由电路的该第二输出端；以及
第三路由电路，具有第一端与第二端分别耦接至该第一补偿电容的第二端与该第二补偿电容的第二端，其中该第三路由电路的第三端与第四端分别耦接至该输入级电路的该第一输出端与该第二输出端，
其中在该第一期间，该第三路由电路将该第一补偿电容的该第二端选择性地耦接至该输入级电路的该第一输出端而且将该第二补偿电容的该第二端选择性地耦接至该输入级电路的该第二输出端，以及
其中在该第二期间，该第三路由电路将该第一补偿电容的该第二端选择性地耦接至该输入级电路的该第二输出端而且将该第二补偿电容的该第二端选择性地耦接至该输入级电路的该第一输出端。
11.一种放大器，其特征在于，所述放大器包括：
第一路由电路，具有第一输入端与第二输入端分别耦接至该放大器的第一输入端与第二输入端；
输入级电路，具有第一输入端与第二输入端分别耦接至该第一路由电路的第一输出端与第二输出端；
输出级电路，具有第一输入端与第二输入端分别耦接至该输入级电路的第一输出端与第二输出端；
第二路由电路，具有第一输入端与第二输入端分别耦接至该输出级电路的第一输出端与第二输出端，其中该第二路由电路的第一输出端与第二输出端分别耦接至该放大器的第一输出端与第二输出端；
第一补偿电容，具有第一端耦接至该第二路由电路的该第一输出端；
第二补偿电容，具有第一端耦接至该第二路由电路的该第二输出端；以及
第三路由电路，具有第一端与第二端分别耦接至该第一补偿电容的第二端与该第二补偿电容的第二端，其中该第三路由电路的第三端与第四端分别耦接至该输入级电路的该第一输出端与该第二输出端，
其中在第一期间，该第三路由电路将该第一补偿电容的该第二端选择性地耦接至该输入级电路的该第一输出端而且将该第二补偿电容的该第二端选择性地耦接至该输入级电路的该第二输出端，以及
其中在第二期间，该第三路由电路将该第一补偿电容的该第二端选择性地耦接至该输入级电路的该第二输出端而且将该第二补偿电容的该第二端选择性地耦接至该输入级电路的该第一输出端。
12.如权利要求11所述的放大器，其特征在于，
在该第一期间，该第一路由电路的该第一输入端选择性地耦接至该第一路由电路的该第一输出端，该第一路由电路的该第二输入端选择性地耦接至该第一路由电路的该第二输出端，该第二路由电路的该第一输入端选择性地耦接至该第二路由电路的该第一输出端，以及该第二路由电路的该第二输入端选择性地耦接至该第二路由电路的该第二输出端；以及
在该第二期间，该第一路由电路的该第一输入端选择性地耦接至该第一路由电路的该第二输出端，该第一路由电路的该第二输入端选择性地耦接至该第一路由电路的该第一输出端，该第二路由电路的该第一输入端选择性地耦接至该第二路由电路的该第二输出端，以及该第二路由电路的该第二输入端选择性地耦接至该第二路由电路的该第一输出端。
13.如权利要求11所述的放大器，其特征在于，所述输入级电路的该第一输入端为第一差动端对，该输入级电路的该第二输入端为第二差动端对，该输入级电路包括：
第一晶体管，具有控制端用以接收第三偏压电压，其中该第一晶体管的第一端耦接至固定电压，该第一晶体管的第二端耦接至该输入级电路的该第二输出端；
第二晶体管，具有控制端用以接收该第三偏压电压，其中该第二晶体管的第一端耦接至该固定电压，该第二晶体管的第二端耦接至该输入级电路的该第一输出端；
第三晶体管，具有控制端耦接至该第一差动端对中的第一端，其中该第三晶体管的第一端耦接至该第一晶体管的该第二端；
第四晶体管，具有控制端耦接至该第一差动端对中的第二端，其中该第四晶体管的第一端耦接至该第二晶体管的该第二端；
第五晶体管，具有控制端耦接至偏压电压产生电路以接收第一偏压电压，其中该第五晶体管的第一端耦接至该第三晶体管的第二端与该第四晶体管的第二端，该第五晶体管的第二端耦接至参考电压；
第六晶体管，具有控制端耦接至该第二差动端对中的第一端，其中该第六晶体管的第一端耦接至该第二晶体管的该第二端；
第七晶体管，具有控制端耦接至该第二差动端对中的第二端，其中该第七晶体管的第一端耦接至该第一晶体管的该第二端；以及
第八晶体管，具有控制端耦接至该偏压电压产生电路以接收第二偏压电压，其中该第八晶体管的第一端耦接至该第六晶体管的第二端与该第七晶体管的第二端，该第八晶体管的第二端耦接至该参考电压。
14.如权利要求11所述的放大器，其特征在于，所述输出级电路包括：
第一晶体管，具有控制端用以耦接至该输出级电路的该第一输入端，其中该第一晶体管的第一端耦接至固定电压，该第一晶体管的第二端耦接至该输出级电路的该第一输出端；
第二晶体管，具有第一端耦接至该第一晶体管的该第二端，其中该第二晶体管的第二端耦接至参考电压；
第三晶体管，具有控制端用以耦接至该输出级电路的该第二输入端，其中该第三晶体管的第一端耦接至该固定电压，该第三晶体管的第二端耦接至该输出级电路的该第二输出端；
第四晶体管，具有第一端耦接至该第三晶体管的该第二端，其中该第四晶体管的第二端耦接至该参考电压；
电流源，具有电流提供端耦接至该第二晶体管的控制端与该第四晶体管的控制端；以及
第五晶体管，具有控制端与第一端耦接至该电流源的该电流提供端，其中该第五晶体管的第二端耦接至该参考电压。
CN201910091417.6A 2018-11-20 2019-01-30 放大器 Active CN111200401B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107141258A TWI664807B (zh) 2018-11-20 2018-11-20 放大器
TW107141258 2018-11-20

Publications (2)

Publication Number Publication Date
CN111200401A CN111200401A (zh) 2020-05-26
CN111200401B true CN111200401B (zh) 2023-03-31

Family

ID=68049485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910091417.6A Active CN111200401B (zh) 2018-11-20 2019-01-30 放大器

Country Status (3)

Country Link
US (1) US10756674B2 (zh)
CN (1) CN111200401B (zh)
TW (1) TWI664807B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088666B2 (en) * 2018-10-11 2021-08-10 Microchip Technology Incorporated Operational amplifier with controllable output modes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087897A (en) * 1999-05-06 2000-07-11 Burr-Brown Corporation Offset and non-linearity compensated amplifier and method
CN103995554A (zh) * 2013-02-19 2014-08-20 创杰科技股份有限公司 电压产生器
CN106598124A (zh) * 2015-10-19 2017-04-26 联咏科技股份有限公司 具有经调节偏压电流放大器的稳压器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3618689B2 (ja) * 2001-05-31 2005-02-09 イノテック株式会社 チョッパ型電圧比較器及びそれを用いたアナログデジタル変換器
KR100674912B1 (ko) * 2004-09-24 2007-01-26 삼성전자주식회사 슬루 레이트（ｓｌｅｗ ｒａｔｅ）를 개선시킨 차동 증폭회로
KR101022675B1 (ko) 2008-06-04 2011-03-22 주식회사 하이닉스반도체 반도체 소자
TW201301752A (zh) * 2011-06-29 2013-01-01 Novatek Microelectronics Corp 運算放大器
TWI492541B (zh) * 2012-07-05 2015-07-11 Novatek Microelectronics Corp 輸出緩衝器
US8643432B1 (en) * 2012-07-27 2014-02-04 Hong Kong Applied Science & Technology Research Institute Company Ltd. Op-Amp sharing by swapping trans-conductance cells
US20150061767A1 (en) * 2013-08-28 2015-03-05 Texas Instruments Incorporated Telescopic Amplifier with Improved Common Mode Settling
US10158334B2 (en) * 2016-09-09 2018-12-18 Analog Devices Global Fast settling capacitive gain amplifier circuit
TWI647905B (zh) 2017-02-15 2019-01-11 立積電子股份有限公司 用於對放大器的線性度進行補償的前置補償器
US10250198B2 (en) * 2017-05-02 2019-04-02 Microchip Technology Incorporated Methods of adjusting gain error in instrumentation amplifiers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087897A (en) * 1999-05-06 2000-07-11 Burr-Brown Corporation Offset and non-linearity compensated amplifier and method
CN103995554A (zh) * 2013-02-19 2014-08-20 创杰科技股份有限公司 电压产生器
CN106598124A (zh) * 2015-10-19 2017-04-26 联咏科技股份有限公司 具有经调节偏压电流放大器的稳压器

Also Published As

Publication number Publication date
TW202021263A (zh) 2020-06-01
US20200162025A1 (en) 2020-05-21
CN111200401A (zh) 2020-05-26
US10756674B2 (en) 2020-08-25
TWI664807B (zh) 2019-07-01

Similar Documents

Publication Publication Date Title
US7154294B2 (en) Comparators capable of output offset calibration
US9160323B2 (en) Differential amplifier and dual mode comparator using the same
US9590576B2 (en) Differential amplifier
US20080258809A1 (en) Amplifier Device Capable of Reducing Offset Voltage
JP2010239481A (ja) 半導体集積回路装置
US6784749B1 (en) Limiting amplifier with active inductor
US11394389B2 (en) Buffer circuit and buffer
US7342418B2 (en) Low voltage differential signal receiver
KR20070103768A (ko) 신호 변환 회로
CN111200401B (zh) 放大器
JP2011124647A (ja) 可変利得増幅器
CN107005246B (zh) 用于模拟输入缓冲器的负载电流补偿
CN102314189A (zh) 混合模式输入缓冲器、操作输入缓冲器的方法及集成电路
KR100953243B1 (ko) 차동 단상 변환 회로
US10187024B2 (en) Input feed-forward technique for class AB amplifier
CN101227191B (zh) 电流型数模转换器及相关的电压提升器
JP2019118060A (ja) オペアンプ
CN102055421A (zh) 具有增益控制的差动转单端放大器
US9716499B2 (en) Current amplifier and transmitter using the same
CN112825003B (zh) 放大装置以及电压电流转换装置
US11502656B2 (en) Variable gain amplifier
WO2023097910A1 (zh) 一种输入缓冲装置、电子器件和电路板组件
CN111201714B (zh) 用于lvds接收器电路的输入级
US20220360228A1 (en) Envelope tracking method and device
WO2011069231A1 (en) No load amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant