CN101227191B

CN101227191B - 电流型数模转换器及相关的电压提升器

Info

Publication number: CN101227191B
Application number: CN2008100805185A
Authority: CN
Inventors: 黄三岳; 朱永正
Original assignee: Faraday Technology Corp
Current assignee: Faraday Technology Corp
Priority date: 2008-02-20
Filing date: 2008-02-20
Publication date: 2010-06-30
Anticipated expiration: 2028-02-20
Also published as: CN101227191A

Abstract

本发明为一种数模转换器及相关的电压提升器，该数模转换器运行于第一电压源与第二电压源之间，以将数字输入转换为模拟输出；该数模转换器包含：导流电路，其可根据该数字输入的值而选择性地接收第一电平或第二电平，并据以产生该模拟输出；以及，电压提升器，其可提供第一栅极-源极电压与第二栅极-源极电压，并可根据第一电压源与第一栅极-源极电压产生第一电平，且可根据第一电平与第二栅极-源极电压产生第二电平；当导流电路内所有晶体管操作在饱和区时，第一电平与第二电平同步追随第一电压源的电压变化。本发明使得电流型DAC能动态地改变其控制端的低电平且能高速地操作，并有大输出摆幅与良好的线性转换特性，还能抵抗电压源的电压漂移。

Description

电流型数模转换器及相关的电压提升器

技术领域

本发明涉及电流型数模转换器(current steering DAC)及其偏压电路，尤其涉及使用于宽摆幅电流型数模转换器及其电压提升器(voltage booster)。

背景技术

数模转换器(digital-to-analog converter，以下简称DAC)是现今模拟集成电路中的一个重要领域。尤其在通信系统的集成电路中，DAC设计的好坏会大大影响到通信系统的整体表现。而电流型数模转换器(current steeringDAC)最适合应用于高速、高解析规格的数模转换，因此，电流型DAC常被设计于通信系统的集成电路中。

请参照图1A，其示出差动(differential)电流型DAC的电路图。电流型DAC包括电流源Iin、二PMOS晶体管P1、P2、以及二电阻R1、R2。其中，电流源Iin连接于第一电压源(Vdd)与节点a之间；晶体管P1、P2的源极(source)连接至节点a；晶体管P1、P2的栅极(gate)分别连接至控制信号端C1与C2；晶体管P1的漏极(drain)以及晶体管P2的漏极为差动电压输出端(V+、V-)，而电阻R1连接于晶体管P1的漏极与第二电压源Vss之间、电阻R2连接于晶体管P2漏极与第二电压源Vss之间。其中，图1A的电流型DAC为差动架构，可用来消除共模噪声(common mode noise)，电阻R1、R2具有相同的电阻值，第二电压源Vss通常为接地电压(ground)。

此外，控制信号端C1与C2可接收互补(complement)的数字信号，并根据数字信号来导通(turn on)或截止(turn off)晶体管P1、P2。举例来说，当控制信号C1导通晶体管P1，电流即可以流经电阻R1使得差动电压输出端(V+、V-)产生模拟电压；反之，当控制信号C2导通晶体管P2，电流即可以流经电阻R2使得差动电压输出端(V+、V-)产生模拟电压。

请参照图1B，其示出控制信号C1与C2的示意图。由于控制信号端C1与C2为互补的数字信号，因此，当控制信号C1为高电平Vdd时，控制信号C2为低电平Vss；反之，当控制信号C1为低电平Vss时，控制信号C2为高电平Vdd。由于图1A的电流型DAC由P型晶体管组成，因此，高电平Vdd为截止电压(turn off voltage)，低电平Vss为导通电压(turn on voltage)。

然而，上述的电流型DAC的截止电压与导通电压等于第一电压源(Vdd)与第二电压源(Vss)。由于控制信号C1、C2的高电平(Vdd)与低电平(Vss)之间的电压差很大，因而造成电流型DAC的操作速度无法提升以及噪声太多等缺点。

请参照图1C，其示出单端(single ended)电流型DAC的电路图。电流型DAC包括电流源Iin、二PMOS晶体管P1、P2、以及电阻R1。其中，电流源Iin连接于第一电压源Vdd与节点a之间；晶体管P1、P2的源极连接至节点a；晶体管P1、P2的栅极分别连接至控制信号端C1与参考电压Vref；晶体管P1的漏极连接至第二电压源Vss，晶体管P2的漏极为电压输出端Vout，电阻R1连接于晶体管P2漏极与第二电压源Vss之间。其中，图1C的电流型DAC为单端架构，而第二电压源Vss通常为接地电压。此外，控制信号端C1可接收数字信号，并根据数字信号来导通或截止晶体管P1并在电压输出端Vout产生模拟电压。

请参照图1D，其示出控制信号C1的示意图。由于控制信号端C1为数字信号，因此，高电平Vdd为截止电压，低电平Vss为导通电压。

然而，上述的电流型DAC的截止电压与导通电压等于第一电压源Vdd与第二电压源Vss。由于控制信号C1的高电平Vdd与低电平Vss之间的电压差很大，因而造成电流型DAC的操作速度无法提升以及噪声太多等缺点。

为了要提升操作速度以及降低噪声，如美国专利US6369734公开一种增加线性度与降低噪声的数模转换器及其操作方法(method and apparatus forincreasing linearity and reducing noise coupling in a digital to analog converter)。请参照图2，其示出US6369734所公开的电流型DAC及其偏压电路。其中，电流型DAC是由晶体管402、404、406组合而成的，晶体管404、406的栅极可输入互补的控制信号。由图2可知，偏压电路430中由电阻416与418组成的电阻分压器(resistor divider)将电压源Vdd分压后利用电压缓冲器(voltage buffer)414输出分压电压(dividing voltage)Va，其中Va＝Vdd×R₄₁₈/(R₄₁₆+R₄₁₈)。此外，电压源Vdd以及分压电压Va连接至“非”门驱动器408、410的电源输入端。也就是说，“非”门驱动器408、410输出端的高电平约等于电压源Vdd，而低电平约等于分压电压Va。

由上述可知，晶体管404、406栅极的控制信号的高电平(截止电压)即为电源电压Vdd，低电平(导通电压)即为分压电压Va。也就是说，控制信号的高电平Vdd与低电平Vss之间的电压差减小，因此电流型DAC的操作速度可以提升并且噪声可以降低。

此外，参考图3A与图3B，其示出美国专利US6369734所公开的另两种偏压电路。该两种偏压电路均可以取代图2中的偏压电路430。该偏压电路430将二极管450的N极端接地，由于P极端与N极端之间有固定的压降(约0.6V)，因此，电压源Vdd以及P极端电压Vp可连接至“非”门驱动器408、410的电源输入端。也就是说，“非”门驱动器408、410输出端的高电平(截止电压)约等于电压源Vdd，而低电平(导通电压)约等于P极端电压Vp。

第二种偏压电路中由P型晶体管452与N型晶体管454组成的分压电路产生分压电压Vb，而将电压源Vdd以及分压电压Vb连接至“非”门驱动器408、410的电源输入端。也就是说，“非”门驱动器408、410输出端的高电平(截止电压)约等于电压源Vdd，而低电平(导通电压)约等于分压电压Vb。

此外，美国专利US6414618公开一种降低噪声的数模转换器(digital toanalog converter with reduced ringing)。请参照图4A，其示出美国专利US641461 8所公开的电流型DAC及其偏压电路。其中，电流型DAC由晶体管170、172、174、176以及电阻178、180组成，其中晶体管170、172可视为电流源。此外，晶体管182、184、188、190可视为开关元件(switch)，用以提供数字控制信号，例如高电平(截止电压)Vref1或者低电平(导通电压)Vref2，至晶体管174、176的栅极。此外，偏压电路包括串联于电压源Vdda与Vssa之间的晶体管162、164、166、168。其中，晶体管166、168为二极管式连接(diode connection)，因此，低电平Vref2约为0.6V+Vssa，而高电平Vref1约为1.2V+Vssa。也就是说，降低控制信号的高电平Vref1与低电平Vref1之间的电压差，可使得电流型DAC的操作速度提升并且降低噪声。

请参照图4B，其示出控制信号的示意图。由晶体管174、176的栅极输入的控制信号为互补的数字信号，因此，控制信号的高电平电压为Vref1，低电平电压为Vref2，也就是说，高电平Vref1为截止电压，低电平Vref2为导通电压。

由上述可知，降低控制信号的高电平与低电平之间的电压差，可使得电流型DAC的操作速度提升并且降低噪声。然而，当上述电流型DAC以及偏压电路制作完成后，控制信号的高电平(截止电压)与低电平(导通电压)的电压值也就确定了。

以图4A来解释，当电流型DAC的低电平(导通电压)太低时，会使得PMOS晶体管174、176进入三极管区(triode region)，此外，当电流型DAC的低电平(导通电压)太高时，会导致电流源内的PMOS晶体管172进入三极管区。上述的情况均会造成电流型DAC的操作速度下降，并导致非线性失真。由于传统电流型DAC偏压电路的低电平(导通电压)在集成电路制作完成时就会被确定。因此，当集成电路工艺产生偏移时，以固定值的低电平(导通电压)来操作电流型DAC就可能会造成PMOS晶体管进入三极管区，从而限制电流型DAC的操作速度。

也就是说，固定值的低电平无法使得电流型DAC操作在最佳偏压位置，因此电流型DAC的操作速度仍旧受限并且电流型DAC无法产生较佳的输出摆幅(swing range)。

发明内容

因此，如何设计电流型DAC的偏压电路，使得电流型DAC的控制信号提供较佳的偏压位置并且达成具有宽摆幅的电流型DAC即为本发明主要的目的。

本发明的目的在于提供一种使用于电流型DAC的电压提升器，使得电流型DAC控制端的低电平能动态地改变并使得电流型DAC可以高速地操作并且有大的输出摆幅。

因此，本发明提出一种数模转换器，其运行于第一电压源与第二电压源之间，以将数字输入转换为模拟输出；该数模转换器包含：导流电路，其可根据该数字输入的值而选择性地接收第一电平或第二电平，并据以产生该模拟输出；以及电压提升器，其可提供第一栅极-源极电压与第二栅极-源极电压，并可根据该第一电压源与该第一栅极-源极电压产生该第一电平，且可根据该第一电平与该第二栅极-源极电压产生该第二电平；其中，当该导流电路内的所有晶体管皆操作在饱和区时，该第一电平与该第二电平可同步追随该第一电压源的电压变化。

上述数模转换器中，该电压提升器可包含：电流源复制电路，其包含第一晶体管，该电压提升器根据该第一晶体管的栅极与源极间电压而提供该第一栅极-源极电压；以及开关复制电路，其包含第二晶体管，该电压提升器根据该第二晶体管的栅极与源极间电压而提供该第二栅极-源极电压。

上述数模转换器中，该电压提升器还可包含：连接电路，其能将该第一电平耦合至该第二晶体管的源极或漏极，使得该第二晶体管能由其源极与漏极分别提供该第一电平与该第二电平。

上述数模转换器中，该连接电路可为连线，用来连接该第一晶体管的栅极与该第二晶体管的源极。

上述数模转换器中，该连接电路可包含运算放大器，该运算放大器能用虚拟短路的方式将该第一晶体管的栅极电压耦合至该第二晶体管的源极。

上述数模转换器中，该连接电路可包含源极跟随器，该源极跟随器设有第三晶体管，用来提供第三栅极-源极电压，并将该第一电平与该第三栅极-源极电压间的电压差耦合至该第二晶体管的漏极；其中该第三晶体管与该第二晶体管互相匹配。

上述数模转换器中，该第二晶体管的栅极可与漏极电连接在一起，而该第一晶体管的源极电连接于该第一电压源。

上述数模转换器中，该导流电路可包含：电流源，其能提供参考电流；该电流源中设有至少一个与该第一晶体管匹配的晶体管以导通该参考电流；

至少一个负载电路，用来建立该模拟输出；以及开关电路，电连接于该电流源与该负载电路之间，包含至少一个与该第二晶体管匹配的晶体管，以根据该第一电平或该第二电平控制该参考电流是否能导通至该负载电路。

上述数模转换器中，该电压提升器可使得该第一电平实质相当于该第一电压源与该第一栅极-源极电压间的电压差，并使得该第二电平实质相当于该第一电平与该第二栅极-源极电压间的电压差。

因此，本发明还提出一种用于数模转换器的电压提升器，该数模转换器工作于第一电压源与第二电压源之间；该数模转换器包含导流电路，该导流电路可根据数字输入的值而选择性地接收第一电平或第二电平，并据以产生对应的模拟输出；而该电压提升器包含：第一晶体管，其具有至少两个极；该第一晶体管可在该两个极间提供第一极间电压；以及，第二晶体管，其具有至少两个极；该第二晶体管可在该两个极间提供第二极间电压；其中，该电压提升器可根据该第一电压源与该第一极间电压而提供该第一电平，并根据该第一电平与该第二极间电压而提供该第二电平。

上述电压提升器中，该第一晶体管的一个极可连接于该第一电压源，并在另一个极提供参考电平，使得该电压提升器能根据该参考电平提供该第一电平；而该第二晶体管的一个极耦合至该参考电平，使得该电压提升器能在该第二晶体管的两个极分别提供该第一电平与该第二电平。

上述电压提升器中，该导流电路可包含：电流源，其能提供参考电流，该电流源中设有至少一个与该第一晶体管匹配的晶体管以产生该参考电流；至少一个负载电路，用来建立该模拟输出；以及开关电路，电连接于该电流源与该负载电路之间，包含至少一个与该第二晶体管匹配的晶体管，以根据该第一电平或该第二电平控制该参考电流是否能导通至该负载电路。

上述电压提升器还可包含：连接电路，用来将该第二晶体管的一个极耦合至该参考电平。

上述电压提升器中，该连接电路可为连线，用来连接该第一晶体管与该第二晶体管，使得该参考电平能直接连接至该第二晶体管的一个极。

上述电压提升器中，该连接电路可包含运算放大器，该运算放大器能用虚拟短路的方式将该第一晶体管提供的参考电平耦合至该第二晶体管的一极。

上述电压提升器中，该连接电路可包含源极跟随器；该源极跟随器设有第三晶体管，该第三晶体管具有至少两个极，以在该两个极间提供第三极间电压，而该源极跟随器能将该参考电平与该第三极间电压间的电压差耦合至该第二晶体管的一个极。

本发明使得电流型DAC能动态地改变其控制端的低电平且能高速地操作，并有大输出摆幅与良好的线性转换特性，还能抵抗电压源的电压漂移。

附图说明

图1A示出差动电流型DAC的电路图。

图1B示出控制信号C1与C2的示意图。

图1C示出单端电流型DAC的电路图。

图1D示出控制信号C1的示意图。

图2示出美国专利US6369734所公开的电流型DAC及其偏压电路。

图3A与图3B示出US6369734所公开的另二种偏压电路。

图4A示出US6414618所公开的电流型DAC及其偏压电路。

图4B示出控制信号的示意图。

图5示出电流型DAC。

图6示出本发明电流型DAC及其电压提升器的第一实施例。

图7示出本发明电流型DAC及其电压提升器的第二实施例。

图8示出本发明电流型DAC及其电压提升器的第三实施例。

其中，附图标记说明如下：

162、164、166、168、170、172、174、176、182、184、188、190 PMOS晶体管

178、180电阻

402、404、406 PMOS晶体管 408、410“非”门驱动器

414电压缓冲器 416、418电阻

430偏压电路 450二极管

452 PMOS晶体管 454 NMOS晶体管

具体实施方式

以图5的电流型DAC为例。此电流型DAC可视为导流电路，其包括两个PMOS晶体管P1、P2(可形成开关电路)、两个电阻R1、R2(可视为负载电路)、以及PMOS晶体管P3与P4(可形成电流源以提供参考电流)。电流源电路利用了串联于第一电压源Vdd与节点x之间的PMOS晶体管P3与P4。PMOS晶体管P1操作在饱和区(saturation region)的条件为：V_x-V_out＞V_x-V_on-|V_{t_p1}|，其中V_{t_p1}为PMOS晶体管P1的阈值电压(threshold voltage)，V_on则为导通PMOS晶体管P1的低电平。因此，可获得公式(1)：V_on＞V_out-|V_{t_p1}|。此外，电流源中PMOS晶体管P3与P4操作在饱和区的条件为：V_dd-V_x＝V_dd-(V_on+V_gs1)＞2V_ds，因此，可获得公式(2)：V_on＜V_dd-V_gs1-2V_ds。根据公式(1)、公式(2)，可得到公式(3)：V_dd-V_gs1-2V_ds＞V_on＞V_out-|V_{t_p1}|。因此，根据公式(3)，即可以设计出本发明电流型DAC的电压提升器。

请参照图6，其示出本发明电流型DAC及其电压提升器的第一实施例。其中，PMOS晶体管P3、P4、P8、P9、P10、P11组成宽摆幅串联电流镜(wide-swing cascode current mirror)。该宽摆幅串联电流镜包括：串联于电压源Vdd与接地端之间的PMOS晶体管P11、P10、与第一电流源Iin1；串联于电压源与接地端之间的PMOS晶体管P9、P8、与第二电流源Iin2；其中，PMOS晶体管P3的栅极连接至PMOS晶体管P10的栅极与漏极、PMOS晶体管P11的栅极、与PMOS晶体管P8的栅极；PMOS晶体管P4的栅极连接至PMOS晶体管P9的栅极、与PMOS晶体管P8的漏极。

此外，电压提升器包括：PMOS晶体管P6、P5、P7，与第三电流源Iin3串联于第一电压源Vdd与接地端(即第二电压源)之间，其中，PMOS晶体管P7的栅极与漏极相互连接且该节点电压为导通PMOS晶体管P1的低电压电平Von，PMOS晶体管P6的栅极连接至PMOS晶体管P7的源极；该节点电压为截止PMOS晶体管P1的高电压电平Voff，PMOS晶体管P5的栅极连接至PMOS晶体管P3的栅极。此外，如虚线所示，电流型DAC的两个控制端C1、C2可以根据数字输入接收该低电压电平Von与该高电压电平Voff，以在电阻R1、R2上建立模拟输出。换句话说，经由晶体管P6所提供的栅极-源极电压Vgs6，电压源Vdd与Vgs6间的电压差可视为参考电压。本发明电压提升器即可根据此参考电压而提供高电压电平Voff。在图6的实施例中，晶体管P6的栅极与晶体管P7间由直接连线形成的连接电路可将晶体管P6的栅极的参考电压直接耦合至晶体管P7的源极，由此提供高电压电平Voff。再根据晶体管P7本身提供的栅极-源极电压Vgs7，高电压电平Voff与Vgs7间的电压差即为本发明电压提升器所提供的低电压电平Von。

根据本发明的实施例，PMOS晶体管P6与P4可互相匹配(例如有相同尺寸)；PMOS晶体管P5与P3可互相匹配(有相同尺寸)；PMOS晶体管P7、P2与P1也可互相匹配(有相同尺寸)。由图6与公式(3)可知，当Von电压连接至PMOS晶体管P1的栅极(C1控制端)时，使晶体管P3-P4维持饱和操作的条件为：V_dd-V_gs1-2V_ds＞V_on＝V_dd-V_gs6-V_gs7，由于PMOS晶体管P7与P1有相同尺寸(故V_gs1＝V_gs7)，因此，V_gs6＞2V_ds且V_x＝V_dd-V_gs6。由于相互匹配的关系，故晶体管P7可视为开关复制电路(replica switch)，而晶体管P5、P6的配置则可视为电流源复制电路(replica current source)。

也就是说，只要确定V_gs6＞2V_ds，不论电压源Vdd变化、温度变化、或者工艺偏移，均可以确定PMOS晶体管P1、P2、P3、P4操作在饱和区，且电流型DAC上节点X上的电压V_x会维持在V_dd-V_gs6附近。当电压源Vdd漂移时，本发明用来驱动导流电路的高低电平Voff/Von均会追随其漂移而同步调整，反而可维持本发明数模转换器的性能与运行特性。

请参照图7，其示出本发明电流型DAC及其电压提升器的第二实施例。其中，PMOS晶体管P3、P4、P8、P9、P10、P11组成宽摆幅串联电流镜。该宽摆幅串联电流镜包括：串联于电压源与接地端之间的PMOS晶体管P11、P10、与第一电流源Iin1；串联于电压源与接地端之间的PMOS晶体管P9、P8、与第二电流源Iin2；其中，PMOS晶体管P3的栅极连接至PMOS晶体管P10的栅极与漏极、PMOS晶体管P11的栅极、与PMOS晶体管P8的栅极；PMOS晶体管P4的栅极连接至PMOS晶体管P9的栅极、与PMOS晶体管P8的漏极。

此外，电压提升器包括：PMOS晶体管P6、P5、P7、P12、与运算放大器OP。其中，PMOS晶体管P6、P5、P7、与P12串联于电压源与接地端之间，PMOS晶体管P7的栅极与漏极相互连接且该节点的电压为导通PMOS晶体管P1的低电压电平Von，PMOS晶体管P7的源极的节点电压为截止PMOS晶体管P1的高电压电平Voff，PMOS晶体管P6的栅极连接至PMOS晶体管P4的栅极，PMOS晶体管P5的栅极连接至PMOS晶体管P3的栅极，运算放大器OP的两个输入端分别连接至PMOS晶体管P8的漏极以及PMOS晶体管P7的源极，而运算放大器OP的输出端连接至PMOS晶体管P12的栅极。类似于图6的配置，晶体管P9提供的栅极-源极电压Vgs9可在晶体管P9的栅极提供参考电压，而运算放大器OP的虚拟短路(virtual short circuit)特性就可视为连接电路而将此参考电压耦合至晶体管P7的源极，作为高电压电平Voff。另一方面，晶体管P7也可提供另一栅极-源极电压Vgs7，使得高电压电平Voff与Vgs7间的电压差可在晶体管P7的漏极提供低电压电平Von。

根据本发明的实施例，PMOS晶体管P9、P6与P4有相同尺寸；PMOS晶体管P8、P5与P3有相同尺寸；PMOS晶体管P7、P2与P1有相同尺寸。由图7与公式(3)可知，当运算放大器OP正常操作(输入端电压相等)且Von电压连接至PMOS晶体管P1的栅极时，V_dd-V_gs1-2V_ds＞V_on＝V_dd-V_gs9-V_gs7，由于PMOS晶体管P7与P1有相同尺寸(V_gs1＝V_gs7)，因此，V_gs9＞2V_ds且V_x＝V_dd-V_gs9。

也就是说，只要确定V_gs9＞2V_ds，不论电压源Vdd变化、温度变化、或者工艺偏移，均可以确定PMOS晶体管P1、P2、P3、P4操作在饱和区，且电流型DAC上节点X上的电压V_x会维持在V_dd-V_gs9附近。

请参照图8，其示出本发明电流型DAC及其电压提升器的第三实施例。其中，PMOS晶体管P3、P4、P8、P9、P10、P11、P13、P14组成宽摆幅串联电流镜。该宽摆幅串联电流镜包括：串联于电压源与接地端之间的PMOS晶体管P11、P10、与第一电流源Iin1；串联于电压源与接地端之间的PMOS晶体管P9、P8、P13、P14，且PMOS晶体管P13的栅极与漏极相互连接，PMOS晶体管P14的栅极与漏极相互连接；其中，PMOS晶体管P3的栅极连接至PMOS晶体管P10的栅极与漏极、PMOS晶体管P11的栅极、与PMOS晶体管P8的栅极；PMOS晶体管P4的栅极连接至PMOS晶体管P9的栅极、与PMOS晶体管P8的漏极。

此外，电压提升器包括：PMOS晶体管P6、P5、P7、与P12。其中，PMOS晶体管P6、P5、P7、与P12串联于电压源与接地端之间，PMOS晶体管P7的栅极与漏极相互连接且该节点的电压为导通PMOS晶体管P1的低电压电平Von，PMOS晶体管P7的源极的节点电压为截止PMOS晶体管P1的高电压电平Voff，PMOS晶体管P6的栅极连接至PMOS晶体管P4的栅极，PMOS晶体管P5的栅极连接至PMOS晶体管P3的栅极，而PMOS晶体管P12的栅极连接至PMOS晶体管P14的漏极。

根据本发明的实施例，PMOS晶体管P9、P6与P4有相同尺寸；PMOS晶体管P8、P5与P3有相同尺寸；PMOS晶体管P13、P7、P2与P1有相同尺寸；PMOS晶体管P14、P12有相同尺寸。由图8与公式(3)可知，PMOS晶体管P13、P14连接成源极跟随器(source follower)电路(V_gs14＝V_gs12)且电压Von连接至PMOS晶体管P1的栅极时，V_dd-V_gs1-2V_ds＞V_on＝V_dd-V_gs9-V_gs7，由于PMOS晶体管P13、P7与P1有相同尺寸(V_gs1＝V_gs7＝V_gs13)，因此，V_gs9＞2V_ds且V_x＝V_dd-V_gs9。换句话说，此源极跟随器中的晶体管P13还可提供栅极-源极电压Vgs13，因而源极跟随器即可将晶体管P9的栅极电压与Vgs13的电压差耦合至晶体管P7的漏极。

也就是说，只要确定V_gs9＞2V_ds，不论电压源Vdd变化、温度变化、或者工艺偏移，均可以确定PMOS晶体管P1、P2、P3、P4操作在饱和区，且电流型DAC上节点X上的电压V_x会维持在V_dd-V_gs9附近。也就是说，不论电压源Vdd变化、温度变化、或者工艺偏移，导通PMOS晶体管P1、P2的低电平为V_dd-V_gs9-V_gs1，而截止PMOS晶体管P1、P2的高电平为V_dd-V_gs9，高电平与低电平均可根据电压源Vdd变化、温度变化、或者工艺偏移而动态地改变。

因此，本发明的优点在于提出使用于电流型DAC的电压提升器，使得电流型DAC控制端的低电平能动态地改变并使得电流型DAC可以高速地操作，并且有大的输出摆幅与良好的线性转换特性，并能抵抗电压源的电压漂移。此外，本发明电压提升器并非仅限定于差动电流型DAC，本领域技术人员也可以利用相同的原理设计电压提升器运用于单端电流型DAC，使得单端电流型DAC可以达成高速操作的目的。

综上所述，虽然本发明已通过优选实施例说明如上，然而其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围之内，应当可作各种更动与修改，因此，本发明的保护范围应以所附权利要求范围为准。

Claims

1.一种数模转换器，其运行于第一电压源与第二电压源之间，以将数字输入转换为模拟输出；该数模转换器包含：

导流电路，其根据该数字输入的值而选择性地接收第一电平或第二电平，并据以产生该模拟输出；以及

电压提升器，其提供第一栅极-源极电压与第二栅极-源极电压，并根据该第一电压源与该第一栅极-源极电压产生该第一电平，且根据该第一电平与该第二栅极-源极电压产生该第二电平；

其中，当该导流电路内的所有晶体管皆操作在饱和区时，该第一电平与该第二电平同步追随该第一电压源的电压变化。

2.如权利要求1所述的数模转换器，其中该电压提升器包含：

电流源复制电路，其包含第一晶体管，该电压提升器根据该第一晶体管的栅极与源极间电压而提供该第一栅极-源极电压；以及

开关复制电路，其包含第二晶体管，该电压提升器根据该第二晶体管的栅极与源极间电压而提供该第二栅极-源极电压。

3.如权利要求2所述的数模转换器，其中该电压提升器还包含：

连接电路，其将该第一电平耦合至该第二晶体管的源极或漏极，使得该第二晶体管由其源极与漏极分别提供该第一电平与该第二电平。

4.如权利要求3所述的数模转换器，其中该连接电路为连线，用来连接该第一晶体管的栅极与该第二晶体管的源极。

5.如权利要求3所述的数模转换器，其中该连接电路包含运算放大器，该运算放大器用虚拟短路的方式将该第一晶体管的栅极电压耦合至该第二晶体管的源极。

6.如权利要求2所述的数模转换器，其中该连接电路包含源极跟随器，该源极跟随器设有第三晶体管，用来提供第三栅极-源极电压，并将该第一电平与该第三栅极-源极电压间的电压差耦合至该第二晶体管的漏极；其中该第三晶体管与该第二晶体管互相匹配。

7.如权利要求2所述的数模转换器，其中该第二晶体管的栅极与漏极电连接在一起，而该第一晶体管的源极电连接于该第一电压源。

8.如权利要求2所述的数模转换器，其中该导流电路包含：

电流源，其提供参考电流；该电流源中设有至少一个与该第一晶体管匹配的晶体管以导通该参考电流；

至少一个负载电路，用来建立该模拟输出；以及

开关电路，电连接于该电流源与该负载电路之间，包含至少一个与该第二晶体管匹配的晶体管，以根据该第一电平或该第二电平控制该参考电流是否导通至该负载电路。

9.如权利要求1所述的数模转换器，其中该电压提升器使得该第一电平相当于该第一电压源与该第一栅极-源极电压间的电压差，并使得该第二电平相当于该第一电平与该第二栅极-源极电压间的电压差。

10.一种用于数模转换器的电压提升器，该数模转换器工作于第一电压源与第二电压源之间；该数模转换器包含导流电路，该导流电路根据数字输入的值而选择性地接收第一电平或第二电平，并据以产生对应的模拟输出；而该电压提升器包含：

第一晶体管，其具有至少两个极；该第一晶体管在该两个极间提供第一极间电压；以及

第二晶体管，其具有至少两个极；该第二晶体管在该两个极间提供第二极间电压；

其中，该电压提升器根据该第一电压源与该第一极间电压而提供该第一电平，并根据该第一电平与该第二极间电压而提供该第二电平。

11.如权利要求10所述的电压提升器，其中该第一晶体管的一个极连接于该第一电压源，并在另一个极提供参考电平，使得该电压提升器根据该参考电平提供该第一电平；而该第二晶体管的一个极耦合至该参考电平，使得该电压提升器在该第二晶体管的两个极分别提供该第一电平与该第二电平。

12.如权利要求11所述的电压提升器，其中该导流电路包含：

电流源，其提供参考电流；该电流源中设有至少一个与该第一晶体管匹配的晶体管以产生该参考电流；

至少一个负载电路，用来建立该模拟输出；以及

13.如权利要求11所述的电压提升器，其还包含：

连接电路，用来将该第二晶体管的一个极耦合至该参考电平。

14.如权利要求13所述的电压提升器，其中该连接电路为连线，用来连接该第一晶体管与该第二晶体管，使得该参考电平直接连接至该第二晶体管的一个极。

15.如权利要求13所述的电压提升器，其中该连接电路包含运算放大器，该运算放大器用虚拟短路的方式将该第一晶体管提供的参考电平耦合至该第二晶体管的一极。

16.如权利要求13所述的电压提升器，其中该连接电路包含源极跟随器；该源极跟随器设有第三晶体管，该第三晶体管具有至少两个极，以在该两个极间提供第三极间电压，而该源极跟随器将该参考电平与该第三极间电压间的电压差耦合至该第二晶体管的一个极。