TW201301752A - 運算放大器 - Google Patents
運算放大器 Download PDFInfo
- Publication number
- TW201301752A TW201301752A TW100122902A TW100122902A TW201301752A TW 201301752 A TW201301752 A TW 201301752A TW 100122902 A TW100122902 A TW 100122902A TW 100122902 A TW100122902 A TW 100122902A TW 201301752 A TW201301752 A TW 201301752A
- Authority
- TW
- Taiwan
- Prior art keywords
- auxiliary
- tail current
- main
- differential input
- current source
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45506—Indexing scheme relating to differential amplifiers the CSC comprising only one switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45646—Indexing scheme relating to differential amplifiers the LC comprising an extra current source
Abstract
一種運算放大器,包括主要差動輸入對、主要尾端電流源模組、N個輔助差動輸入對以及N個輔助尾端電流源模組,其中N為正整數。主要差動輸入對的第一及第二輸入端用以分別接收互為差動信號的第一及第二輸入信號。主要尾端電流源模組在第一時間區間提供主要差動輸入對尾端電流。各輔助差動輸入對的第一及第二輸入端用以分別接收第一及第二輸入信號。各輔助尾端電流源模組在第二時間區間提供輔助尾端電流至對應連接的各輔助差動輸入對。第一以及第二時間區間部分重疊。
Description
本發明是有關於一種運算放大器,且特別是有關於一種具有差動輸入對的運算放大器。
請參照圖1,圖1繪示習知的差動放大器100的電路圖。差動放大器100包括差動輸入對110、尾端電流源IT以及主動負載120。差動輸入對110由電晶體N1以及N2所構成,而電晶體N1以及N2的控制端(閘極)分別接收互為差動信號的輸入信號VI+以及VI-。尾端電流源IT則耦接在差動輸入對110與參考電壓GND間,並提供差動輸入對110所需的尾端電流。差動放大器100的輸出端則用以產生輸出信號Vo。
這種習知的差動放大器100在應用上,無論是作為緩衝器、比較器或是其他裝置時,常會因長時間或高頻率的操作,而導致其中的電子元件(例如電晶體N1以及N2)的退化而造成差動放大器100的可靠度下降。這種差動放大器100的可靠度的下降,則會致使差動放大器100所屬的電子產品的生命週期也隨之減短。因此,如何有效提昇電子產品中的運算放大器的生命週期,成為本領域的工程師的一個重要的課題。
本發明提供一種運算放大器,有效提升其使用壽命。
本發明提供一種軌對軌運算放大器,有效提升其使用壽命。
本發明提出一種運算放大器,包括主要差動輸入對、主要尾端電流源模組、N個輔助差動輸入對以及N個輔助尾端電流源模組,其中N為正整數。主要差動輸入對具有共同端、第一及第二差動端以及第一及第二輸入端,其第一及第二輸入端用以分別接收互為差動信號的第一及第二輸入信號。主要尾端電流源模組耦接至主要差動輸入對的共同端,並在第一時間區間提供主要差動輸入對尾端電流。各輔助差動輸入對具有共同端、第一及第二差動端以及第一及第二輸入端,其第一及第二輸入端用以分別接收第一及第二輸入信號,其第一及第二差動端分別耦接至主要差動輸入對的第一及第二差動端。輔助尾端電流源模組分別耦接至輔助差動輸入對的共同端,各輔助尾端電流源模組在第二時間區間提供輔助尾端電流至對應連接的各輔助差動輸入對,其中,第一時間區間以及第二時間區間部分重疊。
本發明另提出一種軌對軌(rail to rail)運算放大器,包括第一運算放大器以及第二運算放大器。第一運算放大器包括第一主要差動輸入對、第一主要尾端電流源模組、N個第一輔助差動輸入對以及N個第一輔助尾端電流源模組。第一主要差動輸入對具有共同端、第一及第二差動端以及第一及第二輸入端,其第一及第二輸入端用以分別接收互為差動信號的第一及第二輸入信號。第一主要尾端電流源模組耦接至第一主要差動輸入對的共同端以及第一參考電壓間,並在第一時間區間提供第一主要差動輸入對第一尾端電流。各第一輔助差動輸入對具有共同端、第一及第二差動端以及第一及第二輸入端,其第一及第二輸入端用以分別接收第一及第二輸入信號,各第一輔助差動輸入對的第一及第二差動端並分別耦接至第一主要差動輸入對的第一及第二差動端。第一輔助尾端電流源模組分別耦接至第一輔助差動輸入對的共同端以及第一參考電壓間,各輔助尾端電流源模組在第二時間區間提供第一輔助尾端電流至對應連接的各第一輔助差動輸入對。第二運算放大器包括第二主要差動輸入對、第二主要尾端電流源模組、M個第二輔助差動輸入對以及M個第二輔助尾端電流源模組。第二主要差動輸入對具有共同端、第一及第二差動端以及第一及第二輸入端,其第一及第二輸入端用以分別接收第一及第二輸入信號。第二主要尾端電流源模組耦接至第二主要差動輸入對的共同端以及第一參考電壓間,並在第二時間區間提供第二主要差動輸入對第一尾端電流。各第二輔助差動輸入對具有共同端、第一及第二差動端以及第一及第二輸入端,其第一及第二輸入端用以分別接收第一及第二輸入信號。各第二輔助差動輸入對的第一及第二差動端並分別耦接至第二主要差動輸入對的第一及第二差動端。第二輔助尾端電流源模組分別耦接至第二輔助差動輸入對的共同端以及第一參考電壓間,各輔助尾端電流源模組在第一時間區間提供第二輔助尾端電流至對應連接的各第二輔助差動輸入對。其中,第一時間區間以及第二時間區間部分重疊。
基於上述,本發明藉由在運算放大器的主要差動輸入對外配置一個或多個的輔助差動輸入對,並藉由控制提供至主要差動輸入對以及輔助差動輸入對的尾端電流的有無,來交互使用主要差動輸入對或輔助差動輸入對。使運算放大器的主要差動輸入對不會因長時間的運作而產生電性衰減的現象。如此一來,有效增長運算放大器的壽命。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
請參照圖2,圖2繪示本發明一實施例的運算放大器200的示意圖。運算放大器200包括主要差動輸入對210、主要尾端電流源模組220、輔助差動輸入對230以及輔助尾端電流源模組240。主要差動輸入對210具有共同端CT差動端X及Y以及輸入端I1及I2。其中,輸入端I1及I2分別接收互為差動信號的輸入信號Vi+以及Vi-,共同端CT則連接至主要尾端電流源模組220,差動端X及Y則分別連接至電晶體M2以及M3。
主要尾端電流源模組220除耦接至主要差動輸入對210的共同端CT外,並耦接至參考電壓GND,在本實施例中,參考電壓GND即為接地電壓。主要尾端電流源模組220用來由共同端CT提供主要差動輸入對210一尾端電流。具體一點來說明,本實施例中的主要尾端電流源模組220在一個第一時間區間中提供尾端電流由共同端CT流經主要差動輸入對210,並且在上述的第一時間區間外,停止供應尾端電流由共同端CT流經主要差動輸入對210。在主要差動輸入對210被提供尾端電流的第一時間區間內時,主要差動輸入對210可以有效進行動作,相反的,在主要差動輸入對210未被提供尾端電流的第一時間區間外時,主要差動輸入對210是不動作的。
此外,主要差動輸入對210包括主要輸入電晶體N1以及N2。主要輸入電晶體N1的控制端(閘極)接收輸入信號Vi+,其第一端(源/汲極)透過電晶體M2耦接至參考電壓VDD,其第二端(汲/源極)耦接至主要差動輸入對210的共同端CT。主要輸入電晶體N2的控制端(閘極)則接收輸入信號Vi-,其第一端(源/汲極)透過電晶體M1耦接至參考電壓VDD,其第二端(汲/源極)耦接至主要差動輸入對210的共同端CT。在本實施例中,參考電壓VDD可以是操作電源。
尾端電流源模組220則包括電流源IT1以及開關SW1。電流源IT1耦接在主要差動輸入對210的共同端CT與參考電壓GND間,並用以產生尾端電流。開關SW1則串接在電流源IT1與主要差動輸入對210的共同端CT的耦接路徑間,用以導通或切斷尾端電流流至主要差動輸入對210的路徑。也就是說,在第一時間區間內,開關SW1被導通以使電流源IT1所產生的尾端電流可以流經主要差動輸入對210。相反的,在第一時間區間外,開關SW1則被斷開,並藉以使電流源IT1所產生的尾端電流無法流經主要差動輸入對210。
輔助差動輸入對230同樣具有共同端CTA、差動端XA及YA以及輸入端I3及I4。輔助差動輸入對230的輸入端I3及I4用以分別接收輸入信號Vi+以及Vi-,其差動端XA及YA則分別耦接至主要差動輸入對210的差動端X及Y。
輔助尾端電流源模組240耦接至輔助差動輸入對230的共同端CTA。請注意,輔助尾端電流源模組240在第二時間區間提供輔助尾端電流至與其連接的輔助差動輸入對240。並且,第二時間區間與前述的第一時間區間是有部份重疊的。
具體一點來說明,在當第一時間區間內,且未達到第二時間區間時,輔助尾端電流源模組240並不提供輔助尾端電流至輔助差動輸入對230,此時,輔助差動輸入對230是不動作的。而在第一時間區間快結束且進入第二時間區間內時,輔助尾端電流源模組240開始提供輔助差動輸入對230輔助尾端電流,並使輔助差動輸入對230開始動作。並在第一時間區間完全結束後,尾端電流源模組220停止提供尾端電流至主要差動輸入對210,而輔助尾端電流源模組240則持續提供輔助差動輸入對230輔助尾端電流。也就是說,在第二時間區間未與第一時間區間部分重疊的時間區間內,輔助差動輸入對230獨立接收輸入信號Vi+及Vi-,而主要差動輸入對210則可以不動作。
由上述說明可以清楚得知,只要透過週期性的對第一以及第二時間區間進行切換,主要差動輸入對210以及輔助差動輸入對230就可以相互交替的工作與不工作,以減少任何一個差動輸入對所持續進行的工作時間,進而增加運算放大器200的壽命(生命週期)。
附帶一提的,上述第一及第二時間區間的部分重疊的時間區間,是為避免運算放大器200所進行時間區間的切換動作的不連續所產生的誤動作現象。也就是說,用來確保在任何時間區間內,都有至少一個的差動輸入對在動作。
輔助差動輸入對230與輔助尾端電流源模組240的數量並不一定只能有一個。在電路佈局的面積許可下,設計者可以自行設計一至多個的輔助差動輸入對230與輔助尾端電流源模組240來進行與主要差動輸入對210輪流的動作切換。
在本實施例中,輔助差動輸入對230包括輔助輸入電晶體N1A及N2A。輔助輸入電晶體N1A的控制端(閘極)接收輸入信號Vi+,其第一端(源/汲極)耦接至輔助差動輸入對230的差動端XA,並透過電晶體M2耦接至參考電壓VDD,其第二端(汲/源極)耦接至輔助差動輸入對230的共同端CTA。輔助輸入電晶體N2A的控制端(閘極)接收輸入信號Vi-,其第一端(源/汲極)耦接至輔助差動輸入對230的差動端YA,並透過電晶體M3耦接至參考電壓VDD,其第二端(汲/源極)耦接至輔助差動輸入對230的共同端CTA。
輔助尾端電流源模組240包括開關SW2以及電流源ITA。電流源ITA耦接在輔助差動輸入對230的共同端CTA與參考電壓GND間,用以產生輔助尾端電流。開關SW2則串接在電流源ITA與輔助差動輸入對230的共同端CTA的耦接路徑間,用以導通或切斷輔助尾端電流流至輔助差動輸入對230的路徑。
附帶一提的,本實施例的運算放大器200更包括由電晶體M1~M6所形成的主動負載。並且,運算放大器200在其輸出端(電晶體M4以及M6的耦接端點)上產生輸出信號Vo。
以下請參照圖3,圖3繪示本發明另一實施例的運算放大器300的示意圖。運算放大器300包括主要差動輸入對310、主要尾端電流源模組320、輔助差動輸入對330、輔助尾端電流源模組340以及偏壓電壓提供器370。其中,主要差動輸入對310與輔助差動輸入對330的實施方式與前一實施例的主要差動輸入對210與輔助差動輸入對230的實施方式相類似,以下不多贅述。而本實施例中,主要尾端電流源模組320則由電晶體N3所建構的主要尾端電流源來形成。其中,主要尾端電流源模組320耦接至主要差動輸入對310的共同端CT與參考電壓GND間。主要尾端電流源依據偏壓電壓VB1來產生尾端電流。
也就是說,電晶體N3的控制端(閘極)接收偏壓電壓VB1,其第一端及第二端則串接在主要差動輸入對310的共同端CT與參考電壓GND間。電晶體N3所產生的尾端電流的大小可以由偏壓電壓VB1的電壓大小來控制。當然,也可以藉由提供適當的偏壓電壓VB1的電壓值,來關閉電晶體N3所產生的尾端電流。在本實施例中,由於電晶體N3為N型金氧半場效電晶體,因此,只要提供等於接地電壓(0伏特)的偏壓電壓VB1,就可以關閉電晶體N3所產生的尾端電流。
另外,輔助尾端電流源模組340則由電晶體N3A建構的輔助尾端電流源所形成。輔助尾端電流源耦接至輔助差動輸入對330的共同端CTA與參考電壓GND間。輔助尾端電流源依據偏壓電壓VB2來產生輔助尾端電流。
也就是說,電晶體N3A的控制端(閘極)接收偏壓電壓VB2,其第一端及第二端則串接在輔助差動輸入對330的共同端CTA與參考電壓GND間。同樣的,電晶體N3A所產生的輔助尾端電流的大小可以由偏壓電壓VB2的電壓大小來控制。當然,也可以藉由提供適當的偏壓電壓VB2的電壓值,來關閉電晶體N3A所產生的輔助尾端電流。在本實施例中,只要提供等於接地電壓(0伏特)的偏壓電壓VB2,就可以關閉電晶體N3A所產生的輔助尾端電流。
偏壓電壓提供器370則是用來提供用以控制尾端電流以及輔助尾端電流的偏壓電壓VB1以及VB2。偏壓電壓提供器370接收主要偏壓電壓VB以及切換控制信號SW1、SW2、SW1B及SW2B。偏壓電壓提供器370依據切換控制信號SW1、SW2、SW1B及SW2B來在第一時間區間藉由傳送主要偏壓電壓VB以作為產生偏壓電壓VB1,以及在第二時間區間藉由傳送主要偏壓電壓VB以作為產生偏壓電壓VB2。
偏壓電壓提供器370包括由電晶體MS1~MS4所建構的開關。其中,在電晶體MS1所建構的開關中,其控制端接收切換控制信號SW1B,其第一端接收參考電壓GND,其第二端提供偏壓電壓VB1。在電晶體MS2所建構的開關中,其控制端接收切換控制信號SW1,其第一端接收電晶體MS1產生偏壓電壓VB1的端點,其第二端接收主要偏壓電壓VB。在電晶體MS3所建構的開關中,其控制端接收切換控制信號SW2B,其第一端接收參考電壓GND,其第二端提供偏壓電壓VB2。在電晶體MS4所建構的開關中,其第一端耦接電晶體MS3產生偏壓電壓VB2的端點,其第二端接收主要偏壓電壓VB,其控制端接收切換控制信號SW2。其中,切換控制信號SW1B是切換控制信號SW1的反向,切換控制信號SW2B是切換控制信號SW2的反向。
另外,在本實施例中,在第一時間區間,電晶體MS1建構的開關被斷開且電晶體MS1建構的開關被導通。在第二時間區間,電晶體MS3建構的開關被斷開且電晶體MS4建構的開關被導通。也就是說,透過控制切換控制信號SW1以及SW1B可以控制第一時間區間,而透過控制切換控制信號SW2以及SW2B則可以控制第二時間區間。
以下另請參照圖4,圖4繪示本發明再一實施例的運算放大器400的示意圖。運算放大器400包括主要差動輸入對410、主要尾端電流源模組420、輔助差動輸入對430、輔助尾端電流源模組440以及偏壓電壓提供器470。與前一實施例的運算放大器300不同的,本實施例中的電晶體與運算放大器300中對應的電晶體的型態是互補的。舉例來說,主要差動輸入對410是利用P型的主要輸入電晶體P1及P2所構成,與主要差動輸入對310所利用的N型的主要輸入電晶體互補。並且,主要尾端電流源420也是由P型的電晶體P3來構成,並非如運算放大器300的主要尾端電流源320是由N型的電晶體N3來構成(其餘元件依此類推,恕不一一贅述)。
當然,在電晶體的型態都替換成互補型態的情況下,原本在運算放大器300中連接至參考電壓VDD的端點,在本實施中變更連接至參考電壓GND。相對的,原本在運算放大器300中連接至參考電壓GND的端點,在本實施中則變更連接至參考電壓VDD。
以下請同時參照圖3及圖5,其中,圖5繪示本發明實施例的偏壓電壓提供器370的動作波形圖。其中,在第一時間區間T1內,切換控制信號SW1呈現邏輯高準位並使偏壓電壓VB1等於主要偏壓電壓VB。並且,在第一時間區間T1內且在第二時間區間T2外,切換控制信號SW2呈現邏輯低準位,並使偏壓電壓VB2等於參考電壓GND。
在第一時間區間T1與第二時間區間T2的部分重疊的時間區間Δt1中,由於切換控制信號SW2轉態為邏輯高準位,因此,偏壓電壓VB2變更為等於主要偏壓電壓VB。而在第一時間區間T1外且在第二時間區間T2內時,由於切換控制信號SW1轉態為邏輯低準位,因此,偏壓電壓VB1變更等於接地電壓GND。
請參照圖6A及圖6B,圖6A及圖6B共同繪示本發明實施例的軌對軌運算放大器。其中,圖6A繪示運算放大器610,而圖6B則繪示運算放大器620。運算放大器610包括主要差動輸入對611、主要尾端電流源模組612、輔助差動輸入對613、輔助尾端電流源模組614以及偏壓電壓提供器617。其中,主要差動輸入對611、主要尾端電流源模組612、輔助差動輸入對613、輔助尾端電流源模組614以及偏壓電壓提供器617中的電路結構及動作,在前述實施例皆有詳細的說明,以下不多贅述。
運算放大器610還包括由電晶體M611~M616所形成的主動負載,連接至主要差動輸入對611的差動端X1及Y1。
運算放大器620則包括主要差動輸入對621、主要尾端電流源模組622、輔助差動輸入對623、輔助尾端電流源模組624以及。主要差動輸入對621、主要尾端電流源模組622、輔助差動輸入對623、輔助尾端電流源模組624以及偏壓電壓提供器627的電路結構及動作,同樣在前述實施例皆有詳細的說明,以下不多贅述。但值得注意的是,運算放大器610與運算放大器620中各電路構件所使用的電晶體是互補的。舉例來說,主要差動輸入對621是利用N型的主要輸入電晶體來構成,而主要差動輸入對611是則利用P型的主要輸入電晶體來構成。
另外,運算放大器620還包括利用電晶體M621~M624所形成的主動負載。其中,電晶體M622與M623連接至主要差動輸入對621的差動端X2及Y2,而電晶體M621及M624則分別連接至運算放大器610的主要差動輸入對611的差動端Y1及X1。
在本實施中,運算放大器610的主要尾端電流源模組612及輔助尾端電流源模組614,與運算放大器620的主要尾端電流源模組622及輔助尾端電流源模組624分別接收的偏壓電壓VBP1、VBP2、VBN1及VBN2以控制其所產生的電流。其中,偏壓電壓提供器617依據主要偏壓電壓VBP以及切換控制信號SW1、SW1B、SW2及SW2B來產生偏壓電壓VBP1及VBP2,而偏壓電壓提供器627依據主要偏壓電壓VBN以及切換控制信號SW1、SW1B、SW2及SW2B來產生偏壓電壓VBN1及VBN2。
綜上所述,本發明藉由在主要差動輸入對外另配置輔助差動輸入對的方式,並透過控制通過主要差動輸入對與輔助差動輸入對的尾端電流及輔助尾端電流來交替切換主要差動輸入對以及輔助差動輸入對的工作狀態。如此一來,可以不需持續長時間使用相同的差動輸入對來進行工作。並且,在多個差動輸入對輪流動作的狀態下,差動輸入對的電子元件不容易產生衰退的現象,有效提升運算放大器的生命週期。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...差動放大器
110...差動輸入對
IT...尾端電流源
120...主動負載
200、300、400、610、620...運算放大器
210、310、410、611、621...主要差動輸入對
220、320、420、612、622...主要尾端電流源模組
230、330、430、613、623...輔助差動輸入對
240、340、440、614、624...輔助尾端電流源模組
370、470、617、627...偏壓電壓提供器
I1~I4...輸入端
CT、CTA...共同端
X、Y、XA、YA、X1、Y1、X2、Y2...差動端
Vi+、Vi-...輸入信號
M1~M6、N1~N3、N1A~N3A、MS1~MS4、P1~P3、P1A~P3A、M611~M624...電晶體
VDD、GND...參考電壓
SW1、SW2...開關
IT1、ITA...電流源
VB、VB1、VB2、VBP、VBN、VBP1、VBP2、VBN1、VBN2...偏壓電壓
SW1、SW2、SW1B、SW2B...切換控制信號
T1、T2、Δt1...時間區間
圖1繪示習知的差動放大器100的電路圖。
圖2繪示本發明一實施例的運算放大器200的示意圖。
圖3繪示本發明另一實施例的運算放大器300的示意圖。
圖4繪示本發明再一實施例的運算放大器400的示意圖。
圖5繪示本發明實施例的偏壓電壓提供器370的動作波形圖。
圖6A及圖6B共同繪示本發明實施例的軌對軌運算放大器。
200...運算放大器
210...主要差動輸入對
220...主要尾端電流源模組
230...輔助差動輸入對
240...輔助尾端電流源模組
I1~I4...輸入端
CT、CTA...共同端
X、Y、XA、YA...差動端
Vi+、Vi-...輸入信號
M1~M6、N1、N2、N1A、N2A...電晶體
VDD、GND...參考電壓
SW1、SW2...開關
IT1、ITA...電流源
Claims (17)
- 一種運算放大器,包括:一主要差動輸入對,具有共同端、第一及第二差動端以及第一及第二輸入端,其第一及第二輸入端用以分別接收互為差動信號的一第一及一第二輸入信號;一主要尾端電流源模組,耦接至該主要差動輸入對的共同端,並在一第一時間區間提供該主要差動輸入對一尾端電流;N個輔助差動輸入對,其中N為正整數,其中各該輔助差動輸入對具有共同端、第一及第二差動端以及第一及第二輸入端,其第一及第二輸入端用以分別接收該第一及該第二輸入信號,其第一及第二差動端分別耦接至該主要差動輸入對的第一及第二差動端;以及N個輔助尾端電流源模組,該些輔助尾端電流源模組分別耦接至該些輔助差動輸入對的共同端,各該輔助尾端電流源模組在一第二時間區間提供一輔助尾端電流至對應連接的各該輔助差動輸入對,其中,該第一時間區間以及該第二時間區間部分重疊。
- 如申請專利範圍第1項所述之運算放大器,其中該主要差動輸入對包括:一第一主要輸入電晶體,具有第一端、第二端以及控制端,其控制端接收該第一輸入信號,其第一端耦接至一第一參考電壓,其第二端耦接至該主要差動輸入對的共同端;以及一第二主要輸入電晶體,具有第一端、第二端以及控制端,其控制端接收該第二輸入信號,其第一端耦接至該第一參考電壓,其第二端耦接至該主要差動輸入對的共同端。
- 如申請專利範圍第2項所述之運算放大器,其中各該輔助差動輸入對包括:一第一輔助輸入電晶體,具有第一端、第二端以及控制端,其控制端接收該第一輸入信號,其第一端耦接至該第一參考電壓,其第二端耦接至該輔助差動輸入對的共同端;以及一第二輔助輸入電晶體,具有第一端、第二端以及控制端,其控制端接收該第二輸入信號,其第一端耦接至該第一參考電壓,其第二端耦接至該輔助差動輸入對的共同端。
- 如申請專利範圍第2項所述之運算放大器,其中該主要尾端電流源模組包括:一電流源,耦接在該主要差動輸入對的共同端與一第二參考電壓間,用以產生該尾端電流;以及一開關,串接在該電流源與該主要差動輸入對的共同端的耦接路徑間,用以導通或切斷該尾端電流流至該主要差動輸入對的路徑。
- 如申請專利範圍第2項所述之運算放大器,其中各該輔助尾端電流源模組包括:一電流源,耦接在該輔助差動輸入對的共同端與一第二參考電壓間,用以產生該輔助尾端電流;以及一開關,串接在該電流源與該輔助差動輸入對的共同端的耦接路徑間,用以導通或切斷該輔助尾端電流流至該輔助差動輸入對的路徑。
- 如申請專利範圍第2項所述之運算放大器,其中該主要尾端電流源模組包括:一主要尾端電流源,耦接至該主要差動輸入對的共同端與一第二參考電壓間,該主要尾端電流源依據一第一偏壓電壓來產生該尾端電流。
- 如申請專利範圍第6項所述之運算放大器,其中各該輔助尾端電流源模組包括:一輔助尾端電流源,耦接至該輔助差動輸入對的共同端與該第二參考電壓間,該輔助尾端電流源依據一第二偏壓電壓來產生該輔助尾端電流。
- 如申請專利範圍第7項所述之運算放大器,其中更包括:一偏壓電壓提供器,接收一主要偏壓電壓以及一切換控制信號,該偏壓電壓提供器依據該切換控制信號以依據該主要偏壓電壓來在該第一時間區間產生該第一偏壓電壓,以及在該第二時間區間產生該第二偏壓電壓。
- 如申請專利範圍第8項所述之運算放大器,其中該偏壓電壓提供器包括:一第一開關,其控制端接收該切換控制信號中的一第一切換控制信號,其第一端接收該第二參考電壓,其第二端提供該第一偏壓電壓;一第二開關,其第一端耦接該第一開關的第二端,其第二端接收該主要偏壓電壓,其控制端接收該第一切換控制信號的反向;一第三開關,其控制端接收該切換控制信號中的一第二切換控制信號的反向,其第一端接收該第二參考電壓,其第二端提供該第二偏壓電壓;以及一第四開關,其第一端耦接該第三開關的第二端,其第二端接收該主要偏壓電壓,其控制端接收該第二切換控制信號。
- 如申請專利範圍第9項所述之運算放大器,其中在該第一時間區間,該第一開關被斷開且該第二開關被導通,在該第二時間區間,該第三開關被斷開且該第四開關被導通。
- 一種軌對軌運算放大器,包括:第一運算放大器,包括:一第一主要差動輸入對,具有共同端、第一及第二差動端以及第一及第二輸入端,其第一及第二輸入端用以分別接收互為差動信號的一第一及一第二輸入信號;一第一主要尾端電流源模組,耦接至該第一主要差動輸入對的共同端以及一第一參考電壓間,並在一第一時間區間提供該第一主要差動輸入對一第一尾端電流;N個第一輔助差動輸入對,其中N為正整數,其中各該第一輔助差動輸入對具有共同端、第一及第二差動端以及第一及第二輸入端,其第一及第二輸入端用以分別接收該第一及該第二輸入信號,各該第一輔助差動輸入對的第一及第二差動端並分別耦接至該第一主要差動輸入對的第一及第二差動端;以及N個第一輔助尾端電流源模組,該些第一輔助尾端電流源模組分別耦接至該些第一輔助差動輸入對的共同端以及該第一參考電壓間,各該輔助尾端電流源模組在一第二時間區間提供一第一輔助尾端電流至對應連接的各該第一輔助差動輸入對;以及第二運算放大器,包括:一第二主要差動輸入對,具有共同端、第一及第二差動端以及第一及第二輸入端,其第一及第二輸入端用以分別接收互為差動信號的該第一及該第二輸入信號;一第二主要尾端電流源模組,耦接至該第二主要差動輸入對的共同端以及一第二參考電壓間,並在該第二時間區間提供該主要差動輸入對一第二尾端電流;M個第二輔助差動輸入對,其中M為正整數,其中各該第二輔助差動輸入對具有共同端、第一及第二差動端以及第一及第二輸入端,其第一及第二輸入端用以分別接收該第一及該第二輸入信號,各該第二輔助差動輸入對的第一及第二差動端並分別耦接至該第二主要差動輸入對的第一及第二差動端;以及M個第二輔助尾端電流源模組,該些第二輔助尾端電流源模組分別耦接至該些第二輔助差動輸入對的共同端以及該第二參考電壓間,各該第二輔助尾端電流源模組在該第一時間區間提供一第二輔助尾端電流至對應連接的各該第二輔助差動輸入對,其中,該第一時間區間以及該第二時間區間部分重疊。
- 如申請專利範圍第11項所述之軌對軌運算放大器,其中該第一參考電壓為一電源電壓,且該第二參考電壓為一接地電壓。
- 如申請專利範圍第11項所述之軌對軌運算放大器,其中更包括:一第一主動負載,耦接在該第一主要差動輸入對的第一及第二差動端與該第二參考電壓間;以及一第二主動負載,耦接在該第二主要差動輸入對的第一及第二差動端與該第二參考電壓間,該第二主動負載並且耦接至該第一主動負載的第一及第二差動端。
- 如申請專利範圍第11項所述之軌對軌運算放大器,其中,該第一主要尾端電流源模組為一第一主要尾端電流源,該第一主要尾端電流源耦接至該第一主要差動輸入對的共同端與該第一參考電壓間,該主要尾端電流源依據一第一偏壓電壓來決定是否產生該第一尾端電流,該第二主要尾端電流源模組為一第二主要尾端電流源,該第二主要尾端電流源耦接至該第二主要差動輸入對的共同端與該第二參考電壓間,該主要尾端電流源依據一第二偏壓電壓來決定是否產生該第二尾端電流。
- 如申請專利範圍第14項所述之軌對軌運算放大器,其中,各該第一輔助尾端電流源模組為一第一輔助尾端電流源,各該第一輔助尾端電流源耦接至各該第一輔助差動輸入對的共同端與該第一參考電壓間,各該輔助尾端電流源依據一第三偏壓電壓來產生該輔助尾端電流,各該第二輔助尾端電流源模組為一第二輔助尾端電流源,各該第二輔助尾端電流源耦接至各該第二輔助差動輸入對的共同端與該第二參考電壓間,各該第二輔助尾端電流源依據一第四偏壓電壓來產生該第二輔助尾端電流。
- 如申請專利範圍第15項所述之軌對軌運算放大器,其中更包括:一第一偏壓電壓提供器,接收一第一主要偏壓電壓以及一切換控制信號,該第一偏壓電壓提供器依據該切換控制器號以依據該第一主要偏壓電壓來在該第一時間區間產生該第一偏壓電壓,以及在該第二時間區間產生該第二偏壓電壓;以及一第二偏壓電壓提供器,接收一第二主要偏壓電壓以及該切換控制信號,該第二偏壓電壓提供器依據該切換控制器號以依據該第二主要偏壓電壓來在該第一時間區間產生該第四偏壓電壓,以及在該第二時間區間產生該第三偏壓電壓。
- 如申請專利範圍第16項所述之軌對軌運算放大器,其中該第一偏壓電壓提供器包括:一第一開關,其控制端接收該切換控制信號中的一第一切換控制信號,其第一端接收該第一參考電壓,其第二端提供該第一偏壓電壓;一第二開關,其第一端耦接該第一開關的第二端,其第二端接收該第一主要偏壓電壓,其控制端接收該第一切換控制信號的反向;一第三開關,其控制端接收該切換控制信號中的一第二切換控制信號,其第一端接收該第一參考電壓,其第二端提供該第三偏壓電壓;以及一第四開關,其第一端耦接該第三開關的第二端,其第二端接收該第一主要偏壓電壓,其控制端接收該第二切換控制信號的反向,該第二偏壓電壓提供器包括:一第五開關,其控制端接收該第一切換控制信號的反向,其第一端接收該第二參考電壓,其第二端提供該第二偏壓電壓;一第六開關,其第一端耦接該第一開關的第二端,其第二端接收該第二主要偏壓電壓,其控制端接收該第一切換控制信號;一第七開關,其控制端接收該第二切換控制信號的反向,其第一端接收該第二參考電壓,其第二端提供該第四偏壓電壓;以及一第八開關,其第一端耦接該第三開關的第二端,其第二端接收該第二主要偏壓電壓,其控制端接收該第二切換控制信號。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100122902A TW201301752A (zh) | 2011-06-29 | 2011-06-29 | 運算放大器 |
US13/466,129 US20130002356A1 (en) | 2011-06-29 | 2012-05-08 | Operational amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100122902A TW201301752A (zh) | 2011-06-29 | 2011-06-29 | 運算放大器 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201301752A true TW201301752A (zh) | 2013-01-01 |
Family
ID=47390035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100122902A TW201301752A (zh) | 2011-06-29 | 2011-06-29 | 運算放大器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130002356A1 (zh) |
TW (1) | TW201301752A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI664807B (zh) * | 2018-11-20 | 2019-07-01 | 智原科技股份有限公司 | 放大器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100620662B1 (ko) * | 2003-09-26 | 2006-09-19 | 엔이씨 일렉트로닉스 가부시키가이샤 | 차동 에이비 클래스 증폭 회로 및 이를 이용한 구동 회로 |
KR101109188B1 (ko) * | 2005-12-27 | 2012-01-30 | 삼성전자주식회사 | Cmos 증폭기의 플릭커 노이즈를 줄이는 장치 및 방법 |
TW201240332A (en) * | 2011-03-24 | 2012-10-01 | Novatek Microelectronics Corp | Operational amplifier |
-
2011
- 2011-06-29 TW TW100122902A patent/TW201301752A/zh unknown
-
2012
- 2012-05-08 US US13/466,129 patent/US20130002356A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20130002356A1 (en) | 2013-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101895257B (zh) | 运算和测量放大器中的低噪声、低功率、低漂移偏移校正 | |
JP6336831B2 (ja) | インタフェース回路、それを用いた半導体集積回路 | |
US10771070B2 (en) | Low voltage inverter-based amplifier | |
JP5719446B2 (ja) | レベルシフト回路 | |
US9374090B2 (en) | Circuit arrangement and method of operating the same | |
CN106549639B (zh) | 一种增益自适应误差放大器 | |
CN102684675A (zh) | 电平移位器 | |
TWI692204B (zh) | 轉壓器 | |
KR102079070B1 (ko) | 실리콘 광 변조기에 사용하기에 적합한 고속, 고-스윙 구동 회로 | |
CN102354241B (zh) | 电压/电流转换电路 | |
CN109947172B (zh) | 一种低压降高输出电阻镜像电流源电路 | |
US8169250B2 (en) | Signal level conversion circuit | |
TW201301752A (zh) | 運算放大器 | |
CN101421926A (zh) | 电子电路 | |
CN102868375A (zh) | 运算放大器 | |
WO2012124106A1 (ja) | 差動電流源および差動カレントミラー回路 | |
US20130241631A1 (en) | Output stage circuit | |
CN105991101B (zh) | 一种电源自适应运算放大器 | |
JP2008048039A (ja) | 演算増幅回路およびそれを用いた半導体装置 | |
CN109542158B (zh) | 一种应用于高频头供电电源的梯形电流产生电路 | |
TWI519064B (zh) | 緩衝電路 | |
KR101518623B1 (ko) | 관통 전류를 줄이기 위한 인버터 형태의 전력 증폭기 | |
Luo et al. | Minimum convertible voltage analysis for ratioless and robust subthreshold level conversion | |
CN102931924B (zh) | 一种多级放大器的供电结构 | |
CN102957305A (zh) | 高效能驱动电路 |