CN111199881B - 一种半导体结构的制备方法 - Google Patents
一种半导体结构的制备方法 Download PDFInfo
- Publication number
- CN111199881B CN111199881B CN201811379697.2A CN201811379697A CN111199881B CN 111199881 B CN111199881 B CN 111199881B CN 201811379697 A CN201811379697 A CN 201811379697A CN 111199881 B CN111199881 B CN 111199881B
- Authority
- CN
- China
- Prior art keywords
- dry etching
- gas
- side wall
- contact
- device structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000001312 dry etching Methods 0.000 claims abstract description 108
- 239000007789 gas Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 69
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 57
- 239000000463 material Substances 0.000 claims abstract description 47
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000001301 oxygen Substances 0.000 claims abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000011049 filling Methods 0.000 claims abstract description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 18
- 229910001882 dioxygen Inorganic materials 0.000 claims description 18
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 17
- 230000000087 stabilizing effect Effects 0.000 claims description 4
- 125000004430 oxygen atom Chemical group O* 0.000 abstract description 5
- 238000005215 recombination Methods 0.000 abstract description 5
- 230000006798 recombination Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000006641 stabilisation Effects 0.000 description 8
- 238000011105 stabilization Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000036470 plasma concentration Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体结构的制备方法，包括步骤：提供器件结构，所述器件结构形成有接触沟槽，所述接触沟槽的底部显露所述器件结构的接触表面，于所述接触沟槽的侧壁及底部沉积侧墙材料；刻蚀所述侧墙材料，以在所述接触沟槽的侧壁形成侧墙结构，所述接触沟槽底部显露的所述接触表面残留有所述侧墙材料；采用干法刻蚀去除所述接触表面残留的所述侧墙材料，所述干法刻蚀气体包括氧气、四氟化碳和氮气；于所述接触沟槽内填充导电材料层。本发明的一种半导体结构的制备方法能增加干法刻蚀过程中等离子体的浓度，抑制氧原子的再结合，提高接触沟槽底部均匀性，防止过刻蚀，提高干法刻蚀效率，提升半导体结构的良率，提升半导体结构的电性性能。
Description
技术领域
本发明属于半导体芯片制造领域，特别是涉及一种半导体结构的制备方法。
背景技术
随着半导体芯片制造技术的飞速发展，半导体结构为了达到更大的信息存储量，半导体芯片向更高集成度方向发展，即半导体器件的特征尺寸(CD，Critical Dimension)越小，而半导体芯片的集成度越高。
现有的在去除接触沟槽底部的侧墙材料后，会在接触沟槽底部残留掩膜材料，接触沟槽底部受损会形成的多晶体，所述多晶体表面会产生自然氧化层。
基于以上所述，本发明的目的是给出一种半导体结构的制备方法，以增加干法刻蚀过程中等离子体的浓度，抑制氧原子的再结合，提高接触沟槽底部均匀性，防止过刻蚀，提高干法刻蚀效率，可以有效的去除残留掩膜材料、多晶体、自然氧化物，提升半导体结构的良率，提升半导体结构的电性性能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构的制备方法，用于增加干法刻蚀过程中等离子体的浓度，抑制氧原子的再结合，提高接触沟槽底部均匀性，防止过刻蚀，提高干法刻蚀效率，提升半导体结构的良率，提升半导体结构的电性性能。
为实现上述目的及其他相关目的，本发明提供一种半导体结构的制备方法，包括步骤：
提供器件结构，所述器件结构形成有接触沟槽，所述接触沟槽的底部显露所述器件结构的接触表面，于所述接触沟槽的侧壁及底部沉积侧墙材料；
刻蚀所述侧墙材料，以在所述接触沟槽的侧壁形成侧墙结构，所述接触沟槽底部显露的所述接触表面残留有所述侧墙材料；
采用干法刻蚀去除所述接触表面残留的所述侧墙材料所述干法刻蚀气体包括氧气、四氟化碳和氮气；
于所述接触沟槽内填充导电材料层。
可选地，所述干法刻蚀同时去除所述接触表面产生的自然氧化层以及所述接触表面受损而形成的多晶体。
可选地，所述干法刻蚀气体中所述氧气与所述四氟化碳的体积比介于80:1～120:1之间。
可选地，所述四氟化碳的气体流量介于30～50SCCM之间。
可选地，所述氮气的气体体积占所述氧气和所述四氟化碳的气体体积之和的比例介于8％～12％之间。
可选地，所述干法刻蚀过程中所述器件结构与等离子源的垂直距离介于40～60cm之间。
可选地，所述侧墙材料的种类包括氮化物。
可选地，所述干法刻蚀过程中温度介于80～100℃之间。
可选地，所述干法刻蚀过程中压强介于600～800Pa之间。
可选地，所述干法刻蚀过程中射频功率介于3000～4000W之间。
可选地，所述干法刻蚀开始前还包括稳定温度、压力、能量、氧气的气体流量的步骤，所述稳定的时间介于10～20S之间。
可选地，所述干法刻蚀后通入氮气将残余气体抽出，所述氮气的气体流量介于8000～10000SCCM之间。
如上所述，本发明提供一种半导体结构的制备方法，本发明具有以下功效：
本发明的一种半导体结构的制备方法能增加干法刻蚀过程中等离子体的浓度，抑制氧原子的再结合，提高接触沟槽底部均匀性，防止过刻蚀，提高干法刻蚀效率，提升半导体结构的良率，提升半导体结构的电性性能。
附图说明
图1显示为本发明的一种半导体结构的制备方法步骤1)所呈现的结构示意图。
图2显示为本发明的一种半导体结构的制备方法步骤2)所呈现的结构示意图。
图3显示为本发明的一种半导体结构的制备方法步骤3)所呈现的结构示意图。
图4显示为本发明的一种半导体结构的制备方法步骤4)所呈现的结构示意图。
图5显示为本发明的一种半导体结构的制备方法的流程图。
元件标号说明
101 接触沟槽结构
102 介质叠层结构
103 侧墙材料
104 多晶体
105 自然氧化层
106 残留的侧墙材料
107 填充导电材料层
108 浅沟槽隔离结构
109 字线晶体管
110 有源区接触
S01～S04 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图1～图5所示，本实施例提供一种半导体结构的制备方法，包括步骤：
如图1所示，进行步骤1)S01，提供器件结构，所述器件结构形成有接触沟槽101，所述接触沟槽101的底部显露所述器件结构的接触表面，于所述接触沟槽101的侧壁及底部沉积侧墙材料103。
在本实施例中，所述器件结构包括：衬底，例如所述衬底可以为硅衬底等。所述衬底上设置有浅沟槽隔离结构108和字线晶体管109，有源区接触110设置于所述字线晶体管109的上方，介质叠层结构设置于所述有源区接触110的上方。
如图2所示，进行步骤2)S02，刻蚀所述侧墙材料103，以在所述接触沟槽101的侧壁形成侧墙结构，所述接触沟槽101底部显露的所述接触表面残留有所述侧墙材料103。
作为示例，所述侧墙材料103的种类包括但不限于氮化物，例如，所述侧墙材料103的种类可以为氮化硅等。
所述干法刻蚀会使接触沟槽101底部受损形成1～2nm的多晶体层104，会在接触沟槽101底部残留掩膜材料106，所述多晶体104表面会产生约1nm的自然氧化层105。例如，所述多晶体104为多晶硅。
如图3所示，进行步骤3)S03，采用干法刻蚀去除所述接触沟槽101底部残留的侧墙材料106、所述接触沟槽101底部产生的自然氧化层105、所述接触沟槽101底部受损形成的多晶体104，所述干法刻蚀气体包括氧气、四氟化碳和氮气。
作为示例，所述干法刻蚀气体中所述氧气与所述四氟化碳的体积比介于80:1～120:1之间。
在本实施例中，所述干法刻蚀气体中所述氧气与所述四氟化碳的体积比为100:1。
作为示例，所述四氟化碳的气体流量介于30～50SCCM之间。在本实施例中，所述四氟化碳的气体流量为40SCCM。
在本实施例中，所述氮气的气体体积占所述氧气和所述四氟化碳的气体体积之和的比例为0。
作为示例，所述干法刻蚀过程中所述器件结构与等离子源的垂直距离介于40～60cm之间。在本实施例中，所述干法刻蚀过程中所述器件结构与等离子源的垂直距离为50cm。
作为示例，所述干法刻蚀过程中温度介于80～100℃之间，例如，所述干法刻蚀过程中温度可以为80℃、90℃、100℃。所述干法刻蚀过程中压强介于600～800Pa之间，例如，所述干法刻蚀过程中压强可以为600Pa、700Pa、800Pa。所述干法刻蚀过程中射频功率介于3000～4000W之间，例如，所述干法刻蚀过程中射频功率可以为3200W、3400W、3600W。
作为示例，所述干法刻蚀开始前需要稳定温度、压力、能量、氧气的气体流量，所述稳定的时间介于10～20S之间。在本实施例中，所述干法刻蚀开始前需要稳定温度、压力、能量、氧气的气体流量，所述稳定的时间为15S。
作为示例，所述干法刻蚀后通入氮气将残余气体抽出，所述氮气的气体流量介于8000～10000SCCM之间。在本实施例中，所述干法刻蚀后通入氮气将残余气体抽出，所述氮气的气体流量为9000SCCM。
表1-1
表1-1为本实施例中所述干法刻蚀的条件。
如图4所示，进行步骤4)S04，于所述接触沟槽101内形成填充导电材料层107。在本实施例中，所述导电材料层107的材质可以为多晶硅。
实施例2
如图1～图5所示，本实施例提供一种半导体结构的制备方法，与实施例1的区别在于干法刻蚀气体中增加了氮气，包括步骤：
如图1所示，进行步骤1)S01，提供器件结构，所述器件结构形成有接触沟槽101，所述接触沟槽101的底部显露所述器件结构的接触表面，于所述接触沟槽101的侧壁及底部沉积侧墙材料103。
在本实施例中，所述器件结构包括：衬底，所述衬底可以为硅衬底等。所述衬底上设置有浅沟槽隔离结构108和字线晶体管109，有源区接触110设置于所述字线晶体管109的上方，介质叠层结构设置于所述有源区接触110的上方。
如图2所示，进行步骤2)S02，刻蚀所述侧墙材料103，以在所述接触沟槽101的侧壁形成侧墙结构，所述接触沟槽101底部显露的所述接触表面残留有所述侧墙材料103。
作为示例，所述侧墙材料103的种类包括但不限于氮化物，例如，所述侧墙材料103的种类可以为氮化硅等。
所述干法刻蚀会使接触沟槽101底部受损形成1～2nm的多晶体层104，会在接触沟槽101底部残留掩膜材料106，所述多晶体104表面会产生约1nm的自然氧化层105。例如，所述多晶体104为多晶硅。
如图3所示，进行步骤3)S03，采用干法刻蚀去除所述接触沟槽101底部残留的侧墙材料106、所述接触沟槽101底部产生的自然氧化层105、所述接触沟槽101底部受损形成的多晶体104，所述干法刻蚀气体包括氧气、四氟化碳和氮气。
作为示例，所述干法刻蚀气体中所述氧气与所述四氟化碳的体积比介于80:1～120:1之间。
在本实施例中，所述干法刻蚀气体中所述氧气与所述四氟化碳的体积比为100:1。
作为示例，所述四氟化碳的气体流量介于30～50SCCM之间。
在本实施例中，所述四氟化碳的气体流量为40SCCM。
在本实施例中，所述氮气的气体体积占所述氧气和所述四氟化碳的气体体积之和的比例为5％。
作为示例，所述干法刻蚀过程中所述器件结构与等离子源的垂直距离介于40～60cm之间。
在本实施例中，所述干法刻蚀过程中所述器件结构与等离子源的垂直距离为50cm。
作为示例，所述干法刻蚀过程中温度介于80～100℃之间，例如，所述干法刻蚀过程中温度可以为80℃、90℃、100℃。所述干法刻蚀过程中压强介于600～800Pa之间，例如，所述干法刻蚀过程中压强可以为600Pa、700Pa、800Pa。所述干法刻蚀过程中射频功率介于3000～4000W之间，例如，所述干法刻蚀过程中射频功率可以为3200W、3400W、3600W。所述干法刻蚀开始前需要稳定温度、压力、能量、氧气的气体流量，所述稳定的时间介于10～20S之间。在本实施例中，所述干法刻蚀开始前需要稳定温度、压力、能量、氧气的气体流量，所述稳定的时间为15S。
作为示例，所述干法刻蚀后通入氮气将残余气体抽出，所述氮气的气体流量介于8000～10000SCCM之间。在本实施例中，所述干法刻蚀后通入氮气将残余气体抽出，所述氮气的气体流量为9000SCCM。
表1-2
表1-2为本实施例中所述干法刻蚀的条件。
如图4所示，进行步骤4)S04，于所述接触沟槽101内形成填充导电材料层107。在本实施例中，所述导电材料层107的材质为多晶硅。
实施例3
如图1～图5所示，本实施例提供一种半导体结构的制备方法，与实施例1的区别在于干法刻蚀气体中增加了氮气，包括步骤：
如图1所示，进行步骤1)S01，提供器件结构，所述器件结构形成有接触沟槽101，所述接触沟槽101的底部显露所述器件结构的接触表面，于所述接触沟槽101的侧壁及底部沉积侧墙材料103。
在本实施例中，所述器件结构包括：衬底，所述衬底可以为硅衬底等。所述衬底上设置有浅沟槽隔离结构108和字线晶体管109，有源区接触110设置于所述字线晶体管109的上方，介质叠层结构设置于所述有源区接触110的上方。
如图2所示，进行步骤2)S02，刻蚀所述侧墙材料103，以在所述接触沟槽101的侧壁形成侧墙结构，所述接触沟槽101底部显露的所述接触表面残留有所述侧墙材料103。
作为示例，所述侧墙材料103的种类包括但不限于氮化物，例如，所述侧墙材料103的种类可以为氮化硅等。
所述干法刻蚀会使接触沟槽101底部受损形成1～2nm的多晶体层104，会在接触沟槽101底部残留掩膜材料106，所述多晶体104表面会产生约1nm的自然氧化层105。在本实施例中，所述多晶体104为多晶硅。
如图3所示，进行步骤3)S03，采用干法刻蚀去除所述接触沟槽101底部残留的侧墙材料106、所述接触沟槽101底部产生的自然氧化层105、所述接触沟槽101底部受损形成的多晶体104，所述干法刻蚀气体包括氧气、四氟化碳和氮气。
作为示例，所述干法刻蚀气体中所述氧气与所述四氟化碳的体积比介于80:1～120:1之间。
在本实施例中，所述干法刻蚀气体中所述氧气与所述四氟化碳的体积比为100:1。
作为示例，所述四氟化碳的气体流量介于30～50SCCM之间。在本实施例中，所述四氟化碳的气体流量为40SCCM。
在本实施例中，所述氮气的气体体积占所述氧气和所述四氟化碳的气体体积之和的比例为10％。
作为示例，所述干法刻蚀过程中所述器件结构与等离子源的垂直距离介于40～60cm之间。在本实施例中，所述干法刻蚀过程中所述器件结构与等离子源的垂直距离为50cm。
作为示例，所述干法刻蚀过程中温度介于80～100℃之间，例如，所述干法刻蚀过程中温度可以为80℃、90℃、100℃。所述干法刻蚀过程中压强介于600～800Pa之间，例如，所述干法刻蚀过程中压强可以为600Pa、700Pa、800Pa。所述干法刻蚀过程中射频功率介于3000～4000W之间，例如，所述干法刻蚀过程中射频功率可以为3200W、3400W、3600W。
作为示例，所述干法刻蚀开始前需要稳定温度、压力、能量、氧气的气体流量，所述稳定的时间介于10～20S之间。在本实施例中，所述干法刻蚀开始前需要稳定温度、压力、能量、氧气的气体流量，所述稳定的时间为15S。
作为示例，所述干法刻蚀后通入氮气将残余气体抽出，所述氮气的气体流量介于8000～10000SCCM之间。在本实施例中，所述干法刻蚀后通入氮气将残余气体抽出，所述氮气的气体流量为9000SCCM。
表1-3
表1-3为本实施例中所述干法刻蚀的条件。
如图4所示，进行步骤4)S04，于所述接触沟槽101内形成填充导电材料层107。在本实施例中，所述导电材料层107的材质为多晶硅。
实施例4
如图1～图5所示，本实施例提供一种半导体结构的制备方法，与实施例1的区别在于干法刻蚀气体中增加了氮气，包括步骤：
如图1所示，进行步骤1)S01，提供器件结构，所述器件结构形成有接触沟槽101，所述接触沟槽101的底部显露所述器件结构的接触表面，于所述接触沟槽101的侧壁及底部沉积侧墙材料103。
在本实施例中，所述器件结构包括：衬底，所述衬底可以为硅衬底等。所述衬底上设置有浅沟槽隔离结构108和字线晶体管109，有源区接触110设置于所述字线晶体管109的上方，介质叠层结构设置于所述有源区接触110的上方。
如图2所示，进行步骤2)S02，刻蚀所述侧墙材料103，以在所述接触沟槽101的侧壁形成侧墙结构，所述接触沟槽101底部显露的所述接触表面残留有所述侧墙材料103。
作为示例，所述侧墙材料103的种类包括但不限于氮化物，例如，所述侧墙材料103的种类可以为氮化硅等。
所述干法刻蚀会使接触沟槽101底部受损形成1～2nm的多晶体层104，会在接触沟槽101底部残留掩膜材料106，所述多晶体104表面会产生约1nm的自然氧化层105。在本实施例中，所述多晶体104为多晶硅。
如图3所示，进行步骤3)S03，采用干法刻蚀去除所述接触沟槽101底部残留的侧墙材料106、所述接触沟槽101底部产生的自然氧化层105、所述接触沟槽101底部受损形成的多晶体104，所述干法刻蚀气体包括氧气、四氟化碳和氮气。
作为示例，所述干法刻蚀气体中所述氧气与所述四氟化碳的体积比介于80:1～120:1之间。在本实施例中，所述干法刻蚀气体中所述氧气与所述四氟化碳的体积比为100:1。
作为示例，所述四氟化碳的气体流量介于30～50SCCM之间。在本实施例中，所述四氟化碳的气体流量为40SCCM。
在本实施例中，所述氮气的气体体积占所述氧气和所述四氟化碳的气体体积之和的比例为15％。
作为示例，所述干法刻蚀过程中所述器件结构与等离子源的垂直距离介于40～60cm之间。在本实施例中，所述干法刻蚀过程中所述器件结构与等离子源的垂直距离为50cm。
作为示例，所述干法刻蚀过程中温度介于80～100℃之间，例如，所述干法刻蚀过程中温度可以为80℃、90℃、100℃。所述干法刻蚀过程中压强介于600～800Pa之间，例如，所述干法刻蚀过程中压强可以为600Pa、700Pa、800Pa。所述干法刻蚀过程中射频功率介于3000～4000W之间，例如，所述干法刻蚀过程中射频功率可以为3200W、3400W、3600W。
所述干法刻蚀开始前需要稳定温度、压力、能量、氧气的气体流量，所述稳定的时间介于10～20S之间。在本实施例中，所述干法刻蚀开始前需要稳定温度、压力、能量、氧气的气体流量，所述稳定的时间为15S。
作为示例，所述干法刻蚀后通入氮气将残余气体抽出，所述氮气的气体流量介于8000～10000SCCM之间。在本实施例中，所述干法刻蚀后通入氮气将残余气体抽出，所述氮气的气体流量为9000SCCM。
表1-4
表1-4为本实施例中所述干法刻蚀的条件。
如图4所示，进行步骤4)S04，于所述接触沟槽101内形成填充导电材料层107。在本实施例中，所述导电材料层107的材质为多晶硅。
表2
表2为实施例1、实施例2、实施例3、实施例4的所述干法刻蚀结果。E/A代表单位时间的刻蚀量；U代表均匀性，U越小代表均匀性越好。根据表2，实施例3的结果最好。优选地，所述氮气的气体体积占所述氧气和所述四氟化碳的气体体积之和的比例介于8％～12％之间。
综上所述，本发明提供的半导体结构的制备方法，具有以下功效：
本发明的半导体结构的制备方法能增加干法刻蚀过程中等离子体的浓度，抑制氧原子的再结合，提高接触沟槽101底部均匀性，防止过刻蚀，提高干法刻蚀效率，提升半导体结构的良率，提升半导体结构的电性性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种半导体结构的制备方法，其特征在于，包括步骤：
提供器件结构，所述器件结构形成有接触沟槽，所述接触沟槽的底部显露所述器件结构的接触表面，于所述接触沟槽的侧壁及底部沉积侧墙材料；
刻蚀所述侧墙材料，以在所述接触沟槽的侧壁形成侧墙结构，所述接触沟槽底部显露的所述接触表面残留有所述侧墙材料；
采用干法刻蚀去除所述接触表面残留的所述侧墙材料，其中，所述干法刻蚀气体包括氧气、四氟化碳和氮气，所述干法刻蚀同时去除所述接触表面产生的自然氧化层以及所述接触表面受损而形成的多晶体；所述氮气的气体体积占所述氧气和所述四氟化碳的气体体积之和的比例介于8％～12％之间；
于所述接触沟槽内填充导电材料层。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于：所述干法刻蚀气体中所述氧气与所述四氟化碳的体积比介于80:1～120:1之间。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于：所述四氟化碳的气体流量介于30～50SCCM之间。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于：所述干法刻蚀过程中所述器件结构与等离子源的垂直距离介于40～60cm之间。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于：所述干法刻蚀过程中温度介于80～100℃之间。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于：所述干法刻蚀过程中压强介于600～800Pa之间。
7.根据权利要求1所述的半导体结构的制备方法，其特征在于：所述干法刻蚀过程中射频功率介于3000～4000W之间。
8.根据权利要求1所述的半导体结构的制备方法，其特征在于：所述干法刻蚀开始前还包括稳定温度、压力、能量、氧气的气体流量的步骤，所述稳定的时间介于10～20S之间。
9.根据权利要求1所述的半导体结构的制备方法，其特征在于：所述干法刻蚀后通入氮气并将残余气体抽出，所述氮气的气体流量介于8000～10000SCCM之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811379697.2A CN111199881B (zh) | 2018-11-20 | 2018-11-20 | 一种半导体结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811379697.2A CN111199881B (zh) | 2018-11-20 | 2018-11-20 | 一种半导体结构的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111199881A CN111199881A (zh) | 2020-05-26 |
| CN111199881B true CN111199881B (zh) | 2022-03-15 |
Family
ID=70746746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811379697.2A Active CN111199881B (zh) | 2018-11-20 | 2018-11-20 | 一种半导体结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111199881B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111882988B (zh) | 2020-07-31 | 2023-01-31 | 北海惠科光电技术有限公司 | 一种显示面板、显示面板的制作方法和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1770453A (zh) * | 2004-11-03 | 2006-05-10 | 中国科学院微电子研究所 | 一种鱼脊形场效应晶体管的结构和制备方法 |
| CN101261929A (zh) * | 2007-01-30 | 2008-09-10 | 应用材料股份有限公司 | 利用晶圆前侧气体净化来去除晶圆后侧聚合物的工艺 |
| KR20130069023A (ko) * | 2011-12-16 | 2013-06-26 | 주식회사 테스 | 기판처리시스템 |
| CN104681481A (zh) * | 2013-11-27 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件以及制作半导体器件的方法 |
-
2018
- 2018-11-20 CN CN201811379697.2A patent/CN111199881B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1770453A (zh) * | 2004-11-03 | 2006-05-10 | 中国科学院微电子研究所 | 一种鱼脊形场效应晶体管的结构和制备方法 |
| CN101261929A (zh) * | 2007-01-30 | 2008-09-10 | 应用材料股份有限公司 | 利用晶圆前侧气体净化来去除晶圆后侧聚合物的工艺 |
| KR20130069023A (ko) * | 2011-12-16 | 2013-06-26 | 주식회사 테스 | 기판처리시스템 |
| CN104681481A (zh) * | 2013-11-27 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件以及制作半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111199881A (zh) | 2020-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104008994B (zh) | 半导体装置的制造方法 | |
| US8377829B2 (en) | Method of manufacturing a capacitor deep trench and of etching a deep trench opening | |
| KR100685735B1 (ko) | 폴리실리콘 제거용 조성물, 이를 이용한 폴리실리콘 제거방법 및 반도체 장치의 제조 방법 | |
| CN106206598B (zh) | 分栅式闪存器件制造方法 | |
| CN103578988A (zh) | 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法 | |
| JP4091929B2 (ja) | トレンチ・キャパシタの埋込プレートを形成する方法 | |
| US10937661B2 (en) | Method for removing silicon oxide and integrated circuit manufacturing process | |
| CN111199881B (zh) | 一种半导体结构的制备方法 | |
| CN105336705B (zh) | 闪存结构的制造方法 | |
| CN108807377B (zh) | 半导体器件及其形成方法 | |
| CN109524299A (zh) | 栅极结构的制造方法 | |
| CN106711034A (zh) | 半导体结构的形成方法 | |
| CN111489972A (zh) | 半导体结构及其形成方法 | |
| CN113113308B (zh) | 半导体器件及其形成方法 | |
| CN107591399A (zh) | 半导体结构及其形成方法 | |
| TW202147449A (zh) | 半導體結構及其製造方法 | |
| CN107978525B (zh) | 半导体结构及其形成方法 | |
| US8642475B2 (en) | Integrated circuit system with reduced polysilicon residue and method of manufacture thereof | |
| US20230240061A1 (en) | Method of manufacturing memory device having memory cell with reduced protrusion | |
| CN108281423A (zh) | 制作半导体元件的方法 | |
| US20230240064A1 (en) | Memory device having memory cell with reduced protrusion | |
| CN107863347A (zh) | 微波退火制备 3d nand 的方法 | |
| CN106952817B (zh) | 半导体结构的形成方法 | |
| KR20080061154A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| CN113972129A (zh) | 一种刻蚀方法、半导体器件及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |