CN111198527B - 基于fpga的gpio输出状态的控制装置、控制方法及应用 - Google Patents

基于fpga的gpio输出状态的控制装置、控制方法及应用 Download PDF

Info

Publication number
CN111198527B
CN111198527B CN202010043097.XA CN202010043097A CN111198527B CN 111198527 B CN111198527 B CN 111198527B CN 202010043097 A CN202010043097 A CN 202010043097A CN 111198527 B CN111198527 B CN 111198527B
Authority
CN
China
Prior art keywords
fpga
latch
relay
pin
mos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010043097.XA
Other languages
English (en)
Other versions
CN111198527A (zh
Inventor
李丛林
杨兆平
叶子楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sg Prosperous Technology Ltd
Original Assignee
Sg Prosperous Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sg Prosperous Technology Ltd filed Critical Sg Prosperous Technology Ltd
Priority to CN202010043097.XA priority Critical patent/CN111198527B/zh
Publication of CN111198527A publication Critical patent/CN111198527A/zh
Application granted granted Critical
Publication of CN111198527B publication Critical patent/CN111198527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25257—Microcontroller

Landscapes

  • Logic Circuits (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种基于FPGA的GPIO输出状态的控制装置、控制方法及应用；所述控制装置包括MOS管、继电器和锁存器；可编程逻辑器件FPGA的CONFIG DONE管脚通过MOS管、继电器与锁存器连接，可编程逻辑器件FPGA的GPIO引脚与锁存器连接，锁存器与被控负载连接；当所述可编程逻辑器件FPGA在上电配置时，可编程逻辑器件FPGA的CONFIG DONE管脚输出低电平信号，MOS管栅极为低电平，MOS管不导通，后级的继电器不工作，锁存器的使能OE为高电平，锁存器使能无效，被控负载不工作；当所述所述可编程逻辑器件FPGA配置完成后，可编程逻辑器件FPGA的CONFIG DONE管脚输出高电平信号，MOS管的栅极为高电平，MOS管导通，继电器工作，锁存器的使能OE为低电平，锁存器使能有效，被控负载开始响应工作。

Description

基于FPGA的GPIO输出状态的控制装置、控制方法及应用
技术领域
本发明所属嵌入式硬件设计领域，涉及船用控制系统电路的输出优化方法，尤其涉及一种基于FPGA的GPIO输出状态的控制装置、控制方法及应用。
背景技术
如船用控制系统中，由于受控负载设备往往为大电流、高功率的负载，故对控制系统电路的输出状态安全性，稳定性和可靠性有着更高的要求。
船用嵌入式硬件电路设计中，可编程逻辑器件FPGA的GPIO经常需要作为某些数字量或驱动器的输出，用于对负载的控制。如船用大功率变频器，大电流继电器，接触器等。在此类应用场景中，对于FPGA的GPIO输出状态控制极其重要，需要尽量避免GPIO输出不可预期的状态避免对被控负载产生影响。
控制电路板上电工作时，对于FPGA的GPIO输出状态可以分为两个阶段：1.上电配置阶段。此阶段FPGA上电加载逻辑未完成时，GPIO管脚为不定态，可能输出有效电平驱动后级被控的负载设备运行，在某些无法断开外部负载设备的船舶应用场景中，这种情况非常危险，可能造成不可预估的后果。2.配置完成阶段。此部分为FPGA配置完成后的工作阶段，由于配置完成，其GPIO受逻辑控制输出状态，此阶段为可控阶段。随着可编程逻辑器件应用场景复杂度的提升，许多船舶舰载环境需要进一步减小乃至消除负载的不可控状态，就需要更加可靠的设计方法来避免其输出的不定态对受控负载设备的影响。
发明内容
本发明要解决的技术问题是现有的可编程逻辑器件FPGA在上电配置期间的GPIO输出状态不能进行有效性的控制，从而输出不定态对被控负载造成影响。
本发明第一方面提供了一种基于FPGA的GPIO输出状态的控制装置，其包括用于驱动后级被控负载的可编程逻辑器件FPGA、MOS管、继电器和锁存器；可编程逻辑器件FPGA通过CONFIGDONE引脚依次与MOS管、继电器和锁存器OE引脚连接，可编程逻辑器件FPGA的GPIO引脚与锁存器的DO引脚连接，锁存器与后级的被控负载连接；当所述可编程逻辑器件FPGA在上电配置时，可编程逻辑器件FPGA的CONFIG DONE管脚输出低电平信号，MOS管栅极为低电平，MOS管不导通，后级的继电器不工作，锁存器的使能OE为高电平，锁存器不使能(锁存器使能无效)，被控负载不工作；
当所述所述可编程逻辑器件FPGA配置完成后，可编程逻辑器件FPGA的CONFIGDONE管脚输出高电平信号，MOS管的栅极为高电平，MOS管导通，继电器工作，锁存器的使能OE为低电平，锁存器使能有效输出信号，被控负载开始工作。通过这一控制装置，使得可编程逻辑器件FPGA在上电配置期间的GPIO输出状态有效性进行了控制，避免输出不定态对被控负载造成的影响。
结合第一方面，在一种可能的实现方式中，所述可编程逻辑器件FPGA的GPIO引脚与锁存器的DO引脚连接，可编程逻辑器件FPGA的CONFIGDONE引脚分别通过电阻R690和电阻R691与可编程逻辑器件FPGA的VCCPGM引脚和MOS管Q3的栅极连接，MOS管Q3的源极接地，MOS管Q3的漏极分别与继电器LS的线圈接线端8和二极管D25的阳极连接，二极管D25的阴极与继电器LS的线圈接线端1和电感L11的一端连接，电感L11的另一端与电源VCC端连接，所述继电器LS的触点端3与锁存器U122的OE引脚连接，继电器LS的触点4与GND相连，锁存器的1Q引脚、2Q引脚分别通过DO Latch1引线、DO Latch2引线与后级被控负载连接。继电器LS管脚6、2、7、5均悬空，不连接任何信号网络。
结合第一方面和第一方面的一种可能的实现方式，本发明的控制装置除了可以应用在船用变频器控制系统中，还可以应用在大电流继电器控制系统以及接触器控制系统中。
第二方面，本发明提供了一种FPGA的GPIO输出状态的控制方法，可编程逻辑器件FPGA为上电配置阶段时，可编程逻辑器件FPGA的CONFIGDONE信号为低电平，不驱动MOS管及继电器，锁存器使能无效，不输出，后级被控负载不工作；
可编程逻辑器件FPGA上电配置完成后，可编程逻辑器件FPGA的CONFIGDONE信号变为高电平，驱动MOS管及继电器输出，锁存器使能有效，输出，后级受控负载开始工作。
结合第二方面，在一种可能的实现方式中，可编程逻辑器件FPGA为上电配置阶段时，配置未完成前，可编程逻辑器件FPGA的CONFIGDONE管脚输出的信号为低电平，相应的MOS管栅极为低电平，即此时无法驱动MOS管导通，则后级的继电器无法动作，继电器的后级锁存器的使能OE为高电平，为无效状态，此时锁存器不使能，无法输出，后级的被控负载不工作；
可编程逻辑器件FPGA上电配置完成之后，可编程逻辑器件FPGA的CONFIGDONE管脚输出的信号由低电平转变为高电平，即此时MOS管的栅极也由低电平变成高电平，即MOS管导通，使MOS换后级的继电器管脚8pin被拉到GND，继电器控制管脚生效，动作并切换触点，使3触点与4触点相连均为GND，继电器的后级锁存器的使能OE为低电平，锁存器使能有效，DO_1与DO_2从输入端输入，由DO_Latch1、DO_Latch2输出，与之相连接的后级受控负载开始响应工作。
结合第二方面以及第二方面的一种可能的实现方式，本发明的控制方法除了可以应用在船用变频器控制系统中，还可以应用在大电流继电器控制系统以及接触器控制系统中。
本发明通过硬件电路优化可编程逻辑器件FPGA上电配置阶段的GPIO输出状态，以消除控制系统上电配置时可能对被控端造成的不良影响。使被控负载的状态可控，提高船舶控制系统的安全性，稳定性和可靠性。
技术方案：船用变频器控制系统中用于驱动被控负载设备的GPIO管脚通过锁存器进行输出有效性控制，同时使用FPGA的CONFIG DONE管脚来驱动MOS管及继电器的组合进一步控制锁存器的使能信号。需要依据实际应用场景选取合适的MOS管，继电器和锁存器。示意图1所示。
选取MOS管、继电器、锁存器型号要根据实际受控负载的情况来决定，不同的应用场景，所选器件的电源、电流值及路数都会发生变化，对应的型号也完全不同。即便是只在船用控制系统中，负载也并不相同，型号也会发生变化。
对后级负载的控制信号DO_1和DO_2由FPGA发出，经由FPGA—锁存器输出DO_Latch1、DO_Latch2信号到达后级负载的控制端。
锁存器的有效使能(OE)信号由FPGA发出，经由FPGA—MOS管—继电器—锁存器。来实现控制锁存器是否可以输出控制信号DO_Latch1、DO_Latch2。
技术方案原理：FPGA在上电配置完成后会将自身的CONFIGDONE电平拉高，以此该信号驱动MOS管，进一步来驱动继电器输出受控负载的锁存器使能有效信号。如图2所示：对CONFIGDONE信号进行上拉，当FPGA处于上电配置阶段时，CONFIGDONE信号为低电平，无法驱动MOS管及继电器，锁存器使能无效，不输出，后级被控负载不工作。当FPGA上电配置完成后，CONFIGDONE信号变为高电平，驱动后级MOS管及继电器输出，后级锁存器使能有效，输出，后级受控负载开始工作。以此实现FPGA上电配置阶段GPIO输出管控。
本发明的关键点：可编程逻辑器件FPGA上电配置阶段，通过CONFIGDONE信号的前后电平变化状态来驱动MOS管，继电器及锁存器，用以控制FPGA的GPIO输出的有效性。
相对于现有技术，本发明的优点在于：本发明通过硬件电路对可编程逻辑器件FPGA在上电配置期间的GPIO输出状态有效性进行了控制，避免输出不定态对被控负载造成的影响。进一步提升了船用变频器控制系统中电路及负载的安全性，稳定性和可靠性。
附图说明
图1是本申请实施例的原理框图；
图2是本申请实施例的电路图。
具体实施方式
下面结合附图对本申请做进一步说明：
本申请首先提供了一种基于FPGA的GPIO输出状态的控制装置，该控制装置可应用于船用变频器控制系统中，通过本申请控制装置，能够使得可编程逻辑器件FPGA在上电配置阶段的GPIO输出状态有效性进行了控制，避免输出不定态对被控负载(如船用变频器)造成的影响。如图1所示，所述控制装置包括用于驱动后级被控负载的可编程逻辑器件FPGA，还包括MOS管、继电器和锁存器；所述可编程逻辑器件FPGA通过CONFIGDONE引脚与MOS管、继电器与锁存器OE引脚连接，可编程逻辑器件FPGA的GPIO引脚与锁存器的DO引脚连接，锁存器与后级被控负载连接。当所述可编程逻辑器件FPGA在上电配置时，可编程逻辑器件FPGA的CONFIG DONE管脚输出低电平信号，MOS管栅极为低电平，MOS管不导通，后级的继电器不工作，锁存器的使能OE为高电平，锁存器使能不输出，被控负载不工作；
当所述所述可编程逻辑器件FPGA配置完成后，可编程逻辑器件FPGA的CONFIGDONE管脚输出高电平信号，MOS管的栅极为高电平，MOS管导通，继电器工作，锁存器的使能OE为低电平，锁存器使能有效输出信号，被控负载开始响应工作。
具体的，如图2所述的电路图，所述可编程逻辑器件FPGA的GPIO引脚与锁存器的DO引脚连接，对后级负载的控制信号DO_1和DO_2由可编程逻辑器件FPGA发出，经由可编程逻辑器件FPGA—锁存器输出DO_Latch1、DO_Latch2信号到达后级负载的控制端。
锁存器的有效使能(OE)信号由可编程逻辑器件FPGA发出，经由FPGA—MOS管—继电器—锁存器，来实现控制锁存器是否可以输出控制信号DO_Latch1、DO_Latch2。
可编程逻辑器件FPGA的CONFIGDONE引脚分别通过电阻R690和电阻R691与可编程逻辑器件FPGA的VCCPGM引脚和MOS管Q3的栅极连接，MOS管Q3的源极接地，MOS管Q3的漏极分别与继电器LS的线圈接线端8和二极管D25的阳极连接，二极管D25的阴极与继电器LS的线圈接线端1和电感L11的一端连接，电感L11的另一端与电源VCC端连接，所述继电器LS的触点端3与锁存器U122的OE引脚连接，继电器LS的触点4与GND相连，锁存器的1Q引脚、2Q引脚分别通过DO Latch1引线、DO Latch2引线与后级被控负载连接。
本申请控制装置的工作过程描述：
可编程逻辑器件FPGA为上电配置阶段时，配置未完成前，可编程逻辑器件FPGA的CONFIGDONE管脚输出的信号为低电平，相应的MOS管栅极为低电平，即此时无法驱动MOS管导通，则后级的继电器无法动作，继电器的后级锁存器的使能OE为高电平，为无效状态，此时锁存器不使能，无法输出，后级的被控负载不工作；
可编程逻辑器件FPGA上电配置完成之后，可编程逻辑器件FPGA的CONFIGDONE管脚输出的信号由低电平转变为高电平，即此时MOS管的栅极也由低电平变成高电平，即MOS管导通，使MOS换后级的继电器管脚8pin被拉到GND，继电器控制管脚生效，动作并切换触点，使3触点与4触点相连均为GND，继电器的后级锁存器的使能OE为低电平，锁存器使能有效，DO_1与DO_2从输入端输入，由DO_Latch1、DO_Latch2输出，与之相连接的后级受控负载开始响应工作。
通常情况下，可编程逻辑器件FPGA为上电配置阶段时，配置未完成前，GPIO的状态处于不定态(可能为高电平、低电平、或中间电平)。本设计采用了锁存器来保证FPGA上电配置阶段时，配置未完成前的GPIO状态(不定态)不会对后级负载造成误控制(锁存器OE无效，锁存器不输出)。
此外，本申请控制装置除了应用在船用变频器控制系统中，还可以应用在大电流继电器控制系统以及接触器控制系统中。
此外，本申请还提供了一种基于FPGA的GPIO输出状态的控制方法，包括如下步骤：可编程逻辑器件FPGA为上电配置阶段，可编程逻辑器件FPGA的CONFIGDONE信号为低电平，不驱动MOS管及继电器，锁存器使能无效，不输出，后级被控负载不工作；可编程逻辑器件FPGA上电配置完成后，可编程逻辑器件FPGA的CONFIGDONE信号变为高电平，驱动MOS管及继电器输出，锁存器使能有效，输出，后级受控负载开始工作。具体的，可编程逻辑器件FPGA为上电配置阶段时，配置未完成前，可编程逻辑器件FPGA的CONFIGDONE管脚输出的信号为低电平，相应的MOS管栅极为低电平，即此时无法驱动MOS管导通，则后级的继电器无法动作，继电器的后级锁存器的使能OE为高电平，为无效状态，此时锁存器不使能，无法输出，后级的被控负载不工作；可编程逻辑器件FPGA上电配置完成之后，可编程逻辑器件FPGA的CONFIGDONE管脚输出的信号由低电平转变为高电平，即此时MOS管的栅极也由低电平变成高电平，即MOS管导通，使MOS管后级的继电器管脚8pin被拉到GND，继电器控制管脚生效，动作并切换触点，使触点3与触点4相连均为GND，继电器的后级锁存器的使能OE为低电平，锁存器使能有效，DO_1与DO_2从输入端输入，由DO_Latch1、DO_Latch2输出，与之相连接的后级被控负载开始响应工作。

Claims (5)

1.一种基于FPGA的GPIO输出状态的控制装置，该FPGA用于控制被控负载，其特征在于：还包括MOS管、继电器和锁存器；可编程逻辑器件FPGA的CONFIG DONE管脚通过MOS管、继电器与锁存器连接，可编程逻辑器件FPGA的GPIO引脚与锁存器连接，锁存器与被控负载连接；
当所述可编程逻辑器件FPGA在上电配置时，可编程逻辑器件FPGA的CONFIG DONE管脚输出低电平信号，MOS管栅极为低电平，MOS管不导通，后级的继电器不工作，锁存器的使能OE为高电平，锁存器使能无效，被控负载不工作；
当所述所述可编程逻辑器件FPGA配置完成后，可编程逻辑器件FPGA的CONFIG DONE管脚输出高电平信号，MOS管的栅极为高电平，MOS管导通，继电器工作，锁存器的使能OE为低电平，锁存器使能有效，被控负载开始响应工作；
所述可编程逻辑器件FPGA的GPIO引脚与锁存器的DO引脚连接，可编程逻辑器件FPGA的CONFIGDONE引脚分别通过电阻R690和电阻R691与可编程逻辑器件FPGA的VCCPGM引脚和MOS管Q3的栅极连接，MOS管Q3的源极接地，MOS管Q3的漏极分别与继电器LS的线圈接线端8和二极管D25的阳极连接，二极管D25的阴极与继电器LS的线圈接线端1和电感L11的一端连接，电感L11的另一端与电源VCC端连接，所述继电器LS的触点端3与锁存器U122的OE引脚连接，继电器LS的触点4与GND相连，锁存器的1Q引脚、2Q引脚分别通过DO Latch1引线、DO Latch2引线与后级被控负载连接。
2.一种基于权利要求1所述的控制装置的控制方法，其特征在于：包括如下步骤：在可编程逻辑器件FPGA为上电配置阶段时，可编程逻辑器件FPGA的CONFIGDONE信号为低电平，不驱动MOS管及继电器，锁存器使能无效，不输出，后级被控负载不工作；
在可编程逻辑器件FPGA上电配置完成后，可编程逻辑器件FPGA的CONFIGDONE信号变为高电平，驱动MOS管及继电器输出，锁存器使能有效，输出，后级受控负载开始响应工作。
3.根据权利要求2所述的控制方法，其特征在于：在可编程逻辑器件FPGA为上电配置阶段时，可编程逻辑器件FPGA的CONFIGDONE管脚输出的信号为低电平，MOS管栅极为低电平，不驱动MOS管导通，后级的继电器不动作，继电器的后级锁存器的使能OE为高电平，为无效状态，锁存器不使能，后级的被控负载不工作；
在可编程逻辑器件FPGA上电配置完成之后，可编程逻辑器件FPGA的CONFIGDONE管脚输出的信号由低电平转变为高电平，MOS管的栅极由低电平变成高电平，MOS管导通，使MOS管后级的继电器管脚8pin被拉到GND，继电器控制管脚生效，动作并切换触点，使触点3与触点4相连均为GND，继电器的后级锁存器的使能OE为低电平，锁存器使能有效，DO_1与DO_2从输入端输入，由DO_Latch1、DO_Latch2输出，与之相连接的后级被控负载开始响应工作。
4.权利要求1所述的控制装置在船用变频器控制系统、大电流继电器控制系统以及接触器控制系统中的应用。
5.权利要求2或3所述的控制方法在船用变频器控制系统、大电流继电器控制系统以及接触器控制系统中的应用。
CN202010043097.XA 2020-01-15 2020-01-15 基于fpga的gpio输出状态的控制装置、控制方法及应用 Active CN111198527B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010043097.XA CN111198527B (zh) 2020-01-15 2020-01-15 基于fpga的gpio输出状态的控制装置、控制方法及应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010043097.XA CN111198527B (zh) 2020-01-15 2020-01-15 基于fpga的gpio输出状态的控制装置、控制方法及应用

Publications (2)

Publication Number Publication Date
CN111198527A CN111198527A (zh) 2020-05-26
CN111198527B true CN111198527B (zh) 2021-03-30

Family

ID=70747140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010043097.XA Active CN111198527B (zh) 2020-01-15 2020-01-15 基于fpga的gpio输出状态的控制装置、控制方法及应用

Country Status (1)

Country Link
CN (1) CN111198527B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112433494B (zh) * 2020-11-26 2021-10-12 中车大连电力牵引研发中心有限公司 一种igbt驱动器内fpga程序加载过程中引脚控制方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1549542A (zh) * 2003-05-15 2004-11-24 中兴通讯股份有限公司 数字通信系统复位装置及方法
CN101505102A (zh) * 2002-11-14 2009-08-12 艾科嘉公司 开关电源转换器和用于控制多个开关电源转换器的系统
CN103297009A (zh) * 2013-06-24 2013-09-11 成都鸿芯纪元科技有限公司 一种fpga上电复位系统
CN103295526A (zh) * 2013-06-09 2013-09-11 南车株洲电力机车研究所有限公司 一种led显示控制系统及其方法
CN103927279A (zh) * 2013-01-16 2014-07-16 京信通信系统（中国）有限公司 Fpga配置方法及系统、处理器
CN205510006U (zh) * 2016-03-11 2016-08-24 深圳市安保科技有限公司 一种开关机电路和医疗设备
CN105930284A (zh) * 2016-04-14 2016-09-07 青岛海信电器股份有限公司 一种fpga加载的方法和设备
CN107423244A (zh) * 2017-04-27 2017-12-01 广州慧睿思通信息科技有限公司 一种复用功能管脚的灵活配置装置及其实现方法
CN108170245A (zh) * 2018-01-25 2018-06-15 郑州云海信息技术有限公司 服务器物理按键操作的控制系统、方法及服务器管理系统
CN207992988U (zh) * 2018-03-22 2018-10-19 北京经纬恒润科技有限公司 一种启动配置复用电路
CN109491946A (zh) * 2018-11-12 2019-03-19 郑州云海信息技术有限公司 一种用于i2c总线扩展的芯片和方法
CN109684975A (zh) * 2018-12-18 2019-04-26 深圳贝特莱电子科技股份有限公司 一种无需金属环和触摸检测芯片的指纹识别装置及方法
CN110244630A (zh) * 2019-06-21 2019-09-17 深圳市三旺通信股份有限公司 基于可编程逻辑器件在线采集串口接口信号的串口服务器
US10496582B1 (en) * 2018-09-06 2019-12-03 Mellanox Technologies, Ltd. Flexible multi-domain GPIO expansion

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7174468B2 (en) * 2002-08-01 2007-02-06 Texas Instruments Incorporated Methodology for coordinating and tuning application power
CN1275379C (zh) * 2003-01-15 2006-09-13 东南大学 基于数字信号处理芯片的超声波电机线性驱动控制器
CN102377423A (zh) * 2010-08-23 2012-03-14 熊猫电子集团有限公司 Fpga在线配置方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101505102A (zh) * 2002-11-14 2009-08-12 艾科嘉公司 开关电源转换器和用于控制多个开关电源转换器的系统
CN1549542A (zh) * 2003-05-15 2004-11-24 中兴通讯股份有限公司 数字通信系统复位装置及方法
CN103927279A (zh) * 2013-01-16 2014-07-16 京信通信系统（中国）有限公司 Fpga配置方法及系统、处理器
CN103295526A (zh) * 2013-06-09 2013-09-11 南车株洲电力机车研究所有限公司 一种led显示控制系统及其方法
CN103297009A (zh) * 2013-06-24 2013-09-11 成都鸿芯纪元科技有限公司 一种fpga上电复位系统
CN205510006U (zh) * 2016-03-11 2016-08-24 深圳市安保科技有限公司 一种开关机电路和医疗设备
CN105930284A (zh) * 2016-04-14 2016-09-07 青岛海信电器股份有限公司 一种fpga加载的方法和设备
CN107423244A (zh) * 2017-04-27 2017-12-01 广州慧睿思通信息科技有限公司 一种复用功能管脚的灵活配置装置及其实现方法
CN108170245A (zh) * 2018-01-25 2018-06-15 郑州云海信息技术有限公司 服务器物理按键操作的控制系统、方法及服务器管理系统
CN207992988U (zh) * 2018-03-22 2018-10-19 北京经纬恒润科技有限公司 一种启动配置复用电路
US10496582B1 (en) * 2018-09-06 2019-12-03 Mellanox Technologies, Ltd. Flexible multi-domain GPIO expansion
CN109491946A (zh) * 2018-11-12 2019-03-19 郑州云海信息技术有限公司 一种用于i2c总线扩展的芯片和方法
CN109684975A (zh) * 2018-12-18 2019-04-26 深圳贝特莱电子科技股份有限公司 一种无需金属环和触摸检测芯片的指纹识别装置及方法
CN110244630A (zh) * 2019-06-21 2019-09-17 深圳市三旺通信股份有限公司 基于可编程逻辑器件在线采集串口接口信号的串口服务器

Also Published As

Publication number Publication date
CN111198527A (zh) 2020-05-26

Similar Documents

Publication Publication Date Title
CN102340303B (zh) 两级电压电平转换
CN111198527B (zh) 基于fpga的gpio输出状态的控制装置、控制方法及应用
CN101135925B (zh) 功能芯片的关键引脚的控制电路及控制方法
CN103227656B (zh) 双向收发器及方法
US20240243577A1 (en) Power conversion device and control method thereof
CN111516497A (zh) 负载控制方法及电路、电池管理系统及车辆
WO2020063871A1 (zh) 继电器的驱动电路、方法、存储介质及电子装置
EP0059326B1 (en) A stepper motor drive circuit for synchronous switching of core winding
CN114039340B (zh) 一种基于固态功率控制器的多相可配置联动保护电路
CN110854961A (zh) 一种上电冲击电流抑制电路
CN203134703U (zh) 一种大功率延时继电器
US20190288675A1 (en) Pulse-width modulation controller and tri-state voltage generation method
CN210578247U (zh) 一种保护电路及装置
CN221519379U (zh) 上下电控制电路及动力电池系统
CN108736691B (zh) 一种开关电源的长时复位电路和长时复位方法
CN216489740U (zh) 一种过流保护电路
CN110161949B (zh) East托卡马克低杂波信号调理集成及时序控制方法
CN215344586U (zh) 用于量子通信设备的apd偏置电压输出装置
CN219576861U (zh) 一种电源使能控制电路和图形信号发生器
CN218783718U (zh) 一种放电电路、系统及低压直流用电设备
CN211979194U (zh) 一种超声波传感器的驱动电路和超声波收发器
CN218939531U (zh) 一种安全电路
CN210111593U (zh) 一种ORing防反电路
CN112448468B (zh) 一种供电装置及其控制方法
CN213875878U (zh) 一种dtc故障模拟电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant