CN111180328A - 用于制造掩模的基底蚀刻方法 - Google Patents

用于制造掩模的基底蚀刻方法 Download PDF

Info

Publication number
CN111180328A
CN111180328A CN201911099159.2A CN201911099159A CN111180328A CN 111180328 A CN111180328 A CN 111180328A CN 201911099159 A CN201911099159 A CN 201911099159A CN 111180328 A CN111180328 A CN 111180328A
Authority
CN
China
Prior art keywords
substrate
laser
coating layer
target substrate
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911099159.2A
Other languages
English (en)
Inventor
金桢国
黄圭焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111180328A publication Critical patent/CN111180328A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

提供了一种用于制造掩模的基底蚀刻方法，该基底蚀刻方法可以包括以下步骤：准备基底；设置第一涂层，第一涂层可以是光学透明的，可以覆盖基底的被覆盖部分，并且可以暴露基底的被暴露部分；在第一涂层与基底之间形成散射层；以及去除基底的被暴露部分以形成掩模孔。

Description

用于制造掩模的基底蚀刻方法
本专利申请要求于2018年11月13日在韩国知识产权局提交的第10-2018-0139333号韩国专利申请的优先权；该韩国专利申请的全部内容通过引用包含于此。
技术领域
技术领域涉及一种用于制造掩模的蚀刻基底的方法。
背景技术
一般，有机发光二极管(OLED)显示装置包括用于通过电激发过程发光的有机发光元件。有机发光元件通常具有包括发光层(EML)、电子传输层(ETL)和空穴传输层(HTL)的多层结构。在某些情况下，有机发光元件还可以包括电子注入层(EIL)和空穴注入层(HIL)。
通常通过沉积工艺来制造有机发光元件。在沉积工艺中使用精细金属掩模(FMM)。精细金属掩模包括通过化学蚀刻工艺、基于镀覆的图案化工艺和/或激光蚀刻工艺形成的掩模图案。
发明内容
实施例可以涉及一种用于优化有机发光元件制造和/或显示装置制造的良率的生产掩模的方法。
根据实施例，蚀刻基底的方法可以包括：准备目标基底，当在平面图中观看时，该目标基底包括多个孔区域以及包围孔区域的阻挡区域；在目标基底上形成具有光学透明性质的第一涂覆层；于在平面图中与阻挡区域叠置的第一涂覆层与目标基底之间形成散射层；以及蚀刻目标基底的孔区域以形成多个掩模孔。
在实施例中，该方法还可以包括在形成第一涂覆层的步骤之后，将第一涂覆层图案化。在平面图中，图案化了的第一涂覆层可以与阻挡区域叠置并且可以不与孔区域叠置。
在实施例中，形成散射层的步骤可以包括通过利用第一激光照射目标基底而在目标基底上产生颗粒，然后从孔区域去除颗粒。处于阻挡区域上的颗粒可以被第一涂覆层覆盖。
在实施例中，在目标基底上产生颗粒的步骤可以执行为将第一激光照射到孔区域和阻挡区域的整个区域上。
在实施例中，可以以使第一激光的焦点位于第一涂覆层与目标基底之间这样的方式来执行在目标基底上产生颗粒的步骤。
在实施例中，第一激光可以具有大约2μm或更小的直径。
在实施例中，第一涂覆层可以具有大约1.5μm或更厚的厚度。
在实施例中，形成掩模孔的步骤可以包括利用第二激光照射目标基底。
在实施例中，第二激光可以具有比第一激光的直径大的直径。
在实施例中，第二激光的直径可以大于或等于大约10μm。
在实施例中，第一激光可以具有比第二激光的焦距短的焦距。
在实施例中，第一激光和第二激光可以具有相同的波段。
在实施例中，该方法还可以包括在掩模孔形成在目标基底中的步骤之后去除第一涂覆层和散射层。
在实施例中，第一涂覆层可以包括负性光致抗蚀剂。
在实施例中，第一涂覆层可以以带的形式设置，并且可以设置在目标基底上。
在实施例中，目标基底可以包括金属材料。
在实施例中，该方法还可以包括在形成散射层的步骤之后，在散射层和目标基底上形成第二涂覆层。第二涂覆层可以具有比第一涂覆层的光学透明度低的光学透明度。
在实施例中，该方法还可以包括在形成掩模孔的步骤之后，去除第一涂覆层、散射层和第二涂覆层。
在实施例中，第二涂覆层可以包括正性光致抗蚀剂。
根据实施例，蚀刻基底的方法可以包括：准备目标基底，当在平面图中观看时，目标基底包括多个孔区域以及包围孔区域的阻挡区域；在目标基底上形成第一涂覆层，第一涂覆层具有光学透明性质并且在平面图中与阻挡区域叠置而不与孔区域叠置；照射第一激光以于在平面图中与阻挡区域叠置的第一涂覆层与目标基底之间形成散射层；以及照射第二激光以蚀刻目标基底的孔区域，第二激光具有比第一激光的直径大的直径。
实施例可以涉及一种用于制造掩模的方法，该方法可以包括以下步骤：准备基底；设置第一涂层，该第一涂层可以是光学透明的，可以覆盖基底的被覆盖部分，并且可以暴露基底的被暴露的部分；在第一涂层与基底的被覆盖部分之间形成散射层；以及去除基底的被暴露部分以形成掩模孔。
该方法还可以包括以下步骤：准备材料层；以及将材料层图案化以形成第一涂层。
形成散射层的步骤可以包括通过利用第一激光照射基底来在基底上产生颗粒。颗粒的材料可以与基底的材料相同。颗粒可以包括第一颗粒组和第二颗粒组。第一颗粒组可以定位在基底的被覆盖部分上。第二颗粒组可以定位在基底的被暴露部分上。形成散射层的步骤还可以包括去除第二颗粒组。第一颗粒组可以被第一涂层覆盖。散射层可以包括第一颗粒组。
在基底上产生颗粒的步骤可以包括将第一激光照射到基底的被覆盖部分和基底的被暴露部分两者上。
在基底上产生颗粒的步骤可以包括使第一激光的焦点定位在第一涂层与基底之间。
第一激光可以具有2μm或更小的直径。
第一涂层可以具有1.5μm或更厚的厚度。
去除基底的被暴露部分的步骤可以包括利用第二激光照射基底。
第二激光的直径可以比第一激光的直径大。
第二激光的直径可以大于或等于10μm。
第一激光的焦距可以比第二激光的焦距短。
第一激光和第二激光可以具有相同的波长段。
该方法还可以包括在去除基底的被暴露部分的步骤之后，去除第一涂层和散射层。
第一涂层可以包括负性光致抗蚀剂。
在将第一涂层设置在基底上之前，第一涂层可以包括开口。开口可以暴露基底的被暴露部分。
基底可以包括金属材料。
该方法还可以包括在形成散射层的步骤之后，在散射层和基底上形成第二涂层。第二涂层的光学透明度可以比第一涂覆的光学透明度低。
该方法还可以包括在去除基底的被暴露部分的步骤之后，去除第一涂层、散射层和第二涂层。
第二涂层可以包括正性光致抗蚀剂。
实施例可以涉及一种用于制造掩模的方法。该方法可以包括以下步骤：准备基底；在基底上设置第一涂层，该第一涂覆是光学透明的，覆盖基底的被覆盖部分，并且暴露基底的被暴露部分；在基底上照射第一激光以在第一涂层与基底之间形成散射层；以及照射第二激光以蚀刻基底的被暴露部分。第二激光的直径可以比第一激光的直径大。
附图说明
图1是示出根据实施例的掩模组件结构的分解透视图。
图2是示出根据实施例的蚀刻基底的方法的流程图。
图3是示出根据实施例的目标基底的透视图。
图4、图5、图6、图7、图8、图9和图10是示出根据实施例的在蚀刻基底的工艺中形成的结构的剖视图。
图11、图12和图13是示出根据实施例的蚀刻基底的工艺的剖视图。
这些附图旨在图示在某些示例实施例中使用的方法、结构和/或材料的一般特性，并旨在补充下面提供的书面描述。这些附图不应被解释为限制示例实施例。在附图中，为了清楚起见，可以缩小或夸大相对厚度和位置。相似或相同的附图标记可以指示相似或相同的元件或特征。
具体实施方式
参照附图描述示例实施例。实际的实施例可以以许多不同的形式来体现，并且不应被解释为局限于在此所阐述的实施例。在附图中，为了清楚起见，可以夸大层和区域的厚度。同样的附图标记可以表示同样的元件。
尽管术语“第一”、“第二”等可以用于描述各种元件，但是这些元件不应被这些术语限制。这些术语可以被用来使一个元件与另一个元件区分开。在不脱离一个或更多个实施例的教导的情况下，第一元件可以被命名为第二元件。将元件描述为“第一”元件不会需要或暗示存在第二元件或其他元件。术语“第一”、“第二”等可以用于区分不同类别或组的元件。为了简洁，术语“第一”、“第二”等可以分别表示“第一类型(或第一组)”、“第二类型(或第二组)”等。
当第一元件被称为“在”第二元件“上”、“连接”或“结合”到第二元件时，第一元件可以直接在第二元件上、直接连接或直接结合到第二元件，或者可以在第一元件与第二元件之间存在一个或更多个中间元件。当第一元件被称为“直接在”第二元件“上”、“直接连接”或“直接结合”到第二元件时，在第一元件与第二元件之间不存在中间元件(除了诸如空气的环境元件之外)。
术语“和/或”可以指示一个或更多个相关项的任意组合和全部组合。
为了便于描述，可以在此使用诸如“在······之下”、“在······下方”、“下”、“在······上方”、“上”等空间相对术语，以描述在附图中所示出的一个元件或特征与另外的元件或特征的关系。将理解的是，空间相对术语旨在包括装置在使用或操作中的除了在附图中所描绘的方位之外的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其他元件或特征“下方”或“之下”的元件然后将被定向为“在”其他元件或特征“上方”。因此，示例性术语“在······下方”可以包括上方和下方两种方位。装置可以被另外定位(旋转90度或在其他方位处)，并且相应地解释在此使用的空间相对描述语。
在此所使用的术语是出于描述具体实施例的目的而不旨在是限制性的。除非上下文另外清楚地指出，否则单数形式“一”、“一个(种/者)”和“所述(该)”也可以包括复数形式。术语“包括”、“包含”和/或其变型可以说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、元件和/或组件。
在此参照作为理想化结构的示意图的剖视图来描述示例实施例。例如，将预料到由例如制造技术和/或公差引起的图示的形状的变化。因此，示例实施例不应被解释为局限于在此图示的区域的具体形状，而是要包括例如由制造引起的形状上的偏差。
除非另有限定，否则在此所使用的所有术语(包括技术术语和科学术语)具有与本领域普通技术人员所通常理解的含义相同含义。除非在此明确限定，否则术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的背景下的含义一致的含义并且将不以理想化或过于形式化的意义来解释。
图1是示出根据实施例的掩模组件结构MAS的分解透视图。
可以在将沉积材料沉积在工艺目标对象上的工艺中使用掩模组件结构MAS。在实施例中，可以在用于制造有机发光元件(未示出)的有机材料沉积工艺中使用掩模组件结构MAS，并且工艺目标对象可以是有机发光显示面板的基体基底。
掩模组件结构MAS可以包括支撑框架FRM和多个沉积掩模MSK。
当在平面图中沿第三方向DR3观看时，支撑框架FRM可以具有环形或圈形形状。在实施例中，支撑框架FRM可以具有其长边平行于第一方向DR1并且其短边平行于第二方向DR2和/或垂直于第一方向DR1的矩形结构。
在平面图中，开口MOP可以处于支撑框架FRM的中心区域中。开口MOP可以具有其长边平行于第一方向DR1并且其短边平行于第二方向DR2的矩形形状。开口MOP的在第一方向DR1和第二方向DR2上的长度可以根据掩模MSK的数量或尺寸来确定。
掩模MSK可以安装在支撑框架FRM上。掩模MSK可以布置在第一方向DR1上。掩模MSK中的每个可以在第二方向DR2上延伸。可以通过支撑框架FRM的开口MOP暴露掩模MSK的阵列。
掩模MSK中的每个在第二方向DR2上的相对端可以与支撑框架FRM叠置并且可以安装在支撑框架FRM上。掩模MSK的相对端可以通过粘合工艺(例如，焊接工艺)结合到支撑框架FRM。
多个掩模孔MH可以限定在掩模MSK中的每个中。掩模孔MH可以按矩阵/阵列布置在掩模MSK中的每个中。可以通过支撑框架FRM的开口MOP暴露掩模孔MH。因此，在沉积工艺期间，沉积材料(未示出)可以穿过开口MOP和掩模孔MH。
掩模孔MH可以将沉积区域限定在工艺目标对象(未示出)上。在沉积工艺中沉积在工艺目标对象上的图案的尺寸、形状和数量可以取决于掩模孔MH的尺寸、形状和数量。
图2是示出根据实施例的在用于形成掩模的蚀刻基底的方法中的步骤的流程图。
图3是示出根据实施例的基底的透视图。图4至图10是示出根据实施例的在用于形成掩模的蚀刻基底的工艺中形成的结构的剖视图。图4至图10中的每幅图示出了沿着图3的线I-I'截取的竖直剖视图。
如在图3中所示，可以准备目标基底SUB(在步骤S1)。在实施例中，目标基底SUB可以是用于一个或更多个前述掩模(例如，见图1的MSK)的母基底或者母基底的一部分。因此，对目标基底SUB的蚀刻工艺可以生产出一个或更多个掩模MSK或者一个母掩模基底。
目标基底SUB可以由金属材料形成或者包括金属材料。在实施例中，目标基底SUB可以由Fe-Ni合金形成或者包括Fe-Ni合金。可以选择目标基底SUB的合适的材料用于生产沉积掩模MSK。
目标基底SUB可以包括多个孔区域HA(或者将要被暴露或基本上被去除的部分)以及阻挡区域CA(将要被覆盖或者基本上被保留的部分)。孔区域HA可以彼此分隔开，并且可以在平面图中按矩阵/阵列布置。孔区域HA可以是将在其中形成图1的掩模孔MH的区域。在平面图中，阻挡区域CA可以包围/围绕孔区域HA。在蚀刻工艺之后，阻挡区域CA可以围绕图1的掩模孔MH。
然后，如在图4中所示，可以在目标基底SUB上形成第一涂覆层10(或第一涂层10)(在步骤S2)。第一涂覆层10可以是光学透明的。例如，可以准备用于形成第一涂覆层10的材料层，然后将该材料层图案化，从而形成第一涂覆层10。
第一涂覆层10可以由允许容易的后续图案化工艺的有机材料形成或者包括允许容易的后续图案化工艺的有机材料。在实施例中，第一涂覆层10可以包括负性光致抗蚀剂。在实施例中，第一涂覆层10可以包括无机材料。
第一涂覆层10可以包括通过旋涂工艺或丝网印刷工艺在目标基底SUB上涂覆的负性光致抗蚀剂。
第一涂覆层10可以是/包括通过粘合材料附着到目标基底SUB的膜。
然后，如在图5中所示，可以将第一涂覆层10图案化(在步骤S3)。第一涂覆层10可以包括负性光致抗蚀剂并且可以通过光刻工艺被图案化。
在图案化步骤(在步骤S3)之后，剩余的第一涂覆层10可以与阻挡区域CA叠置而不与孔区域HA叠置。因此，如在图5中所示，可以通过第一涂覆层10暴露目标基底SUB的与孔区域HA对应的顶表面。
当第一涂覆层10被设置为膜的形式时，可以在将第一涂覆层10设置在目标基底SUB上之前提前执行图案化步骤(在步骤S3)。在已经对第一涂覆层10执行图案化步骤(在步骤S3)之后，可以在目标基底SUB上设置图案化了的第一涂覆层10。
其后，如在图6中所示，可以利用第一激光LS1照射目标基底SUB。可以使第一激光LS1的焦点定位在目标基底SUB与第一涂覆层10之间。第一激光LS1可以通过激光发生器产生并且可以照射到目标基底SUB上。激光发生器可以在与目标基底SUB的顶表面平行的平面中可二维地移动。
因为第一涂覆层10是光学透明的，所以第一激光LS1可以穿过第一涂覆层10。根据实施例，第一涂覆层10的厚度T1大于特定值，使得第一激光LS1可以穿过第一涂覆层10而不严重损坏第一涂覆层10。
可以基于第一激光LS1的焦深(DOF)来确定第一涂覆层10的厚度T1。因此，第一涂覆层10的厚度T1比焦深(DOF)的一半大，使得即使当利用第一激光LS1照射第一涂覆层10时，第一涂覆层10也不会被严重损坏。
第一激光LS1的焦深(DOF)可以根据焦距Z而改变。在实施例中，可以通过公式Z＝πw0 2/λ得出焦距Z，其中，λ是第一激光LS1的波长，w0是第一激光LS1的直径。
在实施例中，第一激光LS1的直径w0可以等于或小于大约2μm，并且第一涂覆层10的厚度T1可以等于或大于大约1.5μm。
当第一激光LS1照射到目标基底SUB上时，可以在目标基底SUB的顶表面上产生颗粒PT。颗粒PT的材料与目标基底SUB的材料相同。在第一激光LS1已经照射到目标基底SUB的整个顶表面上之后，颗粒PT可以分散遍布目标基底SUB的整个顶表面。
在阻挡区域CA上产生的颗粒PT可以设置在目标基底SUB与第一涂覆层10之间。在孔区域HA上产生的颗粒PT可以设置在目标基底SUB的顶表面上并且可以通过第一涂覆层10的开口被暴露。
在实施例中，第一激光LS1可以局部地照射到目标基底SUB的阻挡区域CA的顶表面上，而不照射到孔区域HA上。结果，可以在目标基底SUB的局部区域(例如，阻挡区域CA)的顶表面上产生颗粒PT。
然后，参照图7，可以照射第一激光LS1以将颗粒PT从孔区域HA去除。可以通过抽吸单元(未示出)或鼓风单元(未示出)去除颗粒PT。抽吸单元或鼓风单元可以改变在目标基底SUB的顶表面上的空气压力并且可以引起在孔区域HA上的被暴露的颗粒PT的移动。因此，可以从目标基底SUB的孔区域HA的顶表面去除被暴露的颗粒PT。
在阻挡区域CA上产生的颗粒PT可以设置在目标基底SUB的顶表面与第一涂覆层10之间并且可以被第一涂覆层10覆盖。因此，在去除颗粒PT的工艺期间，可以仅从孔区域HA去除被暴露的颗粒PT，并且可以不从阻挡区域CA去除处于第一涂覆层10下面的被覆盖的颗粒PT。在阻挡区域CA上剩余的颗粒PT可以形成散射层20或者光散射层20(在图2的步骤S4)。
然后，如在图8中所示，可以将第二激光LS2照射到目标基底SUB上以蚀刻目标基底SUB(在图2的步骤S5)。目标基底SUB的孔区域HA可以通过第二激光LS2被蚀刻。
当第二激光LS2照射到目标基底SUB的阻挡区域CA上时，第二激光LS2可以被散射层20散射或不规则地反射。因此，即使第二激光LS2照射到阻挡区域CA上，第二激光LS2的能量也不会明显地传递到目标基底SUB。因此，阻挡区域CA不会被第二激光LS2明显地蚀刻。
第二激光LS2的焦距可以比第一激光LS1的焦距长。因此，第二激光LS2的直径可以比第一激光LS1的直径w0大。在实施例中，第二激光LS2的直径可以等于或大于大约10μm。第二激光LS2可以具有与第一激光LS1的波长范围相同的波长范围。
如在图9中所示，作为孔区域HA的蚀刻的结果，可以在目标基底SUB中形成掩模孔MH。掩模孔MH可以与孔区域HA以一一对应的方式对应。掩模孔MH可以穿透目标基底SUB。
然后，如在图10中所示，可以去除第一涂覆层10和散射层20。在实施例中，可以通过显影工艺或化学蚀刻工艺去除第一涂覆层10和散射层20。在实施例中，可以首先去除第一涂覆层10，然后通过进一步执行抽吸工艺或鼓风工艺来去除散射层20。
从其去除了第一涂覆层10和散射层20的剩余的目标基底SUB可以被用作参照图1描述的掩模MSK。
如果未实施第一涂覆层10和散射层20，则在第二激光LS2相对于目标基底SUB移动期间在第二激光LS2与目标基底SUB之间的错位会导致在掩模MSK中的掩模孔MH的位置的明显改变。具体地，如果每单位面积的目标基底SUB的掩模孔MH的数量增加，则错位问题会变得严重到无法接受的地步。相比之下，根据实施例，可以使用穿过第一涂覆层10的第一激光LS1在阻挡区域CA上形成散射层20，并且散射层20可以引起在阻挡区域CA上的不规则的反射，这防止了阻挡区域CA被第二激光LS2蚀刻。因此，可以能够确保掩模孔MH在目标基底SUB中的位置的精确。根据实施例，因为可以使用允许高分辨率图案化的光刻工艺将第一涂覆层10图案化，所以即使当每单元面积的目标基底SUB的掩模孔MH的数量大时，也可以能够有效地防止错位问题。
图11至图13是示出根据实施例的在蚀刻基底的工艺中形成的结构的剖视图。
为了简洁的描述，可以通过相似的或同样的附图标记来标识先前所描述的元件、特征或步骤，并且可以不重复相关描述。
图11至图13示出了可以在形成参照图7描述的散射层20的工艺(在图2的步骤S4)之后执行的结构。
参照图11，在散射层20的形成步骤之后，可以在第一涂覆层10和目标基底SUB上形成第二涂覆层30(或第二涂层30)。第二涂覆层30可以覆盖阻挡区域CA上的第一涂覆层10的顶表面以及孔区域HA上的目标基底SUB的被暴露的顶表面部分。
第二涂覆层30可以具有比第一涂覆层10的光学透明度低的光学透明度。例如，第二涂覆层30可以是不透明的。
第二涂覆层30可以由有机材料形成或者包括有机材料。在实施例中，第二涂覆层30可以包括正性光致抗蚀剂。
对应于第二激光LS2的第二涂覆层30的蚀刻速率可以比对应于第二激光LS2的目标基底SUB的蚀刻速率高。在实施例中，对应于第二激光LS2的第二涂覆层30的蚀刻速率可以比对应于第二激光LS2的目标基底SUB的蚀刻速率高大约20倍。
然后，如在图12中所示，可以将第二激光LS2照射到目标基底SUB上以蚀刻目标基底SUB。第二激光LS2可以蚀刻孔区域HA处的目标基底SUB和第二涂覆层30。
随着目标基底SUB和第二涂覆层30的在孔区域HA处的部分被蚀刻和去除，可以在目标基底SUB和第二涂覆层30中形成掩模孔MH′，如在图13中所示。掩模孔MH′可以穿透目标基底SUB和第二涂覆层30。
然后，可以去除(在目标基底SUB上剩余的)剩余的第一涂覆层10、剩余的散射层20和剩余的第二涂覆层30。结果，剩余的目标基底SUB可以与图10的目标基底基本上相同。
一般，当包含金属材料的目标基底SUB被第二激光LS2蚀刻时，可以产生金属颗粒。如果没有设置第一涂覆层10或第二涂覆层30，则大量的颗粒会直接沉积在目标基底SUB的顶表面上。如果颗粒比特定尺寸大，则通过颗粒去除工艺(未示出)不能充分地去除颗粒，并且颗粒的不完全去除会影响后续工艺。根据实施例，即使当通过第二激光LS2蚀刻目标基底SUB时，也可以在第二涂覆层30的顶表面上产生颗粒PT'，而不直接在目标基底SUB的顶表面上产生颗粒PT'，如在图13中所示。因此，可以能够充分地去除不需要的颗粒PT'。
根据实施例，因为改善了的掩模精度，所以可以能够提高有机发光元件制造和/或显示装置制造的良率。
尽管已经描述了示例实施例，但是可以做出形式和细节上的改变而不脱离权利要求的范围。

Claims (10)

1.一种用于制造掩模的基底蚀刻方法，所述基底蚀刻方法包括下述步骤：
准备基底；
设置第一涂层，所述第一涂层是光学透明的，覆盖所述基底的被覆盖部分，并且暴露所述基底的被暴露部分；
在所述第一涂层与所述基底的所述被覆盖部分之间形成散射层；以及
去除所述基底的所述被暴露部分以形成掩模孔。
2.根据权利要求1所述的基底蚀刻方法，所述方法还包括下述步骤：
准备材料层；以及
将所述材料层图案化以形成所述第一涂层。
3.根据权利要求2所述的基底蚀刻方法，其中，形成所述散射层的步骤包括：
通过利用第一激光照射所述基底而在所述基底上产生颗粒，其中，所述颗粒的材料与所述基底的材料相同，其中，所述颗粒包括第一颗粒组和第二颗粒组，其中，所述第一颗粒组定位在所述基底的所述被覆盖部分上，并且其中，所述第二颗粒组定位在所述基底的所述被暴露部分上；以及
去除所述第二颗粒组，
其中，所述第一颗粒组被所述第一涂层覆盖，并且其中，所述散射层包括所述第一颗粒组。
4.根据权利要求3所述的基底蚀刻方法，其中，在所述基底上产生所述颗粒的步骤包括：将所述第一激光照射到所述基底的所述被覆盖部分和所述基底的所述被暴露部分两者上。
5.根据权利要求3所述的基底蚀刻方法，其中，在所述基底上产生所述颗粒的步骤包括：将所述第一激光的焦点定位在所述第一涂层与所述基底之间。
6.根据权利要求3所述的基底蚀刻方法，其中，所述第一激光具有2μm或更小的直径。
7.根据权利要求3所述的基底蚀刻方法，其中，所述第一涂层具有1.5μm或更厚的厚度。
8.根据权利要求3所述的基底蚀刻方法，其中，所述去除所述基底的所述被暴露部分的步骤包括：利用第二激光照射所述基底。
9.根据权利要求8所述的基底蚀刻方法，其中，所述第二激光的直径比所述第一激光的直径大。
10.根据权利要求9所述的基底蚀刻方法，其中，所述第二激光的所述直径大于或等于10μm。
CN201911099159.2A 2018-11-13 2019-11-12 用于制造掩模的基底蚀刻方法 Pending CN111180328A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0139333 2018-11-13
KR1020180139333A KR20200055871A (ko) 2018-11-13 2018-11-13 기판 식각 방법

Publications (1)

Publication Number Publication Date
CN111180328A true CN111180328A (zh) 2020-05-19

Family

ID=70551986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911099159.2A Pending CN111180328A (zh) 2018-11-13 2019-11-12 用于制造掩模的基底蚀刻方法

Country Status (3)

Country Link
US (1) US11508908B2 (zh)
KR (1) KR20200055871A (zh)
CN (1) CN111180328A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021092759A1 (zh) * 2019-11-12 2021-05-20 京东方科技集团股份有限公司 掩模板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03135568A (ja) * 1989-06-22 1991-06-10 Digital Equip Corp <Dec> 電子成分等を製造するためにレーザ走査を使用するリトグラフィ技術
US20050277236A1 (en) * 2004-06-14 2005-12-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20080021521A (ko) * 2006-08-31 2008-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조방법
US20120052288A1 (en) * 2010-08-26 2012-03-01 China Steel Corporation Film structure and method for manufacturing the same
KR20130071087A (ko) * 2011-12-20 2013-06-28 엘지디스플레이 주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR101391003B1 (ko) * 2013-12-11 2014-05-02 위아코퍼레이션 주식회사 레이저 반사형 마스크 제조방법
US20140377903A1 (en) * 2012-01-12 2014-12-25 Dai Nippon Printing Co., Ltd Method for producing vapor deposition mask, and method for producing organic semiconductor element
TW201820405A (zh) * 2016-08-26 2018-06-01 日商Ｈｏｙａ股份有限公司 遮罩基底、轉印用遮罩以及半導體元件之製造方法
KR20180089606A (ko) * 2017-01-31 2018-08-09 삼성디스플레이 주식회사 마스크 어셈블리의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070185A (ja) * 1983-09-26 1985-04-20 Toshiba Corp シヤドウマスクの製造方法
US5340628A (en) * 1992-11-05 1994-08-23 Ccl Label, Inc. Laser markable laminated sheet
JP3061790B1 (ja) 1999-02-10 2000-07-10 株式会社半導体先端テクノロジーズ マスク製造方法及びパタ―ン形成方法
KR20070067442A (ko) * 2005-12-23 2007-06-28 삼성전자주식회사 기판으로부터 포토레지스트 막을 분리하는 방법 및 상기포토레지스트 막을 이차 기판과 접합하는 방법
KR101227137B1 (ko) 2006-03-27 2013-01-28 엘지디스플레이 주식회사 액정표시장치의 리페어 장치 및 이를 이용한 리페어 방법
EP2199054B1 (en) * 2008-12-19 2013-05-22 Ju Teng International Holdings Ltd. Method of combining laser-engraving and in-mold decoration techniques to laser-engrave pattern on plastic product
US8552336B2 (en) * 2008-12-23 2013-10-08 Triune Ip Llc Micro matrix data marking
US20120255923A1 (en) * 2011-04-08 2012-10-11 Douglas Johnson Modular display and storage tray system
JP2013071312A (ja) * 2011-09-28 2013-04-22 Hitachi Automotive Systems Ltd 金属部材と成形樹脂部材との複合成形体および金属部材の表面加工方法
KR101260221B1 (ko) * 2011-12-01 2013-05-06 주식회사 엘지화학 마스크
JP5958824B2 (ja) 2012-11-15 2016-08-02 株式会社ブイ・テクノロジー 蒸着マスクの製造方法
KR101582175B1 (ko) 2015-03-17 2016-01-05 에이피시스템 주식회사 레이저 패터닝을 이용한 섀도우 마스크의 제조 장치 및 레이저 패터닝을 이용한 섀도우 마스크의 제조 방법
CN104698687A (zh) * 2015-03-24 2015-06-10 深圳市华星光电技术有限公司 高穿透率va型液晶显示面板及其制作方法
KR102353349B1 (ko) 2015-03-31 2022-01-19 삼성디스플레이 주식회사 마스크 제조 방법 및 이를 이용하여 제조된 증착용 마스크
US10940621B2 (en) * 2015-06-10 2021-03-09 Shpp Global Technologies B.V. Plastic-metal junctions and methods of making the same
KR102081191B1 (ko) 2016-06-24 2020-02-26 에이피시스템 주식회사 전주도금법을 이용한 미세 금속 마스크 제조방법
KR102402998B1 (ko) 2017-05-22 2022-05-30 삼성디스플레이 주식회사 증착 마스크 제조방법 및 제조장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221422A (en) * 1988-06-06 1993-06-22 Digital Equipment Corporation Lithographic technique using laser scanning for fabrication of electronic components and the like
JPH03135568A (ja) * 1989-06-22 1991-06-10 Digital Equip Corp <Dec> 電子成分等を製造するためにレーザ走査を使用するリトグラフィ技術
US20050277236A1 (en) * 2004-06-14 2005-12-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20080021521A (ko) * 2006-08-31 2008-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조방법
US20120052288A1 (en) * 2010-08-26 2012-03-01 China Steel Corporation Film structure and method for manufacturing the same
KR20130071087A (ko) * 2011-12-20 2013-06-28 엘지디스플레이 주식회사 질화물계 반도체 발광소자 및 그 제조방법
US20140377903A1 (en) * 2012-01-12 2014-12-25 Dai Nippon Printing Co., Ltd Method for producing vapor deposition mask, and method for producing organic semiconductor element
KR101391003B1 (ko) * 2013-12-11 2014-05-02 위아코퍼레이션 주식회사 레이저 반사형 마스크 제조방법
TW201820405A (zh) * 2016-08-26 2018-06-01 日商Ｈｏｙａ股份有限公司 遮罩基底、轉印用遮罩以及半導體元件之製造方法
KR20180089606A (ko) * 2017-01-31 2018-08-09 삼성디스플레이 주식회사 마스크 어셈블리의 제조 방법

Also Published As

Publication number Publication date
US20200152880A1 (en) 2020-05-14
US11508908B2 (en) 2022-11-22
KR20200055871A (ko) 2020-05-22

Similar Documents

Publication Publication Date Title
US8568963B2 (en) Method of manufacturing mask for depositing thin film
EP1317874B1 (en) Patterning of electrodes in oled devices
WO2013089138A1 (ja) 蒸着マスク及び蒸着マスクの製造方法
KR101880371B1 (ko) 쉐도우 마스크의 제조 방법 및 표시 장치의 제조 방법
CN105063553A (zh) 一种蒸镀用磁性掩模板的制作方法
US20060273716A1 (en) Flat panel display and method of manufacturing the same
JP7221096B2 (ja) 蒸着マスクの製造方法
CN108350561B (zh) 成膜掩模的制造方法
CN111180328A (zh) 用于制造掩模的基底蚀刻方法
JP2004349086A (ja) 有機ｅｌ素子用の蒸着マスクとその製造方法
TWI765314B (zh) 轉印滾輪與其製造方法、及光學膜片與其製造方法
TWI293776B (en) Esd-resistant photomask and method of preventing mask esd damage
JP6566065B2 (ja) 蒸着マスクの製造方法、金属マスク付き樹脂層、及び有機半導体素子の製造方法
KR101499122B1 (ko) 레이저 간섭 리소그래피를 이용한 나노 화소 유기발광다이오드 어레이 제조방법
KR102363276B1 (ko) 증착용 마스크 및 이의 제조 방법
US9818943B2 (en) Method of manufacturing multicolor quantum dot pattern
KR20160088209A (ko) 포토리소그래피 방법
JP6304425B2 (ja) 蒸着マスクの製造方法、金属マスク付き樹脂層、及び有機半導体素子の製造方法
KR100683779B1 (ko) 마스크 제조용 포토마스크 및 이를 이용한 마스크 프레임어셈블리의 제작방법
KR101608717B1 (ko) 마이크로 패턴 및 나노 패턴을 동시에 형성하는 유기발광다이오드의 제조방법
KR102461906B1 (ko) 고해상도를 갖는 유기발광디스플레이용 플렉시블 포토-패턴 마스크 및 이의 제조방법
JP2001272769A (ja) フォトマスクおよびその製造方法、ならびに半導体装置の製造方法
CN219609434U (zh) 一种金属掩模板制备用光罩
JP6822529B2 (ja) 蒸着マスクの製造方法、金属マスク付き樹脂層、及び有機半導体素子の製造方法
KR102102308B1 (ko) 보호층을 이용한 패터닝 방법, 및 이를 이용한 소자 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination