KR20200055871A - 기판 식각 방법 - Google Patents

기판 식각 방법 Download PDF

Info

Publication number
KR20200055871A
KR20200055871A KR1020180139333A KR20180139333A KR20200055871A KR 20200055871 A KR20200055871 A KR 20200055871A KR 1020180139333 A KR1020180139333 A KR 1020180139333A KR 20180139333 A KR20180139333 A KR 20180139333A KR 20200055871 A KR20200055871 A KR 20200055871A
Authority
KR
South Korea
Prior art keywords
coating layer
laser
target substrate
substrate
etching
Prior art date
Application number
KR1020180139333A
Other languages
English (en)
Inventor
김정국
황규환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180139333A priority Critical patent/KR20200055871A/ko
Priority to US16/663,287 priority patent/US11508908B2/en
Priority to CN201911099159.2A priority patent/CN111180328A/zh
Publication of KR20200055871A publication Critical patent/KR20200055871A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H01L51/0018—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 실시 예에 따른 기판 식각 방법은 평면 상에서 복수의 홀 영역들 및 상기 홀 영역들을 감싸는 차단 영역이 정의된 대상 기판을 준비하는 단계, 상기 대상 기판 상에 광 투광성을 갖는 제1 코팅층을 형성하는 단계, 상기 차단 영역과 중첩하는 상기 제1 코팅층 및 상기 대상 기판 사이에 산란층을 형성하는 단계, 및 상기 대상 기판의 상기 홀 영역들을 식각하여 복수의 마스크 홀들을 형성하는 단계를 포함한다.

Description

기판 식각 방법{SUBSTRATE ETCHING METHOD}
본 발명은 기판 식각 방법에 관한 것으로, 보다 상세하게는 수율이 향상된 기판 식각 방법에 관한 것이다.
일반적인 OLED(Organic Light Emitting Diode: 유기 발광 다이오드) 디스플레이 장치는 형광성 또는 인광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시 장치이다. 유기 발광 소자는 발광층(emitting layer, EML), 전자 수송 층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)을 포함할 수 있다.
유기 발광 소자는 증착 공정을 통하여 상기 복수의 레이어들을 기판 상에 패터닝함으로써 제조될 수 있다. 증착 공정에서는 미세 금속 마스크(FMM: Fine Metal Mask)가 이용된다. 미세 금속 마스크는 복수의 마스크 패턴을 포함하며, 마스크 패턴은 화학적 에칭 공정, 도금을 통한 패터닝 및 레이저 에칭 공정 등을 통하여 형성될 수 있다.
본 발명의 목적은 수율이 향상된 패터닝 기판을 제공하는 데 있다.
본 발명의 실시 예에 따른 기판 식각 방법은 평면 상에서 복수의 홀 영역들 및 상기 홀 영역들을 감싸는 차단 영역이 정의된 대상 기판을 준비하는 단계, 상기 대상 기판 상에 광 투광성을 갖는 제1 코팅층을 형성하는 단계, 상기 차단 영역과 중첩하는 상기 제1 코팅층 및 상기 대상 기판 사이에 산란층을 형성하는 단계, 및 상기 대상 기판의 상기 홀 영역들을 식각하여 복수의 마스크 홀들을 형성하는 단계를 포함한다.
기판 식각 방법은 상기 제1 코팅층 형성 후, 상기 제1 코팅층을 패터닝하는 단계를 더 포함하고, 상기 제1 코팅층은 상기 차단 영역과 중첩하고, 상기 홀 영역들과는 미중첩한다.
상기 산란층을 형성하는 단계는, 상기 대상 기판 상에 제1 레이저를 조사하여 상기 대상 기판 상에 분진들을 발생시키는 단계, 및 상기 분진들 중 상기 홀 영역들 상에 발생된 분진들을 제거하는 단계를 포함하고, 상기 분진들 중 상기 차단 영역들 상에 발생된 분진들은 제1 코팅층에 의하여 커버된다.
상기 분진들을 발생시키는 단계에서, 상기 제1 레이저는 상기 홀 영역들 및 상기 차단 영역에 전면적으로 조사된다.
상기 분진을 발생시는 단계에서, 상기 제1 레이저의 초점은 상기 제1 코팅층 및 상기 대상 기판 사이에 배치된다.
상기 제1 레이저의 직경은 약 2um 이하이다.
상기 제1 코팅층의 두께는 약 1.5 um 이상이다.
상기 마스크 홀들을 형성하는 단계는, 상기 대상 기판 상에 제2 레이저를 조사하는 단계를 포함한다.
상기 제2 레이저의 직경은 상기 제1 레이저의 직경보다 크다.
상기 제2 레이저의 직경은 약 10um 이상이다.
상기 제1 레이저의 초점 거리는 상기 제2 레이저의 초점 거리보다 짧다.
상기 제1 레이저 및 상기 제2 레이저는 동일한 파장 대역을 갖는다.
상기 대상 기판에 상기 마스크 홀들을 형성한 후, 상기 제1 코팅층 및 상기 산란층을 제거하는 단계를 더 포함한다.
상기 제1 코팅층은 네가티브 감광제를 포함한다.
상기 제1 코팅층은 테이프 형태로 상기 대상 기판 상에 제공된다.
상기 대상 기판은 금속을 포함한다.
상기 산란층을 형성한 후, 상기 산란층 및 상기 대상 기판 상에 제2 코팅층을 형성하는 단계를 더 포함하고, 상기 제2 코팅층은 상기 제1 코팅층보다 낮은 광 투광성을 갖는다.
상기 마스크 홀들을 형성한 후, 상기 제1 코팅층, 상기 산란층 및 상기 제2 코팅층을 제거하는 단계를 더 포함한다.
상기 제2 코팅층은 포지티브 감광제를 포함한다.
본 발명의 실시 예에 따른 기판 식각 방법은 평면 상에서 복수의 홀 영역들 및 상기 홀 영역들을 감싸는 차단 영역이 정의된 대상 기판을 준비하는 단계, 상기 대상 기판 상에 광 투광성을 갖고, 상기 차단 영역과 중첩하고 상기 홀 영역들과 미중첩하는 제1 코팅층을 형성하는 단계 제1 레이저를 조사하여 상기 차단 영역과 중첩하는 상기 제1 코팅층 및 상기 대상 기판 사이에 산란층을 형성하는 단계, 및 상기 제1 레이저의 직경보다 큰 직경을 갖는 제2 레이저를 조사하여 상기 대상 기판의 상기 홀 영역들을 식각하는 단계를 포함한다.
본 발명의 실시 예에 따르면, 패터닝 기판의 수율이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 마스크 조립체의 분해 사시도이다.
도 2는 본 발명의 실시 예에 따른 기판 식각 방법의 단계도이다.
도 3은 본 발명의 실시 예에 따른 대상 기판의 사시도이다.
도 4 내지 도 10는 본 발명의 실시 예에 따른 기판 식각 방법의 과정이 도시된 도면들이다.
도 11 내지 도 13는 본 발명의 다른 실시 예에 따른 기판 식각 방법의 과정이 도시된 도면들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 실시 예에 따른 마스크 조립체의 분해 사시도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 마스크 조립체(MAS)는 피가공물에 증착 물질을 증착하는 공정에 사용될 수 있다. 예시적으로, 마스크 조립체(MAS)는 유기 발광 소자(미도시) 제작을 위한 유기물 증착 공정에 사용될 수 있으며, 이 때, 상기 피가공물은 유기 발광 표시 패널의 베이스 기판일 수 있다.
마스크 조립체(MAS)는 지지 프레임(FRM) 및 복수의 증착용 마스크들(MSK)을 포함한다.
지지 프레임(FRM)은 평면 상에서 서로 교차하는 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 평면 상에서 고리 형상을 갖는다. 예시적으로, 지지 프레임(FRM)은 제1 방향(DR1)으로 장변을 갖고, 평면 상에서 제1 방향(DR1)으로 장변을 갖고, 평면 상에서 제1 방향(DR1)과 수직한 제2 방향(DR2)으로 단변을 갖는 직사각형 형상을 갖는다. 그러나, 본 발명은 지지 프레임(FRM)의 형상에 특별히 한정되지 않는다.
평면 상에서 지지 프레임(FRM)의 중앙 영역에 개구부(MOP)가 정의될 수 있다. 개구부(MOP)는 제1 방향(DR1)으로 장변을 갖고, 제2 방향(DR2)으로 단변을 갖는 직사각형 형상을 갖는다. 그러나, 본 발명은 개구부(MOP)의 형상에 특별히 한정되지 않는다. 후술될 마스크들(MSK)의 크기 및 개수에 따라 개수부(MOP)의 제1 방향(DR1) 및 제2 방향(DR2) 각각에서의 길이가 결정될 수 있다.
마스크들(MSK)은 지지 프레임(FRM) 상에 안착된다. 마스크들(MSK)은 제1 방향(DR1)으로 배열된다. 마스크들(MSK) 각각은 제2 방향(DR2)으로 연장된다. 지지 프레임(FRM)의 개구부(MOP)를 통하여 마스크들(MSK)의 어레이가 노출될 수 있다.
마스크들(MSK) 각각의 제2 방향(DR2) 양단은 지지 프레임(FRM)의 일부 영역과 중첩할 수 있다. 즉, 지지 프레임(FRM)의 상기 일부 영역은 마스크들(MSK)이 실질적으로 안착되는 영역이다. 지지 프레임(FRM)의 상기 일부와 중첩하는 마스크들(MSK)의 양단은 용접 공정과 같은 본딩 공정을 통하여 지지 프레임(FRM)에 고정될 수 있다.
마스크들(MSK) 각각에 복수의 마스크 홀들(MH)이 정의된다. 마스크 홀들(MH)은 마스크들(MSK)의 각각에 매트릭스 형상을 이루도록 배열된다. 마스크 홀들(MH)은 마스크들(MSK) 각각의 영역 상에서 지지 프레임(FRM)의 개구부(MOP)로부터 노출되는 영역에 정의된다. 따라서, 증착 공정 시, 증착 물질(미도시)은 개구부(MOP) 및 상기 마스크 홀들(MH)을 통과할 수 있다.
증착 공정 시, 마스크 홀들(MH)은 피가공물(미도시) 상에 증착되는 영역들을 정의한다. 즉, 마스크 홀들(MH)의 크기, 형상 및 개수에 따라 피가공물(미도시) 상에 증착된 패턴들의 크기, 형상 및 개수가 결정될 수 있다.
도 2는 본 발명의 실시 예에 따른 기판 식각 방법의 단계도이다.
도 3은 본 발명의 실시 예에 따른 대상 기판의 사시도이다. 도 4 내지 도 10는 본 발명의 실시 예에 따른 기판 식각 방법의 과정이 도시된 도면들이다. 도 4 내지 도 10 각각은 도 3에 도시된 Ⅰ-Ⅰ'선의 단면에 대응한다.
이하, 도 2를 도 3 내지 도 10과 함께 참조하여 본 발명의 실시 예에 따른 기판 식각 방법에 관하여 설명한다.
먼저, 도 3에 도시된 바와 같이, 대상 기판(SUB)을 준비한다(S1). 본 발명의 실시 예에서, 대상 기판(SUB)은 전술된 마스크들(MSK, 도 1)의 모기판 또는 모기판의 일부일 수 있다. 따라서, 본 발명의 실시 예에 따른 식각 공정이 완료된 대상 기판(SUB)은 전술된 마스크들(MSK) 중 일 마스크(MSK) 또는 커팅 공정 전 상태의 마스크 모기판일 수 있다.
대상 기판(SUB)은 금속 물질을 포함한다. 예시적으로, 대상 기판(SUB)은 Fe-Ni 합금을 포함할 수 있다. 그러나, 본 발명이 대상 기판(SUB)의 물질에 특별히 한정되는 것은 아니다. 즉, 대상 기판(SUB)은 전술된 증착용 마스크(MSK)의 재료가 될 수 있는 물질 범위 내에서 다양한 물질들을 포함할 수 있다.
본 실시 예에 따르면, 평면 상에서 대상 기판(SUB) 상에 복수의 홀 영역들(HA) 및 차단 영역(CA)이 정의될 수 있다. 복수의 홀 영역들(HA)은 평면 상에서 서로 이격되며, 매트릭스 형태로 배열될 수 있다. 홀 영역들(HA)은 전술된 마스크 홀들(MH, 도 1)이 형성되는 영역들이다. 차단 영역(CA)은 평면 상에서 홀 영역들(HA)을 둘러싼다. 차단 영역(CA)은 전술된 마스크 홀들(MH, 도 1)이 형성되지 않는 영역이다.
이후, 도 4에 도시된 바와 같이, 대상 기판(SUB) 상에 제1 코팅층(10)을 형성한다(S2). 본 실시 예에서, 제1 코팅층(10)은 광 투광성을 가질 수 있다. 즉, 제1 코팅층(10)은 투명할 수 있다.
본 실시 예에서, 제1 코팅층(10)이 포함하는 물질은 특별히 한정되지 않으나, 후술될 패터닝 공정(도 5)에서의 공정 용이성 증가 측면에서 제1 코팅층(10)이 유기물을 포함하는 것이 바람직하다. 예시적으로, 제1 코팅층(10)은 네가티브 감광제(Negative Photoresist)를 포함할 수 있다. 본 발명의 다른 실시 예에서, 제1 코팅층(10)이 무기물을 포함할 수도 있다.
제1 코팅층(10)이 네가티브 감광제를 포함하는 경우, 제1 코팅층(10)은 스핀 코팅 또는 실크 스크린 등의 공정을 통하여 대상 기판(SUB) 상에 코팅될 수 있다.
본 발명의 다른 실시 예에서, 제1 코팅층(10)은 필름 형태로 제공될 수도 있다. 이 경우, 제1 코팅층(10)은 별도의 접착 물질에 의하여 대상 기판(SUB)과 결합될 수 있다.
이후, 도 5에 도시된 바와 같이, 제1 코팅층(10)을 패터닝한다(S3). 제1 코팅층(10)이 네가티즈 감광제를 포함하는 경우, 포토리소그래피 공정을 이용하여 제1 코팅층(10)을 패터닝할 수 있다.
패터닝 공정(S3)이 완료된 제1 코팅층(10)은 평면 상에서 차단 영역(CA)과 중첩하고, 홀 영역들(HA)과 비중첩할 수 있다. 따라서, 제1 코팅층(10)에 의하여 홀 영역들(HA)에 대응하는 대상 기판(SUB)의 상면이 노출될 수 있다.
본 발명의 다른 실시 예에서, 제1 코팅층(10)이 필름 형태일 경우, 제1 코팅층(10)이 대상 기판(SUB) 상에 배치되기 전에 패터닝 단계(S3)가 선행될 수 있다. 즉, 제1 코팅층(10)은 패터닝 단계(S3)가 완료된 후, 대상 기판(SUB) 상에 배치될 수도 있다.
이후, 도 6에 도시된 바와 같이, 대상 기판(SUB)에 제1 레이저(LS1)를 조사한다. 제1 레이저(LS1)의 초점은 대상 기판(SUB) 및 제1 코팅층(10) 사이에 위치한다. 도면에 도시되지 않았으나, 제1 레이저(LS1)는 레이저 발생기(미도시)에 의하여 대상 기판(SUB) 상에 조사될 수 있으며, 레이저 발생기(미도시)는 평면 상에서 이동이 가능하다.
전술된 바와 같이, 제1 코팅층(10)은 광 투광성을 갖는다. 따라서, 제1 레이저(LS1)는 제1 코팅층(10)을 투과할 수 있다. 본 발명의 실시 예에 따르면, 제1 코팅층(10)의 두께(T1)가 소정의 값 이상을 가질 때, 제1 레이저(LS1)가 제1 코팅층(10)을 손상시키지 않고 투과할 수 있다.
구체적으로, 본 발명의 실시 예에 따르면, 제1 레이저(LS1)의 초점 깊이(DOF, Depth Of Focus)로 정의되는 값에 따라, 제1 코팅층(10)의 두께(T1)가 결정될 수 있다. 제1 코팅층(10)의 두께(T1)가 초점 깊이(DOF)의 1/2 이상일 때, 제1 레이저(LS1)가 제1 코팅층(10)에 조사되더라도, 제1 코팅층(10)이 손상되지 않을 수 있다.
제1 레이저(LS1)의 초점 깊이(DOF)는 초점 거리(Z)에 따라 달라질 수 있으며, 제1 레이저(LS1)의 파장을 λ로 정의하고, 제1 레이저(LS1)의 직경을 w0로 정의할 때, 초점 거리(Z)는 πw0-2/λ일 수 있다.
예시적으로, 제1 레이저(LS1)의 직경(w0)은 약 2um 이하이고, 제1 코팅층(10)의 두께(T1)는 약 1.5um 이상일 수 있다.
제1 레이저(LS1)가 대상 기판(SUB)에 조사되는 경우, 대상 기판(SUB)의 상면에 분진들(PT)이 발생할 수 있다. 제1 레이저(LS1)가 대상 기판(SUB)의 상면 전체에 조사되는 경우, 분진들(PT)은 대상 기판(SUB)의 상면에 전체 영역에 분산된 형태로 발생한다.
차단 영역(CA)에 발생한 분진들(PT)은 대상 기판(SUB)과 제1 코팅층(10) 사이에 배치된다. 홀 영역들(HA)에 발생한 분진들(PT)은 외부에 노출된 상태로 대상 기판(SUB)의 상면에 배치된다.
본 발명의 다른 실시 예에서, 제1 레이저(LS1)는 대상 기판(SUB)의 상면 중, 홀 영역들(HA)을 제외한 차단 영역(CA)에 한하여 조사될 수도 있다. 이 경우, 대상 기판(SUB)의 상면 중 차단 영역(CA)에 한하여 분진들(PT)이 발생할 수 있다.
이후, 도 7에 도시된 바와 같이, 제1 레이저(LS1)를 조사하여 홀 영역들(HA)에 발생된 분진들(PT)을 제거한다. 도시되지 않았으나, 분진들(PT)은 흡입 유닛(미도시) 또는 블로잉 유닛(미도시) 등에 의하여 제거될 수 있다. 구체적으로, 흡입 유닛(미도시) 또는 블로잉 유닛(미도시)에 의하여 대상 기판(SUB) 상면의 분진들(PT, 도 6) 주변에 공기압 변화가 발생할 수 있으며, 공기압의 변화로 인한 공기의 이동으로 분진들(PT)이 대상 기판(SUB)의 상면으로부터 제거될 수 있다.
본 실시 예에 따르면, 분진들(PT) 중 차단 영역(CA)에 발생한 분진들(PT)은 대상 기판(SUB)의 상면 및 제1 코팅층(10) 사이에 배치되어 제1 코팅층(10)에 의하여 커버된다. 따라서, 분진들(PT) 제거 공정 시, 홀 영역들(HA)에 발생된 분진들(PT)만이 제거되고, 차단 영역(CA)에 발생된 분진들(PT)은 제1 코팅층(10)에 의하여 커버되므로 제거되지 않는다. 차단 영역(CA)에 잔존하는 분진들(PT)은 산란층(20)으로 정의된다(S4, 도 2).
이후, 도 8에 도시된 바와 같이, 대상 기판(SUB)에 제2 레이저(LS2)를 조사하여 대상 기판(SUB)을 식각한다(S5, 도 2). 대상 기판(SUB)의 홀 영역들(HA)은 제2 레이저(LS2)에 의하여 식각될 수 있다.
본 실시 예에 따르면, 대상 기판(SUB)의 차단 영역(CA)에 제2 레이저(LS2)가 조사될 경우, 산란층(20)에 의하여 난반사가 발생할 수 있다. 따라서, 제2 레이저(LS2)가 차단 영역(CA)에 조사되더라도, 대상 기판(SUB)에 에너지가 전달되지 않는다. 즉, 차단 영역(CA)은 제2 레이저(LS2)에 의하여 식각되지 않는다.
제2 레이저(LS2)의 초점 거리는 제1 레이저(LS1)의 초점 거리보다 길 수 있다. 따라서, 제2 레이저(LS2)의 직경은 제1 레이저(LS1)의 직경(w0)보다 클 수 있다. 예시적으로, 제2 레이저(LS2)의 직경은 약 10um 이상일 수 있다. 이 경우, 제2 레이저(LS2)의 파장 대역은 제1 레이저(LS1)의 파장 대역과 동일하여도 무방하다.
도 9에 도시된 바와 같이, 홀 영역들(HA)이 식각된 대상 기판(SUB) 상에는 마스크 홀들(MH)이 정의된다. 즉, 마스크 홀들(MH) 각각은 홀 영역들(HA)과 일대일 대응하도록 중첩한다. 마스크 홀들(MH)은 대상 기판(SUB)을 관통한다.
이후, 도 10에 도시된 바와 같이, 제1 코팅층(10) 및 산란층(20)을 제거한다. 예시적으로, 제1 코팅층(10) 및 산란층(20)은 현상(Develop) 공정 또는 화학적 식각 공정을 통하여 제거될 수 있다. 본 발명의 다른 실시 예에서, 산란층(20)은 제1 코팅층(10)이 제거된 후, 추가적으로 흡입 공정 또는 블로잉 공정을 통하여 제거될 수도 있다.
제1 코팅층(10) 및 산란층(20)이 제거된 대상 기판(SUB)은 도 2에서 전술된 마스크(MSK, 도 2)와 동일하다.
본 발명의 실시 예와는 다르게, 제1 코팅층(10) 및 산란층(20)이 형성되지 않은 대상 기판(SUB)에 제2 레이저(LS2)를 이용하여 마스크 홀들(MH)을 형성하는 경우, 제2 레이저(LS)가 평면 상에서 이동하거나, 도시되지 않았으나, 대상 기판(SUB)을 지지하는 스테이지(미도시)를 이동하는 과정에서 제2 레이저(LS2)와 대상 기판(SUB) 사이에 미스 얼라 현상이 발생할 수 있다. 즉, 마스크(MSK)에 형성된 마스크 홀들(MH)의 위치가 균일하지 않을 수 있다. 특히, 대상 기판(SUB)의 단위 면적당 마스크 홀들(MH)의 개수가 증가할수록 상기 미스 얼라인 현상은 더욱 저하될 수 있다. 그러나, 본 발명의 실시 예에 따르면, 제1 레이저(LS1)가 제1 코팅층(10)을 투과하여 차단 영역(CA)에 산란층(20)을 형성하고, 산란층(20)이 제2 레이저(LS2)가 차단 영역(CA)을 식각하지 않도록 차단 영역(CA)에서 난반사를 일으킬 수 있다. 따라서, 대상 기판(SUB)에 대한 마스크 홀들(MH)의 위치 정밀도가 향상될 수 있다. 또한, 본 발명의 실시 예에 따르면, 대상 기판(SUB)의 단위 면적 당 마스크 홀들(MH)의 개수가 증가하더라도, 고 해상도의 패터닝이 용이한 포토 리소 그래피 공정을 이용하여 제1 코팅층(10)을 패터닝하므로, 상기 미스 얼라인 현상을 보다 효과적으로 방지할 수 있다.
도 11 내지 도 13는 본 발명의 다른 실시 예에 따른 기판 식각 방법의 과정이 도시된 도면들이다.
설명의 편의를 위해, 본 발명의 일 실시 예와 다른 점을 위주로 설명하며, 생략된 부분은 본 발명의 일 실시 예에 따른다. 또한, 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략한다.
도 11 내지 도 13에는 도 7에 전술된 산란층(20) 형성 공정(S4, 도 2)이 완료된 후의 과정들이 도시되었다.
도 11을 참조하면, 산란층(20)을 형성한 후, 제1 코팅층(10) 및 대상 기판(SUB) 상에 제2 코팅층(30)을 형성한다. 구체적으로, 제2 코팅층(30)은 차단 영역(CA)에서 제1 코팅층(10)의 상면을 커버하고, 홀 영역들(HA)에서 대상 기판(SUB)의 상면을 커버한다.
제2 코팅층(30)은 제1 코팅층(10)보다 낮은 광 투광성을 갖는다. 즉, 제2 코팅층(30)은 불투명할 수 있다.
제2 코팅층(30)은 유기물을 포함할 수 있다. 예시적으로, 제2 코팅층(30)은 포지티브 감광제(Positive Photoresist)를 포함할 수 있다.
본 실시 예에 따르면, 제2 코팅층(30)은 대상 기판(SUB)보다 제2 레이저(LS2)에 대한 식각율이 높을 수 있다. 예시적으로, 제2 레이저(LS2)에 대한 제2 코팅층(30)의 식각율은 제2 레이저(LS2)에 대한 대상 기판(SUB)의 식각율의 약 20배 이상일 수 있다.
이후, 도 12에 도시된 바와 같이, 대상 기판(SUB)에 제2 레이저(LS2)를 조사하여 대상 기판(SUB)을 식각한다. 구체적으로, 제2 레이저(LS2)는 홀 영역들(HA)에 대응하는 대상 기판(SUB) 및 제2 코팅층(30)을 식각할 수 있다.
도 13에 도시된 바와 같이, 홀 영역들(HA)에 대응하는 대상 기판(SUB) 및 제2 코팅층(30)이 식각됨에 따라, 대상 기판(SUB) 및 제2 코팅층(30)에 마스크 홀들(MH)이 정의된다. 마스크 홀들(MH)은 대상 기판(SUB) 및 제2 코팅층(30)을 관통한다.
이후, 대상 기판(SUB) 상에 형성된 제1 코팅층(10), 산란층(20) 및 제2 코팅층(30)을 제거한다. 제1 코팅층(10), 산란층(20) 및 제2 코팅층(30)이 제거된 대상 기판(SUB)은 도 10에 도시된 바와 같다.
일반적으로, 금속을 포함하는 대상 기판(SUB)을 제2 레이저(LS2)로 식각하는 경우, 제2 레이저(LS2)가 입사되는 대상 기판(SUB)의 상면 및 홀 영역들(HA) 각각이 정의하는 계면에서 분진들이 발생할 수 있다. 상기 분진들의 크기가 소정의 크기 이상이 되는 경우, 분진 제거 공정(미도시) 시 제거되지 않을 수 있으며, 이는 후속 공정에 영향을 미칠 수 있다. 그러나, 본 발명의 실시 예에 따르면, 더미층 역할을 수행하는 제2 코팅층(30)이 대상 기판(SUB) 상에 배치되므로, 제2 레이저(LS2)로 대상 기판(SUB)을 식각하더라도, 분진들(PT', 도 13)이 대상 기판(SUB)의 상면이 아닌 제2 코팅층(30)의 상면 상에 발생할 수 있다. 따라서, 본 발명의 실시 예에 따르면, 공정 정밀도가 보다 향상될 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
MAS: 마스크 조립체 MSK: 마스크
MH: 마스크 홀 MOP: 개구부
FRM: 지지 프레임 SUB: 대상 기판
HA: 홀 영역 CA: 차단 영역
10: 제1 코팅층 20: 제2 코팅층
LS1: 제1 레이저 LS2: 제2 레이저
PT: 산란층

Claims (20)

  1. 평면 상에서 복수의 홀 영역들 및 상기 홀 영역들을 감싸는 차단 영역이 정의된 대상 기판을 준비하는 단계;
    상기 대상 기판 상에 광 투광성을 갖는 제1 코팅층을 형성하는 단계;
    상기 차단 영역과 중첩하는 상기 제1 코팅층 및 상기 대상 기판 사이에 산란층을 형성하는 단계; 및
    상기 대상 기판의 상기 홀 영역들을 식각하여 복수의 마스크 홀들을 형성하는 단계를 포함하는 기판 식각 방법.
  2. 제 1 항에 있어서,
    상기 제1 코팅층 형성 후, 상기 제1 코팅층을 패터닝하는 단계를 더 포함하고,
    상기 제1 코팅층은 상기 차단 영역과 중첩하고, 상기 홀 영역들과는 비중첩하는 기판 식각 방법.
  3. 제 2 항에 있어서,
    상기 산란층을 형성하는 단계는,
    상기 대상 기판 상에 제1 레이저를 조사하여 상기 대상 기판 상에 분진들을 발생시키는 단계; 및
    상기 분진들 중 상기 홀 영역들 상에 발생된 분진들을 제거하는 단계를 포함하고,
    상기 분진들 중 상기 차단 영역들 상에 발생된 분진들은 제1 코팅층에 의하여 커버되는 기판 식각 방법.
  4. 제 3 항에 있어서,
    상기 분진들을 발생시키는 단계에서,
    상기 제1 레이저는 상기 홀 영역들 및 상기 차단 영역에 전면적으로 조사되는 기판 식각 방법.
  5. 제 3 항에 있어서,
    상기 분진을 발생시는 단계에서,
    상기 제1 레이저의 초점은 상기 제1 코팅층 및 상기 대상 기판 사이에 배치되는 기판 식각 방법.
  6. 제 3 항에 있어서,
    상기 제1 레이저의 직경은 약 2um 이하인 기판 식각 방법.
  7. 제 3 항에 있어서,
    상기 제1 코팅층의 두께는 약 1.5 um 이상인 기판 식각 방법.
  8. 제 3 항에 있어서,
    상기 마스크 홀들을 형성하는 단계는,
    상기 대상 기판 상에 제2 레이저를 조사하는 단계를 포함하는 기판 식각 방법.
  9. 제 8 항에 있어서,
    상기 제2 레이저의 직경은 상기 제1 레이저의 직경보다 큰 기판 식각 방법.
  10. 제 8 항에 있어서,
    상기 제2 레이저의 직경은 약 10um 이상인 기판 식각 방법.
  11. 제 8 항에 있어서,
    상기 제1 레이저의 초점 거리는 상기 제2 레이저의 초점 거리보다 짧은 기판 식각 방법.
  12. 제 11 항에 있어서,
    상기 제1 레이저 및 상기 제2 레이저는 동일한 파장 대역을 갖는 기판 식각 방법.
  13. 제 1 항에 있어서,
    상기 대상 기판에 상기 마스크 홀들을 형성한 후, 상기 제1 코팅층 및 상기 산란층을 제거하는 단계를 더 포함하는 기판 식각 방법.
  14. 제 1 항에 있어서,
    상기 제1 코팅층은 네가티브 감광제를 포함하는 기판 식각 방법.
  15. 제 1 항에 있어서,
    상기 제1 코팅층은 테이프 형태로 상기 대상 기판 상에 제공되는 기판 식각 방법.
  16. 제 1 항에 있어서,
    상기 대상 기판은 금속을 포함하는 기판 식각 방법.
  17. 제 1 항에 있어서,
    상기 산란층을 형성한 후, 상기 산란층 및 상기 대상 기판 상에 제2 코팅층을 형성하는 단계를 더 포함하고,
    상기 제2 코팅층은 상기 제1 코팅층보다 낮은 광 투광성을 갖는 기판 식각 방법.
  18. 제 17 항에 있어서,
    상기 마스크 홀들을 형성한 후, 상기 제1 코팅층, 상기 산란층 및 상기 제2 코팅층을 제거하는 단계를 더 포함하는 기판 식각 방법.
  19. 제 17 항에 있어서,
    상기 제2 코팅층은 포지티브 감광제를 포함하는 기판 식각 방법.
  20. 평면 상에서 복수의 홀 영역들 및 상기 홀 영역들을 감싸는 차단 영역이 정의된 대상 기판을 준비하는 단계;
    상기 대상 기판 상에 광 투광성을 갖고, 상기 차단 영역과 중첩하고 상기 홀 영역들과 미중첩하는 제1 코팅층을 형성하는 단계;
    제1 레이저를 조사하여 상기 차단 영역과 중첩하는 상기 제1 코팅층 및 상기 대상 기판 사이에 산란층을 형성하는 단계; 및
    상기 제1 레이저의 직경보다 큰 직경을 갖는 제2 레이저를 조사하여 상기 대상 기판의 상기 홀 영역들을 식각하는 단계를 포함하는 기판 식각 방법.
KR1020180139333A 2018-11-13 2018-11-13 기판 식각 방법 KR20200055871A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180139333A KR20200055871A (ko) 2018-11-13 2018-11-13 기판 식각 방법
US16/663,287 US11508908B2 (en) 2018-11-13 2019-10-24 Substrate etching method for manufacturing mask
CN201911099159.2A CN111180328A (zh) 2018-11-13 2019-11-12 用于制造掩模的基底蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180139333A KR20200055871A (ko) 2018-11-13 2018-11-13 기판 식각 방법

Publications (1)

Publication Number Publication Date
KR20200055871A true KR20200055871A (ko) 2020-05-22

Family

ID=70551986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180139333A KR20200055871A (ko) 2018-11-13 2018-11-13 기판 식각 방법

Country Status (3)

Country Link
US (1) US11508908B2 (ko)
KR (1) KR20200055871A (ko)
CN (1) CN111180328A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021092759A1 (zh) * 2019-11-12 2021-05-20 京东方科技集团股份有限公司 掩模板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070185A (ja) * 1983-09-26 1985-04-20 Toshiba Corp シヤドウマスクの製造方法
US5221422A (en) * 1988-06-06 1993-06-22 Digital Equipment Corporation Lithographic technique using laser scanning for fabrication of electronic components and the like
US5340628A (en) * 1992-11-05 1994-08-23 Ccl Label, Inc. Laser markable laminated sheet
JP3061790B1 (ja) 1999-02-10 2000-07-10 株式会社半導体先端テクノロジーズ マスク製造方法及びパタ―ン形成方法
US7696031B2 (en) * 2004-06-14 2010-04-13 Semiconductor Energy Laboratory Co., Ltd Method for manufacturing semiconductor device
KR20070067442A (ko) * 2005-12-23 2007-06-28 삼성전자주식회사 기판으로부터 포토레지스트 막을 분리하는 방법 및 상기포토레지스트 막을 이차 기판과 접합하는 방법
KR101227137B1 (ko) 2006-03-27 2013-01-28 엘지디스플레이 주식회사 액정표시장치의 리페어 장치 및 이를 이용한 리페어 방법
JP5110830B2 (ja) * 2006-08-31 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2199054B1 (en) * 2008-12-19 2013-05-22 Ju Teng International Holdings Ltd. Method of combining laser-engraving and in-mold decoration techniques to laser-engrave pattern on plastic product
US8552336B2 (en) * 2008-12-23 2013-10-08 Triune Ip Llc Micro matrix data marking
TWI410508B (zh) * 2010-08-26 2013-10-01 China Steel Corp 薄膜結構
US20120255923A1 (en) * 2011-04-08 2012-10-11 Douglas Johnson Modular display and storage tray system
JP2013071312A (ja) * 2011-09-28 2013-04-22 Hitachi Automotive Systems Ltd 金属部材と成形樹脂部材との複合成形体および金属部材の表面加工方法
KR101260221B1 (ko) * 2011-12-01 2013-05-06 주식회사 엘지화학 마스크
KR101862407B1 (ko) * 2011-12-20 2018-05-30 엘지디스플레이 주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR102201790B1 (ko) * 2012-01-12 2021-01-11 다이니폰 인사츠 가부시키가이샤 수지층이 형성된 금속 마스크의 제조 방법
JP5958824B2 (ja) 2012-11-15 2016-08-02 株式会社ブイ・テクノロジー 蒸着マスクの製造方法
KR101391003B1 (ko) * 2013-12-11 2014-05-02 위아코퍼레이션 주식회사 레이저 반사형 마스크 제조방법
KR101582175B1 (ko) 2015-03-17 2016-01-05 에이피시스템 주식회사 레이저 패터닝을 이용한 섀도우 마스크의 제조 장치 및 레이저 패터닝을 이용한 섀도우 마스크의 제조 방법
CN104698687A (zh) * 2015-03-24 2015-06-10 深圳市华星光电技术有限公司 高穿透率va型液晶显示面板及其制作方法
KR102353349B1 (ko) 2015-03-31 2022-01-19 삼성디스플레이 주식회사 마스크 제조 방법 및 이를 이용하여 제조된 증착용 마스크
CN108367467A (zh) * 2015-06-10 2018-08-03 Sabic环球技术有限责任公司 塑料-金属接合部及其制造方法
KR102081191B1 (ko) 2016-06-24 2020-02-26 에이피시스템 주식회사 전주도금법을 이용한 미세 금속 마스크 제조방법
KR102254035B1 (ko) * 2016-08-26 2021-05-20 호야 가부시키가이샤 마스크 블랭크, 전사용 마스크 및 반도체 디바이스의 제조 방법
KR20180089606A (ko) * 2017-01-31 2018-08-09 삼성디스플레이 주식회사 마스크 어셈블리의 제조 방법
KR102402998B1 (ko) 2017-05-22 2022-05-30 삼성디스플레이 주식회사 증착 마스크 제조방법 및 제조장치

Also Published As

Publication number Publication date
CN111180328A (zh) 2020-05-19
US11508908B2 (en) 2022-11-22
US20200152880A1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
JP6725890B2 (ja) 蒸着マスクの製造方法、パターンの製造方法、及び有機半導体素子の製造方法
JP6123301B2 (ja) 蒸着マスクの製造方法、金属マスク付き樹脂層、及び有機半導体素子の製造方法
KR101880371B1 (ko) 쉐도우 마스크의 제조 방법 및 표시 장치의 제조 방법
EP4224220A1 (en) Semiconductor lens optimization of fabrication
JP6167526B2 (ja) 蒸着マスクの製造方法、及び有機半導体素子の製造方法
KR101695293B1 (ko) 레이저 패턴 마스크 및 이의 제조 방법
JP2017082313A (ja) 成膜マスクの製造方法
KR20200055871A (ko) 기판 식각 방법
JP6566065B2 (ja) 蒸着マスクの製造方法、金属マスク付き樹脂層、及び有機半導体素子の製造方法
JP6304425B2 (ja) 蒸着マスクの製造方法、金属マスク付き樹脂層、及び有機半導体素子の製造方法
JP6071164B2 (ja) レーザ熱転写用マスク、及びこれを利用した有機電界発光表示装置の製造方法
JP2018172737A (ja) 蒸着マスク、フレーム付き蒸着マスク、蒸着マスク準備体、有機半導体素子の製造方法、および有機ｅｌディスプレイの製造方法
WO2020206642A1 (zh) Oled触摸屏及其制造方法
JP6822529B2 (ja) 蒸着マスクの製造方法、金属マスク付き樹脂層、及び有機半導体素子の製造方法
TWI817182B (zh) 光罩、其製備方法、及曝光方法
JP6620831B2 (ja) 蒸着マスクの製造方法、及び有機半導体素子の製造方法
CN109887974B (zh) 一种有机发光二极管显示器及其制作方法
CN219609434U (zh) 一种金属掩模板制备用光罩
TWI611479B (zh) 薄膜組件的製造方法
JP2019214794A (ja) 蒸着マスクの製造方法
KR20220027353A (ko) 마스크 및 마스크 제조방법
KR20220060084A (ko) 마스크, 이의 제조 방법 및 마스크 어셈블리
JP2017172050A (ja) 蒸着マスクの製造方法、及び有機半導体素子の製造方法
KR20070042641A (ko) 증착 마스크 및 이를 제조하는 방법
JP2006339418A5 (ko)

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal