CN111146762B - 电源门控系统以及包括其的电子系统 - Google Patents

电源门控系统以及包括其的电子系统 Download PDF

Info

Publication number
CN111146762B
CN111146762B CN201910795766.6A CN201910795766A CN111146762B CN 111146762 B CN111146762 B CN 111146762B CN 201910795766 A CN201910795766 A CN 201910795766A CN 111146762 B CN111146762 B CN 111146762B
Authority
CN
China
Prior art keywords
power
signal
logic circuit
power down
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910795766.6A
Other languages
English (en)
Other versions
CN111146762A (zh
Inventor
金雄来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111146762A publication Critical patent/CN111146762A/zh
Application granted granted Critical
Publication of CN111146762B publication Critical patent/CN111146762B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本申请提供一种电源门控系统以及包括其的电子系统。一种电源门控系统可以包括逻辑电路区域，其被配置为根据至少一个掉电控制信号来执行掉电操作。电源门控系统还可以包括电源门控控制电路，其被配置为：当根据掉电模式信号的掉电请求时段等于或大于预设时间时，产生至少一个掉电控制信号。

Description

电源门控系统以及包括其的电子系统
相关申请的交叉引用
本申请要求2018年11月5日在韩国知识产权局提交的申请号为10-2018-0134561的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
各种实施例总体而言涉及一种半导体电路，并且更具体地涉及一种电源门控系统以及包括其的电子系统。
背景技术
虽然电子设备(例如，便携式电子设备)变得越来越小和越来越轻，但是嵌入该便携式电子设备中的功能块的数量持续增加。
因为便携式电子设备通过有限的电源(即，电池)来操作，所以必须减少在掉电模式下功能块没必要消耗的电能。
为此，便携式电子设备采用电源门控技术，以基本上防止在掉电模式下不必要地向功能块供电。
发明内容
本文中描述了一种能够在减少电流消耗同时执行稳定的电源门控操作的电源门控系统以及包括其的电子系统。
在一个实施例中，一种电源门控系统可以包括逻辑电路区域，其被配置为根据至少一个掉电控制信号来执行掉电操作。该电源门控系统还可以包括电源门控控制电路，其被配置为：当根据掉电模式信号的掉电请求时段等于或大于预设时间时，产生所述至少一个掉电控制信号。
在一个实施例中，一种电源门控系统可以包括逻辑电路区域，其被划分为第一区域和第二区域，并且被配置为根据多个掉电控制信号来对第一区域和第二区域执行掉电操作。电源门控系统还可以包括电源门控控制电路，其被配置为：当根据掉电模式信号的掉电请求时段等于或大于预设时间时，以具有时间差的方式产生多个掉电控制信号。
在一个实施例中，一种电源门控系统可以包括逻辑电路区域，其包括被划分为第一区域和第二区域的多个逻辑电路块，并且被配置为：根据第一掉电控制信号至第四掉电控制信号来对第一区域和第二区域执行掉电操作，以及对多个逻辑电路块之中的没有经历掉电操作的逻辑电路块执行浮置防止操作。该电源门控系统还可以包括电源门控控制电路，其被配置为：当根据掉电模式信号的掉电请求时段等于或大于预设时间时，以具有时间差的方式产生第一掉电控制信号至第四掉电控制信号，其中浮置防止操作的时段包括掉电操作的时段。
在一个实施例中，一种电子系统可以包括处理器，其被配置为通过使用芯片选择信号和命令/地址信号来产生掉电命令。该电子系统还可以包括半导体存储器，其包括被划分为第一区域和第二区域的逻辑电路区域，并且被配置为：当根据掉电命令的掉电时段等于或大于预设时间时，以具有时间差的方式对第一区域和第二区域执行掉电操作。
根据本教导，能够在减少电流消耗的同时执行稳定的电源门控操作。
附图说明
图1是示出根据一个实施例的电子系统的配置的框图。
图2是示出根据一个实施例的电源门控系统的配置的框图。
图3是示出图2的逻辑电路区域中的命令路径电路区域的配置的示意图。
图4是示出图2的逻辑电路区域中的数据路径电路区域的配置的示意图。
图5是示出图2的电源门控控制电路的配置的示意图。
图6是用于说明图5的掉电参考信号发生电路的操作的时序图。
图7是用于说明图5的掉电控制信号发生电路的操作的时序图。
具体实施方式
下面参考附图经由实施例的各种示例来描述电源门控系统以及包括其的电子系统。
参考图1，根据实施例的电子系统10可以包括存储器20和处理器30。
电子系统10可以以片上系统(SoC)的形式来配置。
处理器30可以包括中央处理单元(CPU)或图形处理单元(GPU)。
处理器30可以包括处理器核31和存储器控制器32。
处理器核31可以向存储器控制器32提供用于控制存储器20的各种命令CMD和地址ADD。
存储器控制器32可以根据由处理器核31提供的命令CMD和地址ADD来向存储器20提供电源电压VDD、芯片选择信号CS和命令/地址信号CA，由此来控制存储器20。
根据处理器30的类型和/或存储器20的类型，存储器控制器32可以向存储器20提供时钟使能信号CKE，而不是芯片选择信号CS。
存储器控制器32可以向/从存储器20发送/接收数据DQ。
存储器20(即，半导体存储器)可以包括存储器核21、数据处理电路22和控制电路23。
存储器核21可以包括多个单位存储区域，例如，存储体BK和用于存储体BK的数据输入/输出的电路配置。
数据处理电路22可以执行在存储器核21与存储器控制器32之间的与数据输入/输出相关的操作。
控制电路23可以根据由处理器30的存储器控制器32提供的芯片选择信号CS和命令/地址信号CA来控制存储器20的数据读取/写入操作、与电源门控相关的操作等等。
图2是示出根据一个实施例的电源门控系统100的配置的示图。
例如，电源门控系统100可以被设置在图1的存储器20中。
如图2中所示，电源门控系统100可以包括命令解码器200、电源门控控制电路300和逻辑电路区域400。
逻辑电路区域400可以包括多个逻辑电路块。
逻辑电路区域400的多个逻辑电路块可以被划分为第一区域和第二区域，即命令路径电路区域410和数据路径电路区域420。
命令路径电路区域410和数据路径电路区域420可以与用于提供电源电压VDD和接地电压VSS的多个电源轨401和402共同连接。
命令路径电路区域410可以包括与命令处理相关的逻辑电路块。
数据路径电路区域420可以包括与数据输入/输出相关的逻辑电路块。
逻辑电路区域400的掉电操作可以根据多个掉电控制信号PWDD_CMDY_SW、PWDDB_CMDY_FIX、PWDD_DATA_SW和PWDDB_DATA_FIX来控制。
在掉电操作中，逻辑电路区域400的逻辑电路块之中的包括掉电开关的逻辑电路块(在下文中，被称为电源门控块)的掉电开关(稍后将对其进行描述)可以被关断，从而切断至电源门控块的电力。
逻辑电路区域400的掉电操作和/或浮置防止操作可以根据多个掉电控制信号PWDD_CMDY_SW、PWDDB_CMDY_FIX、PWDD_DATA_SW和PWDDB_DATA_FIX来控制。
在浮置防止操作中，与逻辑电路区域400的逻辑电路块之中的不包括掉电开关的逻辑电路块(在下文中，被称为非电源门控块(no power gating block))电连接的隔离器(稍后将对其进行描述)可以输出处于特定逻辑电平的信号，以基本上防止非电源门控块的输入端子的浮置，从而阻止泄漏电流的产生。
命令解码器200可以通过对从外部源输入的命令/地址信号CA和芯片选择信号CS进行解码来产生包括掉电模式信号CSEB的各种控制信号。在不同的实施例中，从外部源意味着：芯片选择信号CS和命令/地址信号CA是从命令解码器外部、从电源门控系统100外部、或从存储器20(电源门控系统100位于所述存储器20内)外部输入的。
电源门控控制电路300可以根据掉电模式信号CSEB来产生多个掉电控制信号PWDD_CMDY_SW、PWDDB_CMDY_FIX、PWDD_DATA_SW和PWDDB_DATA_FIX。
根据掉电模式信号CSEB，电源门控控制电路300可以产生只有当掉电请求时段等于或大于预设时间时才允许对逻辑电路区域400执行掉电操作的多个掉电控制信号PWDD_CMDY_SW、PWDDB_CMDY_FIX、PWDD_DATA_SW和PWDDB_DATA_FIX。
根据掉电模式信号CSEB，电源门控控制电路300可以产生用于允许以具有预设时间差的方式执行对逻辑电路区域400的命令路径电路区域410和数据路径电路区域420中的每一个的掉电操作的多个掉电控制信号PWDD_CMDY_SW、PWDDB_CMDY_FIX、PWDD_DATA_SW和PWDDB_DATA_FIX。
根据掉电模式信号CSEB，电源门控控制电路300可以产生用于允许逻辑电路区域400的浮置防止操作的时段(在下文中被称为浮置防止时段)包括掉电操作的时段(在下文中被称为掉电时段)的多个掉电控制信号PWDD_CMDY_SW、PWDDB_CMDY_FIX、PWDD_DATA_SW和PWDDB_DATA_FIX。
第一掉电控制信号PWDD_CMDY_SW可以是用于控制命令路径电路区域410的掉电操作的信号。只有当根据掉电模式信号CSEB的掉电请求时段实质上维持预设时间或更长时间时，第一掉电控制信号PWDD_CMDY_SW才可以被激活。
第二掉电控制信号PWDDB_CMDY_FIX可以是用于控制命令路径电路区域410的浮置防止操作的信号。第二掉电控制信号PWDDB_CMDY_FIX可以具有比第一掉电控制信号PWDD_CMDY_SW宽的激活时段。
第三掉电控制信号PWDD_DATA_SW可以是用于控制数据路径电路区域420的掉电操作的信号。只有当根据掉电模式信号CSEB的掉电请求时段实质上维持预设时间或更长时间时，第三掉电控制信号PWDD_DATA_SW才可以以与第一掉电控制信号PWDD_CMDY_SW具有预设时间差的方式被激活。
第四掉电控制信号PWDDB_DATA_FIX可以是用于控制数据路径电路区域420的浮置防止操作的信号。第四掉电控制信号PWDDB_DATA_FIX可以具有比第三掉电控制信号PWDD_DATA_SW宽的激活时段。
因为前述实施例是通过命令解码器200对从外部源提供的命令/地址信号CA进行解码以产生掉电模式信号CSEB的示例，所以除了命令解码器200之外的单独专用逻辑可以根据从外部源提供的时钟使能信号CKE来产生掉电模式信号CSEB。
图3是示出图2的逻辑电路区域中的命令路径电路区域的配置的示图。
如图3中所示，命令路径电路区域410可以包括多个逻辑电路块BLK。
多个逻辑电路块BLK可以被划分为电源门控块和非电源门控块。
例如，非电源门控块可以被包括在图1的存储体BK中，作为不需要掉电操作或者需要基本维持电力供应的配置。
当非电源门控块被包括在多个逻辑电路块BLK中时，命令路径电路区域410还可以包括隔离器412。
电源门控块(例如BLKi)可以包括电连接在第一电源轨401与虚拟供电端子VirtualVDD之间的掉电开关411、以及电连接在虚拟供电端子Virtual VDD与第二电源轨402之间的逻辑电路。
掉电开关411可以根据第一掉电控制信号PWDD_CMDY_SW而被接通和关断，从而将电源电压VDD供应给内部逻辑电路或者阻止电源电压VDD的供应。
非电源门控块(例如BLKj)可以包括电连接在第一电源轨401与第二电源轨402之间的逻辑电路。
隔离器412可以根据第二掉电控制信号PWDDB_CMDY_FIX来将处于特定逻辑电平的信号输出到非电源门控块BLKj，从而基本上防止非电源门控块的浮置。
图4是示出图2的逻辑电路区域中的数据路径电路区域的配置的示图。
图2的数据路径电路区域420可以包括多个逻辑电路块BLK。
电源门控块(例如BLKm)可以包括电连接在第一电源轨401与虚拟供电端子Virtual VDD之间的掉电开关421、以及电连接在虚拟供电端子Virtual VDD与第二电源轨402之间的逻辑电路。
掉电开关421可以根据第三掉电控制信号PWDD_DATA_SW而被接通和关断，从而将电源电压VDD供应给内部逻辑电路或者阻止电源电压VDD的供应。
非电源门控块(例如BLKn)可以包括电连接在第一电源轨401与第二电源轨402之间的逻辑电路。
隔离器422可以根据第四掉电控制信号PWDDB_DATA_FIX来将处于特定逻辑电平的信号输出到非电源门控块BLKn，从而基本上防止非电源门控块的浮置。
图5是示出图2的电源门控控制电路300的配置的示图，并且图6是用于说明图5的掉电参考信号发生电路330的操作的时序图。
如图5中所示，电源门控控制电路300可以包括脉冲发生器310、掉电参考信号发生电路330和掉电控制信号发生电路350。
电源门控控制电路300还可以包括：逻辑门301，其将掉电模式信号CSEB反相以产生反相掉电模式信号CSE；以及逻辑门302，其将掉电模式信号CSEB延迟以产生延迟掉电模式信号CSEB_D。
脉冲发生器310可以根据掉电模式信号CSEB来产生振荡信号OSC0。脉冲发生器310可以根据信号CSEB_CT来停止产生振荡信号OSC0。
当掉电模式信号CSEB被激活为高电平时，脉冲发生器310可以产生振荡信号OSC0，如图6所示。
掉电参考信号发生电路330可以根据延迟掉电模式信号CSEB_D来对振荡信号OSC0进行分频，从而产生多个分频信号OSC1至OSC5，如图6所示。
在一个实施例中，多个分频信号OSC1至OSC5中的至少一个可以被用作掉电参考信号，并且针对分频信号OSC4和OSC5分别被用作第一掉电参考信号和第二掉电参考信号的示例提供以下描述。
掉电参考信号发生电路330可以被配置为包括多个逻辑门331至335和多个触发器336至340的分频电路。
逻辑门331可以对延迟掉电模式信号CSEB_D和脉冲发生器310的输出信号(即振荡信号OSC0)执行与非运算，并输出经过与非运算的信号。
触发器336可以根据逻辑门331的输出信号来锁存延迟掉电模式信号CSEB_D，从而输出分频信号OSC1。
分频信号OSC1可以具有与振荡信号OSC0的两倍相对应的周期。
其他逻辑门332至335可以对延迟掉电模式信号CSEB_D和前一级的触发器的输出信号执行与非运算，从而分别输出经过与非运算的信号。
其他触发器337至340可以根据前一级的逻辑门的输出信号来锁存延迟掉电模式信号CSEB_D，从而分别产生多个分频信号OSC2至OSC5。
多个分频信号OSC2至OSC5可以具有与前一分频信号的两倍相对应的周期。
掉电控制信号发生电路350可以根据掉电模式信号CSEB以及第一掉电参考信号OSC4和第二掉电参考信号OSC5来产生第一掉电控制信号至第四掉电控制信号PWDD_CMDY_SW、PWDDB_CMDY_FIX、PWDD_DATA_SW和PWDDB_DATA_FIX。
当能够限定掉电请求时段的掉电模式信号CSEB的激活时段实质上被一直维持到第一掉电参考信号OSC4和第二掉电参考信号OSC5的激活定时时，掉电控制信号发生电路350可以以具有时间差的方式来激活第一掉电控制信号PWDD_CMDY_SW和第三掉电控制信号PWDD_DATA_SW。
当掉电模式信号CSEB的激活时段实质上被一直维持到处于第一掉电参考信号OSC4和第二掉电参考信号OSC5之间的在前定时(preceding timing)的第一掉电参考信号OSC4的激活定时时，掉电控制信号发生电路350可以激活第一掉电控制信号PWDD_CMDY_SW。
当掉电模式信号CSEB的激活时段实质上被一直维持到处于第一掉电参考信号OSC4和第二掉电参考信号OSC5之间的在后定时(late timing)的第二掉电参考信号OSC5的激活定时时，掉电控制信号发生电路350可以激活第三掉电控制信号PWDD_DATA_SW。
掉电控制信号发生电路350可以允许第二掉电控制信号PWDDB_CMDY_FIX的激活时段包括第一掉电控制信号PWDD_CMDY_SW的激活时段。
掉电控制信号发生电路350可以允许第四掉电控制信号PWDDB_DATA_FIX的激活时段包括第三掉电控制信号PWDD_DATA_SW的激活时段。
掉电控制信号发生电路350可以包括第一发生电路360和第二发生电路370。
第一发生电路360可以根据掉电模式信号CSEB、第一掉电参考信号OSC4和反相掉电模式信号CSE来产生第一掉电控制信号PWDD_CMDY_SW和第二掉电控制信号PWDDB_CMDY_FIX。
第一发生电路360可以包括多个逻辑门361至363以及365至367、延迟电路(DLY1)364和滤波器(FT)368。
逻辑门361至363可以对掉电模式信号CSEB和第一掉电参考信号OSC4执行与非运算，并输出经过与非运算的信号。
滤波器368可以去除逻辑门363的输出信号的噪声。
当逻辑门363的输出信号的脉冲宽度等于或小于预设值(例如，几纳秒)时，滤波器368可以对逻辑门363的输出信号进行滤波。
例如，在第一掉电参考信号OSC4实质上维持高电平的时段期间，可能出现除了正常掉电模式信号CSEB之外的异常掉电模式信号CSEB(即噪声)。因此，可以通过滤波器368来去除异常掉电模式信号CSEB。
延迟电路364可以将滤波器368的输出信号PWDDB_CMDY延迟预设时间，并输出被延迟的信号。
逻辑门365可以对反相掉电模式信号CSE和延迟电路364的输出信号PWDDB_CMDY_D执行与非运算，并输出经过与非运算的信号。
逻辑门366可以将逻辑门365的输出信号反相，并输出被反相的信号作为第二掉电控制信号PWDDB_CMDY_FIX。
逻辑门367可以对延迟电路364的输出信号PWDDB_CMDY_D和反相掉电模式信号CSE执行与非运算，并输出经过与非运算的信号作为第一掉电控制信号PWDD_CMDY_SW。
第二发生电路370可以根据掉电模式信号CSEB、第二掉电参考信号OSC5和反相掉电模式信号CSE来产生第三掉电控制信号PWDD_DATA_SW和第四掉电控制信号PWDDB_DATA_FIX。
第二发生电路370可以包括多个逻辑门371至373以及375至377、延迟电路(DLY2)374和滤波器(FT)378。
逻辑门371和372可以对掉电模式信号CSEB和第二掉电参考信号OSC5执行与运算，并输出经过与运算的信号CSEB_CT。逻辑门371至373可以对掉电模式信号CSEB和第二掉电参考信号OSC5执行与非运算，并输出经过与非运算的信号PWDDB_DATA。
滤波器378可以去除逻辑门373的输出信号的噪声。
当逻辑门373的输出信号的脉冲宽度等于或小于预设值(例如，几纳秒)时，滤波器378可以对逻辑门373的输出信号进行滤波。
例如，在第二掉电参考信号OSC5实质上维持高电平的时段期间，可能出现除了正常掉电模式信号CSEB之外的异常掉电模式信号CSEB(即噪声)。因此，可以通过滤波器378来去除异常掉电模式信号CSEB。
延迟电路374可以将滤波器378的输出信号PWDDB_DATA延迟预设时间，并输出被延迟的信号。
逻辑门375可以对反相掉电模式信号CSE和延迟电路374的输出信号PWDDB_DATA_D执行与非运算，并输出经过与非运算的信号。
逻辑门376可以将逻辑门375的输出信号反相，并输出被反相的信号作为第四掉电控制信号PWDDB_DATA_FIX。
逻辑门377可以对延迟电路374的输出信号PWDDB_DATA_D和反相掉电模式信号CSE执行与非运算，并且输出经过与非运算的信号作为第三掉电控制信号PWDD_DATA_SW。
图7是用于说明图5的掉电控制信号发生电路350的操作的时序图。
在下文中，将参考图1至图7来描述根据一个实施例的电源门控系统的操作。
在激活上电信号PWR之后，外部设备(例如，处理器30)可以通过使用芯片选择信号CS或时钟使能信号CKE与命令/地址信号CA的组合来请求存储器20进入或退出掉电模式。
例如，处理器30可以通过使用芯片选择信号CS和命令/地址信号CA的组合来请求掉电模式进入(PDE)。在掉电模式进入状态中，当芯片选择信号CS切换时处理器30可以请求掉电模式退出(PDX)。
电源门控系统100可以在从外部源请求掉电模式进入(PDE)时激活掉电模式信号CSEB，并且实质上维持激活状态直到掉电模式退出(PDX)被请求为止。
在掉电模式进入(PDE)的情况下，逻辑电路区域400的所有掉电开关411和421都被驱动，从而可能发生内部电压降。当从掉电模式进入(PDE)到掉电模式退出(PDX)的时间太短(例如，几纳秒)时，内部电压可能无法恢复到正常电平，并且因此针对掉电操作而关断的掉电开关411可能不会被再次接通，从而可能无法执行掉电模式退出(PDX)操作。
在一个实施例中，当掉电模式信号CSEB被激活时，第一掉电控制信号PWDD_CMDY_SW可能不会立即被激活，并且在第一掉电参考信号OSC4被激活之后，第一掉电控制信号PWDD_CMDY_SW可以被激活。
也就是说，第一掉电参考信号OSC4可以被用作用于判断掉电模式信号CSEB的激活时段是否等于或大于下降的内部电压恢复到正常电平所需的适当时间的参考。在第一掉电参考信号OSC4被激活之后，第一掉电控制信号PWDD_CMDY_SW可以被激活。
当第一掉电控制信号PWDD_CMDY_SW被激活时，命令路径电路区域410的电源门控块的掉电开关411可以被关断，以切断对电源门控块的电力的供应。
当掉电模式信号CSEB被激活时，第二掉电控制信号PWDDB_CMDY_FIX可以立即被激活，并且在掉电模式信号CSEB被去激活且经过了延迟电路(DLY1)的延迟时间之后，第二掉电控制信号PWDDB_CMDY_FIX可以被去激活。
当第二掉电控制信号PWDDB_CMDY_FIX被激活时，命令路径电路区域410的隔离器412可以输出处于特定逻辑电平的信号(例如，处于高电平的信号)，从而基本上防止非电源门控块的浮置。
在一个实施例中，第二掉电控制信号PWDDB_CMDY_FIX的激活时段可以比第一掉电控制信号PWDD_CMDY_SW的激活时段长，并且可以允许第二掉电控制信号PWDDB_CMDY_FIX的激活时段包括第一掉电控制信号PWDD_CMDY_SW的激活时段。
因为第二掉电控制信号PWDDB_CMDY_FIX的激活时段包括第一掉电控制信号PWDD_CMDY_SW的激活时段，所以能够稳定地且基本上防止非电源门控块的浮置。
当掉电模式信号CSEB被激活时，第三掉电控制信号PWDD_DATA_SW可能不会立即被激活，并且在第二掉电参考信号OSC5被激活之后，第三掉电控制信号PWDD_DATA_SW可以被激活。
当第三掉电控制信号PWDD_DATA_SW被激活时，数据路径电路区域420的电源门控块的掉电开关421可以被关断，以切断对电源门控块的电力的供应。
第三掉电控制信号PWDD_DATA_SW可以以与第一掉电控制信号PWDD_CMDY_SW具有时间差的方式被激活，即，可以晚点被激活。
在该实施例中，逻辑电路区域400可以被划分为命令路径电路区域410和数据路径电路区域420，并且命令路径电路区域410和数据路径电路区域420可以由第一掉电控制信号PWDD_CMDY_SW和第二掉电控制信号PWDDB_CMDY_FIX以及第三掉电控制信号PWDD_DATA_SW和第四掉电控制信号PWDDB_DATA_FIX来独立地控制。
在命令路径电路区域410的掉电开关411被驱动并且然后经过了预定时间之后，数据路径电路区域420的掉电开关421可以被驱动。因此，由于同时驱动了逻辑电路区域400的所有掉电开关411和421所以可以减小峰值电流，从而能够稳定地且基本上维持内部电压并且基本上防止发生异常操作。
当掉电模式信号CSEB被激活时，第四掉电控制信号PWDDB_DATA_FIX可以立即被激活，并且在掉电模式信号CSEB被去激活并且经过了延迟电路(DLY2)的延迟时间之后，第四掉电控制信号PWDDB_DATA_FIX可以被去激活。
当第四掉电控制信号PWDDB_DATA_FIX被激活时，数据路径电路区域420的隔离器422可以输出处于特定逻辑电平的信号(例如，处于高电平的信号)，从而基本上防止非电源门控块的浮置。
第四掉电控制信号PWDDB_DATA_FIX的激活时段可以比第三掉电控制信号PWDD_DATA_SW的激活时段长，并且可以允许第四掉电控制信号PWDDB_DATA_FIX的激活时段包括第三掉电控制信号PWDD_DATA_SW的激活时段。
尽管上面已经描述了各种实施例，但是本领域技术人员将理解，所描述的实施例仅表示有限数量的可能实施例。因此，不应该基于所描述的实施例来限制本文中所描述的电源门控系统以及包括其的电子系统。

Claims (26)

1.一种电源门控系统，包括：
逻辑电路区域，其被配置为根据至少一个掉电控制信号来执行掉电操作；以及
电源门控控制电路，其被配置为根据掉电模式信号来产生振荡信号；被配置为对所述振荡信号进行分频以产生多个分频信号；被配置为输出所述多个分频信号中的至少一个作为掉电参考信号；被配置为根据所述掉电模式信号和所述掉电参考信号来产生所述至少一个掉电控制信号，以及被配置为：仅当限定掉电请求时段的所述掉电模式信号的激活时段维持预设时间或更长时间时，激活所述至少一个掉电控制信号，
其中，所述逻辑电路区域包括：
掉电开关，所述掉电开关电连接在第一电源轨与虚拟供电端子之间；以及
逻辑电路，所述逻辑电路电连接在所述虚拟供电端子与第二电源轨之间。
2.根据权利要求1所述的电源门控系统，其中，所述逻辑电路区域包括：
多个逻辑电路块，
其中，所述多个逻辑电路块中的每个包括所述掉电开关和所述逻辑电路。
3.根据权利要求1所述的电源门控系统，其中，所述电源门控控制电路包括：
脉冲发生器，其被配置为根据所述掉电模式信号来产生振荡信号；
掉电参考信号发生电路，其被配置为对所述振荡信号进行分频以产生多个分频信号，并且被配置为输出所述多个分频信号中的至少一个作为所述掉电参考信号；以及
掉电控制信号发生电路，其被配置为根据所述掉电模式信号和所述掉电参考信号来产生所述至少一个掉电控制信号。
4.根据权利要求3所述的电源门控系统，其中，所述掉电控制信号发生电路还被配置为：当所述掉电模式信号的激活时段实质上一直维持到所述掉电参考信号的激活定时时，激活所述至少一个掉电控制信号。
5.根据权利要求1所述的电源门控系统，还包括：
命令解码器，其被配置为通过对从外部源输入的命令/地址信号和芯片选择信号进行解码来产生所述掉电模式信号。
6.一种电源门控系统，包括：
逻辑电路区域，其被划分为命令路径电路区域和数据路径电路区域，并且被配置为根据多个掉电控制信号中的一个掉电控制信号来对所述命令路径电路区域执行掉电操作，以及被配置为根据所述多个掉电控制信号中的另一个掉电控制信号来对所述数据路径电路区域执行掉电操作；以及
电源门控控制电路，其被配置为根据掉电模式信号来产生振荡信号；被配置为对所述振荡信号进行分频以产生多个分频信号；被配置为输出所述多个分频信号中的至少一个作为多个掉电参考信号；被配置为根据所述掉电模式信号和所述多个掉电参考信号来产生所述多个掉电控制信号，被配置为：仅当限定掉电请求时段的掉电模式信号的激活时段维持预设时间或更长时间时，以具有时间差的方式激活所述多个掉电控制信号。
7.根据权利要求6所述的电源门控系统，其中，所述命令路径电路区域和所述数据路径电路区域每一个均包括：
多个逻辑电路块，
其中，所述多个逻辑电路块中的每个包括电连接在第一电源轨与虚拟供电端子之间的掉电开关，并且包括电连接在所述虚拟供电端子与第二电源轨之间的逻辑电路。
8.根据权利要求6所述的电源门控系统，其中，所述电源门控控制电路包括：
脉冲发生器，其被配置为根据所述掉电模式信号来产生振荡信号；
掉电参考信号发生电路，其被配置为对所述振荡信号进行分频以产生多个分频信号，并且被配置为输出所述多个分频信号中的一些作为所述多个掉电参考信号；以及
掉电控制信号发生电路，其被配置为根据所述掉电模式信号和所述多个掉电参考信号来产生所述多个掉电控制信号。
9.根据权利要求8所述的电源门控系统，其中，所述掉电控制信号发生电路还被配置为：当所述掉电模式信号的激活时段实质上一直维持到所述掉电参考信号的激活定时时，将所述多个掉电控制信号之中的提供给所述命令路径电路区域的信号和提供给所述数据路径电路区域的信号以具有时间差的方式激活。
10.根据权利要求6所述的电源门控系统，还包括：
命令解码器，其被配置为通过对从外部源输入的命令/地址信号和芯片选择信号进行解码来产生所述掉电模式信号。
11.一种电源门控系统，包括：
逻辑电路区域，其包括被划分为命令路径电路区域和数据路径电路区域的多个逻辑电路块，并且被配置为：根据第一掉电控制信号、第二掉电控制信号、第三掉电控制信号和第四掉电控制信号，对所述命令路径电路区域和所述数据路径电路区域执行掉电操作，以及对所述多个逻辑电路块之中的没有经历所述掉电操作的逻辑电路块执行浮置防止操作；以及
电源门控控制电路，其被配置为根据掉电模式信号来产生振荡信号；被配置为对所述振荡信号进行分频以产生多个分频信号；被配置为输出所述多个分频信号中的两个作为第一掉电参考信号和第二掉电参考信号；被配置为根据掉电模式信号以及所述第一掉电参考信号和所述第二掉电参考信号来产生所述第一掉电控制信号、所述第二掉电控制信号、所述第三掉电控制信号和所述第四掉电控制信号，以及被配置为：当根据掉电模式信号的掉电请求时段等于或大于预设时间时，以具有时间差的方式激活所述第一掉电控制信号、所述第二掉电控制信号、所述第三掉电控制信号和所述第四掉电控制信号，其中所述浮置防止操作的时段包括所述掉电操作的时段。
12.根据权利要求11所述的电源门控系统，其中，所述命令路径电路区域包括：
与命令处理相关的逻辑电路块，
其中，在与所述命令处理相关的所述逻辑电路块之中，至少一个逻辑电路块被设计为通过所述掉电操作而掉电，其中被设计为掉电的所述至少一个逻辑电路块包括：
掉电开关，其被电连接在第一电源轨与虚拟供电端子之间，其中所述掉电开关被配置为根据所述第一掉电控制信号来进行操作；以及
逻辑电路，其被电连接在所述虚拟供电端子与第二电源轨之间。
13.根据权利要求12所述的电源门控系统，其中，在与所述命令处理相关的所述逻辑电路块之中，至少一个逻辑电路块被设计为不通过所述掉电操作而掉电，其中所述电源门控系统还包括：
隔离器，其被配置为：根据所述第二掉电控制信号，将处于特定逻辑电平的信号输出到与所述命令处理相关的所述逻辑电路块之中的、被设计为不通过所述掉电操作而掉电的至少一个逻辑电路块。
14.根据权利要求11所述的电源门控系统，其中，所述数据路径电路区域包括：
与数据输入/输出相关的逻辑电路块，
其中，在与所述数据输入/输出相关的所述逻辑电路块之中，至少一个逻辑电路块被设计为通过所述掉电操作而掉电，其中被设计为掉电的至少一个逻辑电路块包括：
掉电开关，其被电连接在第一电源轨与虚拟供电端子之间，其中，所述掉电开关被配置为根据所述第三掉电控制信号来进行操作；以及
逻辑电路，其被电连接在所述虚拟供电端子与第二电源轨之间。
15.根据权利要求14所述的电源门控系统，其中，在与所述数据输入/输出相关的所述逻辑电路块之中，至少一个逻辑电路块被设计为不通过所述掉电操作而掉电，其中所述电源门控系统还包括：
隔离器，其被配置为：根据所述第四掉电控制信号，将处于特定逻辑电平的信号输出到与所述数据输入/输出相关的所述逻辑电路块之中的、被设计为不通过所述掉电操作而掉电的至少一个逻辑电路块。
16.根据权利要求11所述的电源门控系统，其中，所述电源门控控制电路包括：
脉冲发生器，其被配置为根据所述掉电模式信号来产生振荡信号；
掉电参考信号发生电路，其被配置为对所述振荡信号进行分频以产生多个分频信号，并且被配置为输出所述多个分频信号中的两个作为所述第一掉电参考信号和所述第二掉电参考信号；以及
掉电控制信号发生电路，其被配置为根据所述掉电模式信号以及所述第一掉电参考信号和所述第二掉电参考信号来产生所述第一掉电控制信号、所述第二掉电控制信号、所述第三掉电控制信号和所述第四掉电控制信号。
17.根据权利要求16所述的电源门控系统，其中，所述掉电控制信号发生电路包括：
第一发生电路，其被配置为：当所述掉电模式信号的激活时段实质上一直维持到所述第一掉电参考信号的激活定时时，激活所述第一掉电控制信号，并且被配置为产生具有激活时段的所述第二掉电控制信号，所述第二掉电控制信号的激活时段包括所述第一掉电控制信号的激活时段；以及
第二发生电路，其被配置为：当所述掉电模式信号的激活时段实质上一直维持到所述第二掉电参考信号的激活定时时，激活所述第三掉电控制信号，所述第二掉电参考信号的激活定时具有比所述第一掉电参考信号晚的定时，并且被配置为产生具有激活时段的所述第四掉电控制信号，所述第四掉电控制信号的激活时段包括所述第三掉电控制信号的激活时段。
18.根据权利要求11所述的电源门控系统，还包括：
命令解码器，其被配置为通过对从外部源输入的命令/地址信号和芯片选择信号进行解码来产生所述掉电模式信号。
19.一种电子系统，包括：
处理器，其被配置为通过使用芯片选择信号和命令/地址信号来产生掉电命令；以及
半导体存储器，其包括多个逻辑电路块，所述多个逻辑电路块被划分为命令路径电路区域和数据路径电路区域，被配置为根据多个掉电控制信号来对所述命令路径电路区域和所述数据路径电路区域执行掉电操作，以及被配置为：仅当限定掉电请求时段的掉电模式信号的激活时段维持预设时间或更长时间时，以具有时间差的方式激活所述多个掉电控制信号，其中浮置防止操作的时段包括所述掉电操作的时段，
其中，所述多个逻辑电路块被配置为：根据所述多个掉电控制信号，对所述多个逻辑电路块之中的没有经历所述掉电操作的逻辑电路块执行浮置防止操作。
20.根据权利要求19所述的电子系统，其中，所述半导体存储器包括：
命令解码器，其被配置为通过对所述芯片选择信号和所述命令/地址信号进行解码来产生掉电模式信号；以及
电源门控控制电路，其被配置为：当所述掉电模式信号的激活时段等于或大于预设时间时，产生用于以具有时间差的方式对所述命令路径电路区域和所述数据路径电路区域执行所述掉电操作的第一掉电控制信号、第二掉电控制信号、第三掉电控制信号和第四掉电控制信号，其中所述浮置防止操作的时段包括所述掉电操作的时段。
21.根据权利要求20所述的电子系统，其中，所述命令路径电路区域包括：
与命令处理相关的逻辑电路块，
其中，在与所述命令处理相关的所述逻辑电路块之中，至少一个逻辑电路块被设计为通过所述掉电操作而掉电，其中被设计为掉电的至少一个逻辑电路块包括：
掉电开关，其被电连接在第一电源轨与虚拟供电端子之间，其中所述掉电开关被配置为根据所述第一掉电控制信号来进行操作；以及
逻辑电路，其被电连接在所述虚拟供电端子与第二电源轨之间。
22.根据权利要求21所述的电子系统，其中，在与所述命令处理相关的所述逻辑电路块之中，至少一个逻辑电路块被设计为不通过所述掉电操作而掉电，其中所述半导体存储器还包括：
隔离器，其被配置为：根据所述第二掉电控制信号，将处于特定逻辑电平的信号输出到与所述命令处理相关的所述逻辑电路块之中的、被设计为不通过所述掉电操作而掉电的至少一个逻辑电路块。
23.根据权利要求20所述的电子系统，其中，所述数据路径电路区域包括：
与数据输入/输出相关的逻辑电路块，
其中，在与所述数据输入/输出相关的所述逻辑电路块之中，至少一个逻辑电路块被设计为通过所述掉电操作而掉电，其中被设计为掉电的至少一个逻辑电路块包括：
掉电开关，其被电连接在第一电源轨与虚拟供电端子之间，其中，所述掉电开关被配置为根据所述第三掉电控制信号来进行操作；以及
逻辑电路，其被电连接在所述虚拟供电端子与第二电源轨之间。
24.根据权利要求23所述的电子系统，其中，在与所述数据输入/输出相关的所述逻辑电路块之中，至少一个逻辑电路块被设计为不通过所述掉电操作而掉电，其中所述半导体存储器还包括：
隔离器，其被配置为：根据所述第四掉电控制信号，将处于特定逻辑电平的信号输出到与所述数据输入/输出相关的所述逻辑电路块之中的、被设计为不通过所述掉电操作而掉电的至少一个逻辑电路块。
25.根据权利要求20所述的电子系统，其中，所述电源门控控制电路包括：
脉冲发生器，其被配置为根据所述掉电模式信号来产生振荡信号；
掉电参考信号发生电路，其被配置为对所述振荡信号进行分频以产生多个分频信号，并且被配置为输出所述多个分频信号中的两个作为第一掉电参考信号和第二掉电参考信号；以及
掉电控制信号发生电路，其被配置为：根据所述掉电模式信号以及所述第一掉电参考信号和所述第二掉电参考信号来产生所述第一掉电控制信号、所述第二掉电控制信号、所述第三掉电控制信号和所述第四掉电控制信号。
26.根据权利要求25所述的电子系统，其中，所述掉电控制信号发生电路包括：
第一发生电路，其被配置为：当所述掉电模式信号的所述激活时段实质上一直维持到所述第一掉电参考信号的激活定时时，激活所述第一掉电控制信号，并且被配置为产生具有激活时段的所述第二掉电控制信号，所述第二掉电控制信号的所述激活时段包括所述第一掉电控制信号的激活时段；以及
第二发生电路，其被配置为：当所述掉电模式信号的所述激活时段实质上一直维持到所述第二掉电参考信号的激活定时时，激活所述第三掉电控制信号，所述第二掉电参考信号具有比所述第一掉电参考信号晚的定时，并且被配置为产生具有激活时段的所述第四掉电控制信号，所述第四掉电控制信号的所述激活时段包括所述第三掉电控制信号的激活时段。
CN201910795766.6A 2018-11-05 2019-08-27 电源门控系统以及包括其的电子系统 Active CN111146762B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0134561 2018-11-05
KR1020180134561A KR102564969B1 (ko) 2018-11-05 2018-11-05 파워 게이팅 시스템 및 이를 포함하는 전자 시스템

Publications (2)

Publication Number Publication Date
CN111146762A CN111146762A (zh) 2020-05-12
CN111146762B true CN111146762B (zh) 2022-11-15

Family

ID=70459692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910795766.6A Active CN111146762B (zh) 2018-11-05 2019-08-27 电源门控系统以及包括其的电子系统

Country Status (3)

Country Link
US (1) US11237619B2 (zh)
KR (1) KR102564969B1 (zh)
CN (1) CN111146762B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220000587A (ko) * 2020-06-26 2022-01-04 에스케이하이닉스 주식회사 파워 게이팅 제어 회로 및 이를 포함하는 반도체 장치
KR20230033414A (ko) 2021-09-01 2023-03-08 삼성전자주식회사 메모리 장치의 구동 방법 및 이를 수행하는 메모리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7873923B2 (en) * 2008-02-28 2011-01-18 International Business Machines Corporation Power gating logic cones
CN103456356A (zh) * 2012-05-31 2013-12-18 三星电子株式会社 半导体存储器装置和相关的操作方法
CN106877290A (zh) * 2017-02-27 2017-06-20 华电电力科学研究院 一种发电企业集团级继电保护定值监督的方法
CN108665918A (zh) * 2017-03-27 2018-10-16 爱思开海力士有限公司 半导体器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101612298B1 (ko) * 2009-03-13 2016-04-14 삼성전자주식회사 파워 게이팅 회로 및 이를 포함하는 집적 회로
US8219834B2 (en) * 2009-08-12 2012-07-10 International Business Machines Corporation Predictive power gating with optional guard mechanism
KR20110139780A (ko) * 2010-06-24 2011-12-30 삼성전자주식회사 반도체 집적회로 장치 및 이를 포함하는 시스템온칩
US20120166731A1 (en) * 2010-12-22 2012-06-28 Christian Maciocco Computing platform power management with adaptive cache flush
US9665144B2 (en) 2011-12-21 2017-05-30 Intel Corporation Methods and systems for energy efficiency and energy conservation including entry and exit latency reduction for low power states
JP6209042B2 (ja) * 2013-09-30 2017-10-04 ルネサスエレクトロニクス株式会社 データ処理装置
US9720487B2 (en) * 2014-01-10 2017-08-01 Advanced Micro Devices, Inc. Predicting power management state duration on a per-process basis and modifying cache size based on the predicted duration
GB2530238B (en) * 2014-06-05 2021-07-21 Advanced Risc Mach Ltd Power gating in an electronic device
JP6566158B1 (ja) * 2019-04-16 2019-08-28 富士通クライアントコンピューティング株式会社 情報処理システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7873923B2 (en) * 2008-02-28 2011-01-18 International Business Machines Corporation Power gating logic cones
CN103456356A (zh) * 2012-05-31 2013-12-18 三星电子株式会社 半导体存储器装置和相关的操作方法
CN106877290A (zh) * 2017-02-27 2017-06-20 华电电力科学研究院 一种发电企业集团级继电保护定值监督的方法
CN108665918A (zh) * 2017-03-27 2018-10-16 爱思开海力士有限公司 半导体器件

Also Published As

Publication number Publication date
CN111146762A (zh) 2020-05-12
US20200142473A1 (en) 2020-05-07
KR20200051330A (ko) 2020-05-13
US11237619B2 (en) 2022-02-01
KR102564969B1 (ko) 2023-08-09

Similar Documents

Publication Publication Date Title
US11581029B2 (en) Low standby power with fast turn on method for non-volatile memory devices
KR102578201B1 (ko) 파워 게이팅 시스템
JP2011147165A (ja) レジスタ制御ディレイロックループを備えた半導体デバイス
CN111146762B (zh) 电源门控系统以及包括其的电子系统
US10885947B2 (en) Power gating system and memory system including the power gating system
US8689031B2 (en) Semiconductor device and power supply control method of the semiconductor device
KR100968156B1 (ko) 전원제어회로 및 이를 이용한 반도체 메모리 장치
CN110266302B (zh) 功率门控电路以及功率门控控制系统
KR100790444B1 (ko) 메모리 장치
KR20180007288A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
KR20050021643A (ko) 고전압 공급 회로 및 고전압 공급 방법
KR100576922B1 (ko) 고전압 발생 회로
CN111324191A (zh) 一种sram模块的电源管理系统及电源管理方法、fpga芯片
KR100798764B1 (ko) 반도체 메모리 소자 및 그 내부 전압 생성 방법
KR20120098327A (ko) 반도체 메모리 장치
US8134405B2 (en) Semiconductor device and timing control method for the same
JP2011165274A (ja) 半導体装置およびデータ処理システム
CN111399621A (zh) 电力控制电路、半导体装置和半导体装置的电力控制方法
KR102504288B1 (ko) 동적 전압/주파수 스케일링(dvfs) 스위치를 포함하는 메모리 장치 및 그 동작방법
KR100728555B1 (ko) 반도체 집적 회로의 파워 업 신호 공급 장치
KR100930392B1 (ko) 반도체 메모리의 전원 제어 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant