CN111133590A - 微结构增强的吸收光敏器件 - Google Patents

微结构增强的吸收光敏器件 Download PDF

Info

Publication number
CN111133590A
CN111133590A CN201880061391.4A CN201880061391A CN111133590A CN 111133590 A CN111133590 A CN 111133590A CN 201880061391 A CN201880061391 A CN 201880061391A CN 111133590 A CN111133590 A CN 111133590A
Authority
CN
China
Prior art keywords
photodetector
cases
layers
layer
microstructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880061391.4A
Other languages
English (en)
Other versions
CN111133590B (zh
Inventor
王士原
王士平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
W&ssens Devices Inc
Original Assignee
W&ssens Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by W&ssens Devices Inc filed Critical W&ssens Devices Inc
Publication of CN111133590A publication Critical patent/CN111133590A/zh
Application granted granted Critical
Publication of CN111133590B publication Critical patent/CN111133590B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
    • H01L31/1085—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type the devices being of the Metal-Semiconductor-Metal [MSM] Schottky barrier type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/125—Composite devices with photosensitive elements and electroluminescent elements within one single body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only AIVBIV alloys, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02375—Positioning of the laser chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Light Receiving Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

横向和竖直微结构增强的光电探测器和雪崩光电探测器与CMOS/BiCMOS ASIC单片集成，并且还可以使用流体组装技术与激光器件集成。光电探测器可以以竖直PIN布置或横向金属‑半导体‑金属布置来配置，其中，电极呈交叉指型图案。诸如孔和突起的微结构可以提高硅、锗和III‑V材料的量子效率并且还可以减小用于雪崩光电二极管的雪崩电压。应用包括数据中心内和数据中心之间的光学通信、电信、LIDAR和自由空间数据通信。

Description

微结构增强的吸收光敏器件
相关申请的交叉引用
本申请是于2017年10月30日提交的美国专利申请序列第15/797,821号的部分延续。
美国专利申请序列第15/797,821号也是于2015年11月20日提交的美国专利申请序列第14/947,718号和于2016年12月21日提交的公开为WO2017/112747的国际专利申请第PCT/US16/67977号中的每一个的部分延续。
本申请通过引用并入并且要求以上确认的三个专利申请中的每一个的提交日期的权益以及他们通过引用直接或间接并入的申请的权益以及他们要求的包括美国临时申请、美国非临时申请和国际申请的权益。
所述申请序列第15/797,821号是(i)美国专利申请序列第15/309,922号(现在为专利9,818,893)；(ii)美国专利申请序列第14/943,898号(现在为专利9,530,905)、(iii)美国专利申请序列第14/945,003(现在为专利9,525,084)和国际专利申请第PCT/US15/061120号中的每一个的延续并且通过引用将每一个并入，并且要求每一个的提交日期的权益以及他们要求的美国临时专利申请中的每一个的权益。
所述申请序列第14/947,718号是公开为WO2014/190189的国际专利申请第PCT/US14/39208号的延续并通过引用将每一个并入，并且要求每一个的提交日期的权益以及它要求的美国临时专利申请中的每一个的权益。美国申请序列第14/892,821号现在为专利9,496,435是所述PCT/US14/39208的国家阶段申请。
本专利申请要求以下临时申请中的每一个的权益并且通过引用并入：
于2017年7月21日提交的美国临时序列第62/535,801号；
于2017年8月2日提交的美国临时序列第62/540,524号；
于2017年8月7日提交的美国临时序列第62/542,243号；
于2017年8月18日提交的美国临时序列第62/547,728号；
于2017年9月2日提交的美国临时序列第62/553,844号；
于2017年9月10日提交的美国临时序列第62/556,426号；
于2017年9月22日提交的美国临时序列第62/561,869号；
于2017年11月27日提交的美国临时序列第62/591,072号；
于2017年12月15日提交的美国临时序列第62/599,246号；
于2017年12月19日提交的美国临时序列第62/607,860号；
于2018年1月9日提交的美国临时序列第62/615,314号；
于2018年1月30日提交的美国临时序列第62/623,971号；
于2018年2月9日提交的美国临时序列第62/628,764号；
于2018年2月17日提交的美国临时序列第62/631,630号；
于2018年2月21日提交的美国临时序列第62/633,514号；
于2018年2月23日提交的美国临时序列第62/634,692号；
于2018年3月2日提交的美国临时序列第62/637,945号；
于2018年3月6日提交的美国临时序列第62/639,356号；
于2018年3月6日提交的美国临时序列第62/639,472号；
于2018年3月7日提交的美国临时序列第62/639,920号；
于2018年3月8日提交的美国临时序列第62/640,522号；
于2018年3月14日提交的美国临时序列第62/643,010号；
于2018年3月21日提交的美国临时序列第62/645,810号；
于2018年3月22日提交的美国临时序列第62/646,871号；
于2018年3月30日提交的美国临时序列第62/651,053号；
于2018年3月31日提交的美国临时序列第62/651,087号；
于2018年4月4日提交的美国临时序列第62/652,830号；
于2018年4月17日提交的美国临时序列第62/659,067号；
于2018年4月17日提交的美国临时序列第62/659,072号；
于2018年4月24日提交的美国临时序列第62/662,217号；
于2018年5月2日提交的美国临时序列第62/666,005号；
于2018年5月9日提交的美国临时序列第62/669,194号；
于2018年5月22日提交的美国临时序列第62/675,130号；
于2018年5月29日提交的美国临时序列第62/677,609号；以及
于2018年6月9日提交的美国临时序列第62/682,909号。
以上引用的所有临时和非临时专利申请在本文中统称为“共同转让的并入申请。”
技术领域
本专利说明书主要涉及光敏器件。更具体地，一些实施方式涉及具有微结构增强的吸收特性的光敏器件以及与有源电子电路以单片方式集成在同一芯片上或同一芯片中的光敏器件。
背景技术
光纤通信广泛地用在诸如电信、大型数据中心内的通信以及数据中心之间的通信的应用中。由于与使用较短的光学波长相关联的衰减损耗，大多数光纤数据通信使用800nm的光学波长和较长的光学波长。常用的多模光纤和单模光纤使用800nm与1675nm之间的波长。光纤通信系统中使用的光接收器的主要部件是通常以光电二极管(PD)或雪崩光电二极管(APD)的形式的光电探测器。
高质量低噪声的APD可以由硅制成。然而，尽管硅会吸收可见光和近红外范围的光，但在较长的光学波长下硅会变得更透明。可以通过增加器件的吸收“I”区的厚度制成用于800nm的光学波长和更长的光学波长的硅PD和APD。然而，为了获得足够的量子效率(也被称为外量子效率)，硅“I”区的厚度变得如此之大，使得器件的最大带宽(也被称为“数据速率”)对于许多当前电信和数据中心应用以及未来的电信和数据中心应用都变得太低。
为了避免硅PD和APD具有较长的波长和较高的带宽的固有问题，使用其他材料。锗(Ge)APD检测出2000nm的波长的红外光，但是具有相对高的倍增噪声。InGaAs APD可以检测出比1600nm长的波长，并且具有比Ge小的倍增噪声，但是仍然远大于硅APD的倍增噪声。已知InGaAs被用作异质结构二极管的吸收区，最典型地涉及InP作为基板和作为倍增层。该材料系统与约900nm至1700nm的吸收窗口兼容。然而，InGaAs PD和APD器件在与硅相比时相对昂贵并且具有相对高的倍增噪声并且难以与Si电子器件集成为单个芯片。
由一家在光电探测器行业中的大型公司发布的信息(参见http://files.shareholder.com/downloads/FNSR/0x0x382377/0b3893ea-fb06-417d-ac71-84f2f9084b0d/Finisar_Investor_Presentation.pdf，)在第10页处指出针对光通信器件的当前市场超过70亿美元、具有12％的年复合增长率。用于850nm至950nm波长的光电二极管(PD)采用GaAs材料而用于1550nm至1650nm波长的光电二极管(PD)是基于InP材料，他们既昂贵又难以与基于Si的电子器件集成。因此，针对较好的器件的开发尚未满足大的市场和长期需求。迄今为止，根据本文的发明人的知识，对于850nm至950nm不存在基于Si材料的光电二极管也不存在雪崩光电二极管(APD)，并且对于1550nm至1650nm不存在基于Si上Ge材料的光电二极管也不存在雪崩光电二极管，他们是以至少25Gb/s的数据速率的顶表面或底表面照射，并且与CMOS/BiCMOS硅电子器件单片地集成在可商业获得的单个芯片上。然而，不缺乏尝试为这个大的市场开发较好的器件。例如，已经提出了用硅材料制造谐振光电二极管(参见Resonant-Cavity-Enhanced High-Speed Si Photodiode Grown byEpitaxial Lateral Overgrowth,Schaub et al.,IEEE PHOTONICS TECHNOLOGY LETTERS,VOL.11,NO.12,DECEMBER 1999)，但是他们尚未进入已知的商业市场。已经提出了波导配置中其他形式的高速光电二极管，例如在40GHz Si/Ge uni-traveling carrier waveguidephotodiode,Piels et al,DOI 10.1109/JLT.2014.2310780,Journal of LightwaveTechnology(通过引用并入本文)中；Monolithic germanium/silicon avalanchephotodiodes with 340GHz gain-bandwidth product,NATURE PHOTONICS|VOL 3|JANUARY2009|www.nature.com/naturephotonics(通过引用并入本文并在本文中被称为“Kang等.2009”)；High-speed Ge photodetector monolithically integrated with largecross-section silicon-on-insulator waveguide,Feng et al.,Applied PhysicsLetters 95,261105(2009),doi:10.1063/1.3279129(通过引用并入本文)；其中光沿边缘方向耦合至光学波岛中，并且其中吸收长度可以为100um或更长以补偿在1550nm下Ge的弱吸收系数。在这些先前提出的波导光电二极管结构中，光沿波导的长度传播并且在PIN波导上施加电场，使得在这种波导配置中光传播的方向和电场的方向主要是竖直的。由于光在Si中的行进是光在电子/空穴的饱和速度的约1000倍快，因此波导PD可以例如为200微米长而PIN中的“I”可以例如为2微米，并且实现超过10Gb/s的带宽。与如本专利说明书中描述的表面照射相比，在封装中这种光的边缘耦合是昂贵的，其中与对于已知的表面照射光电二极管或雪崩光电二极管的数十微米相比，沿光传播的方向的截面尺寸通常为几微米。已知的波导PD/APD通常仅是单模光学系统，而在本专利说明书中描述的表面照射的PD/APD可以在单模光学系统和多模光学系统两者中使用。另外，已知的波导光电二极管难以在晶片级上进行测试，而在本专利说明书中描述的表面照射的光电二极管可以容易地在晶片级上进行测试。已知的波导光电二极管/雪崩光电二极管通常用在特殊的光子电路中并且在许多情况下需要仔细的温度控制，这在恶劣的数据中心环境中可能是昂贵的且效率低的。可以与Si集成的顶部或底部照射的Si和Si上Ge或Si上GeSi PD/APD对于本文的发明人是未知的，其在850nm至950nm、1250nm至1350nm和1550nm至1650nm的波长下以25Gb/s的数据速率或更高的数据速率是可商业获得的。相反，如本专利说明书中描述的，基于Si材料上的光电二极管可以与集成电子电路单片地集成在单个Si芯片上，从而显著降低了封装的成本。另外，本专利说明书中描述的在850nm、1300nm和1550nm的标称波长下的微结构PD/APD可以主要用于短程(短距离)、中程(距离间隙)和远程(远距离)、距离小于300米、在某些情况下小于2000米、在某些情况下小于10000米以及在某些情况下大于10000米的光学数据传输。微结构PD/APD入射光束的方向与PIN或NIP结构的“I”区中的电场可以主要是共线的和/或几乎共线的。在本专利说明书中描述的横向PD和APD中，电场和光传播可以沿不同的方向，但是针对可比较数据速率和/或吸收和量子效率，吸收层仍可以比本文的发明人已知的器件中的吸收层薄得多。本专利说明书使这样的器件成为可能并且期望将当前的数据中心转换成叶片之间、叶片内、架之间和/或数据中心之间的几乎所有光学数据传输，这将极大地增加数据传输带宽能力并且显著降低电力使用。
本文所要求保护的主题不限于解决任何特定缺点或仅在诸如这些上述环境中操作的实施方式。而是，仅提供该背景技术以说明可以实践本文描述的一些实施方式的一个示例性技术领域。
本专利说明书中引用的每个公开文献在此通过引用并入。
发明内容
根据一些实施方式，一种横向微结构增强光电探测器包括：一个或更多个横向地延伸的非掺杂或低掺杂半导体材料I层；彼此横向地间隔开的交叉指型电极，交叉指型电极与所述一个或更多个I层电耦接并且被配置成在所述一个或更多个I层中产生横向地延伸的电场；微结构，包括在光电探测器中故意形成的横向地延伸的多个孔；其中：所述一个或更多个I层除了孔对所述一个或更多个I层的任何穿透之外是连续的；孔沿横切于I层的方向具有一定高度；光电探测器被配置成：通过产生照射的电输出来对所述照射进行响应，利用在空间上连续的光在均包含多个所述孔的一个或更多个区域中的每个区域处沿横切于所述一个或更多个I层的方向进行所述照射；以及与不具有孔的其他相同的光电探测器的电响应相比，孔增强了光电探测器对一个或更多个选定波长范围内的光的期望电响应。
根据一些实施方式：光电探测器还可以包括单片芯片和一个或更多个有源电子电路，所述一个或更多个有源电子电路与光电探测器单片地集成在芯片上或芯片中，并且所述一个或更多个有源电子电路与电极电耦接以接收和处理电输出；该有源电子电路可以为多个(在相同芯片上或相同芯片中的两个或更多个这样的电路)；另外，一个或更多个发光器件可以被安装至相同的芯片上并且耦合至该芯片上或芯片中的一个或更多个有源电子电路以由所述一个或更多个有源电子电路驱动；孔中的至少一些孔可以横向地位于电极之间；电极可以叠置于孔中的至少一些孔上；光电探测器还可以包括在所述一个或更多个I层上方的盖层，并且孔可以仅在盖层中。孔可以从所述一个或更多个I层的顶表面向下仅部分地延伸；所述一个或更多个I层可以具有顶表面和底表面，并且孔可以从顶表面向下延伸至底表面；孔可以包括介电材料的岛状部，介电材料的岛状部通过I层的半导体材料被彼此横向地间隔开，介电材料的岛状部通过诸如蚀刻或沉积的方法形成；所述一个或更多个I层可以具有底表面，并且孔中的至少一些孔可以从底表面向上延伸至所述一个或更多个I层中，并且孔中的至少一些孔可以包括具有与所述一个或更多个I层的电特性不同的电特性的材料；孔中的一些孔可以从顶表面向下延伸至一个或更多个I层中，并且孔中的一些孔可以从底表面向上延伸至所述一个或更多个I层中；孔可以包括介电材料；孔可以包括具有与所述一个或更多个I层的半导体材料不同的电特性和/或光学特性的半导体；电极可以包括横向地延伸的导体和在导体下方的掺杂半导体材料区，掺杂半导体材料区由所述一个或更多个I层横向地间隔开并且在光电导体中形成至少一个PN结；光电探测器还可以包括至少一个掺杂半导体区，并且电极可以包括横向地延伸的导体以及在导体中的一个或更多个下方并且与导体中的一个或更多个欧姆接触的附加的掺杂半导体材料区，掺杂区由所述一个或更多个I层横向地间隔开并且在光电导体中形成至少一个PN结，其中，形成PN结的材料可以相触；电极可以包括在光电探测器中形成肖特基结的横向地延伸的导体；电极中的至少两个电极可以相对于所述一个或更多个I层的顶表面在竖直位置上彼此不同；电极和所述一个或更多个I层可以具有基本上处于相同水平的顶表面和/或底表面；光电导体还可以包括在电极的至少一部分上方的光吸收材料层；光电导体还可以包括在电极的至少一部分上方的光吸收材料层；光吸收层可以具有纳米结构的顶表面；具有纳米结构的顶表面的光吸收层可以在电极和一个或更多个I层两者的至少一部分上；以及/或者光电导体还可以包括在所述一个或更多个I层的至少一部分上方的掺杂半导体层，掺杂半导体层在光电探测器中形成一个或更多个PN结，其中，形成PN结的材料可以相触。
根据一些实施方式，一种微结构增强光电探测器包括：一个或更多个横向地延伸的非掺杂或低掺杂半导体材料I层；与所述一个或更多个I层电耦接的间隔电极，间隔电极被配置成在所述一个或更多个I层中产生电场；微结构，包括在光电探测器中故意形成的横向地延伸的多个孔；其中：所述一个或更多个I层除了孔对所述一个或更多个I层的任何穿透之外是连续的；光电探测器被配置成：通过产生取决于照射的电输出来对所述照射进行响应，利用在空间上连续的光在均包含多个所述孔的一个或更多个区域中的每个区域处沿横切于所述一个或更多个I层的方向进行所述照射；以及与不具有孔的其他相同的光电探测器的电响应相比，孔增强了光电探测器对一个或更多个选定波长范围内的光的期望电响应。
根据一些实施方式，在前述段落中描述的光电探测器被配置成：在一些示例中，电场沿横切于所述一个或更多个I层的方向延伸；在一些示例中，电场沿横向地延伸；还包括单片芯片和一个或更多个有源电子电路，所述一个或更多个有源电子电路与光电探测器单片地集成在芯片上或芯片中，并且所述一个或更多个有源电子电路与电极电耦接以接收和处理电输出；还包括单片芯片和多个有源电子电路，多个有源电子电路与光电探测器单片地集成在芯片上或芯片中，并且多个有源电子电路与电极电耦接以接收并处理电输出；还包括：单片芯片和多个电子电路，多个电子电路与光电探测器单片地集成在芯片上或芯片中，并且多个电子电路与电极电耦接以接收并处理电输出；以及一个或更多个发光器件，被安装至单个芯片并且耦合至一个或更多个有源电子电路，以由一个或更多个有源电子电路驱动；还包括在一个或更多个I层上方的盖层，并且其中，孔仅在盖层中；包括孔，使得孔从所述一个或更多个I层的顶表面向下仅部分地延伸；针对一个或更多个I层提供顶表面和底表面，并且将孔从顶表面向下延伸至底表面；包括固体材料的岛状部的形式的孔，固体材料的岛状部具有与所述一个或更多个I层的电特性和/或光学特性不同的电特性和/或光学特性，岛状部通过I层的半导体材料被彼此横向地间隔开，其中，岛状部中的至少一些岛状部通过诸如蚀刻或沉积的方法形成，并且所述一个或更多个I层中的材料中的至少一些材料通过在岛状部上进行外延生长形成；形成具有底表面的所述一个或更多个I层，并且将孔中的至少一些孔从底表面向上延伸至所述一个或更多个I层中；提供具有顶表面和底表面的所述一个或更多个I层，并且将孔中的一些孔从顶表面向下延伸至所述一个或更多个I层中，并且将孔中的一些孔从底表面向上延伸至一个或更多个I层中；在孔中包括固体介电材料诸如氧化物；在孔的至少一些孔中包括半导体材料，该半导体材料的电特性和/或光学特性与一个或更多个I层的材料不同；还包括在一个或更多个I层上方的上层以及在一个或更多个I层下方的下层，其中，上层和下层与一个或更多个I层相比被更多掺杂，并且其中，电极电接触上层和下层；还包括在被更多掺杂的上层和一个或更多个I层上方的导电上层，以及在一个或更多个I层下方的下层，下层与所述一个或更多个I层相比被更多掺杂，并且其中与上层和下层以及导电上层进行电接触的电极被配置成减小更多掺杂上层的串联电阻；还包括在一个或更多个I层上方的材料层，该材料层具有有纹理的上表面，以使照射光电探测器的光的反射减少；在所述一个或更多个I层下面的还包括孔中的至少一些孔的区域中形成电极中的至少一个；将光电探测器形成为雪崩光电探测器；以及/或者将光电探测器形成为多个光电探测器，多个光电探测器均具有相应的电极和相应的多个孔，其中多个光电探测器中的一个或更多个光电探测器为雪崩光电探测器。
根据一些实施方式，光电探测器可以包括多个光电探测器，多个光电探测器均具有相应的电极和相应的多个孔，并且还包括单片芯片和多个有源电子电路，多个有源电子电路与多个光电探测器单片地集成在芯片上或芯片中，并且多个有源电子电路与电极电耦接以接收并处理电输出，并且其中，多个光电探测器以至少二维延伸的模式布置，并且电子电路也以至少二维延伸的模式布置。这适用于其中电极彼此横向地间隔开的实施方式以及其中电极不必需横向地间隔开的实施方式(例如，竖直光电导体)。
一些实施方式涉及一种制造微结构增强光电探测器的方法，该方法包括：提供一个或更多个横向地延伸的非掺杂或低掺杂半导体材料I层；提供与一个或更多个I层电耦接的多个电极，多个电极被配置成在所述一个或更多个I层中产生电场；以及提供微结构，微结构包括在光电探测器中故意形成的横向地延伸的多个孔。提供步骤还包括：将一个或更多个I层形成为除了孔对一个或更多个I层的任何穿透之外的连续层；将光电探测器配置成：通过产生取决于照射的电输出来对所述照射进行响应，利用在空间上连续的光在均包含多个所述孔的一个或更多个区域中的每个区域处沿横切于所述一个或更多个I层的方向进行所述照射；将孔配置成：与不具有孔的其他相同的光电探测器的电响应相比，增强了光电探测器对一个或更多个选定波长范围内的光的期望电响应；以及将光电导体与一个或更多个有源电子电路单片地集成在单个芯片上或单个芯片中，并且将光电探测器和有源电子电路电连接用于电输出至电路的传输，以通过有源电子电路进行处理。
该方法的一些实施方式还包括：提供一个或更多个附加光电探测器，每个光电探测器包括横向地延伸的多个孔，与不具有孔的其他相同的光电探测器相比，多个孔增强了一个或更多个附加光电探测器对具有选定波长的光的期望电响应；以及将光电探测器组装在芯片上或芯片中；以及将光电探测器与一个或更多个有源电子电路电连接；提供多个附加光电探测器，每个光电探测器均包括横向地延伸的多个孔，与不由孔的其他相同的光电探测器相比，多个孔增强了一个或更多个附加光电探测器对具有选定波长的光的期望电响应；以及将光电探测器流体地组装在芯片上或芯片中；以及将光电探测器与有源电子电路电连接；以及/或者将孔中的至少一些孔形成为固体材料的岛状部，固体材料的岛状部与一个或更多个I层具有不同的电特性；以及其中形成孔中的至少一些孔涉及选择性区域生长；以及形成一个或更多个I层的材料中的至少一些材料采用了在岛状部上方的外延层生长。
在本专利说明书中，术语“孔”是指故意形成的具有如所指定的形状和尺寸一定体积的材料，该材料在指定的电特性和/或光学特性方面与周围的材料不同。孔的材料可以是：固体，诸如具有这种不同的电特性/光特性的半导体或者电介质；或者诸如空气的气体；或者甚至真空。孔可以进入层的顶表面或者进入底表面；或者可以是在器件的顶层与底层之间的内部体积。下文详细描述了这种孔的许多示例，并且例如在I层的下侧中的孔是填充有从下面的层突出的材料的凹口时，一些这样的孔被互换地称为突起。
在本说明书中，术语“电极”指的是用于在所公开的器件中产生期望的电场并且提取该器件响应于光照射而产生的期望的电信号的材料。下文详细描述了电极的许多示例，例如包括与器件的掺杂区欧姆接触的导电材料或者进行诸如肖特基结的其他类型的接触的导电材料的电极。
术语“顶部”和“底部”以及类似的术语指的是器件的指定方向，使得例如下面描述的器件的顶部在器件翻转时变为该器件的底部或者在器件旋转90度时变为该器件的左侧或右侧。
附图说明
为了进一步阐明本专利说明书的主题的上述和其他优点以及特征，在附图中示出了其实施方式的具体示例。应当理解，这些附图仅描绘了示例性实施方式并且因此不应视为限制本专利说明书或所附权利要求的范围。通过附图的使用，将使用其他特征和细节来描述和解释本发明的主题，其中：
图1是根据一些实施方式的在硅或绝缘体上硅(SOI)晶片上生长的Ge和/或GeSi I层的示意性顶视图；
图2是根据一些实施方式的用于在微结构增强的光电探测器(MSPD)中使用的诸如图1所示的结构的示意性截面图；
图3是根据一些实施方式的与图2类似的具有不同的微结构的结构的截面示意图；
图4是根据一些实施方式的与图2类似的具有不同的微结构的结构的截面示意图；
图5A是根据一些实施方式的在类似于图4所示的结构中的光学功率吸收(1-R-T，其中R是反射并且T是透射)的时域有限差分(FDTD)模拟的图；
图5B是根据一些实施方式的针对图4所示的结构的类似于图5A的结构的FDTD模拟的图；
图6是根据一些实施方式的在SOI外延结构MSPD上形成的Ge P和I或低掺杂层和SiN的示例；
图7是除一个或更多个层可以是GeSi合金之外与图6类似的示例；
图8是根据一些实施方式的具有诸如图6或图7所示的结构的CMOS/BiCMOS ASIC的单片集成的截面示意图；
图9是根据一些实施方式的除代替台面包括隔离沟槽之外与图8类似；
图10是根据一些实施方式的PIN MSPD结构的示意性截面图；
图11是示出如图10中的MSPD结构的实验结果的图；
图12A是根据一些实施方式的如图10中的MSPD/MSAPD(微结构-增强的雪崩光电探测器)结构但是具有部分地或完全地填充有导电材料的微结构孔的简单截面图；
图12B和图12C根据一些实施方式与图12A类似并且被示出为不具有上P层；
图12D除没有形成微结构孔之外与图12C类似；
图12E是诸如图12A至图12D所示的光电探测器的简单示意性顶视图；
图13与图4类似并且是在与CMOS/BiCMOS电子器件单片集成的Si上生长的GeSi和/或Ge选择性区域的示意性截面图；
图14是根据一些实施方式的在可以在部分或所有侧壁和顶表面上具有氧化物的图案化的硅表面上的Ge或GeSi合金的外延选择性区域生长的示意性截面图；
图15是根据一些实施方式的与CMOS/BiCMOS ASIC单片集成的MSPD/MSAPD的示意性截面图；
图16是根据一些实施方式的包括垂直腔面发射激光器、MSPD/MSAPD和CMOS/BiCMOS ASIC的单个硅芯片的平面示意图；
图17是根据一些实施方式的装配至在硅单片集成芯片中蚀刻的容纳梯形凹坑中的束引线梯形锥形VCSEL芯片的示意性透视图；
图18和图19A是与图16所示类似的但是具有包括在每个芯片主体中的多个VCSEL的单个芯片的平面图；
图19B是与图19A类似的但是使用边缘发射而不是表面发射激光器的单个芯片的透视图；
图20A是根据一些实施方式的交叉指型微结构光电探测器的局部顶视图的简单示意图；
图20B是根据一些实施方式的具有微结构孔的交叉指型光电探测器的简单示意性局部平面图；
图20C是根据一些实施方式的交叉指型微结构孔光电探测器的局部顶视图的简单示意图；
图21是根据一些实施方式的具有微结构孔并且与CMOS/BiCMOS ASIC单片集成的交叉指型光电探测器的简单示意性截面图；
图22示出了根据一些实施方式的交叉指型微结构孔光电二极管的局部简单示意性截面图；
图23是根据一些实施方式的交叉指型微结构孔光电二极管的局部简单示意性截面图；
图24是根据一些实施方式的交叉指型微结构孔雪崩光电二极管的局部示意性截面图；
图25是根据一些实施方式的交叉指型微结构孔雪崩光电二极管的局部示意性截面图；
图26是与CMOS、BiCMOS、ASIC单片集成的交叉指型微结构孔光电二极管结构的简单局部截面示意图；
图27是根据一些实施方式的交叉指型微结构孔光电二极管的局部简单截面示意图；
图28是根据一些实施方式的交叉指型微结构孔光电二极管的局部简单截面示意图；
图29是根据一些实施方式的交叉指型微结构孔雪崩光电二极管的局部示意性截面图；
图30是根据一些实施方式的交叉指型微结构孔雪崩光电二极管的局部示意性截面图；
图31是根据一些实施方式的具有两组交叉指型电极微结构孔光电探测器的局部简单截面图；
图32是根据一些实施方式的交叉指型微结构孔光电二极管的局部简单示意性截面图；
图33是根据一些实施方式的交叉指型微结构孔光电二极管的局部简单示意性截面图；
图34示出了根据一些实施方式的针对与CMOS/BiCMOS ASIC单片地集成在单个硅芯片上的多个交叉指型微结构孔光电探测器的局部简单顶视示意图；
图35是根据一些实施方式的交叉指型微结构孔光电探测器的简单局部顶视图；
图36是根据一些实施方式的其中在交叉指型微结构孔区外部的区域中使用离子注入的交叉指型微结构孔光电探测器的简单局部顶视示意图；
图37是根据一些实施方式的包括盖板的交叉指型微结构孔光电探测器的简单局部顶视示意图；
图38是根据一些实施方式的金属半导体金属光电二极管的简单局部截面示意图；
图39是根据一些实施方式的交叉指型微结构孔光电二极管的简单局部截面图；
图40是根据一些实施方式的在Si上Ge/GeSi交叉指型微结构孔光电二极管的局部简单截面示意图；
图41是根据一些实施方式的I或低掺杂Ge/GeSi交叉指型微结构孔光电二极管的局部简单截面示意图；
图42是根据一些实施方式的Si上Ge/GeSi交叉指型光电二极管的简单局部截面图；
图43是根据一些实施方式的Ge/GeSi交叉指型光电探测器的简单局部截面示意图；
图44A至图44B是根据一些实施方式的交叉指型光电探测器电极的简单局部截面图；
图45是根据一些实施方式的交叉指型微结构孔光电探测器的局部简单示意图的顶视图；
图46是图45所示的Si上Ge/GeSi交叉指型微结构孔的光电探测器的局部简单截面示意图；
图47是根据一些实施方式的交叉指型选择性区域生长Si上Ge/GeSi光电探测器的局部简单截面示意图；
图48A是根据一些实施方式的在不同水平面上具有交叉指型电极的光电探测器的简单局部截面图；
图48B是根据一些实施方式的类似于图48A的结构的截面图；
图48C是根据一些实施方式的具有微结构孔的交叉指型光电探测器的简单局部截面图；
图48D是根据一些实施方式的具有微结构孔的交叉指型光电探测器的简单局部截面图；
图48E是根据一些实施方式的具有微结构孔的交叉指型光电探测器的简单局部截面图；
图48F是根据一些实施方式的具有微结构孔的交叉指型光电探测器的简单局部截面图；
图48G是根据一些实施方式的具有微结构孔的交叉指型光电探测器的简单局部截面图；
图48H示出了根据一些实施方式的P-I或低掺杂PN雪崩横向交叉指型微结构孔光电二极管的简单局部截面示意图；
图48I至图48L是根据一些实施方式的四个交叉指型微结构光电探测器的简单截面局部示意图；
图49A至图49D示出了根据一些实施方式的交叉指型微结构孔光电探测器的简单局部顶视图；
图49E和图49F示出了微结构突起和微结构孔的简单局部截面图；
图50是根据一些实施方式的包括具有根据长度变化的宽度的交叉指型电极的交叉指型微结构孔光电探测器的简单局部顶视图；
图51A和图51B是根据一些实施方式的具有选择性区域生长Ge/GeSi的硅晶片的简单局部顶视图；
图52A是用于光学场的时域有限差分(FDTD)计算的结构的截面图，并且图52B是图52A所示的结构的FDTD模拟的图；
图53是根据一些实施方式的表面照射光电探测器的2维阵列的布置的简单图；
图54A和图54B是根据一些实施方式的竖直微结构孔PIN光电二极管和横向微结构孔PIN光电二极管的简单局部截面图；
图55A和图55B是图48D和图48E所示的结构的FDTD模拟的图；
图56A和图56B是针对横向交叉指型光电探测器和竖直PIN微结构孔光电探测器的Si上Ge的两步选择性区域生长的局部简单截面图；
图57是Si上Ge的选择性区域生长的局部简单截面示意图，在Si中进行蚀刻微结构孔，随后在微结构孔上方的再生长Ge；
图58A和图58B是根据一些实施方式的Si上Ge/GeSi PIN竖直微结构光电二极管的简单局部截面图；
图59A至图59C是根据一些实施方式的光电导体和光电二极管的IV(电流-电压)特性的图；
图60是根据一些实施方式的交叉指型微结构孔光电探测器的简单局部截面图；
图61A和图61B是根据一些实施方式的在横向和在竖直交叉指型光电探测器上的纳米结构的截面图；
图62A和图62B是根据一些实施方式的III-V材料族竖直微结构PIN光电探测器和横向MSM交叉指型微结构孔光电探测器的局部示意性截面图；
图63A和图63B是根据一些实施方式的在竖直构造和横向构造中的Si上Ge和/或GeSi微结构光电探测器的局部截面图；
图64A示出了背对背金属氧化物半导体接触，并且背对背金属氧化物半导体接触可以在正电压偏压或负电压偏压下操作；
图65A至图65C是根据一些实施方式的其中孔被连接至交叉指型电极的交叉指型微结构孔光电探测器的局部顶视图；
图65D至图65G是图65A至图65C所示的微结构孔的示例的局部简单截面图；
图66是在可以包括焊料凸块技术的单个芯片上集成有CMOS、BiCMOS ASIC的单片集成四Si/GeSi/Ge的竖直PIN或横向MSM光电探测器的简单顶视图；
图67是根据一些实施方式的图66所示的结构的简单局部截面图；
图68A至图68J是示出了根据一些实施方式的用于制造在SOI晶片上的Si上Ge微结构孔光电二极管的一些基本处理步骤的截面图；
图69A至图69H是示出用于制造可以与CMOS/BiCMOS ASIC单片集成的在P Si基板上的Si上Ge/GeSi微结构孔PIN光电二极管的一些基本步骤的截面图；
图70A至图70H是示出根据一些实施方式的具有Ge/GeSi吸收层的竖直微结构孔PIN光电二极管的某些变型的截面图；
图71A至图71F是示出用于制造可以与CMOS/BiCMOS ASIC单片集成的Ge/GeSi金属半导体金属(MSM)横向光电二极管的一些基本步骤的截面图；
图72A至图72G是示出根据一些实施方式的Ge/GeSi微结构孔和/或突起MSM的一些变型的截面图和平面图；
图73A和图73B是示出根据一些实施方式的具有掩埋的ELOG介电岛状部的I-Ge/GeSI竖直和横向光电探测器的截面图；
图74A至图74C、图75A、图75B、图76A、图76B、图77A、图77B、图78A、图78B、图79A、图79B、图80A和图80B是示出根据一些实施方式的用于MSM光电探测器的交叉指型电极的各种构造的方面的图；
图81是根据一些实施方式的具有交叉指型电极的MSM结构的透视图；
图82A和图82B是根据一些实施方式的沉积在具有蚀刻的微结构孔的I或低掺杂Ge/GeSi上的多晶Si的示例的截面图；
图83A和图83B是示出在N+多晶Si层中形成微结构孔的方面的截面图；
图84A至图84H是示出根据一些实施方式的在竖直PIPIN结构和横向PIN结构中的微结构孔雪崩光电二极管的方面的截面图；
图84I是示出了根据一些实施方式的以六边形晶格布置的微结构孔或掩埋岛的平面图；
图85A和图85B是示出结合一些实施方式的介电材料的使用的方面的截面图；
图86A和图86B是示出具有被蚀刻至I或低掺杂Ge/GeSi层中以及在一些情况下被蚀刻穿过I或低掺杂Ge/GeSi层至P Si层的微结构孔的结构的截面图；
图87A示出了与图83A类似的结构中的光学场吸收的时域有限差分(FTTD)模拟，并且图87B和图87C是示出根据一些实施方式的漏斗孔和倒金字塔微结构的竖直截面图；
图88A示出了微结构器件中增强吸收的FDTD模拟，并且图88B是根据一些实施方式的光电探测器的局部截面图；
图89A示出了与图87B和图87C中模拟的结构类似的微结构PIN光电二极管的FDTD模拟，并且图89B是根据一些实施方式的光电探测器的局部截面图；
图89C和图89D是图89B所示的结构的进一步变型的FDTD模拟的图；
图89E是Si-I Ge-Si PIN微结构孔光电二极管的光电二极管3dB带宽(Ghz)与I层厚度的计算的图；
图90A是根据一些实施方式的与CMOS/BiCMOS ASIC单片地集成在具有用于表面发射激光器的容纳孔的单个芯片上的微结构光电探测器的平面图；
图90B示出了根据一些实施方式的在具有同心的阳极9020和阴极9022的圆形几何形状中的表面发射激光器9036；
图90C是根据一些实施方式的表面发射激光器的透视图；
图90D是根据一些实施方式的在矩形III-V芯片上的表面发射激光器的2维阵列的平面图；
图91A是用于一些全硅MSM横向光电二极管和一些全硅竖直PIN光电二极管的光学场的FDTD模拟的图，并且图91B是示出根据一些实施方式的结构形状的局部截面图；
图91C是根据一些实施方式的比较具有微结构倒金字塔和微结构圆筒形孔的光电探测器的FDTD模拟的图；
图91D是具有250nm深度的浅微结构孔的结构的FDTD模拟的图，并且图91E是示出根据一些实施方式的结构形状的局部截面图；
图92A是针对Si上Ge结构并且在Ge之上具有多晶Si层的吸收与波长的FDTD模拟的图，并且图92B是根据一些实施方式的结构形状的局部截面图；
图92C和图92E是针对Si上Ge结构的光学吸收与波长的FDTD模拟的图，该结构具有Si金字塔岛状部并且在Ge表面上具有和不具有多晶Si覆盖层，并且图92D和图92F是根据一些实施方式的结构形状的局部截面图；
图93A是针对Ge-Si结构的光学吸收与波长的FDTD模拟的图，该Ge-Si结构具有Si矩形岛状部并且在Ge表面上具有多晶Si覆盖层，并且图93B是根据一些实施方式的结构形状的局部截面图；
图94是根据一些实施方式的照射在四个不同的Si上Ge结构的表面上的光学场的FDTD模拟的图；
图95是根据一些实施方式的与图84I类似的增加了离子注入层的截面图；
图96A至图96D是根据一些实施方式的其中电极中的一个被掩埋或形成在吸收层下方的交叉指型电极光电探测器的简单截面图；
图96E是根据一些实施方式的其中一组交叉指型电极被掩埋的交叉指型光电探测器的简单顶视示意图；以及
图97A至图97C是根据一些实施方式的具有掩埋的阳极或阴极电极的竖直布置的光电探测器的简单示意性截面图；以及
图98是根据一些实施方式的在同一基板(芯片)上制造的并且与CMOS/BiCMOSASIC单片集成的横向交叉指型光电二极管和交叉指型横向雪崩光电二极管(APD)和/或单光子雪崩光电二极管(SPAD)的截面示意图。
具体实施方式
以下提供了优选实施方式的示例的详细描述。尽管描述了若干实施方式，但是应当理解，本专利说明书中描述的新主题不限于本文描述的任一实施方式或实施方式的组合，而是包括许多替代、修改和等同内容。另外，尽管在下面的描述中阐述了许多具体细节以提供透彻的理解，但是一些实施方式可以在没有这些细节中的一些或所有这些细节的情况下实践。此外，为了清楚起见，没有详细描述相关技术中已知的某些技术材料以避免不必要地模糊本文描述的新主题。应当清楚的是，本文描述的具体实施方式中的一个或若干的各个特征可以与特征或其他描述的实施方式结合使用。此外，各个附图中相同的附图标记和标号指示相同的元件。
光电二极管中的微结构和微结构雪崩光电二极管可以增强入射信号光子的吸收，并且在没有用于在给定波长范围内吸收的增强的微结构的情况下，可以在类似结构上产生较大的外量子效率。吸收的增强也可以被视为吸收长度的增强。光可以与吸收层相互作用较长的时间长度，如果速度恒定，则这等效地可以是光通过吸收材料的较长的行进距离。在微结构光电二极管/雪崩光电二极管中激发的光学模式可以沿与照射在微结构光电二极管/雪崩光电二极管(MPD/APD)中的入射光子方向相同和/或不同的方向传播，该光学模式可以包括在外延层的平面中的主要横向方向以及/或者横向固定和竖直固定和/或传播光学模式的混合。光学模式可以是可以相似和/或不同的许多谐振器的复杂耦合模式的竖直模式和横向模式的任意运算组合。另外，可以通过微结构生成慢波，该微结构进一步增强吸收并且因此增强量子效率(其中可以解释由入射表面的反射和通过结构的透射以及任何散射的外量子效率。本文提及量子效率时，通常是外量子效率)，在光电二极管的情况下，量子效率与吸收成比例。量子效率与吸收之比可以在例如从1至0.3的范围内。对于异质结构光电二极管，例如P-I-N结构，其中P和N是硅并且I可以是GeSi合金，在较长的波长例如950nm或更长下，P和N将吸收较少并且大部分的吸收将发生在I GeSi层中。这可以致使量子效率与吸收之比接近于1，例如0.6至0.99。在其中存在增益的雪崩光电二极管的情况下，量子效率通常可以大于100％；例如，具有吸收为60％并且量子效率与吸收的比为70％，(在单位增益的情况下)，量子效率为42％，在增益为2(3dB)的情况下，量子效率可以为84％，以及在增益为4(6dB)的情况下，量子效率可以为164％。
微结构光电二极管和微结构雪崩光电二极管主要是其中光学信号冲击在光电二极管/雪崩光电二极管的顶部或底部或两个表面上的表面照射。根据光纤的数值孔径和/或角度，入射光子的角度可以在从偏离法线80度至法线的角度范围内。
可以在KOH溶液中蚀刻微结构孔和突起，参见Refs.Fan et al,Differences inetching characteristics of TMAH and KOH on preparing inverted pyramids forsilicon solar cells,Applied Surface Science 264(2013)761-766；和Mavrokefaloset al,Efficient Light Trapping in Inverted Nanopyramid Thin CrystallineSilicon Membranes for Solar Cell Applications,Nano Lett.2012,12,2792-2796(两者均通过引用并入本文)。
另外，可以使用湿法蚀刻和干法蚀刻的任意组合来蚀刻孔和突起，并且还可以利用：多个湿法/干法/湿法/干法/湿法蚀刻以限定不同的孔形状、不同的特征例如纳米玻璃以减少反射；以及不同的湿法蚀刻和干法蚀刻方法和化学品。
图1是根据一些实施方式的在硅或绝缘体上硅(SOI)晶片上生长的Ge和/或GeSi P与I层的示意性顶视图。在一些情况下，可以使用选择性区域生长(SAG)来生长Ge/GeSi层，其中不期望的晶体或多晶生长的区域可以使用诸如硅氧化物、硅氮化物和硅碳化物等的介电材料覆盖。在图1中，可以产生华夫格(waffle)铁图案，其中可以在硅上沉积矩形和/或其他形状例如多边形、圆形或阿米巴形介电岛状部110，其中，电介质的另外边界限定了用于光电探测器制造的Ge/GeSi区120的区域。小的介电岛状部也可以用于在Ge/GeSi层中限定微结构孔。介电岛状部层可以具有从100nm至10000nm的范围内以及在一些情况下从500nm至3000nm的范围内的横向尺寸并且可以具有从100nm至5000nm的范围内以及在一些情况下从30nm至3000nm的范围内的边到边间距。电介质的厚度可以在从10nm至1000nm或更大的范围内。
岛状部110可以在平面中沿一个或两个方向是周期性和/或非周期性的以及/或者周期性和/或非周期性和/或随机间距的任意组合。岛状部110可以具有相同的大小以及/或者可以具有可以是随机、周期性和/或非周期性的大小和尺寸的变化。晶格可以是正方形、六边形和/或其他布置。
由电介质130的边界限定的Ge/GeSi区120的横向直径可以在从5微米至1000微米或更大的范围内，以及在一些情况下从20微米至100微米的范围内，以及在一些情况下从20微米至1000微米或更大的范围内。Ge/GeSi 120的厚度可以在从100nm至3000nm的范围内，以及在一些情况下从500nm至1500nm的范围内，以及在一些情况下从500nm至5000nm的范围内。
根据一些实施方式，SAG Ge/GeSi微结构光电二极管(MSPD)或微结构雪崩光电二极管(MSAPD)可以与诸如CMOS(互补金属氧化物半导体)或BiCMOS(双极CMOS)专用集成电路(ASIC)电子器件140的有源电子电路单片集成，其可以被配置成用于信号处理、调节、传输、误差校正、存储、放大、均衡、色散校正等。
单个MSPD/MSAPD器件或MSPD/MSAPD器件的阵列以及相关联的电子器件可以制造在单个芯片上。例如阵列可以是1×4、2×4、4×4、1×8、2×8、4×8、8×8、1×16、2×16、8×16或16×16。
对于光学数据通信应用，数据速率可以在从10Gb/s至50Gb/s或更高的范围内，在一些情况下25Gb/s至50Gb/s的范围内，以及在一些情况下25Gb/s至100Gb/s或更高的范围内。对于LIDAR(光距离和测距)，数据速率可以小于1Gb/s，在一些情况下小于10Gb/s，并且在一些情况下小于25Gb/s。定时抖动可以确定LIDAR系统的分辨率，其中1ps相当于光在空气中传播300微米。对于10cm分辨率，定时抖动为1ns或更小是重要的。对于单光子MSAPD以及对于MSAPD和MSPD，较高的分辨率将需要较短的定时抖动。
波长可以取决于GexSi1-x合金中的Ge组分在从800nm至1650nm的范围内，其中x可以在从1(全部为Ge)至0(全部为Si)的范围内。
与不具有微结构孔的类似光电探测器相比，特别是在材料的吸收系数较弱的情况下，例如在1000/cm或更低附近，在一些情况下为2000/cm或更低，在一些情况下为6000/cm或更低，并且在一些情况下为8000/cm或更低，具有微结构孔可以增强光子的吸收。在一些情况下，可以获得8000/cm至10000/cm或更高的强吸收。然而，当吸收层薄，小于1微米并且在一些情况下小于2微米时，与在某些波长下不具有微结构孔的类似光电探测器相比，通过微结构孔的增加可以增强某些波长下光子的吸收。
吸收的光学功率的组分可以由1-exp(alpha*x)表示，其中alpha是在特定波长下的吸收系数，并且x是特定波长的光子在材料中行进的距离。如果光学吸收功率的组分小于0.8，则在某些波长下与不具有微结构孔的类似光电探测器相比，微结构孔可以用于增强吸收以及提高吸收的光学功率的组分。在一些情况下，如果光学吸收功率的组分小于0.6，则在某些波长下与不具有微结构孔的类似光电探测器相比，微结构孔可以用于增强吸收以及提高吸收的光学功率的组分。在一些情况下，如果光学吸收功率的组分小于0.4，则在某些波长下与不具有微结构孔的类似光电探测器相比，微结构孔可以用于增强吸收以及提高吸收的光学功率的组分。在一些情况下，如果光学吸收功率的组分小于0.2，则在某些波长下与不具有微结构孔的类似光电探测器相比，微结构孔可以用于增强吸收以及提高吸收的光学功率的组分。
与不具有微结构孔的类似光电探测器相比，用于吸收系数乘以光子通过光子俘获在材料中行进的距离的乘积的提高，具有微结构孔的光电探测器的吸收的光学功率的组分的增强在某些波长下可以在从大于1至20或更大，以及在一些情况下在某些波长下从大于1.5至30或更大的范围。吸收的增强可以是光子在材料中行进较大距离的结果使得光子在材料中花费较长的时间。光子与微结构孔共同地相互作用并且包括线性效应和非线性效应两者。模拟已示出光可以在微结构孔MSPD/MSAPD中沿不同于光照射在MSPD/MSAPD上的入射方向的方向行进。参见例如，Ref.Gao et al,High Speed Surface Illuminated SiPhotodiode Using Microstructured Holes for Absorption Enhancements at 900-1000nm Wavelength,DOI:10.1021/acsphotonics,7b00486，其通过引用并入本文。在一些情况下，可以在没有华夫格或任何其他图案的情况下实现SAG，并且在SAG之后可以对微结构孔进行干法和/或湿法蚀刻。
图2是根据一些实施方式的图1所示的结构的示意性截面图。在这种情况下，可以在N+硅210上生长Ge/GeSi SAG层120，其中N+硅在Si层的一些区域处可以具有0.1ohm-cm或更小的电阻率并且可以具有从50nm至600nm或更大的范围的厚度。Ge/GeSi层120可以是本征“I”或低掺杂的，其中，掺杂小于1×1017/cm3并且Ge/GeSi层120的厚度在从100nm至3000nm以及在一些情况下100nm至1500nm的范围内。另外，可以在I或低掺杂层120上生长P+Ge/GeSi层，其中，电阻率为0.01ohm-cm或更小并且其中层厚度在从10nm至500nm的范围内以及在一些情况下在50nm至300nm或更大的范围内。可以在P+Ge/GeSi层上沉积诸如铟锡氧化物的透明导电金属氧化物250，以进一步减小串联电阻。可以对铟锡氧化物(ITO)进行纹理化(252)以减少反射。在一些情况下，可以不存在P+Ge/GeSi层，并且可以在I或低掺杂Ge/GeSi层120上直接沉积ITO 250。ITO 250的厚度可以在从10nm至3000nm或更大的范围内。
在一些情况下，可以在I或低掺杂Ge/GeSi层120上直接沉积具有从1nm至50nm或更大的范围的膜厚度的半透明金属膜。金属膜可以由合适的材料例如Pt、Ni、Cr、Cu、Al、V、W制成。ITO也可以与薄金属膜结合使用。
分别在N(210)和P或ITO(250)层上形成阴极222和阳极220。可以在阴极与阳极之间施加反向偏置电压，对于MSPD，其电压在从0伏至5伏的范围内，并且在一些情况下为-3.3伏，并且在一些情况下为-1.8伏，并且在一些情况下为0伏。
对于MSAPD，结构可以是PIN(对于单光子雪崩光电二极管或SPAD)。在一些示例中，可以添加硅中的电荷和倍增层使得结构为P(Ge/GeSi)I(Ge/GeSi)P(Si/GeSi)I(Si)N(Si)或P(Ge/GeSi)I(Ge/GeSi)P(Si)N(Si)。其他APD结构也是可能的，并且P和N可以互换。在某些波长下与不具有微结构孔的类似光电探测器相比，通过添加微结构孔可以减小用于吸收光子的层厚度，以由于光子俘获而实现等效和/或优异的外量子效率。厚度的减小可以产生对于MSPD和MSAPD的高数据速率带宽和高外量子效率。另外，对于MSAPD，吸收层厚度的减小还可以致使反向偏置电压从100伏至200伏减小至小于45V，在一些情况下减小至小于30V，在一些情况下减小至小于20V，并且在一些情况下减小至小于10V。
在一些情况下，可以使用允许蚀刻剂从表面到达BOX层的沟槽在光电探测器区和/或CMOS/BiCMOS区下方完全或部分地蚀刻掉BOX层。在一些情况下，可以使用不透明的电介质和/或金属层使CMOS/BiCMOS区屏蔽入射光子和其他杂散光。在一些情况下，可以使用电介质气密地密封整个或几乎整个单片芯片。
可以在Ge/GeSi层120上沉积多晶Si层，并且在一些情况下多晶Si层可以覆盖氧化物250，并且可以例如掺杂为P型，并且阳极可以与厚度可以为从50nm至500nm或更大的P多晶Si接触。
图3是根据一些实施方式的与图2类似的添加了微结构的截面示意图。微结构312可以是微结构孔例如倒金字塔形、锥形或漏斗形。可以使用湿法蚀刻和/或干法蚀刻方法形成微结构312。微结构孔312的蚀刻深度可以在从100nm或更小至3000nm或更大的范围内，在一些情况下从200nm至1500nm的范围内，在一些情况下从300nm至2500nm的范围内，以及在一些情况下从300nm至5000nm的范围内。在表面处的微结构孔312的横向尺寸可以在从100nm至3500nm的范围内，在一些情况下从300nm至3000nm的范围内，并且在一些情况下从亚波长至操作波长的10倍的范围内。微结构孔312的相邻边到边的间距可以在从20nm至5000nm的范围内，以及在一些情况下从亚波长至操作波长的10倍的范围内。微结构孔312的形状可以是矩形、多边形、卵形、圆形和/或可以相对于其他微结构孔以任何方式变化的任何其他形状或大小。微结构孔312可以在一个或更多个维度上周期性地、非周期性地和/或随机地间隔开。
图4是根据一些实施方式的与图2类似的添加了微结构的截面示意图。在一些情况下，介电区110是梯形的，产生了Ge/GeSi SAG漏斗型结构120。梯形形状的介电区110形成微结构。相对于水平方向的侧壁角度可以在从90度至30度或更小的范围内，并且在一些情况下，该结构可以具有多个侧壁角度，并且还可以具有大于90度的侧壁角度。在一些情况下，层250可以是P多晶Si或者可以被多晶Si层覆盖。
图5A是根据一些实施方式的在类似于图4所示的结构中的光学功率吸收(1-R-T，其中R是反射并且T是透射)的时域有限差分(FDTD)模拟的图。该结构的侧壁具有61度的角度。Ge/GeSi厚度为600nm。硅层的厚度为400nm。在750微米厚的Si基板上BOX层为2000nm。该模拟是针对从1200nm至1650nm的波长而言的。示出了三个曲线：曲线514是针对不具有微结构孔的类似结构而言的；曲线510是针对在方形晶格中每边为700nm、周期为1000nm的方形孔而言的；以及曲线512是针对在方形晶格中每边为850nm、周期为1200nm的方形孔而言的。在一些波长下，在类似波长下与不具有微结构孔的类似Ge光电二极管约20％的吸收相比，Ge MSPD的吸收超过80％。对于如图4所示的但不具有BOX层的结构已经获得了类似的结果。
图5B是根据一些实施方式的针对图4所示的结构的与图5A类似的FDTD模拟的图。曲线520是针对具有填充有二氧化硅的方形微结构孔的结构而言的，该结构在不具有BOX层的方形晶格中具有每边为700nm并且具有周期为1000nm的尺寸。Ge层的厚度为600nm。曲线524是针对不具有微结构孔的厚度为600nm的Ge层从1200nm至1650nm波长的吸收而言的。纵轴是吸收(1-R-T)。在某些波长下，具有微结构孔的增强的光学功率吸收可以大于80％。吸收与量子效率或外量子效率成正比例。在某些波长下，具有微结构孔的结构可以具有为不具有微结构孔的类似结构的吸收的1.3倍至1.5倍大的吸收增强因子。在一些情况下，在某些波长下，吸收增强因子可以在从1.1至20或更大的范围内。在一些情况下，在某些波长下增强因子可以在从1.1至100或更大的范围内。
图6是根据一些实施方式的在SOI外延结构上形成的Ge P和I或低掺杂层和Si N的示例。在一些情况下，可以不包括BOX。尽管示出了N器件层，但是SOI晶片可以包括N或P器件层。器件层可以具有在从100nm至500nm或更大的范围的厚度，以及几ohm-cm的电阻率以及在一些情况下大于几ohm-cm的电阻率。示出了厚度在从100nm至500nm的范围的N+层。在N+层上方示出了Ge I或低掺杂层，其中，掺杂密度小于1.5×1015/cm3并且厚度在从300nm至3000nm的范围内。然后可以在Ge I层上方生长P+Ge层，其中，掺杂密度为1×1020/cm3或更大。厚度可以在从100nm至500nm的范围内。其他厚度、掺杂密度和电阻率也是可能的。该结构可以用于MSPD并且在一些情况下可以用于MSAPD。利用在Si中添加电荷层并且在Si中添加倍增层，该结构可以用于MSAPD。其他APD结构也是可能的，例如PIN、PIPIN、PIPN。
图7是除一个或更多个层可以是GeSi合金之外与图6的示例类似。在GeSi合金中，Ge组分可以从全部为Ge变化至没有Ge。合金GeSi的带隙随着合金中Ge的量增加而变小。通过调节合金GeSi中的Ge含量，可以优化MSPD和MSAPD的操作波长使得利用微结构孔的添加，可以针对高数据速率带宽、高量子效率(外量子效率)、高量子效率、低雪崩击穿电压以及在一些情况下低的定时抖动来优化具有高数据速率的光学信号的功率吸收并且因此优化吸收层的量子效率和厚度。参见例如Zang et al,Silicon single-photon avalanchediodes with nanostructured light trapping；DOI:10.1038/s41467-017-00733-y，其通过引用并入本文。
图8是根据一些实施方式的具有诸如图6或图7所示的结构的CMOS/BiCMOS ASIC的单片集成的截面示意图。如所示，可以使用台面用于限定光电探测器区。微结构孔812类似于图3中讨论的那些，其中，微结构孔可以是倒金字塔形、圆锥形、梯形、圆筒形和/或这些形状的任意组合。在根据蚀刻工艺对微结构孔进行蚀刻时，表面上的形状可以演变成其他形状。示例包括各向同性、各向异性、各向同性和各向异性蚀刻方法的组合、或者湿法或干法或者湿法蚀刻和干法蚀刻方法的组合。微结构孔可以穿过第一掺杂层、穿过第一掺杂层/区部分地蚀刻至第一掺杂层或区中，并且穿过I或低掺杂区、穿过I或低掺杂区部分地蚀刻至I或低掺杂区中，并且或者穿过第二掺杂层/区部分地蚀刻至第二掺杂层/区。微结构孔可以具有从20nm至5000nm或更大的范围的蚀刻深度。
沿微结构孔812的一个或更多个方向的间距可以在从50nm至5000nm的范围内并且该间距在平面上沿一个或更多个方向可以是周期性的和/或非周期性的和/或随机的。对于P与N区/层的阳极和阴极提供了反向偏压接触和至传输线(未示出)、至ASIC电子器件的连接两者。一个或更多个层/区可以是GeSi合金。
图9是根据一些实施方式的除代替台面包括隔离沟槽之外与图8类似。隔离沟槽960和962也可以是深扩散阱并且可以用于与N+层接触以形成用于偏置的N个欧姆和阴极接触以及到硅电子器件ASIC的RF信号传输线，为简化起见未示出。
一个或更多个层或区可以是GeSi合金。P和N可以互换并且在一些情况下可以添加针对MSAPD的层。出于噪声的考虑，一种极性可能优于另一极性，例如，为了更好地降低噪声，电子的倍增可能优于空穴的倍增。
顶部N或P层/区902可以是晶体的、多晶的、非晶体的或非晶态的，并且可以在生长期间添加掺杂剂，在生长之后扩散或者在生长之后注入离子。在顶层上可以添加半透明金属层(未示出)或者可以添加诸如铟锡氧化物的透明导电金属氧化物，以进一步减小串联电阻。
在25Gb/s或更高的数据速率下，对于微结构的Si上Ge的操作波长可以在从800nm至2000nm的范围内，并且在某些波长下具有80％或更高的外量子效率，在一些情况下在某些波长下为50％或更高的外量子效率，以及在一些情况下在该范围内的某些波长下为20％或更高的外量子效率。
另外，GeSi或Ge层中的任意一个都可以应变或不应变。在一些情况下，应变GeSi或Ge层具有比等效的不应变GeSi或Ge层小的带隙。在一些情况下，应变GeSi或Ge层可以具有比等效的松弛或不应变Si上GeSi或Ge层低的位错密度。在一些情况下，可以以诸如微晶的或非晶态的晶体和/或非晶体的任一形式在Si上生长的GeSi或者Ge层上外延地生长和/或沉积Si层。如本领域所公知的，异质结双极晶体管可以由Si发射极和集电极以及GeSi或Ge基极制成。在一些情况下，碳可以与Ge或GeSi结合使用，以降低应变并且降低穿透位错密度。
图10是根据一些实施方式的PIN MSPD结构的示意性截面图。尽管示出了硅结构，但是可以使用GeSi用于其中Ge组分可以从0至1变化的层中的任何一个。在该示例中，倒金字塔1012被蚀刻为微结构孔，以用于量子效率或外量子效率或响应度的提高。量子效率的提高可以归因于光子俘获，并且在一些情况下在光以法线角度和/或偏离法线角度入射在MSPD或MSAPD的表面上时来自微结构孔的集体再辐射和/或衍射可以致使光主要沿吸收层或区的平面沿横向方向传播，其中偏离法线角度在相对于法线角度的-45度至45度或更大的范围内，以及在一些情况下在相对于法线角度的-60度至60度的范围内。在一些情况下，在相对于垂直于表面的角度的-30度至30度或更大的范围内。
PIN结构可以是均具有相同或不同的掺杂的P、I和N的多个区，并且在一些情况下，至少一个层或区可以是其中Ge组分在从0至1的范围的GeSi。在外延生长期间，掺杂剂扩散使得存在从高掺杂区至低掺杂区的过渡区。过渡区的轮廓取决于诸如层厚度、生长温度、生长速率和掺杂浓度的因素，过渡区的轮廓可以在从几纳米至几千纳米的范围内。掺杂剂的扩散还取决于诸如材料质量、位错密度和应变的因素。另外，利用异质结例如Si上GeSi或Si上Ge或GeSi上Si或Ge上Si，可以故意地对光栅带隙进行分级以避免电荷俘获，并且在一些情况下可以由于生长条件而无意地进行分级。
为了简单起见，图10中仅示出了PIN的三个区，但是实际上存在P和N过渡至I区中的的覆盖部(shade)，并且在一些情况下，存在其中涉及异质结的带隙分级。
P区可以具有从10nm至500nm的范围的厚度，其电阻率小于0.01ohm-cm。I或低掺杂区可以具有从100nm至5000nm的范围的厚度，其电阻率为0.1ohm-cm或更大。N层或区可以具有从10nm至500nm或更大的范围的厚度，其电阻率为0.01ohm-cm或更小。可以在SOI晶片上生长PIN结构，其中，BOX厚度在从10nm至4000nm或更大的范围并且器件层可以是N或P。在一些情况下，例如可以在N型的块状Si层上生长PIN。类似地，对于MSAPD(微结构雪崩光电二极管)，层结构可以是PIN、PIPIN、PN。对于MSPD和MSAPD两者，P和N可以颠倒。
微结构孔1012的横向表面尺寸可以在从100nm至3500nm或更大的范围内。微结构孔1012可以是矩形、三角形、多边形、圆形、卵形、阿米巴形和/或这些形状的任意组合。他们也可以是不规则的、随机的和/或在任何尺寸上变化。微结构孔1012的相邻边缘之间的间距可以在从10nm至5000nm的范围内，以及在一些情况下在从100nm至1500nm的范围内。在任意尺寸上，间距可以是周期性的、规则的、不规则的、非周期性的和/或随机的。微结构孔1012的截面可以是漏斗形、圆锥形、倒金字塔形、圆筒形、椭圆形或这些形状的任意组合。对于沿不同的竖直平面截取的截面，截面可以是不同的。微结构孔1012的深度可以在从50nm至5000nm或更大的范围内。在一些情况下，微结构孔1012可以在P型或N型的第一掺杂区内，并且在一些情况下，微结构孔可以形成为穿过第一掺杂区并且进入低掺杂或I区。在一些情况下，微结构孔1012可以形成为穿过第一掺杂区和低掺杂区或I区并且进入N或P的第二掺杂区。并且在一些情况下，微结构孔1012可以包括第一掺杂区并且延伸至低掺杂或I区中。参见例如下文描述的图12A至图12E。
如所示，光学信号照射在表面上。在P区与N区处提供阳极和阴极以提供与MSPD/MSAPD的电接触，在MSPD/MSAPD处可以施加反向偏置电压，以完全耗尽低掺杂或I区。在一些情况下，所施加的电压可以在从0伏至-50伏的范围内。利用传输线的增加，从阳极和阴极提取与光学信号相对应的电信号。MSPD/MSAPD可以与CMOS/BiCMOS电子器件单片地集成在单个芯片上。这种单片集成可以显著降低光学接收器的成本并且通过降低寄生电容、电感和电阻来改善性能。
根据可以在从0(纯Si)至1(纯Ge)的范围的GeSi合金中的Ge组分，光学信号波长可以在从750nm至2000nm的范围内。例如，SiMSPD/MSAPD上Ge可以在从700nm至2000nm的范围内操作。数据速率可以在从1Gb/s或更低至100Gb/s或更高的范围内。
对于诸如微结构孔1012的微结构或纳米结构，其中，表面横向尺寸在从10nm至3000nm或更大的范围内，并且距MSPD/MSAPD的表面的深度在从10nm至5000nm或更大的范围内，尖锐的边缘可以集中电场使得当反向偏压增加时，由于例如在高电场的区域特别地在尖锐或陡峭的边缘附近的区域的雪崩增益，外量子效率或量子效率或响应度可以根据反向偏置电压而增加。在图10中，尖锐边缘可以是微结构孔蚀刻穿过P层并且延伸至I区中的地方，其中P区和I区不再是平面的而是具有微结构孔并且边缘可以是高电场的区域。在不具有微结构孔的台面PIN结构的情况下，P区、I区和N区突然终止的台面的边缘可以是高场的区域。然而，对于微结构孔，存在更多的与高光强度的区域一致的高电场的区域，致使对于雪崩增益的光强度和电场的交叠增加。
图11是示出如图10中的MSPD结构的实验结果的图。该结构在方形晶格中具有横向尺寸为1300nm和周期为2000nm的倒金字塔，其中P区为300nm厚、I区为2000nm厚、N区为300nm厚。光的波长为850nm，并且纵轴为响应度，并且横轴为反向偏置电压。曲线1110是针对MSPD而言的，并且曲线1112是针对不具有微结构孔的等效PIN结构而言的。MSPD的响应度随着反向偏压的增加而增加。在约-10V时达到对应于100％量子效率的响应度，并且在约-35V时达到高达30的响应度，这对应于4000％的量子效率或约80的雪崩增益。不具有微结构孔的MSPD或PIN PD的击穿电压约为-40V。MSPD可以在约-5V或更高的反向偏压下相当于MSAPD。在击穿前的电压下，MSPD/MSAPD的雪崩增益可以比不具有微结构孔的等效光电二极管/雪崩光电二极管的雪崩增益高。在实验上，已经在MSPD中观察到雪崩增益，其在较高的反向偏置电压下可以是MSAPD。
图12A是根据一些实施方式的如图10中的MSPD/MSAPD结构但是具有部分地或完全地填充有导电材料的微结构孔的简单截面图。导电材料1250的示例包括诸如铟锡氧化物的透明导电金属氧化物以及多晶或非晶态硅、锗或其他半导体。微结构孔也可以使用外延生长完全或部分地填充有诸如硅、GeSi和/或Ge的晶体半导体。另外，在一些情况下，微结构孔可以部分地或完全地涂覆有厚度在从1nm至100nm或更大的范围内的诸如Pt、Ni、Cr、Au、Cu的薄金属。例如，光也可以或者替代地通过通孔从底部照射。
导电材料的添加可以进一步用于集中高电场的突出尖锐的和/或陡峭的边缘，以增强用于雪崩增益的高电场区和高光强度区的交叠。
这可以应用于PIN、PN、PINP或PIPIN结构、金属半导体的肖特基结、以及MSM和MIN结构(其中M为金属并且S为半导体)。P和N可以互换。
微结构孔1212可以形成在第一掺杂区1202内、低掺杂区1204内和/或可以在第二掺杂区1206内延伸。在所有情况下，微结构孔1212可以横穿各区中的一个或更多个。在一些情况下，如图12A所示，微结构孔1212可以形成为穿过第一掺杂区1202并且突出至低掺杂区1204中。
在器件击穿电压之前具有雪崩增益的MSAPD的优势是：其可以比在器件击穿电压下操作的雪崩光电二极管例如在从-40摄氏度至100摄氏度的温度摆幅内的环境中的操作中更可靠、更坚固。
在没有增益的情况下，光电探测器用作MSPD，并且在具有增益的情况下，光电探测器用作MSAPD。这种器件的示例应用可以在光学通信、LIDAR、单光子MSAPD、成像和用于弱光水平的检测的光学传感器中。
例如，光纤到户需要使用以从1Gb/s至50Gb/s的范围内的数据速率的雪崩光电二极管，并且LIDAR(光方向和测距)需要针对数据速率小于1Gb/s但是具有定时抖动在几十皮秒内的MSAPD。LIFI(光保真度-使用光用于传输信息和位置的无线通信)是可以使用MSAPD以用于自由空间光学通信的另一区域。夜视和高灵敏度成像还可以在2D阵列中使用MSAPD，并且在一些情况下在3D阵列中使用MSAPD以提供更多的光谱信息。
图1至图4、图8至图10和图12A至图12E中的微结构孔在表面处可以是任何形状以及任何截面形状。例如，微结构孔在表面处可以是圆形、矩形、方形、三角形、多边形、卵形、阿米巴形、星形和/或以任何图案或非图案的形状的任意组合。截面形状可以是漏斗形、倒金字塔形、圆锥形、圆筒形、沙漏形、球形、卵形、金字塔形、梯形、倒梯形和/或其任意组合。另外，区和/或层中的一个或更多个可以是具有Ge组分在从0至1的范围的GeSi合金。
在一些情况下，微结构孔可以完全地或部分地涂覆有导电层例如金属、透明导电金属氧化物、导电聚合物、导电非晶态半导体、导电旋涂玻璃、晶体和/或多晶半导体，这些可以进一步增强在尖锐或陡峭的边缘处高电场的生成。高电场与光场的交叠的增加或者光强度的增加可以显著提高量子效率或外量子效率(量子效率和外量子效率在本申请中作为等同物互换使用)或者可以根据反向偏置电压显著提高响应度。如在图11中可以看出，可以在低反向偏置电压处并且在击穿电压之前实现高量子效率或高响应度。在850nm下的0V至-35V的电压范围内，响应度可以在从0.3至10的范围内，以及在一些情况下，在某些波长下，在-2V下的响应度可以为在0V下的响应度的1.3倍大。在一些情况下，在-3V下的响应度可以为在0V下的响应度的1.5倍或更大。在一些情况下，在-10V电压下的响应度可以为在0V电压下的响应度的2倍或更大。在一些情况下，在某些波长下，在-10V或更高的电压下的响应度可以为在0V下的响应度的3倍或更大。示例波长包括850nm，并且在一些情况下，波长在800nm至2000nm的范围内。
在某些波长下，利用微结构孔的导电层涂层，在-2V的反向偏置电压下的量子效率与0V相比可以提高20％。在一些情况下，在-3V的电压下的量子效率与0V相比可以提高40％或更多。在一些情况下，在某些波长下，在-4V至-10V的电压范围的量子效率与0V相比可以提高2倍或更多。在一些情况下，在某些波长下，在-4V至-30V的电压范围内的量子效率与0V下的量子效率相比可以为10倍或更多。不具有微结构孔的可比较PIN光电二极管由于例如如图11所示的击穿电压在电压5V下的响应度增加较少。
在一些情况下，对于所施加的电压高于或等于-2V，响应度的变化与所施加的电压之比可以在从0.02至1A/(WV)或更大的范围内(更高、更大、更多的反向偏置电压意味着电压的绝对值更大，例如-3V大于或高于或多于-2V)。在一些情况下，MSPD/MSAPD可以具有0.01A/WV或更大的响应度/电压斜率。在一些情况下，响应度电压斜率可以为0.04A/WV或更大。在一些情况下，响应度电压斜率可以为0.08A/WV或更大。在一些情况下，响应度电压斜率可以为0.2A/WV或更大。在一些情况下，响应度电压斜率可以为0.4A/WV或更大。在一些情况下，响应度电压斜率可以为0.8A/WV或更大。并且在一些情况下，响应度电压斜率可以为1A/WV或更大。斜率测量可以在反向偏置电压(x轴或电压轴，参见图11)为-1V至-50V或更大的范围内。波长可以在从800nm至2000nm的范围内。如本文所使用的，斜率被限定为绝对斜率，并且其中所施加的电压可以是绝对数(例如，对于负电压，A/WV斜率是负的)。
在一些情况下，量子效率(QE)/V比(绝对)可以在从每伏0.01至0.2或更大的范围。在一些情况下，QE/V斜率可以为0.005/V或更大。在一些情况下，斜率可以为0.01/V或更大。在一些情况下，斜率可以为0.05/V或更大。在一些情况下，斜率可以为0.08/V或更大。在一些情况下，斜率可以为0.1/V或更大。在一些情况下，斜率可以为0.15/V或更大。在一些情况下，斜率可以为0.2/V或更大。在一些情况下，斜率可以为0.5/V或更大。在一些情况下，斜率可以为1/V或更大。在一些情况下，斜率可以为10/V或更大。并且在一些情况下，斜率可以为30/V或更大。电压轴可以在从-1V至-50V或更大的范围以用于计算QE/V斜率，该斜率可以以绝对数表示或者仅以数的大小表示。
在一些情况下，可以在-1V至-10V的电压范围内发生响应度/V斜率和QE/V斜率的增加。在一些情况下，可以在-2V至-10V的电压范围内发生增加。在一些情况下，可以在-1V至-15V的电压范围内发生增加。在一些情况下，可以在-2V至-15V的电压范围内发生增加。在一些情况下，可以在-2V至-20V的电压范围内发生增加。在一些情况下，可以在-2V至-30V的电压范围内发生增加。并且在一些情况下，可以在-2V至-35V或更大的电压范围内发生增加。
在一些情况下，一个或更多个半导体层可以是其中Ge组分可以从0(全部为Si)至1(全部为Ge)变化的Ge/GeSi。透明金属氧化物可以是ITO、Mo-氧化物、W-氧化物，并且在一些情况下透明金属氧化物可以是透明金属氮化物例如TiN。并且在一些情况下，可以使用具有厚度小于10nm的薄金属膜。使用的金属可以包括Al、Cr、Ni、W、Mo、Zr、V、Pt、Ti、Ta、Cu、Ag和Au。
图12B和图12C根据一些实施方式的与图12A类似并且被示出为不具有上P层。在图12B中，金属/透明金属氧化物/透明金属氮化物1250可以直接沉积在I或低掺杂Si或Ge或GeSi层1204上。在该示例中，金属和导电氧化物/氮化物层也沉积在微结构孔1212中。在一些情况下，可以使用金属硅化物层。
在图12C中，金属/透明金属氧化物/透明金属氮化物/金属硅化物1252在I或低掺杂Si或Ge或GeSi 1204的顶表面上，而不在微结构孔1212中。在一些情况下，金属/透明金属氧化物/透明金属氮化物/金属硅化物1252可以部分地在微结构孔中。
图12D除没有形成微结构孔之外与图12C类似。在一些情况下，在某些波长下，利用强的光学吸收，可以使用不具有微结构孔的光电探测器结构。在某些波长下，具有微结构孔的光电探测器可以具有比不具有孔的类似光电探测器高的外量子效率。
图12E是诸如图12A至图12D所示的光电探测器的简单示意性顶视图。在该示例中，光电探测器具有其中阳极1220和阴极1222是同心的圆形几何形状。在一些情况下，几何形状可以是任何多边形例如方形或六边形。在一些情况下，不只一个光电探测器可以与CMOSBiCMOS ASIC单片集成。光电探测器通过传输线1240和1242连接至CMOS BiCMOS ASIC。在一些情况下，P和N可以互换。该示例可以用于微结构光电二极管、或微结构雪崩光电二极管、或微结构单光子雪崩光电二极管。图12E中也可见由阳极1220与阴极1222之间的圆形虚线示出的台面蚀刻。
在一些情况下，可以在光电探测器下方的区域中部分地或完全地蚀刻掉BOX层，并且在一些情况下，可以在CMOS BiCMOS ASIC区域下方完全地或部分地蚀刻掉BOX层。
图13与图4类似并且是在与CMOS/BiCMOS电子器件单片集成的Si上生长的GeSi和/或Ge选择性区域的示意性截面图。在图13中，Ge和/或GeSi(其中Ge组分可以在从0(纯Si)至1(纯Ge)的范围)1304可以生长在介电岛状部1310上方以形成连续或几乎连续的顶层，并且其中，介电岛状部1310可以被掩埋和/或大部分被掩埋。在一些情况下，电介质1310可以由以下中的一个或更多个制成：二氧化硅、硅氧化物、硅氮化物、硅碳化物、铪氧化物、铝氧化物和锗氧化物。在一些情况下，岛状部1310中的介电材料可以通过蚀刻去除，以在Ge和/或GeSi合金层中产生空隙。在一些情况下，岛状部1310可以是硅或部分覆盖有介电层的硅，以及在一些情况下岛状部1310可以未覆盖有一个或更多个介电层。
可以外延地使用选择性区域生长以及在一些情况下不是外延地使用选择性区域生长来在具有或不具有低温Ge或GeSi缓冲层的Si 1306上形成Ge和/或GeSi层1304，并且低掺杂区或I(无意地掺杂或本征)区1304可以具有从100nm至2000nm或更大的范围的厚度并且随后可以是具有电阻率小于0.01ohm-cm的高掺杂P或N区1302。区1302可以具有从50nm至200nm或更大的范围的厚度。在一些情况下，整个选择性区域生长层1304可以是I区或具有例如掺杂水平小于1×1016/cm3的低掺杂，并且P或N区1302可以通过掺杂剂扩散和/或P或N型离子的离子注入形成。在一些情况下，可以在I或低掺杂区上使用薄金属接触(未示出)，以形成肖特基接触或金属-半导体结。
介电岛状部1310的横向尺寸可以在从200nm至3000nm的范围并且可以具有方形、多边形、三角形、圆形、卵形、星形、阿米巴形和/或任何其他形状以及形状的组合。截面沿不同方向可以是不同的并且可以具有金字塔形或倒金字塔形、梯形或倒梯形、单个或多个侧壁角度、圆筒形、漏斗形、竖直、偏离竖直、弯曲形和任何其他截面以及截面的组合。电介质和/或氧化物厚度可以在从1nm至2000nm或更大的范围。在一些情况下，在选择性区域外延生长期间，可以在具有电介质和/或氧化物的区域上方和区域附近形成空隙。这些空隙还可以用于光子俘获，其可以是因此在诸如Ge或GeSi区的高折射率区中以及在顶部空气界面与具有不同的有效折射率的任意界面之间的Si膜的情况下，被俘获的入射光子的集体散射或重新辐射。
岛状部1310可以具有从50nm至2000nm或更大范围的间距并且岛状部1310可以沿一个或更多个方向是周期性的和/或非周期性的和/或随机的。在一些情况下，岛状部可以具有不同的尺寸、形状和深度，并且岛状部可以是具有某种图案，或者岛状部在尺寸、形状和深度的任意特征中可以是随机的。
图14是根据一些实施方式的在可以在侧壁和顶表面的部分或全部上具有氧化物的图案化的硅表面上的Ge或GeSi合金的外延选择性区域生长的示意性截面图。如所示，图案化的硅岛状部或突起1412的高度可以小于Ge或GeSi层1404的厚度至大于Ge或GeSi层1404的厚度。在一些情况下，N或P硅岛状部或台面1412可以在PIN或NIP或PIPIN或NINIP或N+N-I-P-P+或者具有PIN或NIP区的任何光电二极管或雪崩光电二极管中提供高电场的区域，使得可以在整个器件的击穿电压之前获得雪崩增益。硅台面或岛状部1412的宽度和形状可以类似于关于图13描述的介电岛状部。在一些情况下，在图案化表面上进行选择性外延生长或外延生长期间，可以形成可以有助于光子俘获的空隙。所俘获的光子可以在表面的平面中或沿横向方向具有坡印廷(Poynting)矢量分量。在一些情况下，整个层1404可以是例如I区或低掺杂区，并且P或N区1402可以通过掺杂剂扩散和/或P或N型离子的离子注入形成。
不具有微结构孔的PIN或NIP结构中的电场在照射PIN或NIP光电探测器的表面之前，主要沿竖直方向或主要沿入射光子的方向。
可以向阳极和阴极施加在从0.1V至50V的范围的反向偏压。在一些情况下，反向偏置电压可以在从1V至35V的范围内。在一些情况下，反向偏置电压可以在从1V至10V的范围内(其中仅示出了电压的大小，阳极比阴极负，或者相对于阴极向阳极施加负电压)。
在整个晶片上方，Ge和/或GeSi的选择性区域生长可以优于Ge或GeSi外延生长。由于将晶片冷却至室温时晶格常数和热膨胀系数中的差异，热膨胀中的差异会导致晶片由于应力而弯曲。选择性区域外延生长可以仅在光电探测器和被局域化且尺寸为微米级的晶体管区中生长Ge和/或GeSi，并且因此不会使晶片弯曲。Ge和/或GeSi的选择性区域生长可以松弛或不松弛并且由于热膨胀中的不匹配而可能具有部分应变。
其中至少一个区为Ge或GeSi的Ge或GeSi光电探测器可以在从800nm至2000nm的波长范围下操作，以及在一些情况下在从800nm至1750nm的波长范围下操作，以及在一些情况下在从1000nm至1550nm的波长范围下操作，以及在一些情况下在从1250nm至1350nm的波长范围下操作，以及在一些情况下在从830nm至1400nm的波长范围下操作，以及在一些情况下在从100nm至1350nm的波长范围下操作。数据速率可以在从小于1Gb/s至100Gb/s或更高的范围内。在所有情况下，Ge和GeSi MSPD/MSAPD(微结构光电二极管和微结构雪崩光电二极管)可以与CMOS和/或BiCMOS专用集成电路(ASIC)单片集成至具有单个和/或多个MSPD/MSAPD器件的单个芯片中，所述MSPD/MSAPD器件被从顶表面和/或底表面进行表面照射。
MSAPD和MSPD的应用包括LIDAR、LIFI、光纤到户、数据通信、数据中心、塑料光纤、成像等。
如在图11中的微结构孔、微结构岛状部或台面的添加可以产生较高电场的区域，与对于没有微结构的可比较光电探测器相比，对于微结构化的光电探测器该较高的电场的区域可以产生更高的响应度。在偏置电压低于在一些情况下被称为器件雪崩电压的器件击穿电压下，响应度的增加可以在从2倍至10倍或更大的范围。
图15是根据一些实施方式的与CMOS/BiCMOS ASIC单片集成的MSPD/MSAPD的示意性截面图。CMOS/BiCMOS ASIC可以包括以下功能中的一个或更多个：信号处理；信号显示；信号调节；信号存储；和信号传输。可以在外延生长之前使用诸如台面和/或孔的微米或纳米结构来对硅基板进行预图案化，或者可以在第一掺杂层例如N+层生长之后施加图案。微米/纳米结构1510的图案可以是周期性的、非周期性的、随机的并且微米/纳米结构1510的图案的截面形状可以在从金字塔形、倒金字塔形、圆锥形、多边形、圆筒形和/或这些形状的任意组合的范围内，该截面形状在底部处的横向尺寸在从5nm至2500nm的范围内，并且该截面形状的深度或高度在从10nm至2000nm或更大的范围内。
在一些情况下，台面和纳米微孔没有被图案化并且类似于黑硅工艺被干法蚀刻至基板中至深度和/或高度在从5nm至2000nm或更大的范围内。
可以在图案化的表面上外延生长Si和/或Ge和/或GeSi层1504和1506，并且在一些情况下，可以在热退火或不热退火的情况下使用非外延沉积工艺。对于PIN结构，可以生长N+层或区1506，随后生长低掺杂层或区1504，随后生长高掺杂P+层或区1502。掺杂层或区的厚度可以在从50nm至500nm或更大的范围内，并且低掺杂层或区可以具有在从100nm至5000nm的范围内的厚度，并且在一些情况下可以具有在从200nm至1500nm的范围内的厚度。可以通过干法蚀刻或湿法蚀刻或者两者的组合在顶部掺杂表面1502中蚀刻微结构孔1512，并且微结构孔1512可以在顶部掺杂区1502内延伸。微结构孔1512可以穿过顶部掺杂区1502并且延伸至低掺杂区1504中。微结构孔1512可以延伸穿过低掺杂区1504和/或进入第二掺杂区1506。在一些情况下，微结构孔1512可以延伸至BOX层或进入BOX层中，并且在一些情况下，可以省略BOX层，并且微结构孔可以延伸至基板或进入基板中。BOX层在所有情况下都可以是可选的，然而BOX层可以提供较大的折射率对比，并且在一些情况下，可以选择性地将BOX层全部地或部分地蚀刻掉。在一些情况下，优选在SOI(绝缘体上硅)晶片上形成高带宽CMOS/BiCOMOS(互补金属氧化物半导体/双极互补金属氧化物半导体)。
微结构孔1512的尺寸在其最大横向尺寸上可以在从100nm至3000nm的范围内，以及在一些情况下可以在从500nm至2000nm的范围内，并且微结构孔1512可以是矩形、三角形、多边形、圆形、卵形、星形、阿米巴形以及形状的任意组合和总和。截面形状可以是倒金字塔形、圆锥形、漏斗形、梯形、圆筒形、卵形以及形状的任意组合和总和。微结构孔1512在光电探测器的表面上的分布可以是周期性的、非周期性的、随机的。相邻的微结构孔之间的间距可以在从50nm至2500nm的范围内。根据带宽和应用，MSPD/MSAPD的光敏横向尺寸可以在从5微米至1000微米或更大的范围内，以及在一些情况下在从20微米至5000微米的范围内。
带纹理的基板可以进一步集中高电场以提供被俘获的光学模式与高电场的区域的较高交叠，以通过在低反向偏压下或者在低于PIN或NIP光电探测器的击穿电压的偏压下的雪崩增益来提供响应度的提高。在一些情况下，PIN可以是PP-N或PN-N或PN或NP。
高响应度MSPD/MSAPD对于数据通信和LIDAR应用两者都是有用的。对于两个应用的市场大小都在或预计在每年数十亿美元的范围内，并且单片集成可以是降低光收发器和LIDAR的成本的关键因素，在一些情况下高达99％及以上。用于CWDM(粗波分复用)的MSPD/MSAPD的表面照射阵列比集成波导多波长光学电路的温度敏感性低并且在数据中心互连应用中稳健。
对于LIDAR应用，Si MSPD/MSAPD可以以高密度阵列与电子器件集成在一起并且利用光子俘获可以将波长扩展至1100nm，并且在相同的反向偏压下利用雪崩增益可以与传统的可比较Si光电探测器相比具有2倍至10倍或更大的响应度。利用Ge和GeSi合金的添加，可以将波长扩展至从800nm至1800nm或更大的范围内，并且还可以将Ge和GeSi合金以高密度阵列与电子器件集成在单个硅芯片上。利用雪崩增益，与类似的不具有微结构孔的Ge或GeSi光电探测器相比，在某些反向偏置电压下在某些波长下的响应度可以是2倍至10倍或更高。在所有情况下，区或层中的至少一个可以是其中Ge组分可以在从0至1的范围内的GeSi。在图15中也可见的是隔离沟槽1560。
图16是根据一些实施方式的包括垂直腔面发射激光器(vertical cavitysurface emitting lasers,VCSEL)、MSPD/MSAPD和CMOS/BiCMOS ASIC的单个硅芯片的平面示意图。1维、2维和3维的MSPD/MSAPD/MS-SPAD(微结构光电二极管、微结构雪崩光电二极管、微结构单光子雪崩光电二极管)阵列1630可以与光接收器ASIC电子器件单片集成，并且发射器ASIC电子器件1632也可以被单片集成至同一单个硅芯片1600上。单片集成可以包括从光电探测器1630至ASIC 1632以及从ASIC 1632至VCSEL 1634的掩埋电子传输线。反向偏置和正向偏置可以被包括在ASIC 1632中。VCSEL1634是III-V族材料并且可以使用异质材料生长、III-V族材料与硅的晶片键合、外延剥离技术以及在一些情况下的流体组装来集成。在组装的情况下，在硅中可以蚀刻凹坑，其中掩埋的电极传输线接触VCSEL的底部以及/或者单独的电极传输线接触VCSEL的顶部或顶部附近。根据一些实施方式，电极/传输线两者可以接触VCSEL的顶部或顶表面附近。VCSEL 1634可以具有带有焊球的束引线使得通过将每个VCSEL放入专用凹坑中，焊球/束引线可以与电极/传输线接触。另外，焊球可以附接至凹坑的底部使得VCSEL可以通过加热附接至凹坑的底部，凹坑的底部还可以包括可以延伸至外部散热片以将热量从VCSEL散发出去的诸如铜芯的热散热片。在一些情况下，VCSEL可以包括可以吸引诸如铁磁、顺磁材料的磁场的金属，例如镍、铁、稀土等。相反极性的磁性材料可以沉积在VCSEL的背面和凹坑的底部使得VCSEL芯片可以在凹坑中自组装。在一些情况下，凹坑形状和VCSEL形状是某些形状使得例如当使用梯形形状时VCSEL芯片可以仅以一个方式装配。VCSEL上的突出束引线防止了VCSEL芯片在激光发射表面朝下的情况下进入凹坑。在一些情况下，可能不使用磁性层。在一些情况下，例如，凹坑可以是漏斗形状的，并且VCSEL芯片可以是漏斗形状的和梯形形状的，使得VCSEL可以仅沿一个方向装配至凹坑。在一些情况下，可以不使用束引线。可以利用附加的掩膜和处理步骤来完成电极/传输线与VCSEL的附接。ASIC 1632可以包括多个有源电子电路，每个有源电子电路与相应的光电探测器1630或光电探测器1630的相应组耦合以处理其电输出。另外，有源电子电路1632中的一个或更多个可以与一个或更多个相应的VCSEL 1634耦合以根据需要驱动他们。各个有源电子电路可以以任何合适的配置，例如以线性阵列、以2D阵列、或者以诸如3D阵列的竖直布置。
在一些情况下，凹坑可以以不同的角度定向使得阵列中的VCSEL可以以不同的角度投射光束。在一些情况下，阵列中的VCSEL组可以具有与阵列中的VCSEL的其他组不同的角度。组可以是一个或更多个VCSEL。
在一些情况下，自组装可以包括流体和/或液体。在一些情况下，可以在流体中摇动硅单片芯片以辅助自组装。在一些情况下，在将单片硅芯片切成单独的芯片之前，可以在晶片规模级完成自组装。在一些情况下，整个制造过程和组装都是在晶片规模级完成的。在一些情况下，在晶片规模级组装后，将单片集成芯片与VCSELS密封在一起。
图17是根据一些实施方式的装配至在硅单片集成芯片中蚀刻的插座梯形凹坑中的束引线梯形锥形VCSEL芯片的示意性透视图。VCSEL芯片1634具有安装在本体1710中的发射器1708，该本体1710在从顶部观看时是梯形形状的。本体1710也是锥形的使得其在顶端1712处比底端1714大。VCSEL芯片1634还包括两个束引线1716和1718，其横向地突出在本体1710的上端1712上方。在单个硅芯片1600的上表面1730上(图16中示出)形成凹坑1720，该凹坑1720与VCSEL芯片1634的形状匹配。特别是当从顶部观看时，凹坑1720是梯形形状的。凹坑1720也是锥形的使得其在顶端1722处比底端1724大。由于VCSEL 1634和凹坑1720两者的形状和锥度，VCSEL可以仅沿如由虚线箭头1750示出的一个方向装配在凹坑中。
焊球1746和1748可以分别附接至传输线1736和1738。当将VCSEL 1634置于凹坑1720内时，可以通过分别向传输线1736和1738施加热来焊接束引线1716和1718。也可以将焊料置于VCSEL的束引线的底部上。
在晶片级使用流体自组装可以大大降低用于数据中心应用的收发器阵列或者收发器单发射器和接收器的制造成本。使用这种技术可以将收发器的成本降低高达90％及以上。类似的技术也可以应用于对于LIDAR应用的发射器和接收器阵列。在一些情况下，可以实现LIDAR的成本降低高达99％及以上。
图18和图19A是与图16所示的类似但是具有包括在每个芯片本体中的多个VCSEL的芯片的平面图。在图18的情况下，单个硅芯片1800包括：如图16所示的光电探测器1630、一个或更多个ASIC 1632；以及均包括四个VCSEL 1808的VCSEL芯片1834。在图19A的情况下，单个硅芯片1900包括：如图16和图18所示的光电探测器1630、ASIC 1632；以及包括八个VCSEL 1908的VCSEL芯片1934。注意，尽管在图18和图19A中示出的示例示出了每个芯片中的四个VCSEL和八个VCSEL，但是通常，在每个芯片中可以布置其他数目的VCSEL。
在一些情况下，VCSEL的流体自组装可以被认为是在药房中使用药丸盘以用于计数药丸，其中一旦所有药丸孔都装满，多余的药丸会被倒回至瓶中，并且被俘获在药丸孔中的那些药丸被倒至针对客户的单独的瓶中。
在一些情况下，如果VCSEL芯片电极和传输线电极具有冗余性和对称性，则可以使用诸如矩形或方形的两个或更多个取向，而不是诸如梯形的一个取向。例如，对于包含一个或更多个VCSEL的矩形形状VCSEL芯片，诸如束引线的电极在一侧可以是一个极性并且在另一侧可以是相反极性。这种方式，VCSEL芯片可以装配在矩形凹坑中并且以正确的极性接触传输线电极。这可以扩展至方形凹坑的情况，其中VCSEL芯片可以具有4对电极，在每个侧具有一对电极。这种从1至4的添加取向自由度可以使得流体自组装能够实现较大的成功率和产量。
在一些情况下，对于光学互连应用，每个VCSEL将具有其自己的一组电极和传输线使得如果VCSEL芯片包含不只一个VCSEL，则可能需要附加的成对电极和束引线。类似地，对于LIDAR应用，如果每个VCSEL分别被脉冲，则每个VCSEL将需要附加的成对束引线电极，然而如果将VCSEL组脉冲在一起，则束引线电极的数目可以相应地减少。
在一些情况下，不设置BOX(掩埋氧化物)层。在一些情况下，可以使用在MSPD/MSAPD光敏区域内或在MSPD/MSAPD光敏区域外的微沟槽将BOX部分地和/或完全地蚀刻成远离MSPD/MSAPD下方的区域。在一些情况下，可以期望在CMOS/BiCMOS电子器件下方的某些区域中部分地和/或完全地蚀刻掉BOX层，以在可能降低寄生效应的情况下进一步增强电子器件的性能。
可以使用热氧化用于使随BOX层的去除而暴露的MSPD/MSAPD和/或CMOS/BiCMOS电子器件下方的表面钝化。
在一些情况下，层或区中的任意一个可以是GeSi，或者层中的至少一个可以是GeSi。Ge组分可以在从0“纯硅”至1“纯锗”的范围。
在一些情况下，例如，可以使用薄金属层和/或透明导电金属氧化物层例如铟锡氧化物代替掺杂层中的至少一个例如P层。金属或金属氧化物层可以具有微结构孔。并且在一些情况下，金属层和/或金属氧化物层可以不具有微结构孔。例如，在其中使用微结构氧化物用于限定没有半导体材料的区域的所选择的区域生长的情况下，也可以使用这些氧化物用于在诸如锗和/或例如硅上锗硅合金的半导体的所选择的区域生长中限定微结构孔。在这种情况下，金属和/或金属氧化物层可以是跨所选择的区域生长的半导体的表面的连续层。金属或金属氧化物膜可以在从0.5nm至1000nm或更大的厚度范围内。在一些情况下，在从1nm至10nm的范围内。微结构孔的横向尺寸可以在从10nm至3000nm的范围内。并且在一些情况下，在从200nm至2000nm的范围内。孔的竖直深度可以在从1nm至3000nm的范围内，以及在一些情况下，微结构孔可以仅存在于金属或金属氧化物层中，并且在一些情况下，孔的深度可以部分地蚀刻至掺杂区中和/或部分地蚀刻至I区中。
在一些情况下，金属膜和/或金属氧化物可以在具有微结构孔的掺杂层的表面上。并且在一些情况下，金属膜或金属氧化物层可以在不具有微结构孔的掺杂层上。并且在一些情况下，在某些区域中，金属膜或金属氧化物膜可以具有与MSPD/NSAPD结构的PIN层中的至少一个中的孔重合的微结构孔。
图19A是具有用于激光器阵列和探测器阵列两者的单片集成光电探测器1630和CMOS/BiCMOS ASIC电子器件1632以及用于发射器和接收器两者的所有信号处理电子器件的流体组装的表面发射激光器1908的简单局部顶视图。还示出了将激光器阵列芯片连接至与CMOS/BiCMOS ASIC 1632的传输线连接的束引线接线片1916。可以利用焊料凸块技术来附接进入硅芯片的流体组装阵列芯片。还在Zheng et al,Fluidic HeterogeneousMicrosystems Assembly and Packaging,Journal of MicroelectromechanicalSystems,Vol.15,NO.4,August 2006中讨论了流体组装，其通过引用并入本文。未示出用于引导激光并且用于耦合至光电探测器的光纤和其他光学透镜组件。在一些情况下，机器人组件可以与流体组件结合使用或者单独地使用。
图19B是与图19A类似但是使用边缘发射而不是表面发射激光器的单个芯片的透视图。可以如图16至图18和图19A中那样流体地组装单芯片1910。在这种情况下，激光器阵列芯片1936是边缘发射而不是表面发射。还示出了将激光器阵列芯片1936连接至与CMOS/BiCMOS ASIC 1932的传输线连接的束引线接线片1918。激光器阵列芯片1936通过V形槽(未示出)耦合至光纤1960以用于光纤1960与流体组装激光器阵列的精确对准。类似地，波导型光电探测器1930可以单片制造在Si上并且可以耦合至光纤1962。用于激光器阵列和探测器阵列两者的CMOS/BiCMOS电子器件1932可以单片地集成在单个硅芯片1910上。
图20A是根据一些实施方式的交叉指型微结构光电探测器的局部顶视图的简单示意图。为了简单起见，仅示出了交叉指型电极的一个半周期。在交叉指型电极2020(M1)与2022(M2)之间示出了光俘获微结构孔2012。M1和M2是连接电极“数字”的电极/传输线。电极/传输线连接至CMOS/BiCMOS专用集成电路(ASIC)(未示出)，以用于将微结构光电探测器与信号处理电子器件单片地集成在单个硅芯片上。微结构孔光电探测器的阵列可以与CMOS/BiCMOS ASIC集成在一起，以对于硅I或低掺杂层，在从800纳米至1100纳米的波长下，对于Ge/GeSi I或低掺杂层，在从800纳米至1600纳米的波长下，用于高速数据通信应用阵列例如1×4或N×M，其中N和M可以是用于传输100千兆比特或更大，以及在一些情况下400千兆比特或更大的聚合数据速率的任何数字。对于光方向和测距(LiDAR)，可以使用微结构交叉指型光电探测器的阵列以检测对于在800纳米至1650纳米的范围内的某些波长的具有数百皮秒或更短的时间分辨率和0.2A/W或更高的高响应度以及在一些情况下为0.5A/W或更高并且在一些情况下为1.0A/W或更大的飞行信号的时间。这些交叉指型微结构孔光电探测器可以是具有PIN结构或具有金属/半导体/金属结构(背对背肖特基二极管)的光电二极管或者是具有PIN、PIPN、PIPIN结构的雪崩光电二极管。光可以垂直于表面照射。微结构孔2012可以散布在电极M1(2020)与M2(2022)之间。并且在一些情况下，微结构孔2012可以相交或者甚至是电极的一部分。对于PIN或PIPN或PIPIN结构，M1(2020)可以是阳极并且M2(2022)可以是阴极。
对于光学数据通信应用，横向尺寸或光敏交叉指型区可以在从10微米至500微米的范围内。用于LiDAR应用的微结构光敏交叉指型区的横向尺寸可以在从30微米至1厘米或更大的范围内。电极2020和2022的宽度可以在从10纳米至1000纳米的范围内。电极可以包括金属例如铝、铜、钛、镍和铬。并且电极可以是金属和硅化物的组合，例如铝硅化物、铂硅化物等。用于光学数据通信的交叉指型电极之间的间距可以在从0.4微米至10微米或更大的范围内，以及在一些情况下在从0.5微米至5微米的范围内。对于LiDAR应用，交叉指型电极之间的间距可以在从0.5微米至500微米或更大的范围内。在一些情况下，对于LiDAR应用的间距在从2微米至100微米的范围内。
微结构孔2012可以具有任意形状例如方形、矩形、多边形、圆形、卵形或阿米巴形或这些形状的任意组合。孔的横向尺寸可以在从100纳米至3000纳米或更大的范围内，并且相邻孔之间的间距可以在从0纳米(即“相交”或“相触”)至3000纳米的范围内。在一些情况下，孔间距可以在从0纳米至1500纳米的范围内。在一些情况下，孔间距可以在从100纳米至1500纳米的范围。孔的间距可以是周期性的和/或非周期性的和/或随机的，以及/或者周期性、非周期性和随机的任意组合。
电极M1(2020)和M2(2022)连接至CMOS/BiCMOS电子器件(未示出)的传输线以用于信号处理和偏置。施加在阳极和阴极上的反向偏置电压在从-0.1伏至-50伏或更大电压范围内，以及在一些情况下在从-1伏至-35伏或更大的电压范围内。
对于交叉指型微结构孔光电探测器的高速操作，在高电场交叉指型区之外的光生载流子可以导致缓慢扩散的电流，这会使器件的高速响应劣化。为了减少在交叉指型电极的高场区之外光生载流子的生成，可以蚀刻台面使得交叉指型电极被限制在台面的顶部上的区域。在一些情况下，电极可以延伸出台面。在一些情况下，代替台面，可以在交叉指型电极周围蚀刻沟槽(例如缘沟)，并且在一些情况下，电极可以延伸至缘沟中。在一些情况下，代替台面，可以以非常高的剂量离子注入交叉指型区之外的区域，以降低高场区之外的光生载流子的寿命。在一些情况下，交叉指型电极可以延伸至离子注入区中。可以用来降低寿命的离子可以是N或P掺杂离子和/或惰性离子例如H、He、N、O和Ar。惰性离子用于在注入他们的区域中产生非晶态半导体区。因此载流子寿命可以显著降低至皮秒范围。
交叉指型电极下方的光敏区域可以是方形、矩形、多边形和圆形。方形或圆形形状的横向尺寸例如可以在从10微米至100微米或更大的范围。在一些情况下，横向尺寸可以在从5微米至100微米或更大的范围内。在一些情况下，横向尺寸可以在从5微米至1000微米或更大的范围内。在一些情况下，横向尺寸可以在从10微米至10,000微米或更大的范围内。对于10 Gb/s至100 Gb/s的数据速率带宽，横向尺寸可以在从5微米至100微米的范围内。对于小于5 Gb/s的数据带宽，尺寸可以在从50微米至250微米的范围内，并且对于小于1Gb/s的数据带宽和/或光电探测器的响应速度，横向尺寸可以在从50微米至1,000微米或更大的范围内。
在一些情况下，交叉指型电极可以是透明的和/或半透明的金属氧化物和/或金属氮化物，例如铟锡氧化物和/或钛氮化物、和/或硅化物。在一些情况下，交叉指型电极可以使用用诸如Si、Ge、GaAs等非晶态半导体覆盖，以减少来自交叉指型电极的反射。
图20B是根据一些实施方式的具有微结构孔的交叉指型光电探测器的简单示意性部分平面图。在图20B的情况下，电极M1和M2“曲折”，并且微结构孔2012散布在电极M1与M2之间。曲折电极可以降低光学偏振灵敏度或交叉指型微结构孔光电探测器，使得存在近似相等的水平电极和竖直电极。M1和M2电极连接至硅CMOS、BiCMOS电子器件的金属传输线，以用于信号处理和光电探测器的偏置。
图20C是根据一些实施方式的交叉指型微结构孔光电探测器的局部顶视图的简单示意图。在这种情况下，交叉指型电极具有降低了光偏振灵敏度的水平电极和竖直电极两者。在期望或可接受的光偏振灵敏度的应用中，电极可以具有主要的单个方向，例如图20A所示。在其他情况下，交叉指型电极可以是曲折的和/或同心的和/或其他形状，以降低对光偏振变化的灵敏度。交叉指型电极的宽度可以在从20纳米至1000纳米的范围内，以及在一些情况下从20纳米至200纳米的范围内。交叉指型电极之间的间隙可以为0.5微米或更小至100微米或更大。在一些情况下，间隙可以为1微米至10微米。在一些情况下，间隙可以为1微米至50微米或更大。I层或低掺杂层的厚度可以在从100纳米至10000纳米的范围内，以及在一些情况下在从500纳米至2000纳米的范围内。交叉指型电极可以是金属例如铬、镍、钒、铪、钼、钨、铝、钛、钽或铜。在一些情况下，电极可以包括P和N掺杂阱。在一些情况下，电极可以包括硅化物例如铂硅化物、镍硅化物或钛硅化物。在一些情况下，电极可以包括非晶态半导体材料。在一些情况下，可以在N和P掺杂和/或金属化和/或硅化物沉积之前，将交叉指型沟槽部分地或全部地蚀刻至I或低掺杂层中。
电极之间的间距与电极宽度之比可以在从0.2至100或更大的范围内变化。电极可以是直的和/或具有任何曲率。在一些情况下，电极M1的宽度和电极M2的宽度可以是不同的，并且在一些情况下，电极M1和/或M2的宽度可以沿着电极的长度变化。
图21是根据一些实施方式的具有微结构孔并且与CMOS/BiCMOS ASIC单片集成的交叉指型光电探测器的简单示意性截面图。CMOS/BiCMOS ASIC 2132可以被配置成用于处理光电探测器电信号输出。截面示出了具有厚度在从0.1微米至4微米或更大的范围内的掩埋氧化物“BOX”层的SOI“绝缘体上硅”晶片。低掺杂器件层可以是本征“I”或低掺杂P或N层，其中，厚度在从0.1微米至10微米或更大的范围内，以及在一些情况下在从0.5微米至5微米的范围内。器件层的电阻率可以在从1ohm/cm至30ohm/cm或更大的范围内，以及在一些情况下在从0.1ohm/cm至100ohm/cm的范围内，以及在一些情况下在从0.8ohm/cm至60ohm/cm的范围内。P区与N区可以通过诸如硼或铝的P掺杂剂离子的离子扩散形成，并且N区可以由诸如磷或砷离子的N掺杂剂离子通过扩散和/或离子注入至在从0.1微米至10微米的范围内深度而形成。P和N电阻率可以小于0.1ohm/cm，以及在一些情况下小于0.01ohm/cm，以及在一些情况下小于0.001ohm/cm，以及在一些情况下小于0.0001ohm/cm。P区与N区的宽度可以在从50纳米至1000纳米的范围内。P区与N区之间的间距可以在从0.5微米至10微米或更大的范围内。并且在一些情况下，P与N之间的间距可以在从1微米至100微米的范围内。可以将诸如倒金字塔的微结构孔2112蚀刻至I或低掺杂层中。在一些情况下，可以将孔蚀刻至掺杂N和/或P层中。微结构孔2112可以具有倒金字塔形、漏斗形、圆锥形、圆筒形、梯形和/或截面形状的任意组合的截面形状。微结构孔2112的深度可以在从50纳米至5000纳米的范围内。在一些情况下，深度可以在从200纳米至2500纳米的范围内。在一些情况下，可以将微结构孔部分地蚀刻至I或低掺杂层中，并且在一些情况下，微结构孔可以蚀刻穿过I或低掺杂层到达BOX层。微结构孔可以被二氧化硅和/或其他电介质例如硅氮化物、铝氮化物或铪氧化物部分地或完全地钝化。与P区和N区的欧姆接触可以通过扩散和/或注入形成。可以在离子注入之后执行热退火，以使用诸如铝、钛、铂、铜等的欧姆金属和/或利用诸如铝硅化物、钼硅化物、钛硅化物、钽硅化物的硅化物和/或对于P区和N区的任何其他欧姆接触以激活所注入的离子。欧姆电极宽度例如M1和M2可以在从20纳米至1000纳米的范围内。CMOS/BiCMOSASIC 2132可以与交叉指型微结构孔光电探测器集成。在M1“阳极”与M2“阴极”之间施加反向偏压，其中反向偏置电压在从-0.1伏至-40伏或更大的范围内，以及在一些情况下在从-1伏至-20伏或更大的范围内。使用主要与表面垂直的光并且在一些情况下可以偏离垂直于表面的角度从0度“法线”至60度或更大“偏离法线”的范围内对交叉指型微结构孔光电探测器进行表面照射。
在硅I或低掺杂器件层的情况下，波长范围可以在从600纳米至1100纳米的范围内。在一些情况下，可以在从780纳米至1000纳米的范围内。在一些情况下，可以在从850纳米至980纳米的范围内。在一些情况下，器件层可以是其中Ge组分可以在从0(全部为硅)至1(全部为锗)的范围的GeSi合金，并且在一些情况下，可以使用选择性区域生长或均匀区域生长在硅器件层上生长Ge合金(Ge组分在从0至1的范围内)。对于GeSi合金I或低掺杂层，波长可以在从800纳米至1600纳米的范围内。GeSi合金的厚度可以在从0.1微米至10微米的范围内。可以在GeSi合金上形成类似的微结构孔以及P和N欧姆区，并且在阳极与阴极之间施加反向偏压。图21示出了具有多个交叉指型阳极和阴极的光电探测器的一对交叉指型阳极和阴极的局部简单示意性截面图。I或低掺杂层具有从0.4微米至10微米的范围内的厚度，使得能够与CMOS/BiCMOS ASIC 2132单片集成。P和N阱/沟槽可以部分地在I层中或完全穿过I层，并且具有从50纳米至5000纳米或更大的范围内的深度。N和P掺杂可以具有0.1ohm/cm或更小的电阻率。在一些情况下，可以实现针对每个电极的多个阱/沟槽。
微结构孔2112可以使得能够进行可以增强交叉指型光电探测器的外量子效率(EQE)的光子俘获，其中光学信号照射在不具有微结构孔的可比较交叉指型光电探探测器上方的顶表面上。具有微结构孔的交叉指型光电探测器的增强EQE可以比不具有微结构孔的交叉指型光电探测器的EQE大10％或更多。在一些情况下，EQE可以增强20％或更多。在一些情况下，EQE可以增强40％或更多。在一些情况下，EQE可以增强60％或更多。在一些情况下，EQE可以增强100％或更多。在一些情况下，EQE可以增强150％或更多。在一些情况下，EQE可以增强200％或更多。在一些情况下，EQE可以增强500％或更多。在一些情况下，EQE可以增强1000％或更多。EQE增强适用于在800纳米至1650纳米的范围内的某些波长。在一些情况下，波长在800纳米至980纳米的范围内。在一些情况下，波长在800至1100纳米的范围内。在一些情况下，波长在1000纳米至1350纳米的范围内。在一些情况下，波长在1350纳米至1650纳米的范围内。
I层或低掺杂层中的微结构孔使得能够在可以是硅或锗硅的I层中进行光子俘获。被俘获的光子可以具有可以由底部上的二氧化硅BOX层和顶表面上的空气和/或介电层限制的I或低掺杂层中的模式。信号光子的这种限制俘获可以导致增强的EQE或具有微结构孔的交叉指型光电探测器。交叉指型光电探测器的微结构孔可以进一步减少来自表面的的光反射，这会产生较高的EQE。具有微结构孔的反射减少可以发生在20纳米或更大的宽波长范围内。在一些情况下，波长范围可以是50纳米或更大。在一些情况下，波长范围可以是100纳米或更大。在一些情况下，波长范围可以是120纳米或更大。在一些情况下，波长范围可以是180纳米或更大。在一些情况下，波长范围可以是200纳米或更大。另外，反射率的降低意味着具有微结构孔的交叉指型光电探测器可以接受入射信号光子的宽范围的入射角度。角度范围可以为偏离法线正5度或负5度或更大。在一些情况下，角度范围可以为偏离法线正10度或负10度或更大。在一些情况下，角度范围可以为偏离法线正15度或负15度或更大。在一些情况下，角度范围可以为偏离法线正25度或负25度或更大。在一些情况下，角度范围可以为偏离法线正30度或负30度或更大。在一些情况下，角度范围可以为偏离法线正35度或负35度或更大。在一些情况下，角度范围可以为偏离法线正45度或负45度或更大。在一些情况下，角度范围可以为偏离法线正55度或负55度或更大。微结构孔表面的反射率可以为15％或更小。在一些情况下，反射率可以为10％或更小。在一些情况下，反射率可以为5％或更小。在一些情况下，反射率可以为3％或更小。在一些情况下，反射率可以为1％或更小。反射率是在800纳米至1650纳米的范围内的某些波长下。在一些情况下，波长可以在从850纳米至950纳米的范围内。在一些情况下，波长可以在从850纳米至1000纳米的范围内。在一些情况下，波长可以在从1200纳米至1350纳米的范围内。在一些情况下，波长可以在从1400纳米至1650纳米的范围内。
在阳极P或M1与阴极N或M2之间施加反向偏置电压。如果需要，可以在表面上使用抗反射涂层。可以用热天然氧化物和/或其他电介质使微结构孔钝化。对于在从100Gb/s或更大至几Gb/s范围的数据速率，用于高速光学数据通信的指之间的间距(或“指间”距离或间距)可以在从0.3微米至10微米的范围内。对于LiDAR应用，指间间距可以在从1微米至1000微米或更大的范围内，这可以对应于小于10皮秒至1纳秒或更大的空间定时分辨率。
在一些情况下，光可以从其中底部硅基板被部分地或完全地蚀刻掉的交叉指型微结构光电探测器的底表面照射。在一些情况下，BOX层可以在交叉指型微结构孔光电探测器下方被完全地或部分地蚀刻。Box层厚度可以在从0.1微米或更小至10微米或更大的范围内。在一些情况下，可以包括被蚀刻至BOX层的电隔离沟槽，未示出。
在一些情况下，I或低掺杂硅可以是晶体。在一些情况下，I或低掺杂Si可以是多晶。在一些情况下，I或低掺杂Si可以是纳米晶体。在一些情况下，I或低掺杂Si可以是非晶态。在一些情况下，可以使用晶体、多晶、纳米晶体和/或非晶态层的组合。
在图21中未示出用于微结构孔、台面和/或沟槽的表面钝化。表面钝化可以包括热氧化物、电介质和/或诸如二氧化硅、硅氮化物、铪氧化物和/或非晶态硅的非晶态半导体的沉积。可以使用诸如氟化氢的化学处理和诸如快速热退火的热处理用作表面钝化的一部分。也可以使用本领域已知的用于CMOS处理的其他表面钝化技术。可以对微结构孔进行湿法蚀刻、干法蚀刻和/或湿法蚀刻和干法蚀刻的任意组合。
图22示出了根据一些实施方式的交叉指型微结构孔光电二极管的局部简单示意性截面图。除了沟槽的引入之外，图22与图21类似。如所示，沟槽2240和2242被部分地蚀刻至或完全地蚀刻穿过I或低掺杂层。然后通过扩散施加P掺杂剂和N掺杂剂使得沟槽的壁掺杂有P离子或N离子，如交叉影线所示。在该示例中，沟槽2240掺杂有P离子并且沟槽2242掺杂有N离子。电极例如M1和M2分别沉积在P掺杂区和N掺杂区上。这些电极可以与P掺杂区和N掺杂区形成欧姆接触。电极M1和M2可以是金属例如铝、钼、钛、钽或铂。在一些情况下，硅化物可以用于电极。可以使用电介质部分地或全部地填充沟槽以及/或者可以不填充沟槽以及/或者可以使用金属和/或硅化物填充沟槽。交叉指型电极下方的沟槽提供与P区和N区的电接触并且还可以提供光反射表面。由沟槽提供的光反射可以将光波限制在I或低掺杂区中。在I或低掺杂区的平面中的光波可以从在I或低掺杂区半导体与沟槽的边界之间的界面反射，所述界面可以是空气、电介质或金属。这可以进一步增强在I或低掺杂层中的光子的俘获，并且因此增强EQE。可以在M1(阳极)与M2(阴极)之间施加在从-0.5伏至-100伏或更大的范围内的反向偏置电压。在一些情况下，反向偏压在从-1伏至-35伏的范围内。在一些情况下，反向偏压在从-1伏至-10伏的范围内。在一些情况下，反向偏压在从-1伏至-4伏的范围内。
图23是根据一些实施方式的交叉指型微结构孔光电二极管的局部简单示意性截面图。图23与图21类似，但没有P掺杂阱或N掺杂阱。在图23的情况下，电极M1和M2是金属并且与I或低掺杂层直接接触产生金属半导体金属“MSM”结构。这种MSM结构等效于2个肖特基二极管，其中一个正向偏置，并且另一个反向偏置。可以向M1和M2施加反向偏置电压以在M1与M2之间生成电场，使得可以将光生载流子扫出至M1接触或M2接触。另外，如在图22中，可以在电极M1和M2下方蚀刻沟槽使得沟槽可以被填充有用于具有微结构孔的MSM交叉指型光电二极管的金属M1或M2。可以在M1与M2之间施加在从-0.5伏至-100伏或更大的范围内的反向偏置电压。在一些情况下，反向偏置电压可以在从-1伏至-35伏的范围内。在一些情况下，反向偏置电压可以在从-1伏至-10伏的范围内。在一些情况下，反向偏置电压可以在从-1伏至-4伏的范围内。
参见，例如：Martuza,et al,Nanocrystalline Silicon Lateral MSMPhotodetector for Infrared Sensing Applications,IEEE Transactions on ElectronDevices,VOL.65,NO.2,February 2018；以及Xiao,et al,A 2Gb/s optical receiverwith monolithically integrated MSM photodetector in standard CMOS process,Chinese Science Bulletin,VOL.56NO.21:2281-2285,July 2011(以下被称为“Xiao”)，这两者均通过引用并入本文。
在Xiao中，对于0.8微米的指宽度和0.5微米的指间距，在850nm下观察到约0.1A/W的响应度，这对应于约17％的外量子效率。利用微结构孔例如孔2312的添加以用于光子俘获，吸收以及因此量子效率、外量子效率可以增强20％或更多。在一些情况下，增强可以为30％或更多。在一些情况下，增强可以为40％或更多。在一些情况下，增强可以为50％或更多。在一些情况下，增强可以为60％或更多。在一些情况下，增强可以为70％或更多。可以在850nm下观察到增强。在一些情况下，可以使用较窄的指宽度例如300nm或更小来改善外量子效率。在一些情况下，200nm或更小。在一些情况下，100nm或更小。在一些情况下，50nm或更小。为了高量子效率和/或高带宽操作，指的宽度与指的间距之比(指之间的间距/指的宽度之间的间距)可以为2或更大。在一些情况下，该比可以为5或更大。在一些情况下，该比可以为10或更大。在一些情况下，该比可以为20或更大。具有微结构孔的交叉指型光电探测器可以具有比不具有微结构孔的可比较交叉指型光电探测器高的外量子效率。
用于诸如光学数据通信应用的诸如MSM结构的微结构孔交叉指型光电探测器可以实现10Gb/s或更大的数据速率。在一些情况下，可以实现25Gb/s或更大。在一些情况下，可以实现40Gb/s或更大。在一些情况下，可以实现50Gb/s或更大。在一些情况下，可以实现100Gb/s或更大。在一些应用中，需要较低的数据速率和非常高的外量子效率。在一些这种情况下，可以在某些波长下实现10Gb/s或更低的数据速率以及具有50％或更大的外量子效率。在一些情况下，在某些波长下可以实现100％或更大的外量子效率。在一些情况下，对于小于5Gb/s的数据速率，在某些波长下可以实现100％或更大的外量子效率。在一些情况下，对于25Gb/s或更大的数据速率，并且在一些情况下对于50Gb/s或更大的数据速率，在某些波长下可以实现100％或更大的外量子效率。
图24是根据一些实施方式的交叉指型微结构孔雪崩光电二极管的部分示意性截面图。结构与图21所示的结构类似但是具有与N区接触的附加的P区。在阳极或P或M1与阴极N或M2之间的反向偏压下，I或低掺杂区中的光生载流子被扫至阳极和阴极。光生电子被扫向阳极并且在PN结中具有雪崩增益。可以在阳极与阴极之间施加从-5伏至-100伏或更大的范围内的反向偏置电压。可以实现1.5倍至100倍或更大的雪崩增益。并且在一些情况下为1.5倍至3倍，在一些情况下可以为1.5倍至10倍。所示的结构为横向PIPN结，并且在一些情况下，在PIN结构中可以发生雪崩增益。在一些情况下，光可以从其中通过蚀刻和/或抛光而部分地或完全地去除基板的底表面照射在交叉指型微结构孔雪崩光电二极管的底表面上。对于光学数据通信应用，指间距离(即交叉指型电极之间的距离)可以在从0.3微米至10微米的范围内，并且对于LiDAR应用，指间距离可以在从1微米至100微米或更大的范围内。可以使用交叉指型微结构孔光电探测器/MSM/光电二极管/雪崩光电二极管制造任何尺寸的一维或两维阵列，并与CMOS/BiCMOS ASIC单片集成。
图25是根据一些实施方式的交叉指型微结构孔雪崩光电二极管的部分示意性截面图。利用M2附近的P掺杂区与N掺杂区之间的间距，示出了横向PIPIN结构或P/I/低掺杂/N。可以阳极M1和阴极M2施加在从-5伏至-100伏或更大范围内的反向偏压。由交叉指型微结构孔光电二极管生成的电信号经由金属和/或高导电性的硅化物传输线被传输至CMOS/BiCMOS ASIC电子器件。整个结构可以单片集成至单个硅芯片上。
交叉指型微结构孔光电探测器可以是PN、PIN、PIPN、PIPIN或金属-半导体-金属结构。P和N可以互换，例如NINP、NINIP。N区和P区的掺杂可以从表面扩散或注入，并且在一些情况下，可以在N或P的掺杂和/或金属的沉积和/或高导电性硅化物之前蚀刻沟槽(如图22所示)。
可以在硅器件层上生长I或低掺杂锗、Ge/GeSi，以将操作波长从800纳米延伸至1650纳米。在所有情况下，交叉指型微结构孔光电探测器可以是表面照射和/或底部照射。可以通过蚀刻和/或抛光来部分地或完全地去除底部硅基板。可以向顶表面和/或底表面施加抗反射涂层(未示出)。抗反射涂层可以是电介质以及/或者电介质或半导体的纳米结构。
图26是与CMOS、BiCMOS、ASIC单片集成的交叉指型微结构孔光电二极管结构的简单局部截面示意图。所示的结构与图21所示的结构类似。在这种情况下，在I或低掺杂Si器件层2604之上生长I或低掺杂Ge或者其中Ge组分可以从0至1变化的GeSi层2602，其中在BOX层下面随后为Si处理基板。可以使用离子扩散方法和/或离子注入方法来实现P和N阱或沟槽。Ge/GeSi I或低掺杂层2602可以具有从0.3微米至10微米的范围内的厚度，并且在一些情况下从0.5微米至1.5微米的范围内。Ge/GeSi层的电阻率可以为1ohm-cm或更大。在一些情况下，电阻率可以为0.1ohm-cm或更大。在一些情况下，电阻率可以为5ohm-cm或更大。在一些情况下，电阻率可以为10ohm-cm或更大。P掺杂阱和N掺杂阱可以具有0.1ohm-cm或更小的电阻率。在一些情况下，电阻率为0.01ohm-cm或更小。在一些情况下，电阻率为0.001ohm-cm或更小。在一些情况下，电阻率为0.0001ohm-cm或更小。P阱和N阱的宽度可以在从20纳米至1000纳米或更大的范围内，并且深度可以在从20纳米至10微米或更大的范围内。可以将阱部分地扩散或注入至Ge/GeSi I或低掺杂层2602中，或者可以将阱扩散或注入穿过I或低掺杂层的整个厚度。在具有宽度在从20纳米至1000纳米或更大的范围内并且厚度在从20纳米至1000纳米的范围内的P和N层上形成金属或硅化物欧姆电极。交叉指型电极之间的间隙可以在从0.2微米至100微米或更大的范围内，并且在一些情况下在从1微米至10微米的范围内，并且在一些情况下在从1微米至100微米的范围内。可以将微结构孔部分地和/或完全地蚀刻至Ge I或低掺杂层2602中，并且在一些情况下，可以将一些或全部微结构孔蚀刻至I或低掺杂Si层2604中。在一些情况下，可以包括蚀刻至BOX层的电隔离沟槽。微结构孔蚀刻深度可以在从250纳米至10000纳米或更大的范围内，以及在一些情况下在从200纳米至2000纳米的范围内。微结构孔可以具有任何形状例如圆形、卵形、矩形、三角形、多边形、阿米巴形、星形、三叶草形以及形状的任意组合。微结构孔的截面可以是圆筒形、漏斗形、圆锥形、梯形、多边形、倒金字塔形等以及形状的任意组合。横向孔直径可以在从100纳米至3000纳米或更大的范围内。在一些情况下，直径可以在从400纳米至2000纳米的范围内。在一些情况下，直径可以在从500纳米至2500纳米或更大的范围内。微观结构孔可以具有多个横向尺寸。相邻的微结构孔之间的间距可以在从0纳米(相交或相触)至3000纳米的范围内。在一些情况下，间距可以在从0纳米至1000纳米的范围内。在一些情况下，间距可以在0纳米至5000纳米或更大的范围内。在所有情况下，微结构孔可以是周期性的、非周期性的或随机的。
I或低掺杂硅器件层2604可以具有从10纳米至1000纳米或更大的范围内的厚度，并且在一些情况下从100纳米至2000纳米或更大的范围内，具有电阻率为10ohm-cm或更大。在一些情况下，电阻率可以为1ohm-cm或更大，并且在一些情况下小于1ohm-cm或更大。BOX层可以具有从100纳米至4000纳米或更大的范围内的厚度，并且在一些情况下，可以在交叉指型微结构孔光电探测器和/或CMOS电子器件下方的区域中将BOX层部分地或全部地蚀刻掉。在一些情况下，对于背照射的交叉指型微结构光电探测器，可以减薄并且抛光硅处理层，并且在一些情况下，可以在交叉指型微结构孔光电探测器下面的区域中去除硅处理层。可以向底表面和/或顶表面施加电介质膜和/或纳米结构的抗反射涂层。在一些情况下，可以向金属电极施加诸如硅化物的非晶态半导体，以减少来自金属表面的反射。
对于光学数据通信应用，光学波长在从800纳米至980纳米的范围。在一些情况下，波长在从800纳米至1100纳米的范围内。在一些情况下，波长在从800纳米至1350纳米的范围内。在一些情况下，波长在从800纳米至1550纳米的范围内。在一些情况下，波长在从800纳米至1700纳米的范围内。在一些情况下，波长在从1200纳米至1350纳米的范围内。在一些情况下，波长在1200纳米至1550纳米的范围内。在一些情况下，波长在从1200纳米至1700纳米的范围内。在一些情况下，波长在从1500纳米至1800纳米的范围内。数据速率可以在从几Gb/s至100Gb/s或更大的范围内。在一些情况下，数据速率可以在从1Gb/s至25Gb/s的范围内。在一些情况下，数据速率可以在从10Gb/s至40Gb/s的范围内。在一些情况下，数据速率可以在从25Gb/s至50Gb/s的范围内。在一些情况下，数据速率可以在从25Gb/s至100Gb/s或更大的范围内。交叉指型微结构孔光电探测器可以具有比不具有微结构孔的可比较交叉指型光电探测器的响应度大的响应度。在一些情况下，在某些波长下微结构孔交叉指型光电探测器可以具有比不具有微结构孔的交叉指型光电探测器的响应度大10％或更高的响应度。在一些情况下，响应度可以大30％或更高。在一些情况下，响应度可以大50％或更高。在一些情况下，响应度可以大80％或更高。在一些情况下，响应度可以大120％或更高。在一些情况下，响应度可以大200％或更高。在一些情况下，响应度可以大300％或更高。在一些情况下，响应度可以大500％或更高。在一些情况下，响应度可以大1000％或更高。
对于LiDAR应用，波长可以在从800纳米至1000纳米的范围内，在一些情况下在从800纳米至1550纳米的范围内，以及在一些情况下在从800纳米至2000纳米的范围内。交叉指型微结构孔光电探测器的时间分辨率可以小于1纳秒，在一些情况下小于100皮秒，并且在一些情况下小于20皮秒。对于具有250米距离的LiDAR，1米的距离分辨率可能足够，这对应于约3纳秒的时间分辨率。对于25米距离LiDAR，可能期望的是30cm的距离分辨率，这对应于100皮秒的时间分辨率。对于5米LiDAR应用，可能期望3cm的距离分辨率，这对应于10皮秒的时间分辨率。
微结构孔2612可以使得能够进行可以产生增强的交叉指型微结构孔光电探测器的量子效率(QE)的光子俘获。Ge/GeSi交叉指型微结构孔光电探测器可以响应于波长可以在从800纳米至2000纳米的范围内的光学信号。在一些情况下，波长可以在从850纳米至1200纳米的范围内，在一些情况下从850纳米至1350纳米的范围内，在一些情况下在800纳米至1650纳米的范围内，在一些情况下在1250纳米至1350纳米的范围内，以及在一些情况下在1200纳米至1750纳米的范围内。在阳极(M1)与阴极(M2)之间施加反向偏压，其中反向偏置电压在从0.5伏至-100伏或更大的范围内。如图21的光学信号从顶表面照射并且在一些情况下可以从底表面照射。对于约5米距离的短程LiDAR，交叉指型微结构孔光电探测器时间分辨率的全宽半值的上升时间可以在从10皮秒至50皮秒的范围，并且在一些情况下小于30皮秒。对于25米的中程LiDAR，时间分辨率可以在从30皮秒至300皮秒的范围内。对于长程LiDAR，由于入射光脉冲照射在交叉指型微结构孔光电探测器上而生成的电脉冲的全宽半值的“上升时间”可以在从500皮秒至10纳秒的范围内。
在一些情况下，I或低掺杂Ge/GeSi层2602可以是晶体。在一些情况下，I或低掺杂Ge/GeSi可以是多晶。在一些情况下，I或低掺杂Ge/GeSi可以是纳米晶体。在一些情况下，I或低掺杂Ge/GeSi可以是非晶态。在一些情况下，I或低掺杂Ge/GeSi可以是晶体、多晶、纳米晶体和/或非晶态的组合。
图26中未示出用于被干法蚀刻和/或湿法蚀刻至Ge/GeSi中的微结构孔的钝化层。可以使用诸如电介质和/或非晶态半导体的钝化层用于使微结构孔的表面和台面钝化。其他技术例如化学处理、天然氧化物和/或热氧化物都可以与钝化方法结合使用。沉积技术可以包括外延生长、原子层沉积、化学气相沉积、等离子体增强化学气相沉积、分子束外延和激光烧蚀等。
可以在整个晶片上生长Ge/GeSi并且为了校正由于晶格失配引起的弯曲可以在硅晶片的底部上涂覆介电层以补偿弯曲，并且在一些情况下选择性区域生长Ge/GeSi区可以仅位于交叉指型光电探测器的光敏区域，这避免了在单个连续膜中的整个硅晶片上方都具有Ge/GeSi。硅上Ge/GeSi选择性区域生长可以以具有横向尺寸在从5微米至1000微米或更大的范围内的岛状部的形式。
图27是根据一些实施方式的交叉指型微结构孔光电二极管的局部简单截面示意图。除了在掺杂N阱和P阱之前蚀刻沟槽之外，该结构与图26所示的结构类似。然后通过扩散施加P掺杂剂和N掺杂剂使得沟槽的壁掺杂有P离子或N离子，如交叉影线所示。阳极M1金属和阴极M2分别与P区和N区接触放置。可以将沟槽部分地或完全地蚀刻至I或低掺杂Ge/GeSi层2602中，并且在一些情况下可以蚀刻至I或低掺杂硅层2604中。
图28是根据一些实施方式的交叉指型微结构孔光电二极管的局部简单截面示意图。该结构除了代替P掺杂阱和N掺杂阱，金属电极M1和金属电极M2与I或低掺杂的Ge/GeSi层2602形成肖特基接触以外类似于图26所示的结构。在一些情况下，例如M1和M2可以是硅化物、TiN，并且在一些情况下，金属M1和M2可以覆盖有诸如Si、Ge和/或GaAs的非晶态半导体，以减少来自金属表面的光反射。金属M1和M2可以是诸如Al、Ni、Cr、Ti、W、Mo和/或Cu的材料。
图29是根据一些实施方式的交叉指型微结构孔雪崩光电二极管的部分示意性截面图。利用I或低掺杂Ge/GeSi层2602的添加，该结构与图24所示的结构类似。在Ge/GeSi层2602上形成P阱和电极M1，并且在I或低掺杂Si层2604上形成PN阱，其中，在N上有M2交叉指型金属电极。Ge/GeSi层2602包括如关于图26所描述的微结构孔2612。如在图24中，在阳极(M1)与阴极(M2)之间施加具有反向偏置电压在从-5伏至-100伏或更大的范围内的反向偏压，以在PN结中实现雪崩增益。在一些情况下，可以在I或低掺杂Ge/GeSi层2602上而不是在I或低掺杂Si层2604上形成PN结，并且在N阱上方形成电极M2。对于在从-4伏至-100伏或更大的范围内的反向偏置电压，雪崩增益可以在从0.1dB至20dB或更大的范围内。图30是根据一些实施方式的交叉指型微结构孔雪崩光电二极管的部分示意性截面图。除了用于形成PIPIN雪崩光电二极管结构的在P阱与N阱之间的小间隙之外，所示的结构与图29所示的结构类似，并且在一些情况下，可以在I或低掺杂Ge/GeSi层2602上形成P阱和N阱。在阳极(M1)与阴极(M2)之间施加反向偏压以实现雪崩增益。可以在Ge/GeSi 2602的表面上沉积多晶Si层，其中P掺杂剂延伸穿过多晶Si并且进入Ge/GeSi 2602，并且在一些情况下仅在多晶Si中，并且M1和/或M2电极可以沉积在如图71E中的多晶Si上。
图31是根据一些实施方式的具有两组交叉指型电极微结构孔光电探测器的局部简单截面图。在该示例中示出了两个结构，每个结构都与图29所示的结构类似。在两组交叉指型电极之间示出了电隔离沟槽3160。应当理解，可以结合诸如图21直至图30所示的横向结构提供类似的隔离沟槽。交叉指型微结构孔光电探测器中的交叉指型电极组的数目取决于光敏区域的整体尺寸和交叉指型电极之间的间距。交叉指型电极组的数目可以在从2至1,000或更大的范围内，在一些情况下为从4组至40组的电极，并且在一些情况下为20组至100组或更大的电极。对于从-4伏至-100伏或更大的范围内的反向偏置电压，雪崩增益可以在从0.1dB至20dB或更大的范围内。
图32是根据一些实施方式的交叉指型微结构孔光电二极管的局部简单示意性截面图。除了在图案化的Si器件层3204上生长I或低掺杂Ge/GeSi层2602之外，该结构与图26所示的结构类似。硅器件层3204上的图案可以具有纳米/微结构3210例如金字塔形和/或倒金字塔形、矩形、多边形、圆筒形形状用于光子俘获，以增强微结构交叉指型光电二极管的外部QE和/或响应度。在Si层3204上的微米或纳米结构3210可以具有从100纳米至2000纳米的范围内的横向尺寸，并且在一些情况下在从300纳米至3000纳米的范围内。微结构3210之间的间距可以在从0纳米至2000纳米的范围内，以及在一些情况下从0纳米至1000纳米的范围内。微结构3210的高度或深度可以在从10纳米至1000纳米或更大的范围内。可以在I或低掺杂Ge/GeSi层2602上形成P阱和N阱或金属肖特基接触。在顶表面上照射光，并且在一些情况下可以从底表面照射光。在Si微结构3210之上生长的I或低掺杂Ge层2602可以具有在从200纳米至3000纳米或更大的范围内的厚度。在一些情况下，可以将金字塔和/或倒金字塔3210部分地或完全地涂覆有电介质或氧化物以使得能够进行选择性区域外延生长。
在一些情况下，如图2所示，可以将介电微结构置于硅上以使得能够进行华夫图案或具有微结构孔的图案中的Ge/GeSi的选择性区域生长。交叉指型电极可以沉积在选择性区域生长Ge/GeSi上，以形成横向交叉指型微结构孔光电探测器。并且在一些情况下，可以形成P阱和N阱以产生横向交叉指型微结构孔PIN结构。并且在一些情况下，该结构可以是金属半导体金属结构。
图33是根据一些实施方式的交叉指型微结构孔光电二极管的局部简单示意性截面图。除了在I或低掺杂Si层3204上形成N阱和M2金属并且添加电隔离沟槽3360之外，结构与图32所示的结构类似。I或低掺杂Si 3204的电阻率可以大于Ge/GeSi层2602的电阻率。
在Si I或低掺杂层3204上形成Ge/GeSi I或低掺杂层2602的情况下，可以省略BOX层。例如，I或低掺杂Si层上I或低掺杂Ge/GeSi可以在没有BOX的情况下直接在Si基板上生长并且可以与CMOS/BiCMOS电子器件单片集成。
图34示出了根据一些实施方式的针对与CMOS/BiCMOS ASIC单片地集成在单个硅芯片上的多个交叉指型微结构孔光电探测器的局部简单顶视示意图。在该示例中示出的是光电探测器的1×4“四”布置。如本文所使用的，术语“光电探测器”可以包括：光电二极管；雪崩光电二极管；单光子雪崩光电二极管；和金属半导体金属光电探测器。较高密度的阵列例如4×4、8×8、1×8和2×8可以用于较高带宽的光学数据通信。在一些应用例如LiDAR中，阵列密度可以更高，例如10×10、20×20、30×30或30×100。
对于光学数据通信，使用诸如PAM-4的调制方案，1×4阵列可以实现100Gb/s的聚合数据带宽，在一些情况下为200Gb/s的聚合数据带宽，并且在一些情况下为400Gb/s的聚合数据带宽。交叉指型微结构孔光电探测器可以与CMOS/BiCMOS ASIC以高密度集成，例如4×4阵列可以实现400Gb/s至1600Gb/s或更大。在顶表面上照射光学信号，并且在一些情况下可以从底表面照射光学信号。光学信号可以由一个或更多个光纤带引入，并且在一些情况下，对于波分复用，可以通过使用滤光器在不同的交叉指型微结构孔光电探测器上照射不同波长的光。对于Si I或低掺杂层，针对交叉指型微结构孔光电探测器的波长范围可以从800纳米至1100纳米，并且对于Ge和/或GeSi I或低掺杂层可以从800纳米至2000纳米。
图35是根据一些实施方式的交叉指型微结构孔光电探测器的简单局部顶视图。示出了形成在I或低掺杂Si和/或Ge或GeSi层3502中的微结构孔3512。在这种情况下，台面3530被蚀刻至I或低掺杂Si和/或Ge或GeSi层3502中，以消除或减少在交叉指型区外部的光生载流子。这样的载流子可能导致交叉指型光电探测器具有较慢的响应时间，并且因此由于光生载流子的缓慢扩散而引起的较低带宽。在Si交叉指型微结构孔光电探测器的情况下，台面3530可以被蚀刻至BOX层。交叉指型电极可以与台面交叠，并且在一些情况下，可以延伸过台面。在Si上生长Ge或GeSiI或低掺杂层的情况下，台面可以被蚀刻至Si层，并且在一些情况下蚀刻至BOX层。在一些情况下，对于Ge或GeSi交叉指型微结构孔光电探测器，可以省略BOX层。在一些情况下，可以使用在交叉指型区周围的缘沟或沟槽来代替台面以减少或最小化扩散到至交叉指型电极“指”之间的高电场区的杂散光生载流子。在一些情况下，例如在可以容忍较低的交叉指型光电探测器响应时间或数据带宽的情况下，可以省略台面或缘沟。
图36是根据一些实施方式的其中在交叉指型微结构孔区外部的区域中使用离子注入的交叉指型微结构孔光电探测器的简单局部顶视示意图。在交叉指型区3630外部的区域3614中注入离子。离子注入区3614可以减少在高电场区外部的光生载流子的影响，以减少或最小化交叉指型光电探测器的脉冲响应中的扩散尾。可以使用诸如H、N、O、He、Ar、Ze、Ne和/或C的离子的离子注入用于减少光生载流子的寿命。离子注入剂量可以在从1×1012/cm2至1×1017/cm2或更大的范围内。离子注入能量可以在从5keV至400keV的范围内，并且在一些情况下使用离子化的离子，能量可以超过400keV至1000keV或更大。在一些情况下，可以使用其他离子剂量和/或能量范围以减少在交叉指型高电场区外部的光生载流子寿命。
图37是根据一些实施方式的包括盖板(superstrate)的交叉指型微结构孔光电探测器的简单局部顶视示意图。所示的结构与图21和图26所示的结构类似。在这种情况下，在Ge/GeSi I或低掺杂层3702上方形成盖板3701。在盖板3701中蚀刻或以其他方式形成微结构孔3712。盖板材料可以是电介质例如二氧化硅、硅氮化物、铪氧化物、硅碳化物和/或铝氧化物。在一些情况下，盖板3701可以是聚合物例如聚酰亚胺、或者非晶态或多晶半导体层。微结构孔3712可以被部分地蚀刻至盖板3701中完全穿过盖板，并且/或者穿过盖板并被蚀刻至Si/Ge/GeSi I或低掺杂层3702中。盖板3701中的微结构孔3712可以使得能够在I或低掺杂半导体层3702中进行光子俘获。
对于交叉指型微结构孔光电探测器，在高速应用中指间距离与“指”(或电极)的宽度之间的比通常应较大。例如，如果间隙的宽度为“G”，并且指(或电极)的宽度为“W”，则G/W优选地应为10或更大，并且在一些情况下为20或更大，以最小化来自电极的反射的光损失。在一个示例中，对于高速交叉指型光电探测器，间隙可以为2微米，并且电极的宽度可以为200纳米。在一些情况下，间隙可以为1.5微米，并且电极的宽度可以为100纳米。在一些情况下，间隙可以为1.5微米，并且电极的宽度可以为60纳米。在一些情况下，电极的宽度可以为20纳米。G/W的比率可以大于或等于10或更大，在一些情况下G/W的比率可以大于或等于20或更大，在一些情况下G/W的比率可以大于或等于30或更大，在一些情况下G/W的比率可以大于或等于100或更大，以及在一些情况下G/W的比率可以大于或等于150或更大。对于一些应用，G/W比可以为1000或更大。在单个交叉指型微结构孔光电探测器中，可以存在单个间隙宽度比，以及在一些情况下，可以存在多个可以是彼此相同或不同的间隙宽度比。
对于包括微结构交叉指型光电探测器的微结构孔光电探测器，微结构孔可以具有一个或更多个横向尺寸。横向尺寸可以在从100纳米至3000纳米的范围内，在一些情况下从200纳米至2000纳米的范围内，在一些情况下从300纳米至3000纳米的范围内，在一些情况下从400纳米至3500纳米的范围内，在一些情况下从500纳米至5000纳米的范围内，在一些情况下从600纳米至3000纳米的范围内，在一些情况下从700纳米至5000纳米的范围内，在一些情况下从800纳米至5000纳米的范围内，并且在一些情况下横向尺寸中的一个可以大于5000纳米。微结构孔可以是方形、三角形、梯形、多边形、星形、圆形、卵形、三叶草形、沙漏形、阿米巴形或这些形状的任意组合。微结构孔的截面可以是三角形、梯形、矩形、漏斗形、圆锥形、球形、圆筒形、阿米巴形和/或截面形状的任意组合，并且在一些情况下，不同取向的相同微结构孔的不同截面切片可以具有不同的截面。可以以下述范围的深度来蚀刻微结构孔：在从50纳米至10,000纳米或更大的范围内；在一些情况下从50纳米至5000纳米的范围内；在一些情况下从50纳米至2500纳米的范围内；在一些情况下从50纳米至2000纳米的范围内；在一些情况下从50纳米至1000纳米的范围内；以及在一些情况下从50纳米至500纳米的范围内。在一些情况下，蚀刻深度可以在从100纳米至1000纳米或更大的范围内，在一些情况下在从200纳米至1500纳米或更大的范围内，在一些情况下在从30纳米至2000纳米或更大的范围内，以及在一些情况下在从30纳米至3000纳米或更大的范围内。微结构孔可以具有蚀刻深度的任意组合。相邻的微结构孔之间的间距可以是0纳米“相触或交叠”至3000纳米，在一些情况下从0纳米至1500纳米，以及在一些情况下从0纳米至2500纳米或更大。微结构孔可以被布置成周期性的晶格，在一些情况下可以是非周期性的，在一些情况下可以是随机的，并且在一些情况下可以是周期性的、非周期性的和随机的组合。
图38是根据一些实施方式的金属半导体金属光电二极管的简单局部截面示意图。除了在金属M1和M2的下面，P掺杂区或N掺杂区在I或低掺杂硅层中延伸之外，该结构与图23所示的结构类似。在MSM结构中，掺杂区都是P掺杂或者都是N掺杂。例如，交叉指型电极M1与P接触，并且交叉指型电极M2也与P掺杂区接触，并且在一些情况下，交叉指型电极M1与N区接触，并且交叉指型电极M2与N区接触。P区或N区的掺杂可以在从1×1016/cm3至1×1019/cm3或更大的范围内。掺杂阱可以具有10纳米至1000纳米或更大的深度并且可以部分地或一直延伸穿过I或低掺杂Si层的厚度。电极可以是金属例如Al、Ni、Cr、Cu、Mo、Ti、Ta和/或V。电极也可以是硅化物或者硅化物和金属的组合。可以将微结构孔部分地蚀刻至I或低掺杂Si半导体中，以及/或者全部地蚀刻至I或低掺杂Si半导体中。在一些情况下，可以在金属和/或硅化物的掺杂和/或沉积之前，如图22蚀刻沟槽。这种相同的结构可以应用于Ge/GeSi，诸如例如图28、图32和图33。
图39是根据一些实施方式的交叉指型微结构孔光电二极管的简单局部截面图。除了在I或低掺杂Si层上沉积M1电极和M2电极之外，该结构与图28所示的结构类似。电极可以与I或低掺杂Si层进行肖特基接触，并且在一些情况下如图38，电极可以形成P接触或N接触。在一些情况下，如图26可以提供横向PIN结构。在M1与M2之间施加反向偏压，并且在Ge/GeSi层中可以存在电场，在Ge/GeSi层中电场可以将光生载流子扫出至M1接触和M2接触。图39的结构可以具有减少的暗电流，这可以减少或最小化光学通信系统中的噪声，并且在一些情况下用于LiDAR系统。如图29和图30，增加PN结例如PIPN结可以提供雪崩增益。雪崩增益可以在从1dB至10dB或更大的范围。可以使用诸如图32和图33的在Si中的微结构上的选择性区域生长Ge/GeSi。类似地，M1和M2电极两者都可以置于I或低掺杂Si层上或Ge/GeSi层上。
由于Ge具有比Si高的介电常数，所以M1电极与M2电极之间的电场也将穿透Ge层。然后Ge中的电场将导致Ge层中的光生载流子被扫至M1电极和M2电极。在一些情况下，M1和M2可以是肖特基接触，并且在一些情况下，M1和M2可以是P和N结。通过施加至交叉指型电极M1和M2的反向偏压生成电场。I或低掺杂Ge/GeSi可以是晶体、多晶、纳米晶体、非晶态或以上的任意组合。
图40是根据一些实施方式的Si上Ge/GeSi交叉指型微结构孔光电二极管的局部简单截面示意图。除了增加附加的PN结以提供雪崩增益之外，所示的结构与图39的结构类似。具有用于光俘获的微结构孔的I或低掺杂Si上I或低掺杂Ge/GeSi吸收光生载流子，并且在M1(阳极)与M2(阴极)之间施加的反向偏置电压下扫出载流子，其中反向偏压在从-3V至-100V或更大的范围。在一些情况下，反向偏压在从-3V至-40V或更大的范围内，以及在一些情况下从-3V至-25V或更大的范围内。在光谱从800纳米至2000纳米的某些波长下，雪崩增益可以在从0dB至20dB或更大的范围内，以及在一些情况下从1.5dB至10dB或更大的范围内。在一些情况下，增益可以在从800纳米至1100纳米的范围内，在一些情况下从850纳米至1050纳米的范围内，在一些情况下从850纳米至1350纳米的范围内，在一些情况下从1250纳米至1400纳米的范围内，以及在一些情况下从1000纳米至1750纳米的波长的范围内。
数据速率可以在从10兆比特Mb/s至3吉比特Gb/s的范围内，在一些情况下在从几Gb/s至10Gb/s或更大的范围内，在一些情况下，数据速率可以是25Gb/s或更大，在一些情况下，数据速率可以是50Gb/s或更大，以及在一些情况下，数据速率可以是100Gb/s或更大。I或低掺杂Ge/GeSi可以在交叉指型电极“指”之间的Si上选择性生长，并且在一些情况下，Ge可以在Si上全局生长，并且可以在Ge中蚀刻沟槽，以提供与Si的金属接触。在一些情况下，可以省略BOX层。
图41是根据一些实施方式的I或低掺杂Ge/GeSi交叉指型微结构孔光电二极管的局部简单截面示意图。在这种情况下，可以在I或低掺杂Si 4104上使用选择性外延区域生长来形成I或低掺杂Ge/GeSi区4102。可以在电极之间的Si 4104中蚀刻槽。在槽中，可以蚀刻或形成微米或纳米结构4110。然后，在槽中选择性区域生长I或低掺杂Ge/GeSi 4102。可以在I或低掺杂Ge 4102的表面上形成附加的微结构孔4112。可以形成Si 4104与M1和M2的肖特基接触，并且在一些情况下可以在Si中形成PN结，其中分别形成阳极和阴极的M1和M2可以形成欧姆接触。在一些情况下，可以在Si 4104中添加雪崩增益PN结。在交叉指型电极M1与M2之间施加反向偏压以在I或低掺杂Ge/GeSi 4102中提供电场，以将光生载流子扫出至阳极和/或阴极，以及在一些情况下至正向偏置和反向偏置的肖特基接触M1和M2。槽的深度和/或I或低掺杂Ge/GeSi层4102的厚度可以在从100纳米至5000纳米或更大，在一些情况下在从250纳米至2000纳米或更大的范围内，在一些情况下在从300纳米至2000纳米的范围内，在一些情况下在从300纳米至1500纳米的范围内，以及在一些情况下在从300纳米至900纳米的范围内。GeSi合金可以具有从大于零至1的范围的Ge组分，其中1为纯Ge。Si上Ge/GeSi交叉指型微结构孔光电探测器可以与CMOS、BiCMOS ASIC 4132集成。可以使用层4104中的相应槽在同一芯片上制造交叉指型微结构孔光电探测器(MSM、PIN、PIPN、PIPIN、PN、NIN、PIP、MSN、MSP)的阵列，其中阵列大小可以是m×n，其中m和n是任何数字；例如，对于光学数据通信，m可以在从1至4的范围内，并且n可以在从1至4的范围内。并且在一些情况下，m可以是1至10或更大，并且在一些情况下n可以是1至10或更大。在LiDAR应用中，m和n可以在从1至100或更大的范围内。
在一些情况下，对于Si上Ge/GeSi交叉指型微结构孔光电探测器，可以省略BOX层。在一些情况下，对于Si交叉指型微结构孔光电探测器，可以省略BOX层。在一些情况下，I“本征”或低掺杂Si、Ge、GeSi可以是晶体，在一些情况下，I或低掺杂Si、Ge、GeSi可以是多晶，并且在一些情况下，I或低掺杂Si、Ge、GeSi可以是非晶态层和/或区。
图41是高带隙/低带隙/高带隙横向光电二极管结构的示例。光生载流子主要在低带隙材料(Ge/GeSi)中，并且电接触在高带隙材料(Si)中，高带隙材料(Si)可以生成主要集中在低带隙材料中的电场，该高带隙材料可以具有较高的介电常数。将反向偏压施加至可以是阳极和阴极和/或肖特基接触的电极。类似地，图39也示出了高带隙/低带隙/高带隙横向光电探测器结构。
图42是根据一些实施方式的Si上Ge/GeSi交叉指型光电二极管的简单局部截面图。除了已经省略微结构孔之外，所示的结构与图39所示的结构类似。交叉指型电极M1和M2被置于硅上，并且在一些情况下可以与Ge/GeSi层接触。在M1与M2之间施加反向偏压，其中，M1和M2可以是肖特基接触，并且在一些情况下，M1和M2可以与掺杂区例如P和N掺杂接触。如所示，交叉指型光电探测器被进行表面照射。对于某些波长，图42所示的没有纳米结构或微结构孔的交叉指型光电探测器与图39所示的类似的Ge/GeSi交叉指型微结构孔光电探测器相比可以具有较低的外量子效率或响应度。
图43是根据一些实施方式的Ge/GeSi交叉指型光电探测器的简单局部截面示意图。除了已经省略用于光子俘获的微结构和/或纳米结构之外，所示的结构与图41的结构类似。在某些波长下，如图43所示的这种结构与具有用于光子俘获的微结构孔的类似结构相比具有较低的外量子效率或响应度。Ge/GeSi可以是晶体、多晶体、纳米晶体、非晶态或者在一些情况下是这些的任意组合。电极M1和M2可以形成肖特基接触。在一些情况下，可以在电极的下方形成P掺杂和N掺杂以形成PIN、PIP、NIN、PIPN、PIPIN横向结构。在一些情况下，金属电极和/或掺杂阱可以与硅接触。在一些情况下，金属和/或P和N掺杂阱可以与Ge/GeSi接触。在一些情况下，金属和/或P和N掺杂阱可以与Si和Ge/GeSi两者接触。Ge/GeSi可以是I或低掺杂，并且Si可以是I或低掺杂。在M1与M2之间施加反向偏压以在Ge/GeSi区中产生高电场区。在高场下方的Ge/GeSi中光生载流子被扫出至分别可以是阳极和阴极的M1和M2电极。在一些情况下，可以省略BOX层。其中在交叉指型电极之间的槽中选择性生长Ge/GeSi的交叉指型Ge/GeSi光电探测器可以与CMOS/BiCMOS电子器件单片集成。GeSi合金中的Ge组分可以在从0至1的范围内，其中0是全部为Si并且1是全部为Ge。Si上Ge/GeSi交叉指型光电二极管可以在从800纳米至2000纳米的波长操作。在一些情况下，波长可以在从800纳米至1100纳米、800纳米至1350纳米、900纳米至1400纳米、或1000纳米至1600纳米的范围内。数据速率可以在从小于1Gb/s至10Gb/s的范围内。在一些情况下，数据速率可以达到25Gb/s，在一些情况下可以达到50Gb/s，并且在一些情况下可以达到100Gb/s或更大。可以制造交叉指型Ge/GeSi光电探测器的阵列，用于光学数据通信和用于LiDAR应用两者。阵列可以为1维或2维，并且在一些情况下为3维。
低掺杂Si的电阻率可以大于低掺杂Ge/GeSi的电阻率。在选择性区域生长Ge/GeSi下面的Si层的厚度可以在从1nm至1000nm的范围内，并且在一些情况下小于或等于100nm。
图44A至图44B是根据一些实施方式的交叉指型光电探测器电极的简单局部截面图。电极M1和M2是金属例如Al、Mo、Ni、Cr、Cu、Pt、Ti、Ta或V。在一些情况下，电极可以是金属硅化物例如Ni硅化物或Pt硅化物。在一些情况下，电极可以是金属氮化物例如TiN或TaN。在一些情况下，电极是一个或更多个金属、金属硅化物和/或金属氮化物的组合。对于一些应用，不期望来自电极M1和M2的光反射。在图44A中，非晶态半导体4424沉积在电极M1和M2上。用于非晶态半导体4424的材料的示例包括非晶硅、非晶Ge和非晶GaAs。覆盖交叉指型电极的非晶态半导体可以吸收入射光子并且因此显著减少来自电极表面的反射。非晶态半导体4424厚度可以在从10纳米至1000纳米或更大的范围内。
图44B示出了沉积在金属电极M1和M2上的纳米结构的半导体和/或电介质4426。纳米结构4426可以例如是黑硅。沉积在电极M1和M2上的这些纳米结构4426可以吸收入射光子并且因此可以显著减少来自交叉指型电极的表面的反射。在诸如用于光学数据通信的一些应用中，不期望来自交叉指型光电探测器表面的光反射，并且可以使用抗反射涂层(未示出)用于减少来自半导体区的表面反射。并且在一些情况下，可以使用诸如微结构孔的微结构用于减少来自I或低掺杂半导体的表面反射。
光敏I或低掺杂交叉指型光电探测器外部的区可以涂覆有非晶态半导体和/或可以使用硅的干法蚀刻来产生的黑硅。可以在传输线上以及光敏区域外部的其他区上沉积非晶态半导体和/或黑硅以减少光反射。在操作的某些波长下，在一些情况下，期望光学通信应用中的光学反射小于或等于5％，并且在一些情况下小于或等于3％，并且在一些情况下小于或等于1％。
图45是根据一些实施方式的交叉指型微结构孔光电探测器的局部简单示意图的顶视图。在这种情况下，Ge/GeSi层4502如图1选择性地生长在Si基板或SOI基板4508上。Ge/GeSi 4502中的微结构孔4510是诸如二氧化硅的电介质并且Ge/GeSi可以在未被电介质或二氧化硅覆盖的区域中生长。在图45中，Ge/GeSi层4502仅生长在交叉指型区中；器件的其他任何地方都可以覆盖有介电层和/或二氧化硅。可以利用诸如二氧化硅的介电岛状部来实现Ge/GeSi层中的微结构孔4510。这些介电岛状部或二氧化硅可以是任意形状例如方形、圆形、多边形、卵形、星形、三叶草形、阿米巴形和/或这些形状的任意其他组合。介电岛状部4510的横向尺寸可以在从50纳米至3000纳米或更大的范围内，在一些情况下在从200纳米至2500纳米的范围内，以及在一些情况下在从300纳米至2000纳米的范围内。相邻的介电岛状部4510之间的间距可以在从50纳米至3000纳米或更大的范围内，在一些情况下在从200纳米至2000纳米的范围内，以及在一些情况下在从300纳米至3000纳米的范围内。岛状部4510的高度可以在从10纳米至5000纳米的范围内，在一些情况下在从100纳米至3000纳米的范围内，以及在一些情况下在从10纳米至10,000纳米或更大的范围内。可以存在不只一个形状岛状部，并且岛状部可以是以周期性和/或非周期性和/或随机的模式，并且在一些情况下，岛状部可以是周期性、非周期性和随机的任意组合。Ge/GeSi 4502可以是本征(I)和/或低掺杂P和N，例如P-或P--和/或N-或N--。交叉指型电极M1和M2可以具有从20纳米至5000纳米或更大的范围内，以及在一些情况下从20纳米至300纳米的范围内的宽度。交叉指型电极M1与M2之间的间距可以在从100纳米至10,000纳米或更大的范围内。交叉指型电极M1和M2连接至较宽的传输线，该传输线进一步连接至接合焊盘和/或CMOS BiCMOS电子器件4532。交叉指型电极“指”的长度可以在从1微米至100微米或更大的范围内，在一些情况下在从5微米至1000微米或更大的范围内，在一些情况下在从5微米至100微米的范围内，以及在一些情况下在从10微米至100微米或更大的范围内。由交叉指型光电探测器的交叉指型指区限定的整个光敏区域可以是圆形、矩形、多边形、六边形、方形，并且光敏区域的横向尺寸中的一个可以在从1微米至1000微米或更大的范围内，在一些情况下在从小于1微米至1000微米或更大的范围内，以及在一些情况下在从10微米至100微米的范围的范围内。例如，对于圆形形状的光敏区域，直径可以在从3微米至1000微米或更大的范围内，以及在一些情况下从10微米至100微米的范围内。类似地，对于方形形状的光敏区域，从1侧的尺寸可以在从5微米至1000微米或更大的范围内，在一些情况下在从10微米至1000微米或更大的范围内，以及在一些情况下在从10微米至100微米的范围内。连接交叉指型电极M1和M2的传输线可以离开Ge/GeSi层并且可以在硅和/或介电表面和/或二氧化硅表面上。
图46是图45所示的Si上Ge/GeSi交叉指型微结构孔的光电探测器的局部简单截面示意图。可以省略BOX层。交叉指型电极M1和M2可以是I或低掺杂Ge/GeSi 4502上的肖特基接触，并且在一些情况下，电极M1可以与P阱(未示出)欧姆接触，并且电极M2可以与N阱(未示出)欧姆接触，并且在一些情况下，M1可以与P阱接触(未示出)，并且电极M2也可以与P阱接触(未示出)，并且在一些情况下，M1可以与N阱接触(未示出)，并且M2也可以与N阱接触(未示出)。在Ge/GeSi 4502的选择性区域生长中，可以使用电介质和/或二氧化硅岛状部4510用于限定Ge/GeSi层4502中的微结构孔，该微结构孔可以用于光子俘获以增强光子吸收并且因此增强外量子效率并且在一些情况下也被称为量子效率。在M1与M2之间施加反向偏压，并且在一些情况下，M1可以是阳极并且M2可以是阴极，并且在一些情况下，M2可以是阳极并且M1可以是阴极。I或低掺杂Ge/GeSi的厚度可以在从100纳米至5000纳米或更大的范围内，在一些情况下在从500纳米至2,000纳米的范围内，以及在一些情况下在从500纳米至3,000纳米的范围内。微结构孔4510的截面可以是圆筒形、漏斗形、梯形、倒梯形，并且在一些情况下可以具有曲率以及/或者直的和/或弯曲的表面的任意组合。在SOI基板的情况下，器件层4604可以是本征和/或低掺杂硅，例如P-、P--或N-、N--。Si器件层可以在从10纳米至2000纳米或更大的厚度范围内。
微结构孔4510和Ge/GeSi的台面是通过Si上Ge/GeSi的选择性区域生长形成的并且可以具有比通过蚀刻形成的类似结构低的泄漏电流。钝化未示出并且可以包括非晶态半导体、氧化物、氮化物和其他电介质例如二氧化硅、硅氮化物、铝氧化物和/或铝氮化物。
图47是根据一些实施方式的交叉指型选择性区域生长Si上Ge/GeSi光电探测器的局部简单截面示意图。在这种情况下，从Si 4704的侧壁横向生长Ge/GeSi 4702。在该结构中，在交叉指型电极M1与M2之间的槽中将Si 4704被蚀刻掉一直至BOX层4706。然后，在交叉指型区中对Ge/GeSi 4702进行选择性区域生长，并且仅在Si 4704的侧壁上开始生长Ge/GeSi，并且在一段时间后，从相对侧壁生长的Ge/GeSi在交叉指型电极M1与M2之间的距离的约一半处结合在一起。这有时被称为外延横向生长。Ge/GeSi生长受到抑制的区域由诸如二氧化硅和以及在一些情况下为硅氮化物的电介质覆盖。M1电极和M2电极可以被置于Si层4704上，并且M1电极和M2电极可以是肖特基接触以及/或者与P阱和N阱的欧姆接触(未示出)。Ge/GeSi 4702可以是本征和/或低掺杂的P或N，并且硅层4704可以是本征和/或低掺杂的P或N。在一些情况下，Si层4704可以是P型或N型的掺杂Si层，并且在一些情况下，可以在Si层上形成其他PN结使得可以产生雪崩增益区。在交叉指型电极M1与交叉指型电极M2之间施加反向偏压，并且在一些情况下，M1可以与P阱(阳极)接触，并且M2可以与N阱(阴极)接触。反向偏置电压可以在从-1伏至-100伏的范围内，在一些情况下从-3伏至-30伏的范围内，在一些情况下在从-1伏至-4伏的范围内，以及在一些情况下为0伏。微结构孔4712可以被蚀刻，并且在一些情况下，微结构孔可以是诸如图45的选择性区域生长，并且在一些情况下，可以省略微结构孔。微结构孔交叉指型光电探测器可以具有较高的外量子效率或者在某些波长下具有大于不具有微结构孔的可比较交叉指型光电探测器的量子效率的量子效率。Si层厚度可以在从100纳米至3000纳米或更大的范围内，并且Ge/GeSi层厚度的外延横向生长可以在从100纳米至3,000纳米或更大的范围内。用于Ge/GeSi层中生成的光载流电子和空穴的波长范围可以在从700纳米至2000纳米的范围内，以及在一些情况下从800纳米至1600纳米的范围内。可以制造具有或不具有微结构孔的交叉指型光电探测器的阵列。M×N的阵列可以与CMOS/BiCMOS ASIC单片地集成在单个芯片上，其中M可以是从1至100或更大的数字并且N可以是1至100或更大的数字。在光学通信中，M可以在从1至10的范围内，并且N可以在从1至10的范围内。在LiDAR和/或成像应用中，M可以在从1至300或更大的范围内，并且N可以在从1至300或更大的范围内，并且在一些情况下，M和N可以是1000或更大。可以在BOX层上沉积非晶态Si和/或非晶态Ge，以促进除了相对于Si侧壁的外延横向过生长(ELOG)以外的选择性区域生长。
图48A是根据一些实施方式的在不同水平面上具有交叉指型电极的光电探测器的简单局部截面图。如所示，电极M1被置于沟槽中，并且电极M2被置于沟槽上方。沟槽的深度可以在从50纳米至3,000纳米或更大的范围内，并且沟槽的宽度可以在从50纳米至300纳米或更大的范围内，以及在一些情况下从100纳米至500纳米的范围的范围内。I或低掺杂半导体4802可以是Si、Ge或GeSi、或者Si和Ge/GeSi的任意组合，并且I或低掺杂半导体4802可以在BOX层4706上。在I或低掺杂半导体4702上可以形成诸如倒金字塔形或圆筒形或漏斗形的微结构孔4812。在交叉指型电极M1与M2之间施加反向偏压，并且在M1与M2之间形成电场。然后将光生载流子扫向阳极和阴极。M1和M2可以是肖特基和/或欧姆接触，并且在一些情况下M2可以与P或N阱(未示出)肖特基接触，并且M1可以与P或N阱(未示出)欧姆接触，并且在一些情况下M1可以与P阱(未示出)欧姆接触，并且M2可以与N阱(未示出)欧姆接触，并且在一些情况下，N和P可以互换。
在一些情况下，可以在交叉指型微结构孔光电探测器中采用多层I或低掺杂Si以及/或者I或低掺杂Ge/GeSi层，并且在一些情况下可以在交叉指型微结构孔光电探测器中使用多掺杂层或N型和P型，并且在一些情况下，在交叉指型微结构孔光电探测器的制造中可以使用多个离子注入能量、剂量、种类。在一些情况下，在交叉指型微结构孔光电探测器的制造中可以使用N和P的多个扩散分布以及/或者N和P掺杂剂的多个扩散深度。钝化(未示出)可以包括天然氧化物例如二氧化硅和/或电介质和/或非晶态半导体。电极M1和M2可以是金属，并且在一些情况下可以是硅化物，并且在一些情况下可以是金属硅化物，并且在一些情况下可以是金属和金属硅化物的组合物。
图48B是根据一些实施方式的类似于图48A的结构的截面图。在图48B中，如图所示电极M2凹陷在表面下方以用于更均匀地控制电场。针对M2电极的沟槽的深度可以在从10纳米至1000纳米或更大的范围内，并且M1电极沟槽的深度可以在从10纳米至3000纳米或更大的范围内。
在一些情况下，交叉指型微结构孔光电探测器可以从背面照射，并且在一些情况下，用于交叉指型光电探测器的材料可以由III-V材料族例如GaAs、InP、GaN等制成。
交叉指型光电探测器的数据速率可以主要根据交叉指型电极之间的电子空穴渡越时间以及交叉指型电极之间的电容来确定。具有微结构孔的交叉指型光电探测器可以在“指”之间具有较低的电容，这可以进一步减少RC时间，从而得到更快的光电探测器。这两个时间常数通常被称为渡越时间和RC时间。针对高数据速率的交叉指型器件可以使用低掺杂和/或本征层，使得在操作电压下，交叉指型指之间的区域大部分被耗尽。根据操作电压，半导体的掺杂可以在从本征至低掺杂例如P--、N--、P-、N-、P和N的范围内。反向偏置电压可以在从-1伏至-100伏的范围内，在一些情况下在从1伏至-35伏的范围内，在一些情况下在从-1伏至-4伏的范围内，以及在一些情况下为0伏。
图48C是根据一些实施方式的具有微结构孔的交叉指型光电探测器的简单局部截面图。所示的结构与图48A的结构类似。在这种情况下，交叉指型电极中的一个例如M1沉积在延伸至BOX层4706的沟槽中。该沟槽可以被湿法蚀刻或干法蚀刻、或者湿法蚀刻和干法蚀刻的组合。M1交叉指型电极可以为可以完全填充沟槽的金属和/或金属硅化物。例如在沟槽中的M1电极的宽度可以具有从60纳米或更小至300纳米或更大的范围。M2电极被示出在I或低掺杂半导体4702例如Si的表面上，并且可以具有从60纳米或更小至300纳米或更大的宽度范围。并且在一些情况下，交叉指型电极的宽度可以在从60纳米至300纳米的范围。I或低掺杂半导体4702例如Si的厚度可以在从300纳米至3000纳米或更大的范围内。BOX层4706的厚度可以在从100纳米至4000纳米或更大的范围内，以及在一些情况下可以小于100纳米。
图48D是根据一些实施方式的具有微结构孔的交叉指型光电探测器的简单局部截面图。所示的结构与图48C的结构类似。在这种情况下，如所示交叉指型电极M1和M2两者都沉积在被蚀刻至BOX层4706的相应的沟槽中。交叉指型电极沉积在被干法蚀刻和/或湿法蚀刻、或者干法蚀刻和湿法蚀刻的任意组合的沟槽中。电极M1和/或M2可以为金属和/或金属硅化物、和/或金属和金属硅化物的任意组合物。在M1与M2之间施加外部电压偏置时，其中M1电极和M2电极两者都延伸至BOX层的这种结构可以在M1电极与M2电极之间提供更均匀的电场。针对数据速率在从10Gb/s至50Gb/s或更高的范围内，以及在一些情况下为100Gb/s或更高，这样的均匀电场针对交叉指型光电探测器的高数据速率操作可能很重要。I或低掺杂层4702的厚度可以在从300纳米至3000纳米的范围，并且在一些情况下，I或低掺杂半导体的厚度可以为3000纳米或更大。在一些情况下，I或低掺杂半导体层4702的厚度可以在从500纳米至1500纳米的范围，并且在一些情况下，厚度可以在从500纳米至5000纳米或更大的范围。在一些情况下，特别是针对在某些波长下层厚度大于5000纳米，可以省略微结构孔4812。在某些波长下，具有微结构孔的交叉指型光电探测器可以具有比不具有微结构孔的类似交叉指型光电探测器高的外量子效率或量子效率。针对具有I或低掺杂硅的交叉指型光电探测器的波长范围可以在从800纳米至1100纳米的范围内，以及在一些情况下在从850纳米至950纳米的范围内，以及在一些情况下在从850纳米至1050纳米的范围内。交叉指型光电探测器可以与CMOS/BiCMOS ASIC单片集成并且阵列大小可以在从1×4、4×4至10×10、100×100、1000×1000或更大的范围内。
图48E是根据一些实施方式的具有微结构孔的交叉指型光电探测器的简单局部截面图。除了电极仅部分地延伸至I或低掺杂Si或Ge/GeSi 4702中之外，所示结构与图48D的结构类似，并且在一些情况下电极可以以1/3方式进入I或低掺杂半导体4702，并且在一些情况下可以以1/2或更多方式进入I或低掺杂半导体。
电极可以为金属或金属硅化物、或者透明金属氧化物或透明金属氮化物、以及/或者其任意组合。在一些情况下，掺杂剂可以为P型或N型以形成横向PIN结，并且在一些情况下掺杂剂可以为N型以形成NIN结，并且在一些情况下掺杂剂可以为P型用于形成PIP结，并且在一些情况下可以增加PN结，以形成PIPN结、或NINP结、或PIPIN结、或NINIP结以用于雪崩增益。并且在一些情况下，PIN结或NIP结也可以具有雪崩增益。利用微结构孔的增加，在孔处的电场集中会变得很强，使得可以在比不具有微结构孔的可比较光电探测器结构的低的偏压下实现雪崩增益。M1与M2之间的反向偏置电压可以在从0伏至100伏的范围内，以及在一些情况下在从1伏至4伏的范围内，以及在一些情况下在从3伏至40伏的范围内，以及在一些情况下在从10伏至100伏或更高的范围内。
图48F是根据一些实施方式的具有微结构孔的交叉指型光电探测器的简单局部截面图。在这种情况下，在Si层4704上形成Ge/GeSi层4702。BOX层4706是可选的。I或低掺杂Ge/GeSi 4702可以具有100纳米至3000纳米或更大的厚度范围，在一些情况下从500纳米至2000纳米的厚度范围，并且在一些情况下从500纳米至1000纳米的厚度范围。I或低掺杂Si4704可以具有100纳米至2000纳米或更大的层厚度范围，并且在一些情况下BOX层可以是可选的。BOX层的厚度可以在从100纳米至4000纳米或更大的范围内。交叉指型电极M1和M2延伸至Si层4704并且在一些情况下延伸至Si层4704中。在一些情况下，电极M1和M2延伸至BOX层或延伸至BOX层中。M1和M2电极可以为金属和/或金属硅化物、以及/或者金属锗、以及/或者金属和金属锗合金的任意组合物。M1电极和M2电极的宽度可以在从60纳米至300纳米或更大的范围，并且在一些情况下，M1电极和M2电极可以小于60纳米宽。可以在具有从300纳米至3000纳米或更大范围的横向尺寸以及从100纳米至3000纳米或更大范围的深度的Ge/GeSi中蚀刻微结构孔。波长范围根据GeSi合金中的锗组分可以在从800纳米至2000纳米的范围内。在一些情况下，针对某些波长下的Ge/GeSi的较厚层，可以省略微结构孔4812。在某些波长下，交叉指型微结构孔光电探测器具有比不具有微结构孔的类似交叉指型光电探测器高的外量子效率。
图48G是根据一些实施方式的具有微结构孔的交叉指型光电探测器的简单局部截面。所示的结构与图48D的结构类似，但是在这种情况下使用PN结代替金属半导体结并且P掺杂剂和N掺杂剂延伸至BOX层。在一些情况下，掺杂剂几乎延伸至BOX层。电极M1与P阱形成欧姆接触，并且电极M2与N阱形成欧姆接触。在M1阳极电极与M2阴极电极之间施加反向偏压。该结构还可以在如图48E所示的Si上Ge/GeSi交叉指型光电探测器中实现。
具有金属电极或者延伸至BOX层并且在一些情况下几乎延伸至BOX层的P/N掺杂剂的交叉指型光电探测器可以具有非常均匀的电场，这可以产生高速光电探测器操作。交叉指型光电探测器的速度主要由M1电极与M2电极之间的间距以及由M1电极与M2电极之间的电容来决定。具有M1电极和M2电极间距在从500纳米至2000纳米的范围内，在一些情况下在从1000纳米至2000纳米的范围内，以及在一些情况下在从500纳米至2500纳米的范围内可以实现10Gb/s至25Gb/s或更高的数据速率。针对25Gb/s至50Gb/s的数据速率，电极间距可以在从300纳米至1500纳米的范围内。I或低掺杂半导体层的厚度可以在从300纳米至3000纳米或更大的范围内，在一些情况下在从500纳米至2500纳米的范围内，在一些情况下在从500纳米至1500纳米的范围内，以及在一些情况下在从500纳米至1000纳米的范围内。在某些波长下外量子效率(EQE)可以在从30％或更高的范围内。在一些情况下，在某些波长下EQE可以在从50％或更高的范围内。在一些情况下，在某些波长下EQE可以在从70％或更高的范围内。在一些情况下，在某些波长下EQE可以在从90％或更高的范围内。在一些情况下，在某些波长下和某些偏压下，EQE可以在从100％或更高的范围内。
针对高数据速率操作，交叉指型光电探测器的光敏区域的横向尺寸可以在从5微米至100微米的范围内，并且针对高数据速率操作和/或高时域分辨率，在一些情况下在从10微米至80微米的范围内。针对较低的数据速率操作和/或较低的时域分辨率，交叉指型光电探测器的光敏区域的横向尺寸可以在从100微米至1000微米或更大的范围内。
在一些情况下，电极或者P扩散阱和N扩散阱可以部分地延伸至I或低掺杂半导体(Si、Ge、GeSi)中，而不是一直延伸至BOX层。例如，在一些情况下，蚀刻的沟槽或扩散的P阱和N阱中的金属电极可以以1/3的方式延伸至I或低掺杂半导体中，并且在一些情况下可以以1/2的厚度延伸至I或低掺杂半导体中，并且在一些情况下可以延伸超过I或低掺杂半导体层厚度的1/2。进入I或低掺杂半导体层中的电极或扩散的掺杂剂P阱或N阱的深度可以在从100纳米至2000纳米或更大的范围内。在一些情况下，电极或者P阱和/或N阱的深度可以在从500纳米至1000纳米的范围内。未示出首先被蚀刻的沟槽，使用干法蚀刻和/或湿法蚀刻以及干法蚀刻和湿法蚀刻的任意组合进行所述蚀刻，并且在进行在经蚀刻的沟槽中的金属沉积之前进行任何表面处理例如HF浸洗。在一些情况下，可以将P掺杂剂和/或N掺杂剂扩散至经蚀刻的沟槽中，以在沟槽的侧壁中形成P结和/或N结，并且可以在该沟槽中形成金属欧姆接触以形成P结和N结。进入I或低掺杂半导体层或区中的沟槽深度可以在从100纳米至2000纳米或更大的范围。在一些情况下，进入I或低掺杂半导体层区中的经蚀刻的沟槽可以在从500纳米至1000纳米的范围。在一些情况下，针对使用SOI晶片的情况，经蚀刻的沟槽可以一直延伸至BOX层，并且针对在Si I或低掺杂层上生长Ge/GeSi I或低掺杂层的情况，沟槽可以延伸至Si层。在一些情况下，沟槽可以向下延伸超过Si层。
为了优化交叉指型微结构孔光电探测器的外量子效率和速度，可以优化电极的深度以及/或者P扩散阱和/或N扩散阱进入I或低掺杂半导体中的深度。优化涉及在反向偏置电压下将I或低掺杂半导体中的光生成电子空穴对扫至金属半导体接触以及/或者P结和N结。电子空穴对到电极/P结或N结的渡越时间和RC时间还可以针对用于交叉指型微结构孔光电探测器的某些带宽操作进行优化。例如，25Gb/s至50Gb/s的带宽可能需要约30皮秒或更短的渡越时间以及约30皮秒或更短的RC时间。在一些情况下，渡越时间与RC时间的平方之和小于1000皮秒，并且在一些情况下小于500皮秒或者小于625皮秒。
图48H示出了根据一些实施方式的P-I或低掺杂PN雪崩横向交叉指型微结构孔光电二极管的简单局部截面示意图。示出了交叉指型电极的两个“周期”。对于某些波长范围，雪崩增益可以在从1dB至20dB或更大的范围。层4702可以是具有P扩散阱/沟槽和N扩散阱/沟槽的Si和/或GeSi，扩散阱/沟槽具有从100nm至3000nm或更大范围的深度，并且在一些情况下P扩散区和N扩散区可以部分地进入I或低掺杂区4702中。在一些情况下，P掺杂剂或N掺杂剂可以一直扩散至BOX层4706。针对Si I或低掺杂层的波长范围可以在从700nm至1100nm的范围内，并且针对GeSi I或低掺杂层的波长范围取决于GeSi中允许的Ge组分可以在从700nm至2000nm的范围内。I或低掺杂层4702的厚度可以在从200nm至3000nm或更大的范围内以及在一些情况下在从500nm至1500nm的范围内。数据速率可以在从几Gb/s至50Gb/s或更高的范围内，在一些情况下在从25Gb/s至30Gb/s的范围内以及在一些情况下在从25Gb/s至40Gb/s或更高的范围内。在特定波长下，EQE可以在从30％至90％或更高的范围内。微结构孔可以为倒金字塔、漏斗、圆筒形和/或具有下述横向表面尺寸的任何其他形状/形状组合：在从200nm至2000nm的范围内；在一些情况下在从300nm至1000nm的范围内；以及在一些情况下在从300nm至800nm的范围内。孔的蚀刻深度可以在从100nm至3000nm的范围内，并且在一些情况下，该孔可以被部分地蚀刻至I或低掺杂区或者N区和P区中。在一些情况下，微结构孔可以被完全地蚀刻至BOX层中、I或低掺杂区中以及/或者P区和/或N区中。
图48I至图48L是根据一些实施方式的四个交叉指型微结构光电探测器的简单截面局部示意图。图48I的结构包括具有倒金字塔的微结构孔。图48J的结构包括金字塔突起的微结构。图48K示出了比P和/或N掺杂阱或区窄的金属电极。图48L示出了具有比一个或更多个掺杂区更窄的PIPN雪崩光电二极管。在一些情况下，电极可以与I或低掺杂层/区进行肖特基接触。在一些情况下，电极之一可以为肖特基接触而另一电极可以为欧姆接触，并且在一些情况下，电极之一可以为肖特基而另一电极可以与P或N阱或区进行欧姆接触。在一些情况下，层或区中的一个或更多个可以为GeSi。可以在下述情况观察到雪崩增益：在击穿电压处或超过击穿电压；以及在一些情况下，在PN、PP-N、PN-N，PIPIN、NINIP、PIPN、NINP、肖特基MSM、肖特基N、肖特基P中在击穿电压之前；以及在一些情况下，P区和/或N区中的一个或更多个可以用肖特基接触代替。
图49A至图49D示出了根据一些实施方式的交叉指型微结构孔光电探测器的简单局部顶视图。在图49A的情况下，交叉指型电极具有不同的宽度。特别地，交叉指型电极之一M2明显比另一交叉指型电极M1宽。电极M2连接至传输线4926并且电极M1连接至传输线4924。较宽的交叉指型电极可以是半透明的使得光可以穿透电极，并且除了在电极之间的区域中形成的微结构孔4912之外，还可以在电极本身上形成微结构孔4910。在一些情况下，交叉指型电极可以是半导体，并且在一些情况下交叉指型电极可以是半导体和诸如ITO(铟锡氧化物)的透明金属导电氧化物的组合。在一些情况下，交叉指型电极可以是非常薄的半透明金属。窄交叉指型电极还可以为金属、半导体和/或透明导电金属氧化物和/或半透明金属，并且在一些情况下窄交叉指型电极可以是硅化物诸如镍硅化物、铂硅化物。交叉指型电极的宽度的比率可以在从1(M1和M2具有相同的宽度)至100或更大(M2宽度是M1宽的100倍或更大)的范围。
除了M1电极和M2电极在宽度上相似并且可以由具有小于10纳米的金属厚度以及在一些情况下小于5纳米的金属厚度的半透明金属制成之外，图49B与图49A类似。金属可以为Al、Ni、Cr、Mo、W、V、Pt、Ag、Au、Zr或Ta。在一些情况下，M1和M2可以是透明金属氧化物诸如ITO Mo氧化物。在一些情况下，M1和M2可以是透明金属氮化物诸如TiN。在一些情况下，M1和M2可以是金属硅化物。电极M1和电极M2下方的区域可以掺杂有P型离子或N型离子。所述电极可以在一些情况下完全地或部分地覆盖微结构孔，如微结构孔4910所示，或者在一些情况下，微结构孔不被电极所覆盖，如微结构孔4912所示。
图49C示出了由透明金属、金属氧化物、金属氮化物和/或金属硅化物制成的电极M1和电极M2。在一些情况下，P掺杂剂或N掺杂剂可以在电极下方，并且在一些情况下，N掺杂剂或P掺杂剂可以在电极下方。如图48A至图48G所示的电极可以部分地和/或完全地凹陷在基板的表面下面。注意，如本文中所使用的，术语“电极”可以包括形成在诸如M1、M2、阴极和/或阳极的电极下方的P或N掺杂区或阱。未示出用于形成沟槽以在沟槽内部沉积电极和/或P掺杂剂和/或N掺杂剂以形成完全地或部分地掩埋电极以及P结或N结的蚀刻过程。蚀刻可以为干法蚀刻或湿法蚀刻，并且在一些情况下可以使用表面处理，以及在一些情况下可以使用热退火以去除蚀刻损伤。也未示出利用氧化物或其他电介质的任何钝化处理。
交叉指型微结构孔光电探测器可以为光电二极管或者光电导体，并且在一些情况下可以为雪崩光电二极管。M1和M2的电极材料可以是类似的并且在一些情况下M1和M2的电极材料可以不同。例如，M1可以是肖特基接触而M2可以是欧姆接触。在一些情况下，M1和M2都可以是肖特基接触，在一些情况下M1可以是P而M2可以是N，在一些情况下M1和M2都可以是N，或者都可以是P。在一些情况下M1可以是肖特基而M2可以为P或N。在一些情况下，M1可以是具有某种金属的肖特基，而M2可以是具有与M1不同的金属的肖特基。例如，M1可以是Al而M2可以是Pt。金属的其他组合是可能的并且P掺杂剂和N掺杂剂与金属以及硅化物的其他组合也是可能的。在一些情况下，M1可以是透明导电金属氧化物，而M2可以是P欧姆接触或N型欧姆接触。并且，在一些情况下，M1可以是透明金属而M2可以是P欧姆接触或N欧姆接触以及其任意其他组合。I或低掺杂层可以包括具有不同掺杂浓度的一个或更多个I或低掺杂层，并且在一些情况下，一个或更多个层可以是GeSi，所述层可以具有从0.001ohm-cm至100ohm-cm或更大范围的电阻率。所述层可以是连续的，并且在一些情况下所述层可以是非连续的，例如，所述层中的某些区可以具有用于形成电极M1和电极M2的P接触和/或N接触的不同的P和/或N的掺杂浓度。在一些情况下，可能存在用于雪崩增益的电极之间的半导体中的掺杂，并且在一些情况下，可能存在用于电场修改的电极之间的掺杂。
图49D示出了其中电极M1和电极M2可以穿过可以为孔或突起的微结构4912的交叉指型微结构光电探测器的简单局部顶视图。在一些情况下，电极的宽度可以在从20nm至500nm的范围内，并且孔的表面尺寸可以在从200nm至2000nm的范围内。(从传输线测量到的)电极的长度可以在从500nm至10000nm或更大的范围内，并且在一些情况下可以在从1微米至100微米或更大的范围内，并且在一些情况下电极的长度可以在从5微米至1000微米或更大的范围内。
在一些情况下，交叉指型光电探测器中的电极可以是曲折的和/或具有多个分支使得总水平长度和总竖直长度近似相等以使光学偏振灵敏度最小化。可以向交叉指型微结构光电探测器的顶表面施加防反射涂层(未示出)。并且在一些情况下，可以将非晶态半导体和/或黑硅施加至电极以及光电探测器的表面上。
图49E和图49F示出了微结构突起和微结构孔的简单局部截面图。图49E示出了可以相交、相触或者具有间隔的微结构金字塔4970。微结构金字塔的基底可以在从200nm至2000nm或更大的范围内。材料可以为Si或GeSi以及/或者Si层和GeSi层的任意组合。金字塔的高度可以在从100nm至3000nm或更大以及在一些情况下从300nm至1000nm的范围。金字塔可以具有平坦的顶部诸如玛雅金字塔。图49F示出了作为微结构孔的倒金字塔4972，并且在一些情况下倒金字塔的顶端可以具有平坦的表面诸如倒玛雅金字塔。倒金字塔可以相交、和/或相触/和/或在倒金字塔之间具有间距、以及/或者相交、相触和非相交的任意组合。
如图49E所示的微结构突起可以应用于横向交叉指型光电探测器，并且在一些情况下还可以应用于竖直微结构光电探测器。可以是金字塔的微结构突起或者可以是倒金字塔的微结构孔的表面横向尺寸可以在从300nm至4000nm的范围内。在一些情况下，表面横向尺寸可以在从100nm至2500nm的范围内。微结构突起或微结构孔之间的间距可以在从0(相触或交叠)至3000nm的范围内。在一些情况下，针对竖直PIN微结构孔光电探测器，该间距可以在从100nm至3000nm的范围内。在一些情况下，微结构光电探测器可以具有突起和孔两者。微结构光电探测器中的微结构(孔和/或突起)的数目可以在从1至10亿或更多的范围内。突起的高度或者孔的深度可以在从30纳米至3000nm的范围内，以及在一些情况下在从100nm至5000nm或更大的范围内，以及在一些情况下在从100nm至1500nm的范围内。
图50是根据一些实施方式的包括具有根据长度变化的宽度的交叉指型电极M1和交叉指型电极M2的交叉指型微结构孔光电探测器的简单局部顶视图。这仅是这种变化的一个示例，其他变化和模式也是可能的。M1和M2的电极可以为金属、半导体、半透明金属、透明导电金属氧化物、钛氮化物、硅化物，并且M1和M2的电极可以与P区和/或N区肖特基接触和/或欧姆接触。微结构孔5012可以置于在电极上和/或下方的区域中以及电极之间的空间中。
图51A和图51B是根据一些实施方式的具有选择性区域生长Ge/GeSi的硅晶片的简单局部顶视图。选择性区域生长的Ge/GeSi可以仅在其中光敏区域所在的区域5102中。区域5102的横向尺寸可以在从0.5微米至1000微米或更大的范围。在一些情况下，横向尺寸可以在从1微米至100微米的范围。在圆形Ge/GeSi光电探测器中，直径可以在从5微米至100微米或更大的范围。在一些情况下，针对交叉指型光电探测器不是圆形或椭圆形区域5102或者除了圆形或椭圆形区域5102之外生长Ge/GeSi条带。Si晶片上的选择性区域生长的Ge/GeSi可以避免弯曲晶片，这是因为Ge/GeSi的占地面积小并且由于Ge/GeSi与Si之间的晶格失配而引起的应力大部分被局部化。
在一些情况下，可以在微结构孔上沉积小于或等于10纳米的薄金属层以用于增强的等离子体吸收，这可以进一步增强量子效率或外量子效率。并且在一些情况下，可以在金属膜到半导体中的微结构孔中形成同心的或非同心的纳米孔或微孔。
图51A示出了具有至少在开始时不具有微结构孔的Ge/GeSi区域5102的选择性区域生长的硅晶片5150。在这种情况下，微结构孔可以被蚀刻至选择性区域生长区5102中。图51B示出了具有选择性区域生长区5104的硅晶片5152，该选择性区域生长区5104具有在选择性区域生长过程期间形成的微结构孔，例如上文关于图1所讨论的。区域5104示出为方形，但是也可以不同地成形，例如如其他多面形状。
J.Michel et al,High-performance Ge-on-Si photodetectors,NaturePhotonics,30July,2010讨论了使用选择性区域生长的Si上Ge/GeSi/Si上GeSi，其通过引用并入本文并且在本文被称为“J.Michel”。S.Assefa et al,CMOS-integrated high-speed MSM germanium waveguide photodetector,Optics Express 1March 2010,Vol.18,No.5；和S.Assefa et al,A 90nm CMOS Integrated Nano-Photonics Technologyfor 25Gbps WDM Optical Communications Applications,IEEE InternationalElectron Devices Meeting(IEDM),10-12December 2012讨论了使用快速热处理结晶的非晶态Ge以制造与CMOS/BiCMOS ASIC集成的波导Ge光电二极管，两者通过引用并入本文并且在本文分别被称为“Assefa等2010”和“Assefa等2012”。L.Chen et al,Ultra-lowcapacitance and high-speed germanium photodetectors on silicon,OpticsExpress,11May 2009,Vol.17,No.10讨论了用于制造Si上Ge光电二极管的晶片键合，其通过引用并入本文并且在本文被称为“Chen等”。
图52A是用于光学场的时域有限差分(FDTD)计算的结构的截面图。图52B是图52A所示的结构中的光学场的FDTD计算的图。图52B的纵轴示出了在具有孔的在该示例中为Si的I或低掺杂半导体中的光学吸收。光学吸收与外量子效率直接相关，并且在一些情况下，光学吸收可以是外量子效率。图52B的横轴是入射光学信号的以微米为单位的从0.8微米至0.95微米的波长。实曲线5210示出了针对沿交叉指偏振的光以及针对垂直于交叉指型电极偏振的光的平均光学吸收。点曲线5212示出了针对平行于电极偏振的光的光学吸收，并且虚曲线5214示出了垂直于电极偏振的光。在850纳米下，平均光学吸收或平均外量子效率超过80％，并且在950纳米下超过50％。被建模的结构具有1微米厚的I或低掺杂Si微结构孔，这些微结构孔为倒金字塔并且沿方形的一侧为700纳米。M1电极与M2电极之间的间距为1400纳米并且电极的宽度为300纳米。在850纳米至950纳米的波长范围内与不具有微结构孔的可比较光电探测器相比，交叉指型微结构孔光电探测器具有更高的外量子效率。在顶表面上对交叉指型微结构孔光电探测器进行照射。所述电极被置于在I或低掺杂Si的表面上。
X.Xiao et al,A 2Gb/s optical receiver with monolithically integratedMSM photodetector in Standard CMOS Process,Chinese Science Bulletin,July2011,Vol.56,No.21讨论了与CMOS/BiCMOS ASIC集成的硅MSM，其通过引用并入本文并且在本文被称为“Xiao等”。Liu et al,140-GHz metal-semiconductor-metal photodetectorson silicon-on-insulator substrate with scaled active layer,Applied PhysicsLetters 65(7),15August 1994讨论了达到140GHz带宽的Si MSM光电探测器，其通过引用并入本文并且在本文被称为“Liu等1994”。
图53是根据一些实施方式的表面照射光电探测器的2维阵列的布置的简单图。使用表面照射光电探测器5374制造的单片表面照射集成2维光电探测器阵列被示出。由于光电探测器5374是表面照射的，因此光电探测器5374可以以高密度2维阵列布置并且还可以与CMOS BiCMOS ASIC 5332单片集成。寄生现象显著减少，实现了高性能。在该示例中，对于2维表面照射光电探测器阵列，光纤5364均可以耦合至光电探测器用于非常高的带宽的光学数据通信。在一些情况下，单光纤可以耦合至承载多个波长的2维阵列并且使用诸如光栅的波长选择性滤波器可以将各个波长导向特定的光电探测器。对于诸如LiDAR的应用，100×100或更大的表面照射光电探测器的非常高密度2-维阵列可以与CMOS BiCMOS ASIC单片集成以用于高空间分辨率应用。在某些波长下，相对于不具有微结构孔的类似光电探测器，在诸如PIN的竖直光电探测器和诸如PIN或MSM的横向光电探测器两者中使用用于增强吸收并且从而增强外量子效率的微结构孔可以极大地增强光电探测器的灵敏度和响应速度。注意，诸如已知的作为边缘照射的波导光电探测器的非表面照射光电探测器仅以1维阵列布置，并且因此不如表面照射光电探测器那样适合于高密度应用。
图54A和图54B是根据一些实施方式的竖直微结构孔PIN光电二极管和横向微结构孔PIN光电二极管的简单局部截面图。作为P+层或区与N+层或区之间的层或区的I层通常具有从1×1012/cm3至5×1016/cm3的掺杂范围，并且可以被称为本征或低掺杂P-N-层或区。在一些情况下，P+层或区与N+层或区之间的区域可以具有从1×1016/cm3至8×1017/cm3或更高的掺杂范围。这可以被称为N掺杂或P掺杂。在其中I或低掺杂区具有较高掺杂的情况下，由于施加在阳极与阴极宽度之间的反向偏压而引起的耗尽将小于针对具有I或低掺杂区例如低于5×1015/cm3的非常低掺杂，并且这将导致较低的从-4伏至-10伏范围的击穿电压，其中作为针对I或低掺杂层/区的击穿电压在从-10伏至-100伏或更高以及在一些情况下从-10伏至-45伏的范围。在针对P+与N+之间的层或区的1至5×1017的范围内的掺杂水平的情况下，可以在低于例如小于-5伏的击穿电压的电压下观察到雪崩增益。例如，在其中P+为0.2微米厚，N为1.5微米并且N+为0.2微米并且其中光学信号在1040纳米波长下照射表面的竖直P+N+微结构孔光电二极管中，可以在低于约5伏的击穿电压的约小于1伏的大约-4伏的偏置电压下获得高达0.7A/W或更高的响应度。微结构孔5412是具有约700纳米的侧横向尺寸和约300纳米的间距的倒金字塔。在1040纳米波长下，微结构孔Si P+NN+光电探测器的响应度是不具有微结构孔的类似硅P+NN+光电探测器的约5X高，并且在一些情况下，响应度可以是不具有微结构孔的类似Si P+NN+光电探测器的10倍或更高。
针对横向P+NN+微结构孔光电二极管，可以观察到类似的增强响应度，在该横向P+NN+微结构孔光电二极管中，M1交叉指与M2交叉指之间的间距可以为1.5微米，并且微结构孔可以是具有约700纳米的横向侧尺寸和300纳米的间距的倒金字塔。倒金字塔的其他尺寸和间距也会致使增强的吸收并且因此增强的外量子效率。倒金字塔的横向尺寸可以在从500纳米至1000纳米的范围内，并且在一些情况下可以在从600纳米至1300纳米或更大的范围内，并且间距可以在从0纳米(仅针对横向光电二极管)至1000纳米的范围内。
针对从800纳米至1100纳米的波长范围，雪崩增益与增强吸收一起可以致使响应度在从0.3A/W至1A/W或更高的范围内。
图55A和图55B是图48D和图48E所示的结构的FDTD模拟的图。电极为300nm宽，倒金字塔具有700nm的基底横向尺寸及300nm的倒金字塔之间的间隔，并且电极具有1700nm的间隙。在硅晶片之上的2000nm的BOX层之上的I或低掺杂Si具有1000nm的厚度。图55A示出了吸收(1-反射-透射)或者近似外量子效率与从800nm至1000nm的入射光子波长的关系。虚曲线5510示出了进入I或低掺杂层中500nm的电极(如图48E所示)，并且实曲线5512示出了到BOX层的电极(如图48D所示)。从图中可以看出，在800nm至1000nm之间的大部分波长下，吸收和/或外量子效率(EQE)可以大于80％，并且在一些情况下，EQE可以等于或大于60％，并且在一些情况下，EQE在800nm至1000nm范围内的波长中的一些波长下可以等于或大于40％。图55B示出了与图48D和图48E中的交叉指型光电二极管类似但不具有微结构孔的交叉指型光电二极管的吸收或EQE。虚曲线5520示出了进入I或低掺杂层500nm的电极(如图48E所示)，并且实曲线5522示出了到BOX层的电极(如图48D所示)。可以看出，在800nm至1000nm之间的波长中的一些波长下，吸收或EQE为20％或者更小。与不具有微结构孔的可比较交叉指型光电二极管相比，交叉指型微结构孔光电二极管具有更高的吸收或EQE。
图56A和图56B是针对横向交叉指型光电探测器和竖直PIN微结构孔光电探测器两者的Si上Ge的两步选择性区域生长的局部简单截面图。图56A示出了具有在也通过选择性区域生长形成的先前生长的Ge层上通过选择性区域生长形成的微结构孔的横向PIN交叉指型光电探测器。使用诸如SiO2、硅氮化物或铝氧化物的电介质覆盖不期望的Ge生长的区域。微结构孔5612如图1所示通过将介电岛状部置于其中微结构孔是期望的区域中而形成，并且通过使用选择性区域生长，将在除了如图所示的其中存在电介质的区域之外的任何地方形成Ge。可以注入P掺杂剂和N掺杂剂并且电极M1和M2可以在P掺杂剂和N掺杂剂上形成欧姆接触，分别产生阳极和阴极。为简单起见，仅示出一个单元或一对交叉指型电极。微结构孔的尺寸可以在从100nm至4000nm的范围内。所述孔之间的间距可以在从100nm至3000nm的范围内。在一些情况下，Ge层或Ge层中的至少一层可以是其中Ge组分在从0<至1的范围的GeSi合金。Ge和/或GeSi可以是本征和/或低掺杂P和/或N。器件Si层可以是本征和/或低掺杂P和/或N。
图56B示出了Si上Ge的竖直PIN两步选择性区域生长。在Si上对第一下层Ge进行限定探测器的光敏区域的选择性区域生长。使用Ge的第二选择性区域生长用于形成微结构孔5614。可以在I或低掺杂Ge之上生长P+Ge层以完成竖直PIN结构。在一些情况下，可以利用P掺杂离子对P区进行离子注入或扩散。可以在Ge的P表面上形成阳极电极并且可以在N+Si层上形成阴极电极。Ge可以是本征(I或低掺杂P和/或N)，器件层Si可以是N+并且BOX层可以是可选的。在一些情况下，Ge可以是GeSi合金。
P和N可以互换，并且在一些情况下，可以实现P和N的多个区域以形成雪崩光电二极管。可以在横向结构或者竖直结构的PN、PIN、PIPN、PIPIN结构中观察到雪崩增益。可以在击穿电压之前的电压下、在击穿电压下和/或大于击穿电压的电压下实现雪崩增益。在阳极与阴极之间施加反向偏压，其中电压在从-1伏至-100伏的范围内，在一些情况下在从-1伏至-35伏的范围内，以及在一些情况下在从-1伏至-20伏的范围内。
图56A和图56B示出了Si上Ge的两步选择性区域生长并且在一些情况下可以使用多于两步的选择性区域生长。在一些情况下，Ge/GeSi的多层可以用于横向PIN微结构光电探测器和竖直PIN微结构光电探测器的制造。在一些情况下，该结构可以为PN、PIN、P-N、PN-N、PIPN、P-PN、PN-PN、PIPIN等。P和N可以互换。
在一些情况下，可以在微结构光电探测器下和/或在CMOS BiCMOS ASIC下部分地和/或完全地蚀刻掉BOX层。在一些情况下，可以在其中BOX层被蚀刻掉的区域中强制注入空气或流体以辅助热冷却。
H.Zang et al,Application of dopant segregation to metal-germanium-metal photodetectors and its dark current suppression mechanism,AppliedPhysics Letters,92,051110(2008)讨论了使用P掺杂和N掺杂进行肖特基势垒高度修改，例如M1和M2两者都具有P掺杂，以及M1和M2具有相反的极性掺杂，以及M1和M2两者都具有用于减小暗电流的N掺杂，其通过引用并入本文。该参考文献还讨论了也被称为Si上Ge的选择性外延生长(SEG)的选择性区域生长的示例。
图57是根据一些实施方式的Si上Ge的选择性区域生长的局部简单截面示意图，在Si中进行蚀刻微结构孔，随后在微结构孔上方的再生长Ge。在微结构孔5712上的这种Ge5714的再生长可以减少由于因干法蚀刻和/或湿法蚀刻对微结构孔的侧壁造成的损伤而引起的漏电流。选择性区域生长的Ge和/或GeSi可以具有下述范围的直径：在从5微米至1000微米或更大的范围内；并且在一些情况下在从20微米至80微米的范围内；以及在一些情况下在从30微米至200微米的范围内。第一选择性区域生长的Ge的厚度可以在从300nm至3000nm的范围内以及在一些情况下从500nm至5000nm的范围内以及在一些情况下在从500nm至1000nm的范围内。具有从100nm至4000nm范围的横向尺寸的第一选择性区域生长的Ge层中干法蚀刻和/或湿法蚀刻微结构孔5712，并且微结构孔之间的间距可以在从100nm至3000nm的范围内。微结构孔的蚀刻深度可以在从100nm至3000nm的范围内，并且在一些情况下，深度可以在从100nm至1000nm的范围内。微结构孔可以被部分地蚀刻到Ge I或低掺杂层中或者完全地蚀刻穿过Ge I或低掺杂层至Si层。在如所示的第一选择性区域生长的Ge上方形成第二选择性区域生长Ge 5714。第二层Ge/GeSi 5714可以具有下述范围的厚度：从100nm至1000nm的范围；并且在一些情况下从50nm至3000nm的范围；以及在一些情况下从100nm至500nm的范围。可以形成P区和N区以创建横向交叉指型微结构孔光电二极管或竖直PIN微结构孔光电二极管。在一些情况下，针对横向光电二极管或竖直光电二极管，接触中的一个或更多个可以是肖特基接触。
Ge/GeSi微结构光电探测器可以在从800nm至2000nm的波长范围内操作。对于光学数据通信，波长范围可以是1000nm至1350nm以及1550nm至1670nm，针对约2km至100km或更长的长距离光学链路，期望1550nm至1670nm的波长范围。在LiDAR应用中，对于眼睛安全问题，会期望在1350nm至1650nm范围内的长波长操作。在一些情况下，可以使用具有多个脉冲和/或调制方案的多个波长用于准确的信号采集，并且用来避免来自其他可能使用不同脉冲波长和/或调制方案的LiDAR的干扰。在一些情况下，零差和/或外差可以用于增加LiDAR系统的灵敏度，并且在一些情况下还可以使用多个波长用于增加LiDAR系统的性能和灵敏度。另外，对于汽车应用，汽车之间的自由空间长波长通信的使用对于汽车安全和交通管理可能是有利的。在一些情况下，骑车者和步行者也可以具有自由空间通讯单元以警告骑车者和步行者接近的汽车。
对于横向光电二极管或光电导体交叉指型光电探测器或竖直光电二极管，可以存在具有I或低掺杂P-、N-和/或N和P掺杂的Si和/或Ge/GeSi的一层或更多层。另外，可以存在具有I或低掺杂P-、N-和/或N和P掺杂的Si和/或Ge/GeSi的区域。掺杂可以在从N--、P--至P++、N++或者在约从1×1014每cm3至1×1020每cm3或更多的范围内的N和P掺杂离子。可以在P、I(或低掺杂)、N的至少一层/区或更多层/区中形成微结构孔和/或突起。在一些情况下，至少一层或更多层可以是Ge/GeSi。
图58A和图58B是根据一些实施方式的Si上Ge/GeSi PIN竖直微结构光电二极管的简单局部截面图。图58A示出了向上延伸至I或低掺杂区5804中的Si突起5810。在Si突起5810上方选择性区域生长用于区域5804的Ge/GeSi。Si突起5810可以为金字塔或倒金字塔。金字塔或倒金字塔可以具有从500nm至3000nm范围的横向尺寸，并且间距可以在从0nm至2000nm的范围内。在生长在N+Si 5806上的I或低掺杂Ge/GeSi层5804之上生长P+Ge/GeSi层5802。在一些情况下可以包括BOX层。I或低掺杂Ge/GeSi层5804可以具有从0.4微米至2微米的厚度范围以及在一些情况下从0.5微米至1微米的厚度范围。在一些情况下，Ge/GeSi I或低掺杂层5804可以具有大于2微米的厚度。P+Ge/GeSi层5802可以具有从0.05微米至0.3微米的厚度范围。可以在可以作为阳极的P+层上形成金属欧姆接触5820，并且可以在可以作为阴极的N+上形成金属欧姆接触5822。在阳极与阴极之间施加有反向偏压。在P+Ge/GeSi5802的顶表面上照射光学信号并且一些情况下可以从Si基板的底表面照射光学信号。针对Ge/GeSi光电二极管的波长可以取决于GeSi合金中的Ge组分在从800nm至2000nm的范围内。图58B示出了在P+Ge/GeSi层5802上的可以为I或低掺杂Ge或者在一些情况下为P Ge/GeSi的突起5812。突起高度可以在从0.1微米至1微米的范围内。可以在P+Ge/GeSi和N+Si上分别形成阳极和阴极。在一些情况下，突起5812可以是高指数电介质，并且可以具有从500nm至2000nm范围的横向尺寸，并且突起的间距可以在从0nm至1000nm或更大的范围内。
图59A至图59C是根据一些实施方式的光电导体和光电二极管的IV(电流-电压)特性的图。实曲线5910、5920和5930示出了没有光照射在光电导体上并且通常称为暗IV时的IV特性。虚曲线5912、5922和5932是光照射在光电导体上时并且被称为亮IV。从图59A和图59B可以看出，光电导体可以具有对称的IV特性，并且因此光电导体可以在反向偏压和正向偏压两者下操作。例如，光电导体可以在-0.5伏至-100伏下操作，并且光电导体也可以在+0.5伏至+100伏下操作。可以看出，曲线在具有负电流与负电压及正电流与正电压情况下负电压和正电压中是对称的。在一些情况下，该曲线可能几乎是对称的。在一些情况下，可能存在由于接触尺寸的差异引起的一些不对称。图59A示出了肖特基半导体肖特基布置或者其中肖特基到半导体接触生成耗尽层的MSM光电探测器的等效背对背肖特基的示例。图59A的IV特性示出了可以在正向偏压和反向偏压下操作的背对背肖特基二极管。
图59B示出了其中金属电极与半导体进行欧姆接触的光电导体的IV特性。在照射下，光电导体的电阻改变并且与光电导体未被照射时相比，该电阻可以是较低的电阻。在一些情况下，光电导体可以具有光电导增益。该结构可以是其中金属电极形成诸如PIP和NIN的欧姆接触的MSM交叉指型结构。
图59C示出了肖特基半导体欧姆(P或N)或PIN或PN以及在一些情况下为PIPN、PIPIN的IV曲线光电二极管特性。光电二极管在反向偏置电压下操作，其中反向偏压被施加至阳极和阴极，并且在一些情况下，光电二极管可以以0偏压操作。对于高速操作，可以向阳极和阴极施加从-1伏至-30伏或更高范围的反向偏压。交叉指型横向微结构孔/突起光电探测器可以取决于接触被制成为光电导体或者制成为光电二极管。竖直微结构孔/突起光电探测器通常为PIN或肖特基光电二极管，并且在一些情况下还可以以具有例如NIN或PIP接触的光电导体结构来制造。
图60是根据一些实施方式的交叉指型微结构孔光电探测器的简单局部截面图。该结构包括具有肖特基接触的I或低掺杂N-Si 6004。在一些情况下，P接触和/或N接触与在I或N-Si层6004下方的附加P层一起使用。在P Si 6006上形成接触6024以允许在P层6006与N-Si层6004之间的反向偏压。通过在P与N-Si之间施加反向偏压，可以增强交叉指型微结构孔光电探测器中的速度并且在一些情况下可以增强EQE，该交叉指型微结构孔光电探测器可以取决于由M1和M2形成的接触为光电导体或光电二极管。孔6012可以具有诸如金字塔形、圆筒形、圆锥形、梯形等形状，并且在一些情况下孔6012可以具有所述形状的组合。突起的横向尺寸可以在从50nm至3000n m的范围内以及在一些情况下在从300nm至1500nm的范围内。突起可以间隔开从0nm至2000nm。突起的高度可以在从50nm至2000nm或更大的范围内，以及在一些情况下在从10nm至1500nm的范围内，以及在一些情况下在从100nm至1000nm的范围内。
图61A和图61B是根据一些实施方式的横向交叉指型光电探测器和竖直光电探测器上的纳米结构的截面图。微结构孔6112被示出为孔，但是可以为孔或突起。光电探测器上和电极上并且在一些情况下在传输线上的纳米结构6114旨在减少光学反射。从微结构光电探测器的表面返回到光纤中的光学反射优选地应小于或等于-12dB，并且在一些情况下小于或等于-26dB。可以向通常由一种或更多种介电薄膜组成的表面施加抗反射涂层，在介电薄膜中，光折射率是介质与光电探测器之间的几何平均值，其中介质通常为空间并且光电探测器具有半导体的折射率。介电层的厚度通常是照射到光电探测器的表面上的传入光学信号的四分之一波长和/或四分之一波长的倍数。可以对介电膜进行蚀刻以产生可以是周期性的和/或随机的纳米结构，该纳米结构可以进一步捕获光并且减少反射。诸如Hf-氧化物、Si氮化物、ZnSe、Al-氧化物、GaN等的透明介电膜具有高的光学介电常数。这些纳米结构6114可以具有从10nm至1000nm或更大范围的横向尺寸。间距可以在从0nm至1000nm的范围内并且高度可以在从10nm至3000nm的范围内。在一些情况下可以使用黑Si，并且在一些情况下可以使用黑Ge，以及在一些情况下可以使用黑Al-氮化物、GaN-氮化物等。
纳米结构抗反射涂层的优点可以是：与类似的介电层或者不具有纳米结构的层相比，纳米结构抗反射涂层对波长和角度的依赖性较小。这些纳米结构可以被图案化并且在一些情况下可以不被图案化，与其中将干法刻蚀处理应用于表面的形成黑Si的方法类似。
针对光学通信而言期望的是来自微结构光电探测器的表面的非常低的光学反射。对于LiDAR应用，来自微结构光电探测器表面的超低反射通常较不重要。例如，对于LiDAR应用，与光学通信相比，-10dB或更少的反射是足够的，在光学通信中，反射取决于针对多模光纤的短距离和针对单模光纤的长距离/中距离通常在-12dB至-26dB之间。
H.Cansizoglu,Optical Absorption Properties of SemiconductingNanostructures with Different Shapes,Advanced Optical Materials,2013,1,158-166；J.Q.Xi et al,Optical thin-film materials with low refractive index forbroadband elimination of Fresnel reflection,Nature Photonics,Vol.1,March 2007讨论了使用纳米结构来减少反射，两者通过引用并入本文。介电纳米草(nanograss)可以有效地在宽波长范围和宽入射角范围内将反射减少至小于1％并且在一些情况下减少至小于或等于0.2％。在1350nm波长范围内，某些单模光学数据通信可能需要-26dB的反射率。
图62A和图62B是根据一些实施方式的III-V族材料竖直微结构PIN光电探测器和横向MSM交叉指型微结构孔光电探测器的局部示意性截面图。针对50Gb/s或更高的数据速率并且在一些情况下具有50GHz或更高的带宽的光电探测器，吸收层必须薄以允许快速传输时间。诸如InGaAs层6204的吸收层厚度例如可以在从200nm至1000nm的范围内以及在一些情况下在从300nm至500nm的范围内。在竖直PIN结构的情况下，光电探测器的直径可以在从5微米至30微米以及在一些情况下在从8微米至20微米的范围内。图62A示出了包括具有从300nm至1000nm范围的厚度的P+InP层的表面照射PIN结构。吸收层InGaAs 6204可以是I或低掺杂并且可以具有生长在N+lnP层或基板上的从300nm至1000nm以及在一些情况下从300nm至500nm范围的厚度。在N+lnP层的情况下，层厚度可以在从1000nm至5000nm的范围内并且可以在半绝缘InP基板上。微结构孔6212可以被湿法蚀刻或干法蚀刻，并且可以具有诸如倒金字塔、圆筒形、圆锥形、梯形等形状，并且可以具有从500nm至2500nm以及在一些情况下从700nm至1500nm范围的表面横向尺寸。微结构孔6212的边到边的间距可以在从100nm至1000nm的范围内以及在一些情况下在从100nm至500nm的范围内。微结构孔的深度可以在从100nm至1500nm或更大的范围内。所述孔可以被部分地蚀刻至P+lnP层中，并且在一些情况下所述孔可以穿过P+lnP层至I或低掺杂InGaAs层，并且在一些情况下所述孔可以部分地进入到I或低掺杂InGaAs层中，以及在一些情况下所述孔可以穿过I或低掺杂InGaAs层。可以在P+lnP上形成欧姆接触诸如阳极(anode,AN)，并且可以在N+lnP上形成阴极(cathode,CAT)。如所示，台面可以用于限定通过蚀刻穿过如所示的P+lnP和InGaAs层的光敏区。未示出抗反射层和/或抗反射纳米结构。
图62B示出了具体在半绝缘InP基板上的I或低掺杂InGaAs层6205上的I或低掺杂InP层的MSM或肖特基半导体肖特基交叉指型微结构光电探测器。InP层可以具有从100nm至1000nm范围的厚度，并且InGaAs层6205可以具有从200nm至1000nm范围内的厚度以及在一些情况下具有从200nm至600nm范围的厚度。微结构孔6212可以被湿法蚀刻或干法蚀刻，并且可以为倒金字塔形状、圆锥形形状、梯形形状、圆筒形形状等。微结构孔可以具有从500nm至2500nm范围的横向尺寸，并且微结构孔之间的边到边的间距可以在从0nm和/或相交至1000nm的范围内。所述孔可以被部分地蚀刻至上InP层中，并且在一些情况下所述孔可以被蚀刻穿过上InP层并且部分地进入到InGaAs层中，以及在一些情况下所述孔可以被蚀刻穿过InGaAs层。在一些情况下，可以省略上InP顶层。交叉指型电极形成在上InP层上作为金属半导体肖特基接触并且在M1电极和M2电极下方的区域分别掺杂有P和N的情况下可以是P接触和N接触。交叉指型电极间距可以在从300nm至1000nm的范围内并且电极M1和电极M2的宽度可以在从10nm至180nm的范围内。
针对与InP匹配的InGaAs晶格的波长范围为约1300nm+/-100nm或更大，并且在一些情况下可以为1250nm至1350nm，并且在一些情况下为在中心波长1300nm的情况下+/-200nm以及在一些情况下为在中心波长1300nm的情况下+/-300nm。通过在InP上使用诸如InGaAs、P的其他的材料组合物可以实现其他波长范围。数据速率可以在从40Gb/s至80Gb/s以及在一些情况下从40Gb/s至100Gb/s或更高的范围。反向偏压可以被施加至阳极和阴极，其中，电压在从-1伏至-40伏的范围内以及在一些情况下电压在从-1伏至-3.3伏的范围内。在其中M1和M2是对称的或者几乎对称的诸如背对背肖特基接触的MSM的情况下，光电探测器可以在正向偏置电压和反向偏置电压两者下操作，例如，可以向M1施加正电压并且可以向M2施加负电压，以及在一些情况下可以向M1施加负电压并且可以向M2施加正电压。电压范围可以是-1伏至-40伏或更高，并且在一些情况下电压可以在从-1伏到-3.3伏的范围内。
在一些情况下，在一个或更多个层中可以使用其他III-V材料，并且在一些情况下，至少一层可以为Si和/或Ge和/或GeSi。并且在一些情况下，一个或更多个层可以为晶体的和/或非晶的。在一些情况下，P和N可以互换。
在竖直PIN接触和横向MSM肖特基接触和/或PN接触两者中，可以观察到针对Si、Si上Ge、Si上GeSi以及III-V光电探测器的雪崩增益。在一些情况下可以在击穿电压之前被观察到雪崩增益，并且与不具有微结构孔或突起的类似光电探测器相比，微结构孔或突起光电探测器可以在击穿电压之前具有更高的增益。微结构孔或突起可以在边缘处具有高电场，这可以致使在击穿电压之前的增益与在不具有微结构孔或突起的类似结构中观察到的增益相比可以更高。
O.Wada et al,Very high speed GainAs metal-semiconductor-metalphotodiode incorporating an AlinAs/GainAs graded superlattice,Applied PhysicsLetters,54(1)2January 1989讨论了具有1.5微米的吸收层厚度的高速III-V MSM光电二极管，其通过引用并入本文。随着针对表面照射光电探测器的数据速率增加超过25Gb/s，吸收层必须变薄例如1.5微米或更小，使得光生载流子的传输时间小于30皮秒以及在一些情况下小于20皮秒。针对这种薄层，与不具有微结构孔的可比较光电探测器相比，微结构孔可以增强吸收并且可以具有更高的EQE。
在一些情况下，非晶态Si可以用于制造MSM或竖直肖特基光电探测器。参见，例如S.Ghanbarzadeh,Low Dark Current Amorphous Silicon Metal-Semiconductor-MetalPhotodetector for Digital Imaging Applications,IEEE Electron Device Letters,Vol.35,No.2,February 2014，其通过引用并入本文。这种器件可以用于成像，并且在一些情况下利用微结构孔的添加可以扩展探测器所敏感的波长。
图63A和63B是根据一些实施方式的在竖直构造和横向构造两者中的Si上Ge和/或GeSi微结构光电探测器的局部截面图。图63A示出了其中使用选择性区域生长来生长Ge的竖直Si上Ge微结构孔光电二极管。参见，例如J.Michel。Ge中的微结构孔6312也通过选择性区域生长来形成。在这种情况下，使用两阶段选择性区域生长过程。在图63A的示例中，首先生长Ge层6305，随后生长Ge层6304。使用电介质6310用于屏蔽不期望Ge生长的区域。电介质6310为二氧化硅、Si氮化物、Al氧化物和/或其他介电材料。也可以使用其他掩模材料诸如非晶态Si和/或其他非晶态半导体。在Ge 6304中使用选择性区域生长形成微结构孔6312，并且可以使用具有N+掺杂的多晶Si层6302来形成N层。该结构生长在P+Si基板6306上，并且在一些情况下该结构可以在SOI晶片上。Ge 6304和6305是I或低掺杂。微结构孔6312可以具有从300nm至2500nm范围的横向尺寸，并且微结构孔的边到边的间距可以在从100nm至1000nm的范围内。Ge和/或GeSi层的厚度可以在从300nm至3000nm的范围内，并且在一些情况下Ge和/或GeSi层的厚度可以在从500nm至1000nm的范围内。在该示例中，在P+Si 6306上的第一选择性区域生长的Ge或GeSi 6305的层可以具有从200nm至1000nm范围的厚度，并且具有微结构孔的第二选择性区域生长的Ge 6304可以具有从100nm至1000nm范围的厚度。多晶Si N+层6302可以具有从100nm到1000nm范围的厚度。可以在N+多晶Si层6302上形成阴极并且可以在P+Si基板或层6306上形成阳极。针对表面照射光电探测器光学信号可以从正面(顶部)照射，并且在一些情况下，针对底部照射光电探测器光学信号可以从基板侧的背面(底部)照射。该过程与CMOS或BiCMOS电子设备兼容，并且因此可以与CMOS、BiCMOS ASIC(未示出)集成。在一些情况下，可以利用湿法蚀刻和/或干法蚀刻形成微结构孔。所述孔可以为圆锥形、梯形、圆筒形和/或所述形状的任意组合。针对图63A的Si上Ge/GeSi PIN微结构孔光电二极管的波长范围可以在下述范围：从750nm至2000nm的范围；并且在一些情况下从800nm至1700nm的范围；在一些情况下从800nm至1350nm的范围；在一些情况下从950nm至1350nm的范围；以及在一些情况下从1000nm至1350nm的范围。针对某些波长，与不具有微结构孔的可比较Ge/GeSi光电探测器相比，微结构孔Ge/GeSi光电探测器的EQE可以更高。
图63B示出了MSM或交叉指型微结构孔构造中的类似Ge/GeSi光电探测器。交叉指型电极M1和M2可以在可以是I或低掺杂的多晶硅6302上形成肖特基接触，并且选择性区域生长的Ge 6304可以在Si基板或层6306上且为I或低掺杂。并且在一些情况下，可以使用可以包括BOX层的SOI晶片。光可以从顶表面并且在一些情况从底表面照射。未示出抗反射涂层和/或抗反射纳米结构。也未示出可以覆盖光电探测器作为CMOS或BiCMOS处理的一部分的任何附加钝化或电介质。图63B的交叉指型Ge/GeSi微结构光电探测器也可以与CMOS、BiCMOS ASIC(未示出)集成。Liu et al,Tensile strained Ge p-i-n photodetectors ofSi platform for C and L band telecommunications,Journal of Applied Physics98,013501(2005)讨论了Si上Ge PIN光电二极管，其通过引用并入本文并且在本文被称为“Liu等2005”。
Liu等2005，例如，讨论了Ge上的多晶硅的使用。H.Zang et al,Asymmetricallycontacted germanium photodiode using a metal-interlayer-semiconductor-metalstructure for extremely large dark current suppression,Optics Letters Vol.41,No.16,15August 2016讨论了Ti氧化物的使用，其通过引用并入本文并且在本文被称为“Zang等2016”。M.Miura et al,Differential receivers with highly-uniform MSMGermanium photodetectors capped by SiGe layer,Optics Express,Vol.21,No.20,7October 2013讨论了SiGe在Ge与TiN之间的界面处的使用，其通过引用并入本文。Dushaqet al,Metal-germanium-metal photodetector grown on silicon using lowtemperature RF-PECVD,Optics Express,Vol.25,No.25,11December 2017讨论了例如非晶态Si的使用，其通过引用并入本文并且在本文被称为“Dushaq等”。另外，在Ge光电探测器中也可以使用P结和N结。在一些情况下，可以使用透明导电金属氧化物诸如铟锡氧化物。可以使用各种技术的任意组合以使暗电流减小。
B.S.Pearson et al,Germanium Photodetectors on Amorphous Substratesfor Electronic-Photonic Integration,IEEE 2016 978-1-5090-1903-8/16讨论了在Al电极和Ge之间的界面处使用的用于减小暗电流的Al氧化物，其通过引用并入本文并且在本文被称为“Pearson等”。
T.Nishimura et al,Asignificant Shift of Schottky Barrier Heights atStrongly Pinned Metal/Germanium Interface by Inserting an Ultra-ThinInsulating Film,Applied Physics Express,Vol.1 2008讨论了用于减小暗电流/漏电流的Ge氧化物，其通过引用并入本文并且在本文被称为“Nishimura等”。
未示出钝化并且在一些情况下，可以使用非晶态Si和/或其他电介质用于减小暗电流。J.Kang,Suppression of dark current in GeOx-passivated germanium metal-semiconductor-metal photodetector by plasma post-oxidation,Optics Express,Vol.23,No.13,29June 2015讨论了可以有效减小暗电流或漏电流的表面钝化，其通过引用并入本文。
选择性区域生长已经由许多研究团队展示。可以使用用于光电探测器目的生长晶体Ge和/或多晶Ge的其他方法用于非晶态Ge的沉积，随后通过快速热退火以及在一些情况下通过使用激光退火进行。参见，例如Assefa等2010和Assefa等2012。另外，Si上Ge或者Si上GeSi光电探测器可以与CMOS/BiCMOS ASIC集成。参见，例如Y.Urino et al,Demonstration of 12.5-Gbps optical interconnects integrated with lasers,optical splitters,optical modulators and photodetectors on a single siliconsubstrate,Optics Express,Vol.20,No.26,10December 2012，其通过引用并入本文，以及Xiao等。
在一些情况下，可以使用晶片键合用于在Si光电探测器上制造Ge。参见，例如Chen等。
J.Liu et al,Tensile strained Ge p-i-n photodetectors on Si platformfor C and L band telecommunications,Applied Physics Letters,87,01110,2005讨论了沉积在Si上Ge光电二极管上的用于形成NIP结构的N多晶硅以及低漏特性/暗特性，其通过引用并入本文并且在本文被称为“Liu等2005-1”。
图64A和图64B是根据一些实施方式的对称和非对称的微结构孔Si上Ge交叉指型MSM光电探测器的局部截面图。图64A示出了诸如Al氧化物、Ti氧化物、Hf氧化物、Si氧化物等的薄金属氧化物上的金属电极，其中，氧化物厚度在从1纳米至10纳米的范围内。图64A示出了对称MSM而图64B示出了非对称MSM，其中电极之一M1位于氧化物上而另一电极M2位于Ge上。参见，例如Zang等2016；Pearson等；Dushaq等；Nishimura等；Liu等2005；以及Liu等2005-1。如上所述，可以使用除了氧化物之外的材料诸如多晶硅、非晶态硅、GeSi和/或其任意组合。在一些情况下，层中的至少一层可以是具有从大于0至1范围的Ge组分的GeSi，其中1为全部是Ge。在一些情况下，P和N掺杂剂可以结合晶体半导体、多晶半导体或非晶态半导体来使用。BOX层可以是可选的。
图64A示出了背对背金属氧化物半导体接触，并且背对背金属氧化物半导体接触可以在正电压偏压或者负电压偏压下操作。图64B示出了用于M1的金属氧化物半导体接触，并且M2接触可以是泄漏的肖特基接触，并且在一些情况下，M2可以是欧姆接触，在这种情况下，交叉指型微结构孔光电探测器的操作在向M1施加反向偏压的情况下具有最佳性能。可替选地，M1相对于M2可以被施加有负电压。偏压可以在-1伏至-10伏的范围内以及在一些情况下从-1伏至-3.3伏的范围内。如针对图63所述的用于减小漏电流或暗电流的方法可以应用于所有竖直光电探测器结构和横向光电探测器结构，其中层中的至少一层是具有从0至1范围的Ge组分的GeSi，并且在一些情况下是具有从大于0至1范围的Ge组分的GeSi。
图65A至图65C是根据一些实施方式的其中孔被连接至交叉指型电极的交叉指型微结构孔光电探测器的局部顶视图。在一些情况下，为了达到25Gb/s或更高的数据速率，交叉指型电极的间距可以小于1微米。参见，例如Liu等1994。
对于微结构孔交叉指型MSM光电探测器，所述孔可以大于交叉指型电极的间距以在某些波长下实现大于或等于25Gb/s的数据速率。例如，在1350nm波长下，微结构孔的横向尺寸可以在从1000nm至2000nm的范围内，并且交叉指型电极之间的间距可以小于或等于1.5微米以及在一些情况下小于1微米。交叉指型电极的宽度可以在从20nm至300nm的范围内。为了克服其中微结构孔大于交叉指型电极的间距的情况，微结构孔自身可以形成交叉指型电极的一部分。
图65A示出了可以例如是倒金字塔的方形微结构孔6512，并且交叉指型电极M1、M2和M3与所述孔成对角。注意，在图65A至图65C中，存在对“M3”的引用，但是应理解，在其中存在交叉指型电极的两个极性的许多情况下，对M3的引用可以与M1相关联。在一些情况下，交叉指型电极可以围绕所述孔，如所示。微结构孔的边到边的间距可以小于1微米并且在一些情况下小于0.5微米以及在一些情况下为0.3微米或更小。图65A示出了在中点处连接方形微结构孔6512的交叉指型电极M1、M2和M3，并且在一些情况下交叉指型电极M1、M2和M3可以围绕微结构孔。图65B以六边形晶格示出了截面可以为圆筒形或梯形的圆形孔或者几乎圆形的微结构孔6514，在六边形晶格中，交叉指型电极M1、M2和M3连接孔并且在一些情况下可以围绕孔，如所示。微结构孔6514的间距可以在从100nm至1000nm的范围内。针对方形孔或圆形孔的孔直径可以在从300nm至2000nm的范围内以及在一些情况下在从600nm至1700nm的范围内。
在一些情况下，微结构孔可以是周期性的并且在一些情况下是非周期性的以及在一些情况下是随机的。微观结构孔的横向尺寸可以是一致的，并且在一些情况下可以是不一致的。微结构孔的形状可以是多边形、椭圆形、圆形、阿米巴形和/或所述形状和大小的任意组合。
微结构孔可以是交叉指型电极的主要部分，在交叉指型电极中，所述孔的表面可以具有用于形成pn结、pp结、nn结、欧姆接触的金属氧化物半导体(MOS)、金属半导体(肖特基)、多晶Si、具有和不具有氢的非晶态Si(a-Si)、p掺杂、n掺杂。在一些情况下，可以在微结构孔的表面上生长GeSi或Ge的SAG。
Ge、GeSi、Si的顶表面可以涂覆有金属氧化物例如Al氧化物、Hf氧化物、Ti氧化物等以及在一些情况下的Si氧化物。在一些情况下可以沉积其他电介质或a-Si:H。金属交叉指型电极可以沉积在电介质上以使漏电流或暗电流减小。
金属、透明导电金属氧化物、TiN、金属硅化物可以单独或以任意组合用作孔中的接触电极，并与连接电极一起将形成M1、M2和M3的相邻的微结构孔连接在一起。这些仅是结和电极的示例中的一些示例；金属、金属氧化物、金属氮化物、非晶态半导体、多晶半导体、晶体半导体的其他组合可以用于形成MOS金属半导体、PN结、欧姆接触，可以利用的掺杂剂隔离。
图65D至图65G是图65A至图65C所示的微结构孔的示例的局部简单截面图。如图65D和图65E所示，孔6512可以完全地或部分地覆盖有薄金属、透明导电金属氧化物、非晶态Si、多晶Si的层6502，层6502可以是P或N掺杂的或未掺杂的金属氧化物和/或其任意组合。另外，如图65F和图65G所示，孔6512可以掺杂有N掺杂剂离子和/或P掺杂剂离子，如虚线6503所示，以形成PP结、NN结或PN结，并且在一些情况下，可以在孔中完全地或部分地沉积多晶Si和/或非晶态Si的附加层，以及在一些情况下，还可以使用金属或透明导电金属氧化物。交叉指型电极M1和M2可以围绕孔6512，因此所述孔是电连接的，例如如图65A至图65C所示。在一些情况下，交叉指型电极可以形成肖特基接触或金属氧化物半导体接触，并且在一些情况下形成P结或N结，以及在一些情况下形成其组合。在其中Ge组分可以从大于0至1变化的GeSi的情况下，漏电流或暗电流的控制是重要的，并且可以使用更高的带隙材料诸如多晶Si、或非晶态Si或金属氧化物。
由于所述孔形成了交叉指型电极的一部分，反向偏压的施加可以在连接至相反极性电极的相邻孔之间生成电场。在一些情况下，可以在M1与M2之间施加-0.5伏至-10伏或更高的反向偏压，并且在一些情况下可以施加从0伏至-3.3伏或更高范围的电压反向偏压。在对称和/或几乎对称的IV特性的情况下，MSM光电探测器可以在正向偏压或者反向偏压下操作。金属、透明导电金属氧化物、金属氧化物、多晶Si、非晶态Si以及其任意组合的层厚度可以在从1nm或更小至100nm或更大的范围内，并且在一些情况下，可以在从1nm至100nm的范围内。掺杂剂可以扩散1nm至100nm或更多，其中掺杂剂浓度在从1×1017每cm3至5×1019每cm3或更高的范围内。可以使用热退火以使掺杂剂激活。
图66是在可以包括焊料凸块技术的单个芯片上集成有CMOS、BiCMOS ASIC的单片集成四Si/GeSi/Ge的竖直PIN或横向MSM的简单顶视图。四光电探测器6650被表面照射，并且在一些情况下，四光电探测器可以从背侧或基板侧被照射。提供电隔离6660，例如在光电探测器周围的区域中使用H、He、O、N和/或其他离子的离子注入。在一些情况下，可以使用沟槽诸如在每个光电探测器6650周围的缘沟用于电隔离6660。在一些情况下，可以使用沟槽或注入以将光电探测器与CMOS、BiCMOS ASIC 6632分开。可以使用由虚线勾画的光和RF屏蔽6640用于覆盖CMOS、BiCMOS ASIC 6632并且部分地覆盖光电探测器的传输线6642，以使串扰和/或干扰最小化。ASIC 6632可以包括与光电探测器6650中一个或更多个耦合的一个或更多个有源电子电路，以处理光电探测器6550的电输出并且传输来自芯片的经处理的信号。各个有源电子电路可以具有任何合适的构造，例如线性阵列、2维阵列、诸如3D阵列的竖直布置。
图67是根据一些实施方式的图66所示的结构的简单局部截面图。诸如气密密封剂的缓冲层6710可以对单片集成的四光电探测器和CMOS BiCMOS ASIC芯片的整个表面进行密封。缓冲层6710可以为聚合物和/或Si二氧化物和/或Si氮化物和/或其他电介质。光学/RF屏蔽6640可以完全地或部分地沉积在传输线6642上，并且完全地或部分地覆盖CMOS、BiCMOS ASIC 6632。光学/RF屏蔽6640可以由Si、Ge、金属、金属线的纳米粒子组成，其中，光可以被Si和/或Ge的纳米粒子或微粒吸收，而RF场可以被金属纳米/微粒或纳米线/微型线吸收。在一些情况下，可以使用染料来吸收光。还可以在光/RF屏蔽上形成诸如纳米草的微结构/纳米结构以使反射减少。
图68A至图68J是示出根据一些实施方式的用于制造在SOI晶片上的Si上Ge微结构孔光电二极管的一些基本处理步骤的截面图。仅示出了基本步骤中的一些步骤，并且不包括可以在完整的CMOS/BiCMOS处理中使用的诸如钝化、抗反射、表面处理、附加介电层的步骤。也未示出与光电探测器在同一芯片上制造的CMOS/BiCMOS ASIC。在一些情况下，光电探测器的制造步骤可以与CMOS/BiCMOS ASIC的制造步骤中的处理步骤交织。也未示出电隔离沟槽或电离子注入或光屏蔽和/或对整个芯片和/或在一些情况下对芯片的一部分的气密密封。另外，未示出用于将芯片附接至印刷电路板的焊料凸块技术，并且未示出用于完成光电探测器与CMOS/BiCMOS ASIC的单片集成的其他特征以及到印刷电路板的附接。光学信号可以从正面(顶部)表面照射，并且在一些情况下使用倒装芯片技术，光可以照射在背面(底部)表面上。在一些情况下，处理步骤中的一些处理步骤可以在生产线的前端(FEOL)，并且在一些情况下，处理步骤中的一些处理步骤可以是中间步骤，以及在一些情况下，处理步骤中的一些处理步骤可以是用于CMOS/BiCMOS ASIC的生产线的后面(BEOL)处理。
图68A示出了基本的原材料，在这种情况下原材料是Si上的BOX上的P型器件层。器件层P型(或N型)可以具有从1ohm-cm至40ohm-cm或更大范围的电阻率，并且器件层可以具有从0.2um至2um或更大以及在一些情况下大约从0.3um至1um范围的厚度。
图68B示出了进入到器件层中的注入硼，其可以是单个或多个能量/剂量以实现小于或等于0.1ohm-cm以及在一些情况下小于或等于0.01ohm-cm的电阻率。在一些情况下，硼离子注入可以是选择性区域注入。离子注入的深度范围可以在从50nm至300nm或更大的范围内。
图68C示出了用于Ge并且在一些情况下用于GeSi以及在一些情况下用于Ge层和GeSi层的组合的选择性区域生长的介电层的沉积。电介质可以是热生长的Si氧化物，并且在一些情况下可以是其他氧化物诸如Al氧化物和/或Si氮化物。氧化物仅在其中期望Ge/GeSi的区域被图案化，并且另外，微结构孔可以通过氧化物岛状部的沉积来形成，该氧化物岛状部可以具有任何形状，并且在一些情况下可以具有圆形或椭圆形，以及在一些情况下可以具有方形或多边形或者所述形状的任意组合。氧化物厚度可以在从几nm例如1nm至1000nm或更大的范围内以及在一些情况下在从100nm至300nm的范围内。对于Ge/GeSi光电探测器，Ge/GeSi窗的直径可以在从5um至100um或更大的范围内以及在某一情况下在从10um至80um的范围内以及在一些情况下针对圆形几何形状的从10um至1000um或更大的范围内，并且在一些情况下Ge/GeSi的光敏窗可以为具有从5um至1000um或更大范围的横向尺寸的方形、矩形、多边形。将在Ge/GeSi中形成微结构孔的介电岛状部6810可以具有下述范围的横向尺寸：从300nm至2500nm的范围；以及在一些情况下从500nm至2000nm的范围；以及在一些情况下从1000nm至3000nm的范围。介电岛状部之间的间距可以在从100nm至1000nm的范围内以及在一些情况下在从300nm至1500nm的范围内以及在一些情况下在从200nm至1000nm的范围内以及在一些情况下超过3000nm的范围。
图68D示出了在未被电介质覆盖的区域中的Ge/GeSi选择性区域生长。Ge/GeSi可以具有下述范围的厚度：从100nm至2000nm或更大的范围；以及在一些情况下从300nm至1000nm的范围；以及在一些情况下从100nm至1000nm的范围。Ge/GeSi在没有任何故意的掺杂下生长，并且可以是本征和/或低掺杂P型或N型。未示出用于生长例如包含低温缓冲层的Ge/GeSi的各种技术，随后进行较高温度的生长，并且在一些情况下，Ge/GeSi可以在诸如450摄氏度或更低的低温下完全地生长，并且在一些情况下，Ge/GeSi可以为晶体的和/或多晶的和/或非晶态的，以及在一些情况下，可以使用可以包括快速热退火或激光退火的高温退火。在一些情况下，可以在Ge/GeSi外延层的生长之前对非晶态Si或Ge进行沉积。也未示出在介电层上方的Ge/GeSi的外延横向过生长。
图68E示出了为了实现小于或等于0.1ohm-cm并且在一些情况下小于或等于0.01ohm-cm的电阻率，磷或砷以单个或多个能量/剂量到区域6802的Ge/GeSi层中的选择性区域离子注入。注入深度可以在从10nm至300nm的范围内以及在一些情况下在从10nm至500nm的范围内。在某些情况下，代替使用离子注入可以在Ge/GeSi上沉积N+多晶硅以创建N层或区。
在图68F中示出了为了激活离子注入区6802并且在一些情况下改善Ge/GeSi的晶体质量例如从非晶态到多晶或晶体的而执行的快速热退火处理。
图68G示出了到N区和P区的欧姆接触的形成。P欧姆接触可以在可以注入有硼的Si器件层上。N接触可以在Ge/GeSi N注入区上，并且在一些情况下，N接触可以在Ge/GeSi层上的N+多晶硅层上。这些接触形成欧姆接触并且可以包括金属，诸如Al、Ni、Ti、Pt、Cu、NiGe、Cr、非晶态锗等以及其任意组合。在一些情况下，可以使用热退火处理来制造欧姆接触。
图68H示出了台面蚀刻并且在一些情况下的沟槽蚀刻诸如到BOX层的缘沟蚀刻，并且在一些情况下，如果在P器件层上形成有介电层，则可以省略台面蚀刻。如果不使用台面蚀刻，则下文讨论的与图69G类似的处理可以在具有或不具有缘沟隔离的情况下使用。
图68I示出了部分地覆盖Ge/GeSi层和P器件层的隔离介电保护层6860。在一些情况下，在没有台面蚀刻的情况下，该介电隔离层可以部分地覆盖在阴极(cathode,C)和阳极(anode,A)两者上的Ge/GeSi和P器件层。
图68J示出了将光电探测器的阴极和阳极分别连接至CMOS/BiCMOS ASIC(未示出)的传输线电极6842和6844的形成。传输线电极金属可以为Al、Cu、W、Mo、Ni、Ti、Au、Pt、Sn或者金属和硅化物以及金属硅化物的任意组合。应当注意，N和P可以互换。
图69A至图69H是示出用于制造可以与CMOS/BiCMOS ASIC单片集成的在P Si基板上的Si上Ge/GeSi微结构孔PIN光电二极管的一些基本步骤的截面图。除了SOI晶片的使用以及省略了台面蚀刻之外，处理步骤与由图68A至图68J所示的那些步骤类似。
图69A示出了具有从0.1ohm-cm或更小至1ohm-cm或更大范围的电阻率的P Si晶片(或N Si晶片)。对于高电阻率的P基板，可以使用选择性区域P离子注入以在100nm至500nm范围的厚度上将电阻率减小至0.1ohm-cm或更小。可以使用快速热退火用于激活离子注入区。
图69B示出了Si的表面上的电介质的形成，包括如针对图68C所讨论的用于Ge/GeSi的选择性区域生长的介电岛状部6910。
图69C示出了如针对图68D所讨论的Ge/GeSi生长。
图69D示出了如针对图68E所讨论的磷离子或As离子以单个或多个能量/剂量到注入区6902中的Ge/GeSi层中的离子注入。在一些情况下，可以在Ge/GeSi层上生长或沉积N+多晶硅以形成N区或层。
在图69E中示出了为了激活离子注入区和/或改善Ge/GeSi的晶体质量而执行的快速热退火。
图69F示出了如图68G所示在光电探测器上形成阴极和阳极。
图69G示出了用于保护Ge/GeSi的边缘和P基板的表面的介电层6960的沉积。另外，电介质6960部分地保护阳极，使得连接阴极的传输电极不会使阳极或Ge/GeSi本征或低掺杂层短路。P层表面上的介电层6960也减小了传输电极电容。介电层的厚度可以在从100nm至3000nm或更大的范围。介电层可以为Si氧化物、Si氮化物、旋涂玻璃、聚酰亚胺或其他聚合物。在一些情况下，介电层可以是Si氧化物、Si氮化物、旋涂玻璃、聚酰亚胺或其他聚合物的组合。该步骤可以代替图68H所示的台面蚀刻步骤。在一些情况下，可以使用缘沟沟槽用于电隔离，并且该步骤可以用于保护基板或器件层的P(或N)半导体表面。
图69H示出了将光电探测器的阴极和阳极分别连接至CMOS/BiCMOS ASIC(未示出)的电极传输线6942和6940的形成。传输电极可以由金属组成，或者可以由金属或者硅化物或者Al、Ni、Cr、W、Mo、Ti、Cu、Pt、Au和/或V的金属硅化物的组合物组成。
图70A至图70H是示出根据一些实施方式的具有Ge/GeSi吸收层的竖直微结构孔PIN光电二极管的某些变型的截面图。所示变化的任意组合可以用在可以与CMOS BiCMOSASIC单片地集成在单个芯片上的Si上Ge/GeSi微结构孔PIN光电二极管制造中。微结构孔Ge/GeSi光电二极管的阵列可以与CMOS BiCMOS电子设备一起制造在单个硅芯片上。
图70A示出了在P Si基板上和/或SOI基板上的P器件层上的选择性区域生长的Ge/GeSi，其中通过在介电岛状部7010周围的选择性区域生长形成微结构孔7012。在选择性区域生长的Ge/GeSi的表面上沉积N+多晶Si层7002以提供N接触。可以在作为阴极的N+多晶Si上形成欧姆接触，并且也可以在可以作为阳极接触的P Si上形成欧姆接触。在阴极与阳极之间施加有反向偏压。Ge/GeSi不是故意地掺杂并且可以是本征和/或低掺杂。在所有情况下，N和P均可以互换。
图70B示出了在P Si上的具有蚀刻的微结构孔7012的选择性区域生长的G/GeSi，并且其中N+多晶Si 7002在选择性区域生长的Ge/GeSi的表面以及微结构蚀刻孔7012的侧壁和底部两者上。
图70C示出了具有蚀刻的微结构孔7012的选择性区域生长的Ge/GeSi 7004，并且其中在选择性区域生长的Ge/GeSi 7004上和微结构孔7012内部生长Ge/GeSi 7003的附加再生长。在再生长的Ge/GeSi 7003上形成N+多晶Si层7002并且N+多晶Si层7002还延伸至覆盖侧壁和底部的微结构孔中。可以在N+多晶Si上形成阴极金属化并且可以在P Si上形成阳极金属化。
图70D示出了蚀刻至P Si 7006中的诸如金字塔的微结构突起7010。突起7010可以具有从100nm至2500nm范围的横向尺寸，并且可以具有从50nm至2000nm以及在一些情况下从300nm至1000nm范围的高度。在突起之上使用选择性区域生长来生长Ge/GeSi 7004。可以在选择性区域生长的Ge/GeSi的表面上沉积N+多晶Si 7002。可以在N+金属化上形成阴极金属化，并且可以在P Si上形成阳极金属化。光可以从正面(顶部)表面(N+多晶Si)照射，或者在一些情况下光可以从Si基板的底表面照射。
图70E示出了在Si突起7010上方生长的Ge/GeSi和可以类似于其中存在突起7010的区域中的孔的诸如凹陷的表面不规则部分7012。可以在使用选择性区域技术生长的Ge/GeSi 7004的表面上形成N+多晶Si 7002。在N+多晶Si 7002和P Si 7006上分别形成阴极和阳极。在一些情况下，可以不使用选择性区域生长方法来使Ge/GeSi 7004生长并且可以蚀刻台面。
图70F示出了Si突起7010上的选择性区域生长的Ge/GeSi 7004，并且另外在Ge/GeSi中蚀刻了微结构孔7012，并且可以在表面上以及在一些情况下在孔7012内形成N+多晶Si7002。在N+表面和P Si表面上形成阴极金属化和阳极金属化。
图70G示出了选择性区域生长的Ge/GeSi 7004，其中，在Ge/GeSi 7004的表面上以及在Ge/GeSi 7004的微结构孔7012内的Ge/GeSi 7003的再生长之后蚀刻微结构孔7012。在再生长Ge/GeSi 7003的表面上形成N+多晶Si 7002。硼的选择性区域离子注入7008可以在Ge/GeSi的选择性区域生长之前被注入至P Si 7006中。可以使用用于激活注入区的热退火。注入P型区7008可以具有小于或等于0.1ohm-cm的电阻率。在N+多晶Si上形成阴极，并且在P或P+Si上形成阳极。
除了在P Si 7006之上添加有P+多晶Si层7030之外，图70H与图70G类似，在P+多晶Si层7030上对具有蚀刻的微结构孔7012的Ge/GeSi 7004进行选择性区域生长，随后是Ge/GeSi再生长7003并且利用N+多晶Si7002进行覆盖。在N+多晶Si上形成阴极，并且在P+多晶Si上形成阳极。N+多晶Si可以具有从100nm至1000nm或更大范围的厚度，并且可以具有小于或等于0.1ohm-cm以及在一些情况下为0.01ohm-cm或更小的电阻率。P+多晶Si可以具有从50nm至2000nm或更大范围的厚度，并且可以具有从0.1ohm-cm或更小以及在一些情况下为0.01ohm-cm或更小范围的电阻率。在一些情况下，P多晶Si可以为P多晶Ge和/或P多晶GeSi。P多晶Ge/GeSi可以具有10nm至1000nm或更大的厚度范围，并且可以具有0.1ohm-cm或更小以及在一些情况下为0.01ohm-cm或更小的电阻率。
在所有情况下，P和N型可以互换。并且在一些情况下，每个结构内可以存在多个Si/Ge/GeSi层，所述层可以为晶体的、多晶的和/或非晶态的。并且另外，可以使用Si/Ge/GeSi层和/或区的任意组合。
图71A至图71F是示出用于制造可以与CMOS/BiCMOS ASIC单片集成的Ge/GeSi金属半导体金属(MSM)横向光电二极管的一些基本步骤的截面图。
图71A示出了P Si的原材料，该材料可以是具有从1ohm-cm至40ohm-cm或更大范围的电阻率的基板或SOI基板上的P Si器件层。
图71B示出了可以使用热氧化或者通过诸如原子层沉积的沉积形成的诸如二氧化Si的氧化物的沉积。也可以使用其他电介质诸如Si氮化物、Al氧化物、铪氧化物和/或钽氧化物。在P Si 7106上形成这些介电层以用于Si上Ge/GeSi的选择性区域生长。在未被电介质覆盖的区域中生长Ge/GeSi。微结构孔可以由介电岛状部7110形成。其中所述孔是针对圆形光电二极管形成的区域的直径可以在从5um至100um或更大的范围内以及在一些情况下在从10um至1000um或更大的范围内。介电岛状部可以具有从100nm至3000nm以及在一些情况下从500nm至2500nm范围的尺寸。介电岛状部7110可以具有从100nm至1000nm或更大范围的间距，并且电介质的高度可以在从10nm至1000nm或更大的范围内。
图71C示出了Ge/GeSi 7104在未被电介质覆盖的区域中的选择性区域生长。在一些情况下，Ge/GeSi可以呈现使微结构孔7112的尺寸变窄的外延过生长。Ge/GeSi选择性区域生长7004的厚度可以在从0.2um至2um或更大的范围内以及在一些情况下在从0.3um至1um的范围内。
图71D示出了使用原子层沉积形成的覆盖选择性区域生长的Ge/GeSi 7104的表面的Al氧化物或Hf氧化物或Ti氧化物或Ta氧化物7102。金属氧化物7102可以具有从0.5nm至10nm或更大以及在一些的情况下从1nm至5nm范围的厚度，在一些情况下也可以使用Si氧化物。
图71E示出了例如在金属氧化物或Si氧化物上用于形成MOSS(金属氧化物半导体)结的交叉指型电极M1和M2的形成。该结可以减小Ge/GeSi MSM光电二极管的漏电流/暗电流。在一些情况下，M1结和M2结可能不对称，如先前的图所讨论的。M1和M2可以包括Al、W、Mo、Ti、Ta、V、Pt、Cu、Ni、Cr等。
图71F示出了分别到M1和M2的传输电极7140和7142的形成，M1和M2可以包括聚酰亚胺隔离层，并且在一些情况下，电隔离层7160可以是电介质诸如Si氮化物、Si碳化物或Si氧化物或其他电介质。在一些情况下，如果MSM光电探测器形成在SOI基板上，则可以将P Si器件层蚀刻至BOX层，并且在BOX层上形成具有电隔离层的电极。
未示出的其他层是抗反射层；未示出用于减少表面反射的介电纳米结构诸如纳米草。也未示出任何遮光层、其他钝化层，并且在一些情况下，在CMOS/BiCMOS处理中，可以在MSM光电探测器的顶表面上形成厚氧化物层。在一些情况下，可以在MSM微结构孔光电探测器中使用多层的Si/Ge/GeSi。
图72A至图72G是示出根据一些实施方式的Ge/GeSi微结构孔和/或突起MSM的一些变型的截面图和平面图。这些变型的任意组合可以用于制造用于在单个芯片上与CMOS/BiCMOS ASIC单片集成的Ge/GeSi微结构孔/突起。
图72A示出了在例如Si金字塔的Si突起7210上的选择性区域生长的Ge/GeSi7204。由于Ge/GeSi在Si突起上方的生长，Ge/GeSi可以呈现出在表面上的类似于微结构孔的凹部或凹陷。诸如Al氧化物或Ti氧化物或Hf氧化物的金属氧化物层7202并且在一些情况下为多晶SI或非晶态Si可以用于减小暗电流/漏电流。在Ge/GeSi的表面上沉积额外层。M1和M2交叉指型电极可以形成在表面上不具有凹部或凹陷的区域中，并且在一些情况下可以形成在Si突起之间的区域中。Si金字塔或突起7210可以具有50nm至1000nm或更大以及在一些情况下500nm至2500nm的横向尺寸，突起的间距可以在从100nm至1000nm或更大的范围内以及在一些情况下在从300nm至1500nm的范围内。Si突起的高度可以在从50nm至1000nm或更大的范围内以及在一些情况下在从100nm至1000nm的范围内。突起可以被湿法蚀刻或干法蚀刻并且可以具有从金字塔、梯形、矩形、多边形、圆筒形或椭圆形范围的任何形状或者所述形状的任意组合，并且可以以周期性或非周期性和/或随机方式布置。Ge的厚度可以在从300nm至2000nm或更大的范围内以及在一些情况下在从300nm至1000nm的范围内。
图72B示出了在具有倒金字塔7210以及在一些情况下可以为倒梯形和/或其他形状的Si上的选择性区域生长的Ge/GeSi 7204。在Ge/GeSi表面上可以沉积诸如Al氧化物、Hf氧化物、Ta氧化物等的金属氧化物层7202以及在一些情况下为Si氧化物以及在一些情况下为多晶Si和/或非晶态Si以使暗电流/漏电流减小。在金属氧化物的表面上形成M1电极和M2电极，并且在其中Ge/GeSi层较厚的区域上形成M1电极和M2电极。
图72C示出了具有蚀刻的微结构孔7214的在P Si 7206上选择性区域生长的Ge/GeSi 7204，随后是在Ge/GeSi 7204的表面上并且在微结构孔7214内的再生长的Ge/GeSi7203。可以在Ge/GeSi的表面上形成金属氧化物层7202、多晶Si、非晶态Si、Si二氧化物以使暗电流/漏电流减小。在金属氧化物/多晶Si/非晶态Si层上形成交叉指型的M1电极和M2电极。
图72D示出了在P Si 7206上选择性区域生长的Ge/GeSi 7204，其中，在经蚀刻的微结构孔7214的表面上进行Ge/GeSi 7203的再生长。在Ge/GeSi 7203上沉积P+多晶Si/非晶Si 7220，随后形成M1电极，并且在Ge/GeSi表面上沉积N+多晶Si/非晶态Si，随后形成M2电极。这形成了用于MSM光电二极管的PIN结构。Ge/GeSi层不是故意地掺杂，而且可以是本征以及在一些情况下是低掺杂。P Si层可以具有从1ohm-cm至40ohm-cm或更大范围的电阻率，并且在一些情况下，P Si层的电阻率与Ge/GeSi层的电阻率近似相同或者大于Ge/GeSi层的电阻率。M1和M2可以是非对称的。在M1与M2之间施加有反向偏压，其中M1是阳极而M2是阴极。
图72E示出了在具有Si岛状部7230的P Si层7206中生长的Ge/GeSi 7224。Si岛状部7230可以形成方形图案，并且在一些情况下可以为方形形状或梯形形状并且可以为方形晶格以及在一些情况下为六边形晶格，并且在一些情况下可以是周期性、非周期性或随机地间隔开。Si岛状部7230可以具有从100nm至3000nm或更大以及在一些情况下从300nm至2000nm范围的横向尺寸。Si岛状部的高度可以在从50nm至2000nm或更大的范围内，在一些情况下在从300nm至1000nm的范围内，在一些情况下在从500nm至2000nm的范围内。Si岛状部7230可以间隔开在从100nm至1000nm或更大的范围内以及在一些情况下在从3000nm至2500nm的范围内。在Si岛状部之间的区域中进行Ge/GeSi 7224选择性区域生长。可以在Ge/GeSi表面上形成金属氧化物/多晶Si/非晶态Si/二氧化Si 7222以使暗电流/漏电流减小。可以在具有Ge的区域上方形成M1和M2交叉指型电极。
图72F与图72E类似，不同之处是在如所示出的Si岛状部7230之间和Si岛状部上方的的空间中进行Ge/GeSi 7232选择性区域生长，随后在Ge 7232的表面上沉积金属氧化物/多晶Si/非晶态Si/Si二氧化物7222，并且在该表面上形成交叉指型电极M1和M2。
图72G是被蚀刻至Si中的Si岛状部7230的平面图，其中Ge/GeSi 7224在Si岛状部之间的区域中(如图72E所示)，并且在一些情况下Ge/GeSi 7224在Si岛状部上方(如图72F的Ge/GeSi 7232)。M1电极和M2电极被示出在Si岛状部之间。
图73A和图73B是根据竖直PIN结构和横向MSM结构两者的一些实施方式的在Si上使用用于形成用于光子捕获的掩埋介电岛状部的外延横向过生长(ELOG)进行选择性区域生长Ge/GeSi的局部截面图。
注意，在一些情况下，可以利用诸如电介质的材料对微结构孔7214进行填充。填充这些孔可以允许电极布局和间距中更大的自由度，这是因为电极可以部分地或完全地叠置于一个或更多个孔上。由于介电材料具有与周围材料形成对比的相当大的折射率，因此微结构孔的光子捕获益处能够得到保持。
图73A示出了PIN微结构掩埋介电岛状部光电二极管。在该示例中，在N+Si层或区上，在N+Si上在其中不期望Ge/GeSi生长的区域中形成或沉积电介质7310。电介质7310可以为二氧化Si、Si氮化物、Al氧化物等。本征和/或低掺杂Ge/GeSi是选择性区域生长，并且另外，可以掩埋ELOG介电岛状部。Ge/GeSi 7304可以具有从200nm至2000nm范围的厚度。介电层7310可以具有从50nm至1000nm或更大范围的厚度。掩埋介电岛状部7310具有比Ge低的折射率，并且因此在包括掩埋电介质和在掩埋电介质上方过生长的Ge的区域的有效折射率具有比不包含介电岛状部的Ge/GeSi区低的有效折射率的意义上掩埋介电岛状部7310可以被视为“孔”。这些掩埋介电岛状部由于光子捕获而可以使吸收增强，这与微结构孔因光子捕获而使吸收增强的方式类似。利用沉积在Ge/GeSi上的P多晶Si来完成PIN结构。在P+多晶Si上形成阳极，并且在N+Si上形成阴极。光子可以从顶表面或者从底表面照射。在阳极和阴极之间施加反向偏压。N+Si可以是晶体的，并且在一些情况下可以是多晶的，以及在一些情况下可以是非晶态的。在一些情况下，N+层可以是多晶Ge和/或非晶态Ge/GeSi。(“/”是指和/或)。在一些情况下，BOX层可以在N+Si下方。P和N可以互换。
图73B示出了在Si上利用用于形成掩埋介电岛状部的ELOG处理的添加进行选择性区域生长本征或低掺杂Ge/GeSi。除了在该示例中未使用P和N掺杂之外，该结构可以与图73A类似。在Ge/GeSi表面上沉积具有从0.5nm至10nm以及在一些情况下为1nm范围的厚度的诸如Al氧化物、Hf氧化物、二氧化Si、或Ti氧化物的薄金属氧化物层，在该表面上形成交叉指型电极M1和M2。如通过光子所看到的，掩埋介电岛状部实际上是孔。
介电岛状部7310可以具有从300nm至2000nm以及在一些情况下从100nm至1500nm范围的横向尺寸。介电岛状部之间的间距可以在从50nm至2000nm以及在一些情况下在从100nm至1000nm的范围内。介电岛状部7310可以周期性、非周期性和/或随机地布置。介电岛状部可以为矩形、多边形，三角形、圆筒形、椭圆形和/或所述形状的任意组合。可以在I或低掺杂晶体Si、多晶Si、多晶Ge、非晶态Si和/或非晶态Ge上选择性区域生长Ge/GeSi。在一些情况下，可以包括BOX层。光可以从顶表面或底表面照射。
图74A至图74C、图75A、图75B、图76A、图76B、图77A、图77B、图78A、图78B、图79A、图79B、图80A以及图80B是示出根据一些实施方式的用于MSM光电探测器的交叉指型电极的各种构造的方面的图。在图74A中，电极M1和电极M2分别连接至传输线7440和7442。诸如图75A至图75B、图76A至图76B、图77A至图77B、图79A至图79B以及图80A至图80B的构造中的一些构造可以具有对传入光学信号的偏振的降低的灵敏度。
图81是根据一些实施方式的具有交叉指型电极的MSM结构的透视图。所示的结构与图74A至图74C所示的结构类似，其中，光敏区8100具有分别连接至传输线7440和7442的交叉指型电极M1和M2。注意，尽管未示出，但是在图74A至图74C、图75A、图75B、图76A、图76B、图77A、图77B、图78A、图78B、图79A、图79B、图80A、图80B以及图81中描绘的结构中的所有结构可以与CMOS/BiCMOS ASIC单片集成，并且可以具有光电探测器的1维阵列或2维阵列。
图82A和图82B是根据一些实施方式的沉积在具有蚀刻的微结构孔的I或低掺杂Ge/GeSi上的多晶Si的示例的截面图。多晶Si可以部分地或完全地覆盖微结构孔。
图82A示出了表面照射并且在一些情况下为底部照射的NIP竖直结构，在NIP竖直结构中，在P Si器件层和/或基板上可以对Ge进行选择性区域生长。I或低掺杂Ge/GeSi可以具有从0.3微米至2微米或更大以及在一些情况下从0.5微米至1微米范围的厚度。可以在I或低掺杂Ge/GeSi的表面上形成多晶Si N+层并且在一些情况下多晶Si N+层可以如所示出的完全地覆盖孔。N+多晶Si可以具有从0.1微米至2微米或更大范围的厚度。I或低掺杂Ge/GeSi中的微结构孔8212可以具有从0.1微米至1微米以及在一些情况下从0.3微米至0.7微米范围的深度。在一些情况下，微结构孔8212可以部分地蚀刻在Ge/GeSi中并且在一些情况下可以蚀刻至P Si。微结构孔8212的横向尺寸可以在从300nm至2000nm的范围内，并且微结构孔之间的间距可以在从50nm至2000nm的范围内。在N+多晶Si上形成阴极，并且在P或P+Si上形成阳极。未示出可以沉积在I或低掺杂Ge/GeSi的台面的侧壁上的钝化层，该低掺杂Ge/GeSi可以是多晶和/或非晶态Si，并且在一些情况下是多晶和/或非晶态Ge。
图82B示出了除了所有层都为I或低掺杂之外与图82A类似的结构。另外，还可以在I或低掺杂Ge/GeSi台面的侧壁上沉积i多晶Si。该结构是具有形成在微结构孔8212之间的交叉指型电极M1和M2的MSM结构，在某些情况下可以利用i多晶Si部分地或完全地掩埋微结构孔8212。可以在顶表面上以及在一些情况下在底表面上对光学信号进行照射。
本征或低掺杂可以具有小于1×1016cm-3或更少的掺杂，以及在一些情况下可以为1015cm-3或更少的掺杂，以及在一些情况下为1014cm-3或更少的掺杂。未示出用于使反射减少的抗反射材料和/或纳米草材料。
图83A和图83B是示出在N+多晶Si层中形成微结构孔的方面的截面图。图83A示出了顶表面照射的并且在一些情况下底表面照射的微结构孔NIP竖直结构光电二极管。可以在P或P+Si器件层或者其中BOX层是可选的基板上对I或低掺杂Ge/GeSi进行选择性区域生长。I或低掺杂Ge/GeSi可以具有从0.1微米至2微米或更大以及在一些情况下从0.3微米至1微米的厚度范围。在Ge/GeSi的表面上沉积N+多晶Si并且N+多晶Si可以具有从0.1微米至2微米或更大以及在一些情况下从0.5微米至1微米的厚度范围内。在N+多晶Si中以从0.1微米至1微米或更大以及在一些情况下从0.3微米至0.7微米范围的深度对微结构孔8312进行蚀刻。微结构孔的横向尺寸可以在从0.3微米至2微米或更大以及在一些情况下从0.6微米至1.8微米的范围内，并且所述孔之间的间距可以在从0.1微米至1微米的范围内。微结构孔截面可以为倒金字塔、倒梯形、圆筒形或任意截面以及组合。微结构孔的形状可以为方形、多边形、圆形、椭圆形、阿米巴形和/或所述形状的任意其他组合。微结构孔可以周期性、非周期性和/或随机地布置。在N+多晶Si的表面上形成阴极，并且在P或P+Si的表面上形成阳极。
图83B示出了其中在I或低掺杂Ge/GeSi上形成I或低掺杂多晶Si并且在一些情况下I或低掺杂多晶Si可以覆盖I或低掺杂Ge/GeSi台面的侧壁的MSM结构。可以在微结构孔8312之间形成交叉指型电极M1和M2。除了层是I或低掺杂之外，该结构与图83A类似。在一些情况下，M1电极和M2电极可以是透明导电金属氧化物诸如锡铟氧化物，也可以使用其他透明导电金属氧化物。在一些情况下，可以使用诸如Pt硅化物、Ti硅化物、W硅化物、Mo硅化物和其他金属硅化物的硅化物用于M1和M2交叉指型电极。
Ge/GeSi光电二极管中的暗电流可能是由于Ge/GeSi与Si之间的晶格失配引起的位错而导致的。热退火可以用于减小位错密度并且因此减小暗漏电流。参见，例如Chen等；Dark Current Analysis in High-Speed Germanium P-I-N Waveguide Photodetectors；Journal of Applied Physics,119,213105(2016)，其通过引用并入本文。减小暗电流的其他方法包括利用电介质、非晶态半导体、多晶半导体、晶体半导体等进行表面钝化，并且在一些情况下可以在交叉指型电极与Ge/GeSi表面之间插入具有从0.5nm至5nm范围的厚度的氧化层。
湿法蚀刻到多晶Si中可能不会产生倒金字塔并且取决于多晶Si中可以确定孔的最终形状的晶体取向。可以使用除了倒金字塔之外的其他形状用作微结构孔以使吸收增强。在一些情况下，可以使用诸如圆筒形孔或漏斗孔的微结构孔的干刻蚀用于产生吸收增强微结构孔。
图84A至图84H是示出根据一些实施方式的在竖直PIPIN结构和横向PIN结构两者中的微结构孔雪崩光电二极管的方面的截面图。图84A示出了其中顶部P层是多晶Si并且在多晶Si中可以蚀刻诸如倒金字塔孔、圆筒形孔、漏斗孔的微结构孔8412的PIPIN雪崩光电二极管。多晶Si下方的本征或低掺杂Ge/GeSi层吸收具有1000nm至2000nm的波长范围的传入光子。P Si带电层位于Ge/GeSi下方。本征或低掺杂Si倍增层位于PSi带电层下方。N或N+Si层位于倍增层下方。box层是可选的并且可以是SOI晶片或Si晶片。将阳极置于P多晶Si上，并且将阴极置于N层或N+Si层上。在阳极和阴极之间施加有具有-3伏至-50伏或更高的电压范围的反向偏压。光可以从顶表面照射并且在一些情况下从底表面照射。针对N或N+Si的层厚度可以在从200nm至2000nm或更大的范围内。I或低掺杂Si倍增层的厚度可以在从50nm至1000nm的范围内。P Si带电层的厚度可以在从20nm至300nm的范围内。I或低掺杂Ge/GeSi可以在从100nm至2000nm以及在一些情况下从300nm至1000nm的范围内。多晶SiP+层可以在从100nm至1000nm的范围内。主要在多晶SiP+层中蚀刻微结构孔8412，并且在一些情况下微结构孔8412可以延伸至I或低掺杂Ge/GeSi层中。在一些情况下，微结构孔8412仅在多晶Si层中。P和N可以互换。
图84B示出了具有交叉指型电极M1和M2的横向PIN结构。在该示例中，P掺杂区在交叉指型电极M1下方而N掺杂区在交叉指型电极M2下方。在可以封装I或低掺杂Ge/GeSi的I或低掺杂多晶Si中的交叉指型电极M1与M2之间蚀刻微结构孔8414。在I或低掺杂Si上对Ge/GeSi进行选择性区域生长。BOX层是可选的。可以在SOI晶片或Si晶片上制造该器件。I或低掺杂Si层的层厚度可以在从100nm至2000nm或更大的范围内。I或低掺杂Ge/GeSi层可以在从100nm至2000nm以及在一些情况下从300nm至1000nm的范围内。I或多晶Si层可以在100nm至1000nm的范围。N和P掺杂阱可以具有从100nm至1000nm范围的深度，并且可以主要在I或低掺杂多晶Si中，并且在一些情况下可以延伸至I或低掺杂Ge/GeSi区中。光学信号可以从顶表面或底表面照射。
可以在M1(阳极)与M2(阴极)之间施加反向偏压，其中反向偏置电压在从-3伏至-50伏或更高的范围内。抗反射涂层和/或纳米草未被示出并且可以包括抗反射涂层和/或纳米草以进一步减少反射。在M1与M2之间施加有反向偏置电压，其中电压在从-1伏至-35伏以及在一些情况下大于-35伏的范围。在一些情况下，反向偏置电压在从-1伏至-4伏的范围内。
图84C与图84A类似，并且示出了多晶Si中的微结构孔8416，微结构孔8416由于多晶Si的许多晶体取向可以被干法蚀刻和/或湿法蚀刻成多边形形状并且可以为不规则形状。
除了P和N阱部分地延伸至I或低掺杂Ge/GeSi层中之外，图84D与图84B类似。可以将微结构孔8418蚀刻至多晶Si中。
图84E示出了具有微结构孔8420并且具有在交叉指型电极M1和M2下方的P阱和N阱的I或低掺杂Ge层。微结构孔8420可以具有从100nm至1000nm或更大范围的深度，并且可以具有从500nm至2000nm以及在一些情况下从600nm至1600nm范围的横向尺寸。微结构孔之间的间距可以在从100nm至1000nm的范围内。微结构孔可以是周期性的、非周期性的和/或随机的以及/或者周期性、非周期性和随机的任意组合。在一些情况下，所述孔可以具有方形晶格，并且在一些情况下所述孔可以具有六边形晶格。
I或低掺杂Ge/GeSi可以具有从300nm至2000nm以及在一些情况下从500nm至1000nm范围的层厚度。I或低掺杂Ge可以具有小于1×1016/cm3或更小以及在一些情况下小于5×1015/cm3或更小以及在一些情况下小于1×1015/cm3或更小的掺杂。N阱和P阱可以具有3×1017/cm3或更大的掺杂，并且可以具有从100nm至1000nm或更大范围的深度。M1电极和M2电极可以与P阱和N阱进行欧姆接触并且M1电极和M2电极可以具有从50nm至500nm或更大范围的金属厚度以及可以具有从30nm至300nm范围的宽度。在一些情况下，金属宽度可以小于30nm。交叉指型电极M1与M2之间的间距可以在从300nm至2000nm或更大以及在一些情况下在从500nm至1000nm的范围内。在一些应用中，交叉指型电极的间距可以在从1000nm至3000nm或更大的范围内。Koester et.al,Ge-on-SOI-Detector/Si-CMOS-AmplifierReceivers for High-Performance Optical-Communication Applications；Journal ofLightwave Technology,Vol 25,No 1Jan 2007讨论了在不具有微结构孔的情况下与CMOSASIC集成的SOI光电探测器上的交叉指型MSM Ge，其通过引用并入本文。随着微结构孔的添加，与不具有微结构孔的类似结构相比，在特定波长处的EQE可以更高。
图84F示出了可以是多边形形状的晶体Si、多晶Si和/或电介质的掩埋岛状部8422，并且其中可以在这些岛状部上外延横向过生长I或低掺杂Ge/GeSi，使得较低折射率的岛状部被具有较高光学折射率的I或低掺杂Ge掩埋。这种掩埋岛状部8422可以被视为掩埋微结构孔。所述岛状部可以具有从100nm至2000nm或更大以及在一些情况下从500nm至1700nm范围的横向尺寸，并且可以具有从0nm或交叠至2000nm或更大以及在一些情况下从0nm至1000nm范围的间距。所述岛状部的高度可以在从30nm至1000nm或更大的范围内以及在一些情况下在从300nm至1000nm的范围内。I或低掺杂Ge可以选择性区域生长和外延横向过生长，使得所述岛状部完全地或部分地被掩埋。所述岛状部可以周期性、非周期性和/或随机地布置以及/或者是周期性、非周期性和/或随机的任意组合。可以在I或低掺杂Ge中实现P阱和N阱以在M1与M2之间以及I或低掺杂Ge内提供电场。在M1与M2之间施加有反向偏压。
图84G与图84E和图84F类似。在这种情况下，包括了掩埋岛状部8422和微结构孔8420两者。
除了掩埋岛状部8428可以为梯形、矩形和/或多边形之外，图84H与图84F类似。另外，所述岛状部可以包括晶体和非晶半导体和/或电介质。所述掩埋岛状部可以具有从30nm至1000nm或更大范围的高度。在一些情况下，所述岛状部可以被可以选择性区域生长和/或外延横向过生长的I或低掺杂Ge/GeSi层完全地或部分地掩埋。P阱和N阱可以包括在I或低掺杂Ge/GeSi区中并且P阱和N阱具有从50nm至1000nm或更大范围的深度。在一些情况下，所述岛状部可以在所述阱之间并且在一些情况下所述岛状部可以在所述阱下面。所述岛状部可以周期性、非周期性和/或随机地布置，并且在一些情况下可以是周期性布置、非周期性布置和随机布置的任意组合。在一些情况下，所述岛状部可以具有方形晶格并且在一些情况下所述岛状部可以具有六边形晶格。在P阱和N阱之间施加有反向偏压。M1金属和M2金属与P阱和N阱进行欧姆接触。M1和M2可以是诸如Al、Cu、Sn、Ni、Cr、Ti、Ta、V、W或Mo的金属或者所述金属的任意组合物。在一些情况下，非晶态Si和/或Ge可以用于形成欧姆接触。在一些情况下，M1和M2可以是硅化物诸如Pt硅化物、Ti硅化物、Ni硅化物、Al硅化物等。未示出可以施加至Ge/GeSi表面以及M1电极和M2电极的纳米草或抗反射涂层。可以在M1电极和M2电极上沉积非晶Si和/或Ge以使来自金属表面的反射进一步减少。
图84H另外示出了在掩埋岛状部上方具有或不具有P阱和N阱的交叉指型电极M1和M2。掩埋岛状部可以具有比M1和M2电极的横向尺寸大以及在一些情况下大于或等于M1电极与M2电极之间的间距的横向尺寸。
图84I是示出根据一些实施方式的以六边形晶格布置的微结构孔或掩埋岛状部的平面图。孔和/或掩埋岛状部8430可以具有从圆形、卵形、多边形、不规则形和阿米巴形范围的形状。交叉指型电极M1和M2形成在微结构孔之间，并且在掩埋岛状部的情况下，M1电极和M2电极可以形成在掩埋岛状部之间并且在一些情况下形成在掩埋岛状部上方。
图85A和图85B是示出结合一些实施方式的介电材料的使用的方面的截面图。所使用的介电材料的示例包括Si氮化物、Si碳化物、Si氧化物、Al氧化物以及Al。他们可以用于向I或低掺杂Ge/GeSi层施加应力以增强Ge/GeSi对诸如1700nm至2000nm以及在一些情况下从1550nm至2000nm的更长波长的吸收系数。图85A示出了沉积在微结构孔8512中和多晶SiN+层的顶表面上的诸如Si氮化物的介电层8502。该介电层可以具有从100nm至2000nm或更大范围的厚度，并且在一些情况下该介电层可以封装包括I或低掺杂Ge/GeSi层的整个台面。
图85B示出了具有沉积在微结构孔8513中和微结构孔上方的用于向I或低掺杂Ge/GeSi施加应力的类似介电层8503的横向结构。并且在一些情况下，该介电层可以封装整个光电二极管。
图86A和图86B是示出具有被蚀刻至I或低掺杂Ge/GeSi层中以及在一些情况下被蚀刻穿过I或低掺杂Ge/GeSi层至P Si层的微结构孔的结构的截面图。在图86A中，介电层8602对微结构孔8612进行填充，并且还沉积在微结构孔之上。介电层8602可以为Si氮化物、Si碳化物、Si氧化物、Al氧化物、Al氮化物或Ga氮化物等。介电材料向I或低掺杂Ge/GeSi施加应力以增强对1550nm与2000nm之间以及在一些情况下1200nm与2000nm之间的波长的吸收系数。
图86B示出了具有被蚀刻至I或低掺杂Ge/GeSi中以及在一些情况下穿过I或低掺杂Ge/GeSi至I或低掺杂Si层的微结构孔8613的横向MSM结构。如在图86A中的层8602中的介电层8503向I或低掺杂Ge施加应力以增强Ge/GeSi在1200nm至2000nm以及在一些情况下1500nm至2000nm的波长范围下的吸收系数。
介电层可以具有从100nm到2000nm或更大的厚度范围。未示出用于减少反射的抗反射涂层或纳米草。诸如SiN的介电层在一些情况下可以是覆盖具有或不具有微结构孔的Ge/GeSi的薄膜以提供应力，所述薄膜具有从50nm至1000nm或更大范围的厚度。在一些情况下，所述孔可以是其中使用诸如ELOG的处理来外延过生长了Ge/GeSi的岛状部或Si，多晶Si或电介质。
图87A至图87C示出了与图83A类似的结构中的光学场吸收的时域有限差分(FTTD)模拟。图87A是针对以下结构的吸收与光学波长的图：图87C所示的在多晶Si层中具有倒金字塔的结构(曲线8710)；以及图87B所示的具有蚀刻穿过多晶Si层并且穿过Ge层至N基板的漏斗孔的结构(曲线8712)。在任一情况下都不包括BOX层。微结构孔具有1100nm的直径或横向尺寸以及1700nm的周期。在图87C的倒金字塔的情况下，多晶Si层为800nm，Ge为1600nm，而底部Si层为1000nm。在图87B的漏斗孔被蚀刻穿过Ge层至底部Si层的情况下，顶部多晶Si层为300nm。该模拟示出了与根据从1200nm至1800nm的波长的量子效率和/或外量子效率成正比的吸收。在1200nm与1600nm之间增强吸收约为80％，并且在1800nm下增强吸收单调下降至约50％。EQE可以与吸收成正比并且在1200nm至1600nm之间可以类似地具有大约80％的EQE，而在1800nm下单调下降至约50％。未包括抗反射涂层或纳米草。
注意，图87B和87C所示的结构与CMOS/BiCMOS处理兼容，并且可以与CMOS/BiCMOSASIC单片地集成在单个Si芯片上。
在该模拟中，微结构孔具有方形晶格，并且在一些情况下微结构孔可以是周期性的、非周期性的和/或随机的以及/或者其任意组合。
图88A和图88B示出了微结构器件中增强吸收的FDTD模拟。图88A是FDTD模拟的图而图88B示出了用于模拟的层结构。微结构的尺寸如下。底层为1000nm的Si，随后是被蚀刻有1000nm的微结构孔的1600nm厚度的Ge层，并且微结构孔具有1700nm的周期以及1100nm的直径。微结构孔在方形晶格中呈圆筒形。在Ge微结构孔上沉积完全覆盖微结构孔的多晶Si，并且多晶Si具有从孔的底部至多晶Si的顶表面测得的1300nm的厚度。光从顶表面照射。Ge具有约0.6％的应变。图88A中的图示出了根据从1200nm至1800nm波长的增强的吸收。从1200nm至1600nm，增强吸收约为80％，而在1800nm下吸收单调减少至约50％。量子效率和/或外量子效率与增强吸收成正比。从1200nm到1600nm，外量子效率约为80％，而在1800nm下单调降低至约50％。量子效率和/或外量子效率与增强吸收成正比。从1200nm至1600nm，外量子效率可以为约80％。在一些情况下，从1200nm至1600nm，EQE可以大于60％，并且在一些情况下，从1200nm至1800nm，在特定波长下，EQE可以大于45％。在这种结构中，在Ge中蚀刻有孔并且孔完全地被多晶Si覆盖。多晶Si的顶表面可以是大致平坦并且可以施加抗反射和/或纳米草以使反射减少。在一些情况下，光可以从底表面照射。
对于LiDAR应用，可以以与数据通信脉冲流的编码脉冲流类似的编码脉冲流传输激光脉冲，以使来自其他汽车的LiDAR传输的干扰最小化。编码脉冲流可以是与在具有对0格式的返回的数据通信脉冲流中的0和1类似的一系列导通脉冲和关闭脉冲。在一些情况下，也可以使用对0格式的不返回。使来自其他LiDAR单元的干扰最小化的其他方法可以是多个激光光谱的使用，并且在一些情况下，可以使用符合法以检测从目标反射的光。在一些情况下，可以在光电探测器上使用交叉极化滤波器以使来自相对的LiDAR的光最小化。
图89A和图89B示出了与图87A和图87C中模拟的结构类似的微结构PIN光电二极管的FDTD模拟。所模拟的结构在图89B中示出。微结构孔被蚀刻至Ge中，并且微结构孔被填充有SiN并且具有300nm的表面厚度。从微结构孔的底部至SiN的顶表面测量到的SiN厚度为1500nm。底层是1000nm的N+SI，I或低掺杂Ge在从500nm至1600nm的范围，随后是200nm的PSi。微结构孔以1700nm的周期和方形晶格中1100nm的直径被蚀刻至多晶Si和Ge中。在具有1000nm或1600nm的厚度的Ge的情况下，所述孔被蚀刻至1200nm的深度。在Ge为500nm的情况下，所述孔被蚀刻至700nm的深度。微结构孔被填充有SiN并且具有300nm的表面厚度。在图89A中，实曲线8910是针对具有被蚀刻至1200nm的深度的孔和被填充有SiN的孔的1600nm厚的I Ge的情况。增强吸收对1350nm约为90％并且在1800nm下增强吸收单调下降至约50％。EQE与增强吸收成正比，并且可以具有针对从1200nm至1350nm范围的一些波长的大于或等于80％的量子效率以及针对从1350nm至1800nm范围的一些波长的大于50％的量子效率。Ge具有0.6％的应变。虚曲线8912示出了在不具有微结构孔并且不具有SiN的情况下的可比较Si Ge Si PIN光电二极管。在一些情况下，在1200nm至1800nm的波长范围内的某些波长下，微结构孔PIN光电二极管具有比不具有孔的可比较Si Ge Si光电二极管的EQE大的EQE。纵轴是吸收而横轴是以微米为单位的波长。
图89C和图89D是图89B所示的结构的进一步变型的FDTD模拟的图。在图89C中，实曲线8920示出了其中I Ge层具有1000nm的厚度的情况。虚曲线8922是不具有微结构孔的等效Si Ge Si PIN光电二极管。在图89D中，实曲线8930示出了其中I Ge具有500nm的厚度的情况。虚曲线8932是不具有微结构孔的等效光电二极管。
可以看出，针对具有增强吸收的500nm I Ge情况，该器件在1200nm至1350nm的波长范围内实现了大于70％的吸收，在从1350nm至1800nm该吸收单调降低至约50％。具有500nm I Ge层的20微米直径的PIN Si/Ge/Si微结构光电二极管可以具有等于或大于30Gb/s以及在一些情况下50Gb/s的数据带宽，其中在1200nm至1800nm波长范围内的特定波长下量子效率大于或等于40％。
图89E是Si-I Ge-Si PIN微结构孔光电二极管的光电二极管3dB带宽(Ghz)与I层厚度的计算的图。该图示出了表示为10um、20um、30um(微米)的不同光电二极管直径示例的3条曲线。该计算考虑了I Ge层中的光生载流子的传输时间以及PIN结的电容，该电容给出了RC时间，其中R为电阻(在这种情况下为50欧姆)并且C为结电容。可以看出，对于约0.5um的薄的1-Ge层，利用10um直径的Si-Ge-Si PIN微结构光电二极管可以达到大于40Ghz的带宽。对于约0.3um的I Ge层厚度，通过Si-Ge-Si微结构光电二极管可以达到大于50Ghz的带宽。0.9um厚度的I Ge层，利用30um直径的光电探测器可以实现20Ghz的带宽。随着I Ge层的厚度降低至小于或等于1um，与不具有微结构孔的可比较光电探测器相比，微结构孔光电探测器可以具有更高的EQE。微结构孔可以被多晶Si掩埋并且在一些情况下可以被电介质掩埋，并且在些情况下，微结构孔可以主要在多晶Si和/或其他非晶态或多晶半导体中。
微结构孔可以被湿法蚀刻或干法蚀刻，并且在一些情况下微结构孔可以为倒金字塔、圆筒形、漏斗形、圆锥形、梯形和/或所述形状的任意组合。微结构孔或掩埋孔的横向尺寸可以在从300nm至2000nm的范围内，在一些情况下在从600nm至1700nm的范围内以及在一些情况下从700nm至1200nm的范围内。微结构孔或掩埋孔的深度可以在从100nm至2000nm的范围内以及在一些情况下在从300nm至1000nm的范围内。纳米结构孔之间的间距可以在从0nm至2000nm以及在一些情况下在从0nm至1000nm的范围内。微结构孔或掩埋孔可以是周期性的、和/或非周期性的、和/或随机的和/或其任意组合。
图90A是根据一些实施方式的与CMOS/BiCMOS ASIC单片地集成在具有用于表面发射激光器的容纳孔的单个芯片上的微结构光电探测器的平面图。单个芯片9000包括MSPD/MSAPD 9030、CMOS/BiCMOS ASIC 9032和容纳孔9034的2×4阵列。可以使用流体组装方法将VCSEL器件定位在容纳器9034中，并且在一些情况下可以省略流体的使用。在该示例中，Si芯片9000中的容纳孔9032是圆形的，使得具有类似圆形形状的表面发射激光器可以以高概率被流体组装，致使了高产量。未示出将光电探测器和激光器连接至CMOS/BiCMOS电子设备的传输线。ASIC 9032可以包括多个ASIC或其他有源电子电路，所述多个ASIC或其他有源电子电路彼此横向间隔开，并且每个ASIC或其他有源电子电路与光电探测器9030中的相应一个光电探测器或者两个或更多个光电探测器9030中的相应组耦合并且处理来自光电探测器9030中的相应一个光电探测器或者两个或更多个光电探测器9030中的相应组的电输出。所述有源电子电路中的一个或更多个可以与VCSEL9034中的一个或更多个耦合以根据需要激活VCSEL 9034。各个有源电子电路可以具有任何合适的构造，诸如线性阵列，2维阵列，诸如3D阵列的竖直布置。
图90B示出了具有同心的阳极9020和阴极9022的圆形几何形状的表面发射激光器9036。还示出了发光区9008、传输线9040和9042以及金属突片9016和9018。由于圆形几何形状，在VCSEL 9036落入Si芯片9000中的圆形容纳孔中时，VCSEL 9036可以处于任何方向以用于传输线9040和9042的稍后附接。可以为电介质或金属的小突片9016和9018防止圆形激光器在流体组装期间倒置落入容纳孔中。在进行流体组装之后，例如在容纳孔底部使用焊料将VCSEL 9036附接或键合至芯片9000。在键合之后，使用已知的光刻技术，传输线9040和9042可以分别连接至阳极9020和阴极9022。传输线9040和9042形成与CMOS/BiCMOS ASIC(图90A所示)的连接。
图90C是根据一些实施方式的表面发射激光器的透视图。VCSEL 9036被示出为具有类似“冰球”的几何形状。可见的是同心的阳极9020和阴极9022，以及激发区9008，并且在表面上具有电介质或金属突片9016和9018。表面发射激光器9036通常由III-V材料制成，表面发射激光器的底部可以具有金属接触诸如铟，该金属接触可以附接至也可以具有铟的容纳孔的底部，使得利用加热可以将表面发射激光器芯片焊接下来。在一些情况下，容纳孔的底部可以是传输线的一部分。容纳孔可以被蚀刻至Si中，并且在一些情况下，容纳孔可以为二氧化硅或电介质或者Si和电介质的组合。
图90D是根据一些实施方式的矩形III-V芯片上的表面发射激光器的2维阵列的平面图。芯片9050包括VCSEL 9036的阵列(在这种情况下为2×4)。每个VCSEL具有阳极电极和阴极电极，所述阳极电极和阴极电极被定位成使得矩形芯片9050可以以两种可能的方向进行流体组装并且可以连接至传输线(例如，9044和9046)，该传输线连接至CMOS/BiCMOSASIC(例如，图90A所示)中的激光驱动器。可以包括金属突片或介电突片9066和9068使得矩形芯片不会倒置落入容纳孔中。为了允许2个方向，阳极和阴极可以具有180度的旋转对称性。图90D所示的构造可替选地可以为方形使得该构造具有四重对称性，并且芯片可以以任意四个旋转方向进行流体组装。传输线可以添加至所有4个边缘。
在一些情况下，流体组装可以与未完全加工成器件的III-V材料一起使用，并且在完成流体组装时，可以在生产线的后端对III-V材料进行加工以完成激光器阵列。激光器可以是垂直腔面发射激光器，并且在一些情况下可以是透镜集成表面发射激光器，以及在一些情况下可以是边缘发射激光器。
Anderson et al,PSM4 Technology&Relative Cost Analysis Update；www.ieee802.org/3/bm/public/jan13/anderson_01_0113optx.pdf讨论了用于具有4通道的并行单模光纤的LISEL阵列，其通过引用并入本文。
图91A和图91B示出了用于一些全硅MSM横向光电二极管和一些全硅竖直PIN光电二极管的光学场的FDTD模拟。在一些情况下，横向MSM还可以包括P和N掺杂以提供横向PIN。该模拟结构包括形成在1微米的BOX层上并且在硅基板下面的具有0.5微米、1微米或1.5微米厚度的Si层。图91B描绘的700nm横向尺寸的倒金字塔被以约500nm的深度湿法蚀刻至Si中。倒金字塔孔在方形晶格中具有825nm的周期。在图91A中，纵轴是吸收，而横轴是从800nm至900nm的波长。上曲线9110、9112和9114分别示出了针对0.5微米、1微米、1.5微米的Si层厚度的具有微结构倒金字塔的光电二极管。针对从800nm至900nm的波长，吸收主要在60％以上，并且在一些情况下，在特定波长吸收约为80％。下曲线9120、9122和9124分别示出了针对0.5微米、1微米、1.5微米的Si层厚度的不具有微结构孔的可比较光电二极管。可以看出，在800nm至900nm波长范围内，不具有微结构孔的器件具有约10％或更少的吸收。吸收与外量子效率(EQE)成正比，并且在一些情况下EQE可以等于吸收。与不具有微结构孔的光电二极管相比，具有微结构孔的光电二极管可以具有更高的EQE。在一些情况下，在800nm至900nm波长内，微结构孔光电探测器的EQE可以是不具有微结构孔的可比较光电二极管的EQE的两倍高。在一些情况下，在800nm至900nm之间，在特定波长下EQE可以是三倍高或更高，并且在一些情况下，在特定波长下，EQE可以是五倍高或更高。
图91C是根据一些实施方式的比较具有微结构倒金字塔和微结构圆筒形孔的光电探测器的FDTD模拟的图。所述孔具有700nm的横向尺寸，500nm的深度，在方形晶格中具有825nm的周期。在Si基板上的1微米的BOX层上的Si层为1.5微米。曲线9130、9132和9134分别针对倒金字塔、圆筒形和“平坦”(无微结构孔)。从图中可以看出，在800nm至900nm的波长范围上，针对倒金字塔孔和圆筒形孔两者的吸收与波长特性都具有大于60％的吸收。在800nm至900nm的波长范围上，不具有微结构孔的Si光电探测器具有约小于10％的吸收。在一些波长下，圆筒形孔具有比倒金字塔微结构孔稍低的吸收。
图91D和图91E示出了根据一些实施方式的具有250nm深度的浅微结构孔的结构的FDTD模拟。在该模拟中，图91E所示的结构包括具有700nm的横向尺寸，250nm的蚀刻深度以及在方形晶格中的825nm的周期的倒金字塔。Si层为0.5微米、1微米，或1.5微米厚，并且形成在1微米厚的BOX层上和Si晶片上。在图91D中，曲线9140、9142和9144分别示出了针对0.5微米、1微米、1.5微米的Si层厚度的吸收。曲线9150、9152和9154分别示出了针对0.5微米、1微米、1.5微米的Si层厚度的呈“平坦”(无微结构孔)的吸收。从模拟中可以看出，针对从800nm至900nm的波长范围，较浅的孔导致吸收减少。如所示出的，吸收约为60％，在900nm下吸收下降至约50％。针对从800nm至900nm的波长范围，在特定波长下，浅微结构孔的EQE可以是不具有微结构孔的Si光探测器的可比较EQE的2至3倍大或更大。
图92A和图92B示出了根据一些实施方式的针对Si上Ge结构并且在Ge之上具有多晶Si层的吸收与波长的FDTD模拟。在图92B中描绘了模拟结构。针对被刻蚀至多晶Si层厚度的90％深度的孔，多晶Si顶层具有0.25微米和0.5微米的厚度，并且圆筒形微结构孔的横向尺寸为1200nm。所述孔在方形晶格中具有1700nm的周期。Ge层为0.5微米和1微米厚，并且底部Si层大于10微米。Ge层可以被应变。曲线9210、9212和9214分别示出了多晶Si＝0.23微米/Ge＝1微米、多晶Si＝0.5微米/Ge＝1微米以及多晶Si＝0.5微米/Ge＝0.5微米的情况。对于150nm波长，吸收在70％以上，而在1800nm波长下，吸收单调下降至约30％或更多。较低曲线9220和9222示出了不具有微结构孔(平坦)的类似光电探测器结构的情况。并且可以看出，在大于1600nm的波长处，吸收迅速降低至小于5％。
EQE可以与吸收成正比，并且在1200nm至1800nm波长范围内，在特定波长下，微结构孔光电探测器的EQE可以是不具有微结构孔的可比较光电探测器的EQE的1.5倍大或更大。在1600nm至1800nm之间的波长范围内，在特定波长下，微结构孔光电探测器的EQE可以是不具有微结构孔的可比较光电探测器的5倍大或更大。
多晶Si-Ge-Si结构可以应用于横向光电探测器结构和/或竖直光电探测器结构两者，例如横向PIN MSM结构和/或竖直PIN或NIP结构。在这两种情况下，这些结构能够与CMOS/BiCMOS ASIC单片地集成。在一些情况下，光学信号可以照射在顶表面上，并且在一些情况下光学信号可以从底表面照射。
FDTD模拟是在微结构孔器件的情况下光学信号相对于法线+/-10度照射的平均值。在不具有微结构孔(平坦)的可比较光电探测器的情况下，FTDT模拟仅适用于法向入射。
在一些情况下，可以在SOI晶片上制造Si上Ge光电二极管。参见，例如Xue et al,1×4Ge-on-SOI PIN Photodetector Array for Parallel Optical Interconnects,Journal of Lightwave Technology,Vol.27,No.24,Dec 15,2009，其通过引用并入本文。Si上Ge光电二极管可以与CMOS/BiCMOS ASIC单片集成。参见，例如Knoll et al,Monolithically Integrated 25Gbit/sec Receiver for 1.55um in Photonic BiCMOSTechnology,OFC 2014，其通过引用并入本文。
利用Si钝化可以抑制具有台面PIN结构的Si上Ge光电二极管的暗电流。参见，例如参考文献Dong et al,Suppression of dark current in germanium-tin-on silicon p-i-n photodiode by silicon surface passivation technique,Optics Express Vol23,No 14,13July 2015。参考文献DiLello et al,Characterization of dark currentin Ge-on-Si photodiodes,Journal of Applied Physics,112,054506(2012)示出了使用与CMOS/BiCMOS制造方法兼容的介电处理来降低Si上Ge光电二极管的暗电流。
图92C至图92F示出了针对Si上Ge结构的光学吸收与波长的FDTD模拟，该结构具有Si金字塔岛状部并且在Ge表面上具有和不具有多晶Si覆盖层。在图92D(无Si覆盖)和92F(具有Si覆盖)中描绘了所述结构。Ge层具有0.5微米和1微米的厚度。Si金字塔具有1200nm的基底尺寸以及在方形晶格中的1700nm的周期。光学信号以法向入射以及在某些情况下以偏离法向正/负10度的入射照射在Ge的顶表面上。图92C中的曲线9230和9232以及图92E中的9240和9242示出了在Ge上不具有Si覆盖层以及具有和不具有任何抗反射涂层的情况。小间距虚曲线9234和9244示出了从1100nm至1800nm针对具有抗反射涂层的1微米Ge厚度的吸收与波长的关系。虚曲线9236和9246示出了具有抗反射涂层的0.5微米Ge厚度。针对1微米Ge厚度，增强吸收可以为约80％，并且针对对于1400nm波长的0.5微米厚度Ge，增强吸收为约60％。EQE与吸收成比例，并且比例因子可以在从1(EQE＝吸收)至0.5(EQE＝0.5吸收)的范围内，并且在一些情况下，比例因子可以在从1至0.3的范围内。
在这两种情况下，在1100nm至1800nm的波长范围内，在特定波长下，与不具有Si岛状部的可比较Si上Ge光电探测器相比，具有掩埋Si岛状部(其通常可以为金字塔、圆筒形、方形、梯形或多边形)的Si上Ge光电探测器可以具有更高的EQE。
该结构可以应用于竖直PIN光电探测器或横向PIN光电探测器或横向MSM微结构光电探测器两者。
光学信号在一些情况下可以从底部照射，并且在一些情况下可以包括BOX层。
Si岛状部的横向尺寸可以在从300nm至1800nm的范围内，高度可以在从50nm至1000nm或更大的范围内，并且间距可以在从0nm(相触或交叠)至2000nm或更大的范围内。Si岛状部可以是周期性的、非周期性的和/或随机的并且在一些情况下可以是周期性、非周期性和/或随机的任意组合。波长范围可以从800nm至2000nm并且在一些情况下从1000nm至1450nm以及在一些情况下从1000nm至1800nm。数据速率可以在从10Gb/s至50Gb/s或更高的范围内，并且所述结构与CMOS BiCMOS处理兼容。光电探测器的横向尺寸可以在从5微米至1000微米或更大以及在一些情况下从10微米至80微米以及在一些情况下从10微米至3000微米的范围内。APD光电探测器结构和SPAD光电探测器结构也可以使用具有掩埋Si岛状部的Si上Ge来实现。并且在一些情况下，掩埋Si岛状部可以是电介质以及/或者被涂覆有电介质，并且所述岛状部可以是非晶的和/或晶体的。
图93A和图93B示出了针对Ge-Si结构的光学吸收与波长的FDTD模拟，该Ge-Si结构具有Si矩形岛状部并且在Ge表面上具有多晶Si覆盖层。所模拟的结构在图93B中描绘。下Si层为0.25微米或者0.5微米。在Si层之上的Ge层为0.5微米或1.0微米。上多晶Si层为100nm。微结构突起由Si形成并且是圆筒形的。圆筒形突起具有1.2微米的横向直径，并且具有布置在方形晶格中的1.7微米的周期。突起高度为0.25微米和0.5微米。Ge应变为0.6％。抗反射涂层覆盖上多晶Si层。在图93A中，曲线9310、9312和9314分别示出了针对下述三种情况的吸收与光学信号波长的关系，分别为：(1)Si突起高度＝0.5微米，Ge厚度＝0.5微米；(2)Si突起高度＝0.5微米，Ge厚度＝1.0微米；以及(3)Si突起高度＝0.25微米，Ge厚度＝1微米。注意，针对上述情况(1)，Si突起和Ge厚度是相等的，因此该突起延伸至Ge层的上表面。下曲线9320和9322分别针对下述两种情况的平坦结构(无微结构)：(1)Ge厚度＝0.5微米；(2)Ge厚度＝0.25微米。可以看出，在1.6微米至1.8微米波长之间的不具有突起的情况下，吸收迅速降低至10％或更少。相反，在包括微结构突起的情况下，在所有波长下吸收都明显较高并且在1.8微米的波长下吸收单调降低至约30％。在1.2微米至1.8微米的波长范围内，与不具有微结构突起的类似结构相比，在具有突起的情况下吸收增强约为1.2至6倍大。
注意，所模拟的结构适用于竖直布置的PIN光电探测器以及横向布置的MSM交叉指型电极光电探测器两者。另外，在横向布置的交叉指型电极光电探测器的情况下，(在电极之间)交叉指间隔可以小于或等于突起的横向尺寸。
注意，硅突起的折射率通常低于叠置Ge层。然而，在一些情况下，突起可以由较高折射率的材料(诸如Ge)制成，并且然后与较低折射率的材料(诸如多晶Si)叠置。这种构造可以用于实现增强吸收，如本文所示出的。
图94A至图94D示出了四个不同的Si上Ge结构，并且图94E示出了照射在那些结构的表面上的光学场的FDTD模拟。图94A示出了方形Si岛状部，该方形Si岛状部具有1200nm的侧面尺寸和方形晶格中1700nm的周期以及500nm的高度的，在方形Si岛状部上生长1000nm的厚度的Ge并且形成了100nm厚度的多晶Si覆盖层。除了具有蚀刻在Si中的金字塔之外，该金字塔具有1200nm的基底尺寸和方形晶格中1700nm的周期及约500nm的高度，在该金字塔上生长了1000nm的Ge并且覆盖有100nm的多晶Si，图94B与图94A类似。图94C示出了以金字塔形状沉积在Si上的诸如二氧化硅的电介质，该电介质具有1200nm的基底和方形晶格中1700nm的周期及约500nm的高度并且使用外延横向过生长方法在该电介质上方生长了1000nm的Ge并且该电介质覆盖有100nm的多晶Si。图94D示出了沉积在Si上并且被蚀刻成立方岛状部的诸如二氧化硅的电介质，该电介质具有1200nm的横向尺寸，方形晶格中1700nm的周期以及约500nm的高度，并且在该电介质上外延横向过生长了1000nm厚度的Ge并且该电介质覆盖有100nm的多晶Si。
图94E示出了从1.2微米至1.8微米吸收与波长的几个图。如所看到的，与使用Si突起的结构(图94A和图94B以及曲线9410和9412)相比，使用掩埋介电岛状部的结构(图94C和图94D以及曲线9414和9416)从1.6微米至1.8微米产生了更高的吸收。对于图94C和图94D的结构(曲线9414和9416)，针对从1.2微米至1.5微米的波长，吸收约为80％，并且在1.8微米的波长下，吸收近似单调降低至约40％。EQE与吸收成比例并且针对1.2微米至1.8微米范围内的一些波长，可以具有从40％至80％范围的EQE，以及在一些情况下，在1.2微米至1.8微米的波长范围内，EQE可以为20％或更多。图94A至图94D所示的结构可以应用于横向交叉指型光电探测器和竖直PIN光电二极管两者，两者均使用接收相同光学信号的多个孔。
在使用图94A至图94D输出类型的多个孔的结构中，Si或电介质中的岛状部可以具有在800nm至1500nm以及在一些情况下500nm至2000nm范围内的横向尺寸，并且所述岛状部之间的间距可以在从0nm(交叠)至1000nm或更大的范围内。在一些情况下，该间距可以在从100nm到1000nm的范围内。所述岛状部的高度可以在从50nm至1000nm以及在一些情况下250nm至1000nm的范围内。所述岛状部的形状可以为圆筒形、金字塔形、多边形、梯形以及所述形状的任意组合，并且可以周期性地、和/或非周期性地、和/或随机地布置。所述岛状部在相同阵列或岛状部组内可以具有相同的尺寸和/或不同的尺寸。可以使用多晶Si代替非晶硅，并且在一些情况下可以使用非晶硅代替多晶Si。
除了示出了在虚线9510处及其附近的离子注入的添加之外，图95与图84I类似，其中微结构孔区之外的区域利用诸如N、O、H、Ar等离子进行高浓度地离子注入，以减少光生载流子的寿命并且使那些光生载流子向高场区的扩散最小化，这可能带来光脉冲响应中的慢尾。在一些情况下，可以沿着虚线9510蚀刻沟槽。还示出了围绕M1电极和M2电极和微结构孔8430的沟槽9520，微结构孔8430可以用作用于在被沟槽9520约束的区域外部生成的光载流子的光学隔离，以使扩散回高场区的光载流子的贡献最小化。沟槽9520可以是连续的，诸如所示出的像缘沟一样，并且在一些情况下沟槽9520可以具有间隙以使得金属线能够连接至M1电极和M2电极。在不使用间隙的情况下，可以使用诸如电介质和/或聚酰胺的填充物来填充沟槽，并且诸如传输线的连接金属可以跨越沟槽并连接至M1电极和M2电极。沟槽9520的深度可以在从100nm至1000nm或更大的范围内并且在一些情况下可以被蚀刻至BOX层。在一些情况下，沟槽可以是Si或Ge/GeSi层厚度的10％至100％。在用于减少载流子寿命的离子注入的情况下，离子的掺杂浓度可以在从5×1017每cm3至1×1020每cm3或更高的范围内，并且可以具有多种离子注入能量以提供经离子注入的离子的均匀深度分布。
如图48A至图48C所示，MSM电极可以位于不同的平面上。然而，在更高的数据速率带宽下，交叉指型电极M1与M2之间的间隙可以小于1000nm。在许多情况下，微结构孔的横向尺寸约为1000nm。如果期望使孔的尺寸保持宽于交叉指型电极之间的间隙，则可以掩埋电极M1或电极M2中的一个，使得吸收层Ge/GeSi可以位于M1电极与M2电极之间。
图96A至图96D是根据一些实施方式的其中电极之一被掩埋或者形成在吸收层下方的交叉指型电极光电探测器的简单截面图。在图96A的情况下，电极M2沉积在Si上并且可以被可以掺杂或未掺杂的多晶Si层9608覆盖。多晶Si 9608的厚度可以在从50nm至500nm或更大的范围内，并且在一些情况下，多晶Si可以小于50nm。在具有或不具有缓冲层的Si上对Ge/GeSi进行选择性区域生长并且在M2电极和任意多晶Si上外延生长Ge/GeSi，使得M2电极被Ge/GeSi层掩埋。如图所示，可以在Ge/GeSi层上沉积掺杂或未掺杂的多晶Si薄层。然后，如所示出的，在多晶Si层上沉积M1交叉指型电极。Ge/GeSi层上方的多晶Si层的可以具有从10nm至500nm或更大范围的厚度，并且在一些情况下，多晶Si层的厚度可以小于10nm。Ge/GeSi层可以具有从300nm至1000nm以及在一些情况下大于1000nm以及在一些情况下小于300nm范围的厚度。光照射在多晶Si层的表面上，并且在一些情况下光可以从基板的底部照射，其中波长在从800nm至1800nm的范围内。
利用掩埋的M2电极，M1电极之间的间距是其中M1电极和M2电极近似地在同一平面上的MSM光电探测器中的M1电极之间的间距的二分之一或更小。M1电极的横向尺寸或宽度可以尽可能地窄以使表面照射光学信号的阻塞最小化，并且M1电极的横向尺寸或宽度可以在从20nm至300nm的范围内并且在一些情况下可以宽于300nm以及在一些情况下小于20nm。用于M2电极的材料示例包括：Mo、W和/或金属硅化物，所有材料都可以使用标准的CMOS/BiCMOS处理。用于M1电极的材料示例包括：Al、Cu、W、Mo、金属硅化物和/或CMOS/BiCMOS处理中常用的任何金属。未示出抗反射层、用于减少表面反射的纳米草、钝化、隔离沟槽、传输线以及与掩埋电极的接触。M2电极可以具有从20nm至300nm或更大的范围内的横向尺寸。M1电极的间距可以在从500nm至2000nm或更大的范围内，而M2电极的间距可以在从100nm至2000nm或更大的范围内。
除了掩埋M2电极由P多晶Si制成并且具有从100nm至500nm或更大范围的厚度以及从300nm至1700nm或更大的范围内的横向尺寸之外，图96B与图96A类似。M2电极9610的间距可以在从100nm至1000nm以及在一些情况下大于1000nm的范围内。在一些情况下，P多晶Si9610可以是N多晶Si。
图96C示出了M1电极之间的可以被蚀刻至多晶Si中以及在一些情况下蚀刻穿过多晶Si层至Ge/GeSi层中的蚀刻微结构孔9612。蚀刻深度可以在从100nm至1000nm或更大的范围内。微结构孔的横向尺寸可以在从500nm至1700nm以及在一些情况下从600nm至1500nm的范围内。微结构孔9612的间距可以在从0nm(顶部边缘相触)至1000nm以及在一些情况下从100nm至500nm的范围内。所述孔的形状可以为圆形、矩形、多边形、漏斗形、倒金字塔，并且可以是周期性的或非周期性的。M2电极可以是金属或金属硅化物并且在一些情况下可以是掺杂多晶Si。在一些情况下，M2电极可以被涂覆有氧化物层或多晶Si以使漏电流最小化。
图96D与图96C类似，其中孔9614被蚀刻至涂覆有多晶Si层的Ge/GeSi层中。在一些情况下，孔9614可以被涂覆有诸如Al氧化铝的薄金属氧化物层以使漏电流减小。
图96E是根据一些实施方式的其中一组交叉指型电极被掩埋的交叉指型光电探测器的简单顶视示意图。特别地，M1“指”或从M1传输线9650起的由点划水平线示出的电极“指”9640被掩埋。掩埋一组电极(例如当前情况下的M1以及图96A至图96D中的M2)提供针对例如M2交叉指型电极9642之间的微结构孔9612的更大空间，并且同时使得M1交叉指型电极9640与M2交叉指型电极9642之间的距离能够小于1000nm。在该示意图中，示出微结构孔9612作为示例；在一些情况下，可以形成也可以被掩埋的微结构岛状部。可以实施这种掩埋岛状部，这使得M1交叉指型电极和M2交叉指型电极之间的距离能够显著地小于1000nm并且在一些情况下小于500nm。提供M1指与M2指之间的较小的距离使得能够允许更高的数据速率，例如25Gb/s或更高，以及在一些情况下为50Gb/s或更高。还示出了连接至M2指电极(例如9642)的传输线9652。
掩埋电极指可以具有与表面上的电极指不同的宽度和/或周期。在一些情况下，M1指和M2指两者都可以完全地或部分地被掩埋。在一些情况下，可以在掩埋过程中使用外延横向过生长和/或选择性区域生长来形成空隙。用于掩埋电极或未掩埋电极的材料包括：诸如W、Mo、Al、Cu、Pt、Ni、Cr、Ti、Ta的金属；金属硅化物；掺杂多晶Si；和/或前述的任意组合。Ge/GeSi可以是晶体的、多晶的、非晶态的以及其任意组合并且可以具有具有不同组成和/或结晶度的Ge/GeSi的不止单个层。用于掩埋电极的处理可以使用标准的CMOS/BiCMOS处理和/或非标准的CMOS/BiCMOS处理。
掩埋交叉指型电极光电探测器的其他构造是可能的。例如，一些掩埋交叉指型电极光电探测器可以具有用于M1电极和M2电极中的至少一个或两者的P结和N结、金属半导体结、金属氧化物半导体结、和/或欧姆接触。在一些情况下，可以包括P N结以用于雪崩增益。Ge/GeSi可以是I或低掺杂的，并且可以是晶体的和/或多晶的和/或非晶态的。在GeSi的情况下，Ge摩尔分数可以在从0至1的范围内，其中0是纯Si，而1是纯Ge。
图97A至图97C是根据一些实施方式的具有掩埋的阳极电极或阴极电极的竖直布置的光电探测器的简单示意性截面图。光电探测器可以被配置为具有表面照射的PIN、NIP或肖特基接触。在图97A中，阳极9740与P Si接触，P Si可以包括BOX层，如所示出的。阳极9720可以是例如Mo、W、金属硅化物。岛状部9730可以为电介质、多晶Si或Si，并且岛状部9730具有从500nm至1500nm范围的横向尺寸并且具有从100nm至1000nm以及在一些情况下超过1000nm范围的间距。微结构岛状部9730可以具有从100nm至500nm以及在一些情况下超过500nm范围的高度。Ge/GeSi可以是选择性区域并且可以外延横向过生长以掩埋阳极和微结构岛状部。Ge/GeSi的厚度可以在从小于300nm至1000nm或更大以及在一些情况从300nm至1000nm的范围内。在Ge/GeSi上可以沉积N多晶Si并且N多晶Si可以具有从100nm至500nm以及在一些情况下超过500nm范围的厚度。在N多晶Si上形成阴极电极。可以在N多晶Si层中形成微结构孔9712，该微结构孔9712具有从500nm至1500nm范围的横向尺寸并且具有从100nm至500nm范围的间距。微结构孔9712可以是周期性的和/或非周期性的。介电岛状部9730也可以是周期性的和/或非周期性的。可以将阳极电极9720布置在岛状部9730之间的栅格中，并且在一些情况下阳极电极9720可以在被Ge/GeSi层掩埋或未被Ge/GeSi层掩埋的外围区域上。
除了省略了电介质或多晶Si岛状部并且阳极9740由金属硅化物、P多晶Si和/或金属形成之外，图97B与图97A类似。
除了阳极可以延伸如所示出的光敏区域的宽度之外，图97C与如图97B类似。阳极示出为被P多晶Si覆盖，P多晶Si在一些情况下可以是未掺杂的多晶Si。Ge/GeSi可以是晶体的、多晶的、非晶态的以及/或者晶体的、多晶的和非晶态的任意组合。对于GeSi，Ge摩尔分数可以在从0至1的范围内。在一些情况下，微结构孔和/或纳米结构孔9712可以在Ge/GeSi生长前蚀刻穿过多晶Si和阳极至Si层。金属硅化物或金属阳极上的P多晶Si或未掺杂的多晶Si可以具有从几纳米至1000nm以及在一些情况下从10nm至100nm范围的厚度。可以是I或低掺杂的Ge/GeSi的厚度可以在从200nm至1000nm以及在一些情况下超过1000nm的范围。
具有Ge/GeSi吸收层并且具有微结构孔和/或岛状部的波长范围可以在从800nm至1800nm的范围内。可以包括附加的PN结以用于雪崩增益。光可以从顶表面以及在一些情况下从底表面照射。在诸如掩埋阳极(P和N可以互换，并且阳极和阴极可以互换)的掩埋电极的情况下，可以在掩埋电极中生成波长选择图案，使得从底表面照射光可以具有波长选择性特性。
图98是根据一些实施方式的在同一基板上制造的并且与CMOS/BiCMOS ASIC单片集成的横向交叉指型光电二极管和交叉指型横向雪崩光电二极管(APD)和/或单个光子雪崩光电二极管(SPAD)的截面示意图。在一些情况下，光电二极管和/或雪崩光电二极管以1维阵列布置。在其他情况下，光电二极管可以以2维阵列布置，诸如图53和图90A所示。光电二极管和/或雪崩光电二极管的横向尺寸可以不同并且可以具有从10微米至1000微米或更大的范围内。可以包括隔离沟槽9820以将光电二极管与APD/SPAD分离，并且在沟槽9822的情况下用于将光电二极管和APD/SPAD与CMOS/BiCMOS电子设备分离。在一些情况下，可以包括遮光部9830以阻挡来自雪崩区和CMOS/BiCMOS电子设备的光。该示例是诸如图21所示的交叉指型光电二极管连同如图24所示的APD/SPAD的制造。M1和M2是用于光电二极管的一对交叉指型电极并且M3和M4是用于APD/SPAD的一对交叉指型电极。多个光电二极管和APD/SPAD可以以具有不同横向尺寸或相同的横向尺寸的阵列制造。诸如肖特基接触、欧姆接触、金属氧化物半导体接触的其他接触是可能的。另外，诸如图30所示的包含Ge/GeSi的其他APD结构以及图26和图33所示的光电探测器可以组合在单个公共基板上。
在该示例中，在表面上蚀刻有诸如倒金字塔的微结构孔9812，并且在一些情况下微结构孔9812可以用电介质进行填充，以及在一些情况下可以倍掺杂为P或N型。在一些情况下，所述孔可以是固态的诸如岛状部，并且可以掩埋在I或低掺杂半导体区内。在一些情况下，BOX层可以是可选的。光学信号照射在顶表面上，并且在一些情况下光学信号照射在底基板表面上。
横向光电探测器和横向APD/SPAD可以制造在具有公共I或低掺杂层的公共基板上并且可以与CMOS/BiCMOS ASIC单片集成。
上面讨论的图通常仅示出光电探测器的一部分，并且应当理解，所示部分可以被重复多次以形成单个光电探测器。例如，图72F示出了仅示出两个电极M1和一个电极M2的部分，但是例如如在图74B中看到的，所示的光探测器包括在光探测器的光敏区域上方的更多电极M1和更多电极M2的图案。图74C示出了在图74B中看到的许多电极M1和许多电极M2的仅一部分。
还应当理解，在其中两个或更多个光电探测器形成在同一芯片上或同一芯片中的实施方式中，这些光电探测器可以彼此相同或彼此不同。例如，一些可以是MSPD而一些可以是MSAPD，一些可以使用金属电极，一些可以在金属电极下添加掺杂的半导体，并且一些可以使用肖特基结电极，一些可以是横向MSPD而一些可以是竖直MSPD等。类似地，在包括单片地集成在同一芯片中的作为多个MSPD和/或MSAPD之一的两个或多个有源电子电路的实施方式中，有源电子电路可以彼此相同或彼此不同，例如一些可以是放大器，一些可以进行数字处理等
尽管为了清楚的目的已经详细描述了前述内容，但是将明显的是可以在不脱离前述内容的原理的情况下进行某些改变和修改。应当注意，存在许多实现本文描述的过程和装置两者的可替选方式。因此，本实施方式应被认为是说明性的而非限制性的，并且本文描述的工作主体不限于本文给出的细节，可以在所附权利要求书的范围和等同范围内对其进行修改。

Claims (50)

1.一种横向微结构增强的光电探测器，包括：
一个或更多个横向地延伸的非掺杂或低掺杂半导体材料I层；
彼此横向地间隔开的交叉指型电极，所述交叉指型电极与所述一个或更多个I层电耦接并且被配置成在所述一个或更多个I层中产生横向地延伸的电场；
微结构，包括在所述光电探测器中故意形成的横向地延伸的多个孔；
其中：
所述一个或更多个I层除了所述孔对所述一个或更多个I层的任何穿透之外是连续的；
所述孔沿横切于所述I层的方向具有一定高度；
所述光电探测器被配置成：通过产生取决于照射的电输出来对所述照射进行响应，利用在空间上连续的光在均包含多个所述孔的一个或更多个区域中的每个区域处沿横切于所述一个或更多个I层的方向进行所述照射；以及
与不具有所述孔的其他相同的光电探测器的电响应相比，所述孔增强了所述光电探测器对一个或更多个选定波长范围内的光的期望电响应。
2.根据权利要求1所述的横向微结构增强的光电探测器，还包括单片芯片和一个或更多个有源电子电路，所述一个或更多个有源电子电路与所述光电探测器单片地集成在所述芯片上或所述芯片中，并且所述一个或更多个有源电子电路与所述电极电耦接以接收并处理所述电输出。
3.根据权利要求1所述的横向微结构增强的光电探测器，还包括单片芯片和多个有源电子电路，所述多个有源电子电路与所述光电探测器单片地集成在所述芯片上或所述芯片中，并且所述多个有源电子电路与所述电极电耦接以接收并处理所述电输出。
4.根据权利要求1所述的横向微结构增强的光电探测器，还包括：单片芯片和多个电子电路，所述多个电子电路与所述光电探测器单片地集成在所述芯片上或所述芯片中，并且所述多个电子电路与所述电极电耦接以接收并处理所述电输出；以及一个或更多个发光器件，被安装至所述芯片并且耦接至一个或更多个有源电子电路，以由所述一个或更多个有源电子电路驱动。
5.根据权利要求1所述的横向微结构增强的光电探测器，其中，所述孔中的至少一些孔横向地位于所述电极之间。
6.根据权利要求1所述的横向微结构增强的光电探测器，其中，所述电极叠置于所述孔中的至少一些孔上。
7.根据权利要求1所述的横向微结构增强的光电探测器，还包括在所述一个或更多个I层上方的盖层，并且其中，所述孔仅在所述盖层中。
8.根据权利要求1所述的横向微结构增强的光电探测器，其中，所述孔从所述一个或更多个I层的顶表面向下仅部分地延伸。
9.根据权利要求1所述的横向微结构增强的光电探测器，其中，所述一个或更多个I层具有顶表面和底表面，并且所述孔从所述顶表面向下延伸至所述底表面。
10.根据权利要求1所述的横向微结构增强的光电探测器，其中，所述孔包括介电材料的岛状部，所述介电材料的岛状部通过所述I层的所述半导体材料被彼此横向地间隔开，所述介电材料的岛状部通过选择性区域生长形成。
11.根据权利要求1所述的横向微结构增强的光电探测器，其中，所述一个或更多个I层具有底表面，并且所述孔中的至少一些孔从所述底表面向上延伸至所述一个或更多个I层中，并且所述孔中的至少一些孔包括具有与所述一个或更多个I层的电特性和/或光学特性不同的电特性和/或光学特性的材料。
12.根据权利要求1所述的横向微结构增强的光电探测器，其中，所述一个或更多个I层具有顶表面和底表面，并且所述孔中一些孔从所述顶表面向下延伸至所述一个或更多个I层中，并且所述孔中一些孔从所述底表面向上延伸至所述一个或更多个I层中。
13.根据权利要求1所述的横向微结构增强的光电探测器，其中，所述孔包括固体介电材料。
14.根据权利要求1所述的横向微结构增强的光电探测器，其中，所述孔包括与所述一个或更多个I层的半导体材料不同的半导体材料。
15.根据权利要求1所述的横向微结构增强的光电探测器，其中，所述电极包括横向地延伸的导体和在所述导体下方的掺杂半导体材料区，所述掺杂半导体材料区由所述一个或更多个I层横向地间隔开并且在所述光电导体中形成一个或更多个PN结，其中，形成所述一个或更多个PN结中的每一个的材料是相触的。
16.根据权利要求1所述的横向微结构增强的光电探测器，还包括至少一个掺杂半导体区，并且其中，所述电极包括：横向地延伸的导体；以及在所述导体中的一个或更多个下方并且与所述导体中的一个或更多个欧姆接触的附加掺杂半导体材料区，所述掺杂区由所述一个或更多个I层横向地间隔开并且在所述光电导体中形成一个或更多个PN结，其中，形成所述一个或更多个PN结中的每一个的材料是相触的。
17.根据权利要求1所述的横向微结构增强的光电探测器，其中，所述电极包括在所述光电探测器中形成肖特基结的横向地延伸的导体。
18.根据权利要求1所述的横向微结构增强的光电探测器，其中，所述电极中至少两个电极相对于所述一个或更多个I层的顶表面在竖直位置上彼此不同。
19.根据权利要求1所述的横向微结构增强的光电探测器，其中，所述电极中的至少一个电极具有在所述一个或更多个I层的顶表面下面的底表面。
20.根据权利要求1所述的横向微结构增强的光电探测器，其中，所述电极和所述一个或更多个I层具有下述中的至少之一：(i)基本上处于相同水平的顶表面；以及(ii)基本上处于相同水平的底表面。
21.根据权利要求1所述的横向微结构增强的光电探测器，还包括在所述电极的至少一部分上方的光吸收材料层。
22.根据权利要求1所述的横向微结构增强的光电探测器，还包括在所述电极的至少一部分上方的光吸收层，所述光吸收层具有纳米结构的顶表面。
23.根据权利要求1所述的横向微结构增强的光电探测器，还包括在所述电极和所述一个或更多个I层的至少一部分上方的光吸收层，所述光吸收层具有纳米结构的顶表面。
24.根据权利要求1所述的横向微结构增强的光电探测器，还包括在所述一个或更多个I层的至少一部分上方的掺杂半导体层，所述掺杂半导体层在所述光电探测器中形成一个或更多个PN结，其中，形成所述一个或更多个PN结中的每一个的材料是相触的。
25.一种微结构增强的光电探测器，包括：
一个或更多个横向地延伸的非掺杂或低掺杂半导体材料I层；
与所述一个或更多个I层电耦接的间隔电极，所述间隔电极被配置成在所述一个或更多个I层中产生电场；
微结构，包括在所述光电探测器中故意形成的横向地延伸的多个孔；
其中：
所述一个或更多个I层除了所述孔对所述一个或更多个I层的任何穿透之外是连续的；
所述光电探测器被配置成：通过产生取决于照射的电输出，来对所述照射进行响应，利用在空间上连续的光在均包含多个所述孔的一个或更多个区域中的每个区域处沿横切于所述一个或更多个I层的方向进行所述照射；以及
与不具有所述孔的其他相同的光电探测器的电响应相比，所述孔增强了所述光电探测器对一个或更多个选定波长范围内的光的期望电响应。
26.根据权利要求1所述的微结构增强的光电探测器，其中，所述电场沿横切于所述一个或更多个I层的方向延伸。
27.根据权利要求1所述的微结构增强的光电探测器，其中，所述电场横向地延伸。
28.根据权利要求25所述的微结构增强的光电探测器，还包括单片芯片和一个或更多个有源电子电路，所述一个或更多个有源电子电路与所述光电探测器单片地集成在所述芯片上或所述芯片中，并且所述一个或更多个有源电子电路与所述电极电耦接以接收并处理所述电输出。
29.根据权利要求25所述的微结构增强的光电探测器，还包括单片芯片和多个有源电子电路，所述多个有源电子电路与所述光电探测器单片地集成在所述芯片上或所述芯片中，并且所述多个有源电子电路与所述电极电耦接以接收并处理所述电输出。
30.根据权利要求25所述的微结构增强的光电探测器，还包括：单片芯片和多个电子电路，所述多个电子电路与所述光电探测器单片地集成在所述芯片上或所述芯片中，并且所述多个电子电路与所述电极电耦接以接收并处理所述电输出；以及一个或更多个发光器件，被安装至所述单个芯片并且耦接至一个或更多个有源电子电路，以由所述一个或更多个有源电子电路驱动。
31.根据权利要求25所述的微结构增强的光电探测器，还包括在所述一个或更多个I层上方的盖层，并且其中，所述孔仅在所述盖层中。
32.根据权利要求25所述的微结构增强的光电探测器，其中，所述孔从所述一个或更多个I层的顶表面向下仅部分地延伸。
33.根据权利要求25所述的微结构增强的光电探测器，其中，所述一个或更多个I层具有顶表面和底表面，并且所述孔从所述顶表面向下延伸至所述底表面。
34.根据权利要求25所述的微结构增强的光电探测器，其中，所述孔包括固体材料的岛状部，所述固体材料的岛状部具有与所述一个或更多个I层的电特性不同的电特性，所述岛状部通过所述I层的所述半导体材料被彼此横向地间隔开，其中，所述岛状部中的至少一些岛状部是通过蚀刻或沉积形成的，并且所述一个或更多个I层中的材料中的至少一些材料是通过在所述岛状部上方进行外延生长形成的。
35.根据权利要求25所述的微结构增强的光电探测器，其中，所述一个或更多个I层具有底表面，并且所述孔中的至少一些孔从所述底表面向上延伸至所述一个或更多个I层中。
36.根据权利要求25所述的微结构增强的光电探测器，其中，所述一个或更多个I层具有顶表面和底表面，并且所述孔中的一些孔从所述顶表面向下延伸至所述一个或更多个I层中，并且所述孔中的一些孔从所述底表面向上延伸至所述一个或更多个I层中。
37.根据权利要求25所述的微结构增强的光电探测器，其中，所述孔包括固体介电材料。
38.根据权利要求25所述的微结构增强的光电探测器，其中，所述孔包括与所述一个或更多个I层的半导体材料不同的半导体材料。
39.根据权利要求25所述的微结构增强的光电探测器，还包括：在所述一个或更多个I层上方的上层；以及在所述一个或更多个I层下方的下层，其中，所述上层和所述下层与所述一个或更多个I层相比被更多掺杂，并且其中，所述电极电接触所述上层和所述下层。
40.根据权利要求25所述的微结构增强的光电探测器，还包括：均在所述一个或更多个I层上方的导电上层和掺杂上层；以及在所述一个或更多个I层下方的下层，所述下层与所述一个或更多个I层相比被更多掺杂，并且其中，所述导电上层被配置成减小所述掺杂上层的串联电阻。
41.根据权利要求25所述的微结构增强的光电探测器，还包括在所述一个或更多个I层上方的材料层，所述材料层具有有纹理的上表面，以使照射所述光电探测器的光的反射减少。
42.根据权利要求25所述的微结构增强的光电探测器，其中，所述光电探测器包括多个光电探测器，所述多个光电探测器均具有相应的电极和相应的多个所述孔，并且所述光电探测器还包括单片芯片和多个有源电子电路，所述多个有源电子电路与所述多个光电探测器单片地集成在所述芯片上或所述芯片中，并且所述多个有源电子电路与所述电极电耦接以接收并处理所述电输出，并且其中，所述多个光电探测器以至少二维延伸的模式布置，并且所述电子电路也以至少二维延伸的模式布置。
43.根据权利要求25所述的微结构增强的光电探测器，其中，所述电极中的至少一个电极在所述一个或更多个I层下方，并且所述电极中的至少一个电极在包含所述孔中的至少一些孔的区域中。
44.根据权利要求25所述的微结构增强的光电探测器，其中，所述光电探测器包括雪崩光电探测器。
45.根据权利要求25所述的微结构增强的光电探测器，其中，所述光电探测器包括多个光电探测器，所述多个光电探测器均具有相应的电极和相应的多个所述孔，其中，所述多个光电探测器中的一个或更多个光电探测器为雪崩光电探测器。
46.一种制造微结构增强的光电探测器的方法，所述方法包括：
提供一个或更多个横向地延伸的非掺杂或低掺杂半导体材料I层；提供与所述一个或更多个I层电耦接的多个电极，所述多个电极被配置成在所述一个或更多个I层中产生电场；以及提供微结构，所述微结构包括在所述光电探测器中故意形成的横向地延伸的多个孔；
所述提供步骤还包括：
将所述一个或更多个I层形成为除了所述孔对所述一个或更多个I层的任何穿透之外的连续层；
将所述光电探测器配置成：通过产生取决于照射的电输出，来对所述照射进行响应，利用在空间上连续的光在均包含多个所述孔的一个或更多个区域中的每个区域处沿横切于所述一个或更多个I层的方向进行所述照射；
将所述孔配置成：与不具有所述孔的其他相同的光电探测器的电响应相比，增强了所述光电探测器对一个或更多个选定波长范围内的光的期望电响应；以及
将所述光电导体与一个或更多个有源电子电路单片地集成在单个芯片上或单个芯片中，并且将所述光电探测器和所述有源电子电路电连接用于所述电输出至所述电路的传输，以由所述有源电子电路进行处理。
47.根据权利要求46所述的方法，还包括：提供一个或更多个附加光电探测器，每个附加光电探测器包括横向地延伸的多个孔，与不具有所述孔的其他相同的光电探测器相比，所述多个孔增强了所述一个或更多个附加光电探测器对具有选定波长的光的期望电响应；以及将所述光电探测器组装在所述芯片上或所述芯片中；以及将所述光电探测器与所述一个或更多个有源电子电路电连接。
48.根据权利要求46所述的方法，还包括：提供多个附加光电探测器，每个附加光电探测器均包括横向地延伸的多个孔，与不具有所述孔的其他相同的光电探测器相比，所述多个孔增强了所述一个或更多个附加光电探测器对具有选定波长的光的期望电响应；以及将所述光电探测器流体地组装在所述芯片上或所述芯片中；以及将所述光电探测器与所述有源电子电路电连接。
49.根据权利要求46所述的方法，还包括：提供一个或更多个附加光电探测器以及一个或更多个发光器件，每个附加光电探测器均包括横向地延伸的多个孔，与不具有所述孔的其他相同的光电探测器相比，所述多个孔增强了所述一个或更多个附加光电探测器对具有选定波长的光的期望电响应；以及将所述光电探测器和所述发光器件组装在所述芯片上或所述芯片中；以及将所述光电探测器和所述发光器件与所述有源电子电路电连接。
50.根据权利要求46所述的方法，包括将所述孔中的至少一些孔形成为固体材料的岛状部，所述固体材料的岛状部与所述一个或更多个I层具有不同的电特性和/或光学特性；以及形成所述孔中的至少一些孔涉及蚀刻或沉积；以及形成所述一个或更多个I层的材料中的至少一些材料采用了在所述岛状部上方的外延层生长。
CN201880061391.4A 2017-07-21 2018-07-23 微结构增强的吸收光敏器件 Active CN111133590B (zh)

Applications Claiming Priority (71)

Application Number Priority Date Filing Date Title
US201762535801P 2017-07-21 2017-07-21
US62/535,801 2017-07-21
US201762540524P 2017-08-02 2017-08-02
US62/540,524 2017-08-02
US201762542243P 2017-08-07 2017-08-07
US62/542,243 2017-08-07
US201762547728P 2017-08-18 2017-08-18
US62/547,728 2017-08-18
US201762553844P 2017-09-02 2017-09-02
US62/553,844 2017-09-02
US201762556426P 2017-09-10 2017-09-10
US62/556,426 2017-09-10
US201762561869P 2017-09-22 2017-09-22
US62/561,869 2017-09-22
US201762591072P 2017-11-27 2017-11-27
US62/591,072 2017-11-27
US201762599246P 2017-12-15 2017-12-15
US62/599,246 2017-12-15
US201762607860P 2017-12-19 2017-12-19
US62/607,860 2017-12-19
US201862615314P 2018-01-09 2018-01-09
US62/615,314 2018-01-09
US201862623971P 2018-01-30 2018-01-30
US62/623,971 2018-01-30
US201862628764P 2018-02-09 2018-02-09
US62/628,764 2018-02-09
US201862631630P 2018-02-17 2018-02-17
US62/631,630 2018-02-17
US201862633514P 2018-02-21 2018-02-21
US62/633,514 2018-02-21
US201862634692P 2018-02-23 2018-02-23
US62/634,692 2018-02-23
US201862637945P 2018-03-02 2018-03-02
US62/637,945 2018-03-02
US201862639356P 2018-03-06 2018-03-06
US201862639472P 2018-03-06 2018-03-06
US62/639,472 2018-03-06
US62/639,356 2018-03-06
US201862639920P 2018-03-07 2018-03-07
US62/639,920 2018-03-07
US201862640522P 2018-03-08 2018-03-08
US62/640,522 2018-03-08
US201862643010P 2018-03-14 2018-03-14
US62/643,010 2018-03-14
US201862645810P 2018-03-21 2018-03-21
US62/645,810 2018-03-21
US201862646871P 2018-03-22 2018-03-22
US62/646,871 2018-03-22
US201862651053P 2018-03-30 2018-03-30
US62/651,053 2018-03-30
US201862651087P 2018-03-31 2018-03-31
US62/651,087 2018-03-31
US201862652830P 2018-04-04 2018-04-04
US62/652,830 2018-04-04
US201862659072P 2018-04-17 2018-04-17
US201862659067P 2018-04-17 2018-04-17
US62/659,072 2018-04-17
US62/659,067 2018-04-17
US201862662217P 2018-04-24 2018-04-24
US62/662,217 2018-04-24
US201862666005P 2018-05-02 2018-05-02
US62/666,005 2018-05-02
US201862669194P 2018-05-09 2018-05-09
US62/669,194 2018-05-09
US201862675130P 2018-05-22 2018-05-22
US62/675,130 2018-05-22
US201862677609P 2018-05-29 2018-05-29
US62/677,609 2018-05-29
US201862682909P 2018-06-09 2018-06-09
US62/682,909 2018-06-09
PCT/US2018/043289 WO2019018846A2 (en) 2017-07-21 2018-07-23 PHOTOSENSITIVE ABSORPTION DEVICES ENHANCED BY MICROSTRUCTURES

Publications (2)

Publication Number Publication Date
CN111133590A true CN111133590A (zh) 2020-05-08
CN111133590B CN111133590B (zh) 2024-06-11

Family

ID=65015842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880061391.4A Active CN111133590B (zh) 2017-07-21 2018-07-23 微结构增强的吸收光敏器件

Country Status (4)

Country Link
EP (1) EP3656000A4 (zh)
JP (1) JP7429084B2 (zh)
CN (1) CN111133590B (zh)
WO (1) WO2019018846A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117336A (zh) * 2020-09-22 2020-12-22 厦门大学 背照式结构的4H-SiC紫外光电探测器阵列及制备
CN112117337A (zh) * 2020-09-22 2020-12-22 厦门大学 具有刻蚀微孔结构的4H-SiC紫外光电探测器及制备
CN113295275A (zh) * 2021-06-29 2021-08-24 传周半导体科技(上海)有限公司 一种特殊形状可调的片上光电探测器
US11742451B2 (en) 2020-11-24 2023-08-29 Cisco Technology, Inc. Integrate stressor with Ge photodiode using a substrate removal process

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12087871B2 (en) 2013-05-22 2024-09-10 W&W Sens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US11791432B2 (en) 2013-05-22 2023-10-17 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
US11309444B1 (en) 2015-11-20 2022-04-19 W&W Sens Devices, Inc. Microstructure enhanced absorption photosensitive devices
CN112582387A (zh) * 2019-08-01 2021-03-30 文和文森斯设备公司 微结构增强吸收光敏装置
JP7247822B2 (ja) * 2019-08-30 2023-03-29 株式会社豊田中央研究所 受光素子
US12094903B2 (en) 2019-09-24 2024-09-17 W&W Sens Devices, Inc Microstructure enhanced absorption photosensitive devices
US11508867B2 (en) 2020-01-28 2022-11-22 Adaps Photonics Inc. Single photon avalanche diode device
CN115188842A (zh) * 2022-06-21 2022-10-14 广州诺尔光电科技有限公司 一种Si衬底上Ge雪崩光电二极管及其制造方法
KR102711235B1 (ko) * 2022-06-24 2024-09-27 주식회사 트루픽셀 단일 광자 검출 소자, 전자 장치, 및 라이다 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314116A (ja) * 2001-04-09 2002-10-25 Seiko Epson Corp Ｐｉｎ構造のラテラル型半導体受光素子
US20050145779A1 (en) * 2003-11-13 2005-07-07 Seiko Epson Corporation Photodetectors, optical modules, and optical transmission devices
JP2007013065A (ja) * 2005-07-04 2007-01-18 Matsushita Electric Works Ltd 近赤外光検出素子
US20120132819A1 (en) * 2010-11-30 2012-05-31 Sondex Limited Neutron Porosity Logging Tool Using Microstructured Neutron Detectors
CN105556680A (zh) * 2013-05-22 2016-05-04 王士原 微结构增强型吸收光敏装置
US20160307939A1 (en) * 2014-11-18 2016-10-20 Shih-Yuan Wang Microstructure enhanced absorption photosensitive devices
CN106206831A (zh) * 2016-08-26 2016-12-07 电子科技大学 基于飞秒激光烧蚀红外增强Si‑PIN探测器及其制备方法
CN106328753A (zh) * 2016-08-26 2017-01-11 电子科技大学 基于MEMS微结构的红外增强Si‑PIN探测器及其制备方法
WO2017112747A1 (en) * 2015-12-21 2017-06-29 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525828A (en) * 1991-10-31 1996-06-11 International Business Machines Corporation High speed silicon-based lateral junction photodetectors having recessed electrodes and thick oxide to reduce fringing fields
US6392256B1 (en) * 1996-02-01 2002-05-21 Cielo Communications, Inc. Closely-spaced VCSEL and photodetector for applications requiring their independent operation
TW415103B (en) * 1998-03-02 2000-12-11 Ibm Si/SiGe optoelectronic integrated circuits
JPH11274315A (ja) * 1998-03-19 1999-10-08 Hitachi Ltd 半導体装置
US6785447B2 (en) * 1998-10-09 2004-08-31 Fujitsu Limited Single and multilayer waveguides and fabrication process
US6927382B2 (en) * 2002-05-22 2005-08-09 Agilent Technologies Optical excitation/detection device and method for making same using fluidic self-assembly techniques
JP2005259829A (ja) * 2004-03-10 2005-09-22 Sumitomo Electric Ind Ltd 裏面入射型受光素子アレイ
US9755096B2 (en) * 2014-03-10 2017-09-05 Elenion Technologies, Llc Lateral Ge/Si avalanche photodetector
CN103956403B (zh) * 2014-04-03 2017-02-15 苏州北鹏光电科技有限公司 光电探测器制备方法及制备的广角光电探测器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314116A (ja) * 2001-04-09 2002-10-25 Seiko Epson Corp Ｐｉｎ構造のラテラル型半導体受光素子
US20050145779A1 (en) * 2003-11-13 2005-07-07 Seiko Epson Corporation Photodetectors, optical modules, and optical transmission devices
JP2007013065A (ja) * 2005-07-04 2007-01-18 Matsushita Electric Works Ltd 近赤外光検出素子
US20120132819A1 (en) * 2010-11-30 2012-05-31 Sondex Limited Neutron Porosity Logging Tool Using Microstructured Neutron Detectors
CN105556680A (zh) * 2013-05-22 2016-05-04 王士原 微结构增强型吸收光敏装置
US20160254407A1 (en) * 2013-05-22 2016-09-01 Shih-Yuan Wang Microstructure enhanced absorption photosensitive devices
US20160307939A1 (en) * 2014-11-18 2016-10-20 Shih-Yuan Wang Microstructure enhanced absorption photosensitive devices
WO2017112747A1 (en) * 2015-12-21 2017-06-29 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
CN106206831A (zh) * 2016-08-26 2016-12-07 电子科技大学 基于飞秒激光烧蚀红外增强Si‑PIN探测器及其制备方法
CN106328753A (zh) * 2016-08-26 2017-01-11 电子科技大学 基于MEMS微结构的红外增强Si‑PIN探测器及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112117336A (zh) * 2020-09-22 2020-12-22 厦门大学 背照式结构的4H-SiC紫外光电探测器阵列及制备
CN112117337A (zh) * 2020-09-22 2020-12-22 厦门大学 具有刻蚀微孔结构的4H-SiC紫外光电探测器及制备
CN112117336B (zh) * 2020-09-22 2022-04-12 厦门大学 背照式结构的4H-SiC紫外光电探测器阵列及制备
US11742451B2 (en) 2020-11-24 2023-08-29 Cisco Technology, Inc. Integrate stressor with Ge photodiode using a substrate removal process
CN113295275A (zh) * 2021-06-29 2021-08-24 传周半导体科技(上海)有限公司 一种特殊形状可调的片上光电探测器
CN113295275B (zh) * 2021-06-29 2024-05-14 传周半导体科技(上海)有限公司 一种特殊形状可调的片上光电探测器

Also Published As

Publication number Publication date
CN111133590B (zh) 2024-06-11
JP7429084B2 (ja) 2024-02-07
JP2020537816A (ja) 2020-12-24
WO2019018846A2 (en) 2019-01-24
WO2019018846A3 (en) 2019-03-28
EP3656000A2 (en) 2020-05-27
EP3656000A4 (en) 2021-08-04

Similar Documents

Publication Publication Date Title
CN111133590B (zh) 微结构增强的吸收光敏器件
US10700225B2 (en) Microstructure enhanced absorption photosensitive devices
US10468543B2 (en) Microstructure enhanced absorption photosensitive devices
US10446700B2 (en) Microstructure enhanced absorption photosensitive devices
US11121271B2 (en) Microstructure enhanced absorption photosensitive devices
US11791432B2 (en) Microstructure enhanced absorption photosensitive devices
KR102593511B1 (ko) 마이크로구조-증강 흡수 감광성 디바이스
CN104303315B (zh) 包括能独立控制的吸收区电场和倍增区电场的器件
US8357960B1 (en) Multispectral imaging device and manufacturing thereof
EP3772104A1 (en) Microstructure enhanced absorption photosensitive devices
US8269303B2 (en) SiGe photodiode
WO2019089437A1 (en) Microstructure enhanced absorption photosensitive devices
CN111261748B (zh) 用于制造具有低暗电流的基于锗的二极管阵列的方法
US20220102563A1 (en) Microstructure enhanced absorption photosensitive devices
US11742449B2 (en) Single photon avalanche diode device
EP1204148A2 (en) Planar resonant cavity enhanced photodetector
Dutta et al. Novel multicolor photodetectors for short-and long-distance optical communication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant