CN111129154A - 一种低压铝栅的加工方法及低压铝栅器件 - Google Patents
一种低压铝栅的加工方法及低压铝栅器件 Download PDFInfo
- Publication number
- CN111129154A CN111129154A CN201911333882.2A CN201911333882A CN111129154A CN 111129154 A CN111129154 A CN 111129154A CN 201911333882 A CN201911333882 A CN 201911333882A CN 111129154 A CN111129154 A CN 111129154A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- isolation
- low
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052782 aluminium Inorganic materials 0.000 title claims abstract description 44
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims abstract description 44
- 238000003672 processing method Methods 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 102
- 239000002184 metal Substances 0.000 claims abstract description 102
- 238000002955 isolation Methods 0.000 claims abstract description 95
- 238000000151 deposition Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000012545 processing Methods 0.000 claims description 10
- 125000006850 spacer group Chemical group 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000243 solution Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明适用于半导体制造工艺技术领域，提供了一种低压铝栅的加工方法及低压铝栅器件，其中，方法包括：预先生成MOS器件的源极、漏极、栅极及引线接触孔；在已生成所述源极、漏极、栅极及引线接触孔的所述MOS器件上沉淀金属，形成第一金属布线层并进行电路布线；在所述第一金属布线层上沉淀隔离保护层；对所述隔离保护层进行刻蚀，形成穿通接触孔；在所述穿通接触孔上沉淀第二金属层并刻蚀，得到打线PAD。本发明实施例能够缩小芯片面积、降低成本。
Description
技术领域
本发明涉及半导体制造工艺技术领域，尤其涉及一种低压铝栅的加工方法及低压铝栅器件。
背景技术
在集成电路工艺发展到深亚微米的今天，低压铝栅工艺依然没有被市场抛弃，是依靠其成本低廉、性价比高以及工艺简单的优势。但是在此工艺的基础上如何缩小芯片尺寸，从而降低其成本，使得现有的产品在市场更具有竞争力，一直被所有电子企业所关注。
为了缩小芯片尺寸，近年来众多企业一直把注意力及研发方向放在了如何缩小沟道尺寸，金属布线的宽度及接触孔的尺寸这些地方。但在芯片中占有最大面积的部分是用于打线的PAD(密封在电路板中的芯片管脚)，由此可见，不管如何缩小其它地方的尺寸，其芯片面积依然很大。可见，现有技术中，存在芯片面积大、成本高的问题。
发明内容
本发明实施例提供一种低压铝栅的加工方法，旨在解决芯片面积大、成本高的问题。
本发明实施例通过提供一种低压铝栅的加工方法，包括步骤:
预先生成MOS器件的源极、漏极、栅极及引线接触孔；
在已生成所述源极、漏极、栅极及引线接触孔的所述MOS器件上沉淀金属，形成第一金属布线层并进行电路布线；
在所述第一金属布线层上沉淀隔离保护层；
对所述隔离保护层进行刻蚀，形成穿通接触孔；
在所述穿通接触孔上沉淀第二金属层并刻蚀，得到打线PAD。
更进一步地，所述第一金属布线层的金属厚度为0.5um-0.7um。
更进一步地，所述隔离保护层由第一隔离层、沉淀在所述第一隔离层上的第二隔离层、以及沉淀在所述第二隔离层上的第三隔离层组成。
更进一步地，所述第一隔离层的厚度为0.3um-0.4um，所述第二隔离层的厚度为0.4um-0.5um，所述第三隔离层的厚度为1.0um-1.3um。
更进一步地，所述第二金属PAD层的厚度为3.8um-4um。
本发明还提供一种低压铝栅器件，包括：
在已生成所述源极、漏极、栅极及引线接触孔的所述MOS器件上沉淀金属，形成第一金属布线层；
在所述第一金属布线层上沉淀隔离保护层；
在所述隔离保护层上沉淀第二金属PAD层并刻蚀，得到打线PAD。
更进一步地，所述第一金属布线层的金属厚度为0.5um-0.7um。
更进一步地，所述隔离保护层由第一隔离层、沉淀在所述第一隔离层上的第二隔离层、以及沉淀在所述第二隔离层上的第三隔离层组成。
更进一步地，所述第一隔离层的厚度为0.3um-0.4um，所述第二隔离层的厚度为0.4um-0.5um，所述第三隔离层的厚度为1.0um-1.3um。
更进一步地，所述第二金属PAD层的厚度为3.8um-4um。
本发明所达到的有益效果：预先生成MOS器件的源极、漏极、栅极及引线接触孔；在已生成所述源极、漏极、栅极及引线接触孔的所述MOS器件上沉淀金属，形成第一金属布线层并进行电路布线；在所述第一金属布线层上沉淀隔离保护层；对所述隔离保护层进行刻蚀，形成穿通接触孔；在所述穿通接触孔上沉淀第二金属层并刻蚀，得到打线PAD。本发明通过在MOS器件沉淀第一金属布线层以及第二金属PAD层，并在两者之间沉淀了隔离保护层，然后对第二金属PAD层进行刻蚀，形成打线PAD，实现将打线PAD布置在MOS器件上，在相同的设计尺寸的前提下，实现对芯片面积的缩小、降低了成本，设置隔离保护层又能够保证在打线后，PAD不会被打穿，保护了打线PAD下层的MOS器件。
附图说明
图1是本申请实施例提供的一种低压铝栅的加工方法的流程图；
图2是本申请实施例提供的一种低压铝栅器件的平面结构示意图；
图3是本申请实施例提供的一种低压铝栅器件的横截面示意图；
图4是本申请实施例提供的现有技术低压铝栅器件的平面结构示意图；
图5是本申请实施例提供的现有技术低压铝栅器件的横截面示意图。
其中，1、MOS器件，2、第一金属布线层，3、第一隔离层，4、第二隔离层，5、第三隔离层，6、第二金属层。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
现有技术中，在集成电路芯片的制造上，通常为了缩小芯片的尺寸，控制成本，常常在如何缩小芯片的尺寸、金属布线的宽度以及接触孔的尺寸上下功夫，但是芯片中占用面积最大的是打线PAD，所以真正要实现芯片尺寸的缩小需要考虑打线PAD的尺寸。本发明是通过在MOS器件沉淀第一金属布线层以及第二金属PAD层，并在两者之间沉淀了隔离保护层，然后对第二金属PAD层进行刻蚀，形成打线PAD，将打线PAD布置在MOS器件上，实现对芯片面积的缩小，设置隔离保护层又能够保证在打线后，PAD不会被打穿，保护了打线PAD下层的MOS器件。
如图1所示，为本发明实施例提供的低压铝栅的加工方法的具体实施例的流程图。上述的低压铝栅的加工方法，包括步骤：
S101，预先生成MOS器件1的源极、漏极、栅极及引线接触孔。
其中，MOS器件1包括源极(S)、漏极(D)、栅极(G)，并且源极、漏极与栅极上都设置有引线接触孔用于与外部器件之间的连接。
上述预先生成源极、漏极、栅极及引线接触孔可以是通过传统的低压铝栅的加工方法进行加工的。上述传统的低压铝栅加工方法通常是在N型硅片上形成P阱，在P阱中注入高浓度的N型掺杂(NPLUS，N+)，N+注入完成后得到NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)，在NMOS区域会形成源极、漏极、栅极及引线接触孔；同样，在N型硅片上做P型掺杂((PPLUS，P+)，得到PMOS，并在PMOS区域中也形成源极、漏极、栅极及引线接触孔，上述的PMOS与NMOS相邻。
上述的MOS器件1做在衬底N-SUB上，且上述的P阱形成在衬底N-SUB中。在N型硅片上制作完PMOS与NMOS后，在PMOS区域与NMOS区域会形成多对PN结，且PN结形成在衬底N-SUB的上表面。如图1所示，P阱的位置设置在衬底N-SUB的左上侧，但图中P阱的位置仅作为部分示意图参考，实际上P阱的位置还可以设置在N-SUB的其它位置。因此，在本实施例中，对P阱的位置不做具体限定。
S102、在已生成源极、漏极、栅极及引线接触孔的MOS器件1上沉淀金属，形成第一金属布线层2并进行电路布线。
其中，沉淀金属可以是通过将已生成源极、漏极、栅极及引线接触孔的MOS器件1送入金属溅射台进行溅射。在本实施例中，溅射是以一定能量的粒子(离子或中性原子、分子)轰击MOS器件1表面，使MOS器件1近表面的原子或分子获得足够大的能量而最终逸出固体表面。
上述第一金属布线层2的材料可以是金属铝，且金属铝的厚度为0.5um-0.7um，尤其是当金属铝的厚度为0.6um时，可以避免在该层出现高的台阶，影响后续加工的情况。完成上述第一金属布线层2的电路布线层，通过对第一金属布线层2光刻的方式在硅片表面形成铝线的布线，并将裸露在外的金属铝通过金属刻蚀工艺去掉，形成电路布线层。
其中，刻蚀工艺可以是干法刻蚀或者湿法刻蚀。干法刻蚀是用等离子体进行薄膜刻蚀的技术，当气体以等离子体形式存在时，根据被刻蚀衬底材料，选择合适的气体，实现刻蚀去除的目的。湿法刻蚀是将刻蚀材料浸泡在腐蚀液内进行腐蚀的技术，具有优良的选择性，会针对当前需要刻蚀的层进行刻蚀，不会破坏其他的层。
具体的，传统的第一金属布线层2的厚度通常为1.0um-2.0um，本实施例中提供的厚度为0.5um-0.7um，厚度得到更好的控制，否则金属太厚会出现一个高的台阶，从而影响后续的加工。
S103、在第一金属布线层2上沉淀隔离保护层。
结合图2所示，其中，隔离保护层由隔离保护层由第一隔离层3、沉淀在第一隔离层3上的第二隔离层4、以及沉淀在第二隔离层4上的第三隔离层5组成。
上述在第一金属布线层2布线完成后，将芯片送入等离子增强化学气相沉积设备，通过化学气相沉积(Chemical Vapor Deposition，CVD)或者将芯片送物理气相沉积(Physical Vapour Deposition，PVD)中，依次沉积第一隔离层3、第二隔离层4以及第三隔离层5。每层隔离层之间的长宽尺寸相同。
上述沉淀的第一隔离层3材料可以为正硅酸乙酯(Si(OC2H5)4、也称为Teos)，也可以是二氧化硅(SiO2)，其厚度为0.3um-0.4um。上述沉淀的第二隔离层4材料可以为氮化硅(SiN)，其厚度为0.4um-0.5um。上述沉淀的第三隔离层5的材料可以与第一隔离层3的材料相同，同样为Teos或SiO2，其厚度为1.0um-1.3um。
具体的，结合图3所示，对于隔离保护层的厚度而言，传统低压铝栅的隔离保护层所起到的作用只是为了后续加工中防止划损，因此传统低压铝栅的保护层总厚度通常为0.9um，而本发明实施例提供的隔离保护层同时对位于下层的MOS器件1也起到保护作用，能够预防产品封装打线时破坏到下面的MOS器件1。隔离保护层的总厚度可以根据打线方式的不同进行相应的调整，在本发明实施例中，对隔离保护层的厚度不做限制。此外，隔离保护层的设置可以保持上表面的平整平坦，便于对隔离保护层进行刻蚀时，对其刻蚀的线宽有更好的把控，起到平坦化作用。而传统的方法是通过旋转涂布玻璃(spin on glasscoating，SOG)去做平坦化，SOG的工艺成本高，但通过隔离保护层既起到隔离保护的作用，又能够实现平坦化，有利于节约成本。
S104、对隔离保护层进行刻蚀，形成穿通接触孔。
其中，先在隔离保护层上光刻多个接触孔，再通过等离子刻蚀的方法，将对应孔位置的孔内部氧化层刻蚀干净，然后可以通过显影液去掉光刻胶，得到穿通接触孔(VIA)。上述进行光刻可以是通过沉浸式光刻机将紫外光线照射到芯片上的隔离保护层上，对置于隔离保护层进行垂直方向上的曝光(如图2中隔离保护层的左右两侧，第一金属布线层2与第二金属层6接触的位置)。这样，形成的穿通接触孔(VIA)能有有利于第一金属布线层2与隔离保护层上层的金属层有良好的接触。
S105、在穿通接触孔上沉淀第二金属层6并刻蚀，得到打线PAD。
其中，在穿通接触孔上沉淀第二金属层6，形成第二金属是通过将形成了穿通接触孔(VIA)的芯片再次送入到金属溅射台进行第二金属层6溅射，其溅射的厚度可以是3.8um-4um。然后通过光刻，对沉积了第二金属层6的芯片上层的特定部分进行曝光(图2中第二金属层6位于第三隔离层5中间部分被曝光)，去除该部分的金属层。并且通过等离子进一步对暴露出来的区域进行刻蚀，形成具有一定结构的芯片，形成打线PAD的区域。
具体的，参见图2-5所示，传统低压铝栅是没有第二金属层6，而本发明实施例为了缩小芯片面积将打线PAD放置到了MOS结构的上面，其第二金属层6的厚度设置为3.8um-4um，比传统铝栅工艺的PAD金属厚度要厚2.0um-3.0um，能够为了便于产品封装打线，避免太薄会无法连线同时也会打穿PAD，破坏底层的MOS结构。
本发明由于预先生成MOS器件1的源极、漏极、栅极及引线接触孔；在已生成源极、漏极、栅极及引线接触孔的MOS器件1上沉淀金属，形成第一金属布线层2并进行电路布线；在第一金属布线层2上沉淀隔离保护层；对隔离保护层进行刻蚀，形成穿通接触孔；在穿通接触孔上沉淀第二金属层6并刻蚀，得到打线PAD。本发明通过在MOS器件1上沉淀第一金属布线层2以及第二金属层6，并在两者之间沉淀了隔离保护层，并对隔离保护层进行刻蚀得到穿通接触孔，让第一金属布线层2与第二金属层6有更好地接触；之后对第二金属层6进行刻蚀，形成打线PAD，实现将打线PAD布置在MOS器件1上，并且严格控制每层的厚度，不仅能够让芯片面积缩小近40％，降低了成本，且设置隔离保护层又能够保证在打线后，PAD不会被打穿，保护了打线PAD下层的MOS结构。
进一步地，本发明实施例还提供一种低压铝栅器件，通过上述实施例中的低压铝栅的加工方法可以制得上述的低压铝栅器件。
具体的，结合图2-3所示，本实施例提供的低压铝栅器件是通过在已生成源极、漏极、栅极及引线接触孔的MOS器件1上沉淀金属，形成第一金属布线层2；在第一金属布线层2上沉淀隔离保护层；在隔离保护层上沉淀第二金属PAD层并刻蚀，得到打线PAD。上述的隔离保护层包括第一隔离层3、第二隔离层4以及第三隔离层5，材料分别为Teos、SiO2与Teos。在该低压铝栅器件上能够实现上述实施例中低压铝栅的加工方法的具体实施方式，并且能达到相同的有益效果，为避免重复，在此不再赘述。
本发明通过在MOS器件1上沉淀第一金属布线层2以及第二金属层6，并在两者之间沉淀了隔离保护层，并对隔离保护层进行刻蚀得到穿通接触孔，让第一金属布线层2与第二金属层6有更好地接触；之后对第二金属层6进行刻蚀，形成打线PAD，实现将打线PAD布置在MOS器件1上，并且严格控制每层的厚度，不仅能够让芯片面积缩小近40％，降低了成本，而且设置隔离保护层又能够保证在打线后，PAD不会被打穿，保护了打线PAD下层的MOS结构。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括该要素的过程、或者装置中还存在另外的相同要素。
以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种低压铝栅的加工方法，其特征在于，包括步骤:
预先生成MOS器件的源极、漏极、栅极及引线接触孔；
在已生成所述源极、漏极、栅极及引线接触孔的所述MOS器件上沉淀金属，形成第一金属布线层并进行电路布线；
在所述第一金属布线层上沉淀隔离保护层；
对所述隔离保护层进行刻蚀，形成穿通接触孔；
在所述穿通接触孔上沉淀第二金属层并刻蚀，得到打线PAD。
2.如权利要求1所述的低压铝栅的加工方法，其特征在于，所述第一金属布线层的金属厚度为0.5um-0.7um。
3.如权利要求1所述的低压铝栅的加工方法，其特征在于，所述隔离保护层由第一隔离层、沉淀在所述第一隔离层上的第二隔离层、以及沉淀在所述第二隔离层上的第三隔离层组成。
4.如权利要求3所述的低压铝栅的加工方法，其特征在于，所述第一隔离层的厚度为0.3um-0.4um，所述第二隔离层的厚度为0.4um-0.5um，所述第三隔离层的厚度为1.0um-1.3um。
5.如权利要求1所述的低压铝栅的加工方法，其特征在于，所述第二金属PAD层的厚度为3.8um-4um。
6.一种低压铝栅器件，其特征在于，包括：
在已生成所述源极、漏极、栅极及引线接触孔的所述MOS器件上沉淀金属，形成第一金属布线层；
在所述第一金属布线层上沉淀隔离保护层；
在所述隔离保护层上沉淀第二金属PAD层并刻蚀，得到打线PAD。
7.如权利要求6所述的低压铝栅器件，其特征在于，所述第一金属布线层的金属厚度为0.5um-0.7um。
8.如权利要求6所述的低压铝栅器件，其特征在于，所述隔离保护层由第一隔离层、沉淀在所述第一隔离层上的第二隔离层、以及沉淀在所述第二隔离层上的第三隔离层组成。
9.如权利要求8所述的低压铝栅器件，其特征在于，所述第一隔离层的厚度为0.3um-0.4um，所述第二隔离层的厚度为0.4um-0.5um，所述第三隔离层的厚度为1.0um-1.3um。
10.如权利要求6所述的低压铝栅器件，其特征在于，所述第二金属PAD层的厚度为3.8um-4um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911333882.2A CN111129154A (zh) | 2019-12-23 | 2019-12-23 | 一种低压铝栅的加工方法及低压铝栅器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911333882.2A CN111129154A (zh) | 2019-12-23 | 2019-12-23 | 一种低压铝栅的加工方法及低压铝栅器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111129154A true CN111129154A (zh) | 2020-05-08 |
Family
ID=70501014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911333882.2A Pending CN111129154A (zh) | 2019-12-23 | 2019-12-23 | 一种低压铝栅的加工方法及低压铝栅器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111129154A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161823A (ja) * | 1993-12-07 | 1995-06-23 | Toshiba Corp | 半導体装置の製造方法 |
| CN101621032A (zh) * | 2008-07-02 | 2010-01-06 | 北大方正集团有限公司 | 一种低压铝栅工艺实现方法 |
| CN102832172A (zh) * | 2011-06-17 | 2012-12-19 | 北大方正集团有限公司 | 一种低压金属栅互补金属氧化物半导体及其制备方法 |
| CN106469663A (zh) * | 2016-03-07 | 2017-03-01 | 陈军建 | 铝栅cmos双层金属布线的制作工艺及其版图结构 |
| CN211455688U (zh) * | 2019-12-23 | 2020-09-08 | 深圳市芯域联合半导体科技有限公司 | 一种低压铝栅器件 |
-
2019
- 2019-12-23 CN CN201911333882.2A patent/CN111129154A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07161823A (ja) * | 1993-12-07 | 1995-06-23 | Toshiba Corp | 半導体装置の製造方法 |
| CN101621032A (zh) * | 2008-07-02 | 2010-01-06 | 北大方正集团有限公司 | 一种低压铝栅工艺实现方法 |
| CN102832172A (zh) * | 2011-06-17 | 2012-12-19 | 北大方正集团有限公司 | 一种低压金属栅互补金属氧化物半导体及其制备方法 |
| CN106469663A (zh) * | 2016-03-07 | 2017-03-01 | 陈军建 | 铝栅cmos双层金属布线的制作工艺及其版图结构 |
| CN211455688U (zh) * | 2019-12-23 | 2020-09-08 | 深圳市芯域联合半导体科技有限公司 | 一种低压铝栅器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8420473B2 (en) | Replacement gate devices with barrier metal for simultaneous processing | |
| CN108231670B (zh) | 半导体元件及其制作方法 | |
| US8183644B1 (en) | Metal gate structure of a CMOS semiconductor device | |
| US20220367271A1 (en) | Semiconductor device and method for fabricating the same | |
| US9318445B2 (en) | Semiconductor device and manufacturing method thereof for protecting metal-gate from oxidation | |
| CN103715133A (zh) | Mos晶体管及其形成方法 | |
| US8487397B2 (en) | Method for forming self-aligned contact | |
| US7951695B2 (en) | Method for reducing plasma discharge damage during processing | |
| US20070155079A1 (en) | Gate structure of semiconductor device and method of manufacturing the same | |
| CN211455688U (zh) | 一种低压铝栅器件 | |
| US7545004B2 (en) | Method and structure for forming strained devices | |
| TWI576959B (zh) | 形成具有接觸插栓的半導體結構的方法 | |
| JP2012028562A (ja) | 半導体装置の製造方法 | |
| CN111129154A (zh) | 一种低压铝栅的加工方法及低压铝栅器件 | |
| JP2008021935A (ja) | 電子デバイス及びその製造方法 | |
| US10679905B2 (en) | Semiconductor structures and fabrication methods thereof | |
| CN215527720U (zh) | 一种低压铝栅器件 | |
| JP2005340782A (ja) | 半導体装置およびその製造方法 | |
| KR20040007949A (ko) | 반도체 소자의 제조 방법 | |
| KR20140097569A (ko) | 3차원 구조의 mosfet 및 그 제조 방법 | |
| US20050048750A1 (en) | Method for fabricating a semiconductor device having salicide | |
| US9230988B2 (en) | Mechanisms for forming radio frequency (RF) area of integrated circuit structure | |
| CN111480224B (zh) | 半导体产品和制造工艺 | |
| KR101129021B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR20050071020A (ko) | 모스 전계효과 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |