TWI576959B

TWI576959B - 形成具有接觸插栓的半導體結構的方法

Info

Publication number: TWI576959B
Application number: TW102100882A
Authority: TW
Inventors: 洪慶文; 劉恩銓; 黃志森; 曹博昭
Original assignee: 聯華電子股份有限公司
Priority date: 2013-01-10
Filing date: 2013-01-10
Publication date: 2017-04-01
Also published as: TW201428889A

Description

形成具有接觸插栓的半導體結構的方法

本發明係關於一種形成具有接觸插栓的半導體結構的方法，尤指形成一種半導體結構的方法，其中接觸插栓的頂面高於閘極結構的頂面，且與閘極結構上方之蓋層的頂面共平面。

在習知半導體產業中，多晶矽係廣泛地應用於半導體元件如金氧半導體(metal-oxide-semiconductor,MOS)電晶體中，作為標準的閘極材料選擇。然而，隨著MOS電晶體尺寸持續地微縮，傳統多晶矽閘極因硼穿透(boron penetration)效應導致元件效能降低，及其難以避免的空乏效應(depletion effect)等問題，使得等效的閘極介電層厚度增加、閘極電容值下降，進而導致元件驅動能力的衰退等困境。因此，半導體業界嘗試以新的閘極材料，例如利用功函數(work function)金屬來取代傳統的多晶矽閘極，用以作為匹配高介電常數(high-k)閘極介電層的控制電極。

此外，習知形成具有金屬閘極的電晶體後，還會在其上形成對外線路以分別電性連接電晶體的金屬閘極以及源極/汲極區，作為和對外電子訊號的輸入/輸出端。對外線路通常包含多個接觸插栓，且為定義出複雜且密集的圖案，雙重圖案化技術(DPT)亦常作為曝光技術，以克服原有的機台設備之極限，也就是說，在習知接觸插栓製程中需多次進行微影蝕刻製程，而在多次微影蝕刻製程中所使用的清洗溶液、蝕刻液或化學溶劑將對暴露的金屬閘極造成損傷或變形。因此，如何避免後續製程影響並維護金屬閘極之正常功能實為相關技術者所欲改進之課題。

本發明之目的之一在於提供一種形成具有接觸插栓的半導體結構的方法以改善整體半導體結構的電性表現。

本發明之一較佳實施例係提供一種形成具有接觸插栓的半導體結構的方法，其步驟如下。首先，形成至少一電晶體以及一層間介電層於一基底上，其中電晶體包含一閘極結構以及二源極/汲極區。隨後，形成一蓋層於電晶體以及層間介電層上。接著，形成複數個開口穿過蓋層及層間介電層至源極/汲極區，且形成一導電層覆蓋蓋層以及填入該些開口中。然後，去除部分導電層，以形成複數個第一接觸插栓，使剩餘的導電層之一表面與剩餘的蓋層之一表面共平面，且剩餘的蓋層將完全覆蓋閘極結構之一頂面。

本發明在形成電性連接源極/汲極區的第一接觸插栓時，閘極結構係完全被蓋層覆蓋，以確保閘極結構不受第一接觸插栓之製程影響，例如閘極結構將不會接觸形成複數個開口所需進行的多次微影蝕刻製程中使用的清洗溶液、蝕刻液或化學溶劑，以維持閘極結構的材料性質。此外，本發明形成第一接觸插栓的方法包含依序形成閘極結構一側之源極/汲極區上的第一開口以及閘極結構另一側之源極/汲極區上的第二開口，以提升後續形成的第一接觸插栓的定位精準度。

100‧‧‧基底

102，104‧‧‧主動區域

106‧‧‧淺溝渠隔離

107，109‧‧‧電晶體

108，110‧‧‧閘極結構

112A，112B，112C，112D，114A，114B，114C，114D‧‧‧源極/汲極區

116，118，116A，118A‧‧‧閘極介電層

120，122‧‧‧金屬閘極

124，126‧‧‧側壁子

128‧‧‧接觸洞蝕刻停止層

130‧‧‧層間介電層

132‧‧‧第一蓋層

134‧‧‧第二蓋層

136，136’，158‧‧‧蓋層

138，148‧‧‧有機介電層

140，150‧‧‧含矽硬遮罩層

142‧‧‧第一遮罩層

144‧‧‧第一圖案化光阻層

146‧‧‧第一開口

152‧‧‧第二遮罩層

154‧‧‧第二圖案化光阻層

156‧‧‧第二開口

160‧‧‧先進圖案化材料層

162‧‧‧抗反射介電層

164‧‧‧遮罩層

166‧‧‧第一底抗反射層

168‧‧‧第二底抗反射層

170‧‧‧金屬矽化物層

172‧‧‧阻障/黏著層

174，174’‧‧‧導電層

176‧‧‧第一接觸插栓

178‧‧‧介電層

180‧‧‧第二接觸插栓

182‧‧‧第三接觸插栓

P1，P2‧‧‧圖案

T1，T2，T3‧‧‧頂面

第1圖至第11圖繪示了本發明之一較佳實施例之形成具有接觸插栓的半導體結構的方法之示意圖。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

請參考第1圖至第11圖。第1圖至第11圖繪示了本發明之一較佳實施例之形成具有接觸插栓的半導體結構的方法之示意圖。如第1圖所示，首先提供一基底100，且基底100包含有至少二主動區域102/104及形成複數個淺溝渠隔離(shallow trench isolation,STI)106於基底100中。基底100可以例如是矽基底(silicon substrate)、磊晶矽(epitaxial silicon substrate)、矽鍺半導體基底(silicon germanium substrate)、碳化矽基底(silicon carbide substrate)或矽覆絕緣(silicon-on-insulator,SOI)基底或其他半導體基底材料所構成的半導體基底，但不以上述為限。淺溝渠隔離106可包含矽氧化物等絕緣材料，形成淺溝渠隔離的方法係為習知該項技藝者與通常知識者所熟知，在此不多加贅述。

接著，形成至少一電晶體107/109以及一層間介電層130於基底100上。各電晶體107/109分別包含一閘極結構108/110以及二源極/汲極區112A/112B/114A/114B，其中各閘極結構108/110分別包含一閘極介電層116/118以及一金屬閘極120/122，且二源極/汲極區112A/112B/114A/114B分別設置於閘極結構108/110的兩側。本發明可應用於各種金屬閘極製程包括先閘極(gate first)製程、後閘極(gate last)製程之先閘極介電層(high-k first)製程以及後閘極製程之後閘極介電層(high-k last)製程等。在本實施例中，以後閘極製程之後閘極介電層製程所形成的電晶體107/109為例，其中閘極介電層116/118包含一具有U型剖面之高介電常數介電層，其材料包含介電常數大於4的介電材料，此外，也可選擇性另包含一介電層(圖未示)例如氧化矽層設置於基底100與閘極介電層116/118之間；而金屬閘極120/122可以包含一層或多層的金屬材質，例如包含一功函數金屬層(work function metal layer)、一阻障層(barrier layer)以及一低電阻金屬層。舉例來說，形成閘極結構108/110以及源極/汲極區112A/112B/114A/114B的製程可先在基底100形成一虛置閘極結構(圖未示)，再依序形成側壁子124/126、源極/汲極區112A/112B/114A/114B、接觸洞蝕刻停止層(contact etch stop layer,CESL)128以及層間介電層130。層間介電層130可為旋轉塗佈(spin-on-coating,SOC)製程、化學氣相沈積(CVD)製程或其他適合的製程等形成的介電材料所構成，介電材料包含低介電常數(dielectric constant，k)材料(介電常數值小於3.9)、超低介電常數(ultra low-k，以下簡稱為ULK)材料(介電常數值小於2.6)、或多孔性超低介電常數(porous ULK)材料，但不限於此。接著，對層間介電層130進行一平坦化製程至暴露虛置閘極結構，然後移除部分虛置閘極結構以形成一溝渠(圖未示)，最後在溝渠中填入至少一介電材料層(圖未示)以及至少一金屬材料層(圖未示)，並進行一化學機械研磨(chemical mechanical polishing,CMP)製程，去除溝渠之外的介電材料層以及金屬材料層以形成閘極結構108/110之閘極介電層116/118以及金屬閘極120/122，且層間介電層130之一頂面將與閘極結構108/110之一頂面共平面。

此外，電晶體中的各元件可以依照不同設計而具有不同的實施態樣，舉例來說，源極/汲極區112A/112B/114A/114B可包含以選擇性磊晶成長(selective epitaxial growth,SEG)形成的一磊晶層，其中磊晶層可直接形成於基底100上，如主動區102中的源極/汲極區112A/112B所示，或先形成凹槽於閘極結構108/110的兩側，再填入磊晶層於凹槽中，如主動區104中的源極/汲極區114A/114B所示，以提供應力於閘極結構 108/110下方之通道區。在本實施例中，當電晶體107係一N型金氧半導體電晶體(NMOS)時，源極/汲極區112A/112B的磊晶層可由磷化矽(SiP)或碳化矽(SiC)組成以提供拉伸應力至通道區，而當電晶體109係一P型金氧半導體電晶體(PMOS)時，源極/汲極區114A/114B的磊晶層可由矽化鍺(SiGe)組成以提供壓縮應力至通道區，但不以此為限。磊晶層之一頂面較佳係高於基底100之一原始表面，也就是說，源極/汲極區112A/112B/114A/114B所包含的磊晶層均會分別向上突出於基底100，且可依製程需求向下延伸至基底100中，甚或延伸至側壁子124/126下方，以對通道區提供更大的應力。此外，可混合搭配乾、濕蝕刻製程以形成各種形狀如桶形(邊較直的形狀)、六角形、多角形的凹槽，在後續製程中，形成於此類形狀之凹槽中的磊晶層可具有六面體(hexagon，又叫sigma Σ)或八面體(octagon)之截面形狀，並具有一大體上平坦的底面，以增加對通道區所提供的應力。

在另一實施例中，如第2圖所示，有別於第1圖的實施例中閘極介電層116/118是以「後閘極介電層(high-k last)製程」製程形成(即閘極介電層是在移除虛擬閘極之後形成)，第2圖的實施例中閘極介電層116A/118A是以「先閘極介電層(high-k first)製程」製程形成(即閘極介電層是在虛擬閘極之前形成)，因此閘極介電層是具有「-型」剖面，另一方面，源極/汲極區112C/112D/114C/114D亦可以離子植入等方式形成源極/汲極摻雜區，且源極/汲極區112C/112D/114C/114D之形狀亦可依閘極下方通道所需之應力而進行調整。此外，接觸洞蝕刻停止層128也可額外具有一應力。上述的實施方式僅為示例，本發明電晶體可以具有各種不同實施態樣，在此不一一贅述。以下實施例將以第1圖中電晶體107/109的實施態樣進行描述。

如第3圖所示，形成一蓋層136於電晶體107/109以及層間介電層130上，且蓋層136同時接觸層間介電層130與閘極結構108/110。蓋層136可包含介電材料例如：氧化矽(silicon oxide)、氮化矽(silicon nitride)、碳化矽(silicon carbide)、含摻質的碳化矽、氮氧化矽(silicon oxynitride)或其組合所組成的單層結構或多層結構。形成蓋層的方法，包括依序形成一第一蓋層132以及一第二蓋層134於層間介電層130上，其中第一蓋層132的材料實質上不同於該第二蓋層134的材料，亦即第一蓋層132與第二蓋層134將具有蝕刻選擇比，也就是說，當使用相同的蝕刻劑或研磨劑移除第一蓋層132與第二蓋層134時，第一蓋層132的被移除速率將實質上不同於第二蓋層134的被移除速度。在本實施例中，第一蓋層係由含氮摻雜的碳化矽(nitrogen doped silicon carbide，NDC)、氮化矽(silicon nitride,SiN)或氮碳化矽(silicon carbonitride,SiCN)組成，而第二蓋層係由氧化物(oxide)組成，且第二蓋層134的被移除速度實質上大於第一蓋層132的被移除速率，但不以此為限。

隨後，形成複數個開口穿過蓋層136及層間介電層130至源極/汲極區112A/112B/114A/114B。形成複數個開口的方法，包括下列步驟。首先，請繼續參考第3圖，如第3圖所示，形成一第一遮罩層142以及一第一圖案化光阻層144於蓋層136上，第一圖案化光阻層144以及第一遮罩層142可以視製程技術而有不同的選擇。舉例來說，第一圖案化光阻層144可由適合波長248奈米(nanometer，nm)或193奈米(nm)波長的光阻材料所構成例如KrF光阻層，且第一圖案化光阻層144下方可以選擇性形成一底抗反射層(bottom anti-reflective coating,BARC)(圖未示)；第一遮罩層142可以包含一層或多層的遮罩材料，遮罩材料例如是氮化矽(silicon nitride,SiN)、氮氧化矽(silicon oxynitride,SiON)、碳化矽(silicon carbide,SiC)、含非晶碳的有機材料(如Applied Materials Inc.所販售之Advanced pattern film APF©)等。在本實施例中，第一圖案化光阻層144包含有定義第一開口的圖案，第一遮罩層142係一多層堆疊結構直接設置於第一圖案化光阻層144下方，且第一遮罩層142包含一有機介電層(organic dielectric layer,ODL)138以及一含矽硬遮罩(silicon-containing hard mask，SHB)層140。有機介電層138可由波長365奈米(nm)的I-line光阻材料或酚醛樹脂(novolac resin)所構成。含矽硬遮罩層140的成分主要是由含矽之有機高分子聚合物(organo-silicon polymer)或聚矽物(polysilane)所組成，至少具有一發色基團(chromophore group)以及一交聯基團(crosslinkable group)，且含矽硬遮罩層140可另包括交聯劑(crosslinking agent)，使含矽硬遮罩層140在照光後可產生交聯反應。

接著，如第4圖所示，利用第一圖案化光阻層144作為遮罩，進行一第一蝕刻製程，去除部分第一遮罩層142、部分蓋層136、部分層間介電層130，最後停在接觸洞蝕刻停止層128，以形成至少一第一開口146，其中第一開口146係僅重疊閘極結構108/110一側之源極/汲極區112A/114A，且蓋層136仍完全覆蓋閘極結構108/110與閘極結構108/110另一側之源極/汲極區112B/114B。此外，當過度蝕刻(over etch)的狀況發生時，接觸洞蝕刻停止層128將有部分損耗，也就是說，位於第一開口146底部的接觸洞蝕刻停止層128之厚度會小於接觸洞蝕刻停止層128之原始厚度。隨後，去除第一圖案化光阻層144以及第一遮罩層142。

接下來，如第5圖所示，形成一第二遮罩層152以及一第二圖案化光阻層154於蓋層136上，且第二圖案化光阻層154以及第二遮罩層152的組成可視製程技術而有不同的選擇，而與第一圖案化光阻層144以及第一遮罩層142的組成相同或不同。在本實施例中，第二圖案化光阻層154包含有定義第二開口的圖案，第二遮罩層152直接設置於第二圖案化光阻層154下，且第二遮罩層152的組成係與第一遮罩層142的組成相同，也就是說，第二遮罩層152係一多層堆疊結構，包含一含矽硬遮罩(silicon-containing hard mask，SHB)層150以及一有機介電層(organic dielectric layer,ODL)148，其中第二遮罩層152的有機介電層148具有良好的填洞能力，因此可以有效地填入已形成的第一開口146中。接著，如第6圖所示，利用第二圖案化光阻層154作為遮罩，進行一第二蝕刻製程，去除部分第二遮罩層152、部分蓋層136、部分層間介電層130以及部分接觸洞蝕刻停止層128，以形成至少一第二開口156，其中第二開口156係僅重疊閘極結構108/110另一側之源極/汲極區112B/114B，且蓋層136仍完全覆蓋閘極結構108/110，也就是說，在第一蝕刻製程與第二蝕刻製程中，第一開口146與第二開口156均未暴露電晶體107/109的閘極結構108/110。接著，去除第二圖案化光阻層154以及第二遮罩層152，最後，去除第一開口146及第二開口156底部的接觸洞蝕刻停止層128，至此完成形成複數個開口的方法。

其中，第一開口146與第二開口156並不以單一開口(single)為限，也可各自包含附數個獨立開口或是一延伸條狀(slot)，延伸條狀可沿平行閘極結構108/110延伸的方向，亦即垂直紙面的方向，延伸於源極/汲極區112A/112B/114A/114B上，且較佳係延伸整個源極/汲極區112A/112B/114A/114B，以增加後續形成的第一接觸插栓與源極/汲極區112A/112B/114A/114B之接觸面積，並降低電阻。也就是說，開口之尺寸、形狀、數量以及佈局圖案均可根據製程需求進行調整。

形成複數個開口穿過蓋層及層間介電層至源極/汲極區的方法不以上述實施例為限，在其他實施例中，當複數個開口之間距均大於曝光技術可曝的最小圖案距離，可使用單一遮罩層搭配單一圖案化光阻層，進行一微影蝕刻製程，以同時定義複數個開口，而毋需分別形成部分開口。在另一實施例中，形成複數個開口的方法，包含下列步驟。首先，如第7圖所示，依序形成一遮罩層164、一第一底抗反射層(bottom anti-reflective coating film，BARC)166以及第一圖案化光阻層144於蓋層158上，其中蓋層158可包含單層結構或多層結構，遮罩層164可包含有一先進圖案化材料層(advanced patterning film，APF)160例如非晶碳層，以及一抗反射介電層(dielectric anti-reflective coating film，DARC)162，其中先進圖案化材料層(APF)160具有良好的準直性(high aspect ratio,HAR)、低邊緣粗糙度(lower line edge roughness,LER)及可灰化性(PR-like ashability)，因此常被使用於線寬小於60奈米的製程中。接著，以第一圖案化光阻層144作為遮罩，將第一圖案化光阻層144的圖案亦即定義第一開口的圖案轉移至遮罩層164的抗反射介電層(DARC)162中，隨後，去除第一圖案化光阻層144與第一底抗反射層166。接下來，如第8圖所示形成一第二底抗反射層168、第二圖案化光阻層154於遮罩層164上，並以第二圖案化光阻層154作為遮罩，將第二圖案化光阻層154的圖案亦即定義第二開口的圖案轉移至遮罩層164的抗反射介電層(DARC)162中，隨後，去除第二圖案化光阻層154與第二底抗反射層168。此時遮罩層164將同時包含第一開口的圖案P1與第二開口的圖案P2亦即多個開口的圖案同時形成於抗反射介電層(DARC)162中，該些開口的圖案均未暴露先進圖案化材料層(APF)160，且第一開口的圖案P1與第二開口的圖案P2之間距可小於曝光技術可曝的最小圖案距離。接下來，進行至少兩次圖案化製程以將該些開口的圖案(第一開口的圖案P1與第二開口的圖案P2)轉移至蓋層158及層間介電層130中，形成如第6圖所示的第一開口146與第二開口156。更詳細地說，即是先以抗反射介電層(DARC)162作為遮罩，進行一第一圖案化製程將該些開口的圖案轉移至先進圖案化材料層(APF)160中且暴露部分蓋層158後，再以抗反射介電層(DARC)162 與先進圖案化材料層(APF)160共同作為遮罩，進行一第二圖案化製程，同時形成多個開口亦即第一開口146與第二開口156於蓋層158及層間介電層130中，同樣地第一開口146與第二開口156均僅重疊源極/汲極區112A/112B/114A/114B而未暴露閘極結構108/110，此外，再去除第一開口146與第二開口156底部暴露的接觸洞蝕刻停止層128，其中閘極結構108/110在上述的圖案化製程中均完全被蓋層158所覆蓋保護。

如第9圖所示，在形成複數個開口之後，可選擇性進行一清洗製程，例如以氬氣(Ar)對第一開口146與第二開口156的表面進行清洗。隨後，可進行一自對準金屬矽化物(salicide)製程，以在第一開口146與第二開口156所暴露的源極/汲極區112A/112B/114A/114B上分別形成一金屬矽化物(silicide)層170，例如是一矽化鎳(NiSi)層。在其他實施例中，若金屬矽化物層在形成開口之前已經形成於源極/汲極區上，則形成金屬矽化物的此步驟可以省略。

隨後，在第一開口146與第二開口156中形成複數個第一接觸插栓。形成第一接觸插栓的方法，請繼續參考第9圖，如第9圖所示，例如先在基底100上依序形成一阻障/黏著層172、一晶種層(圖未示)以及一導電層174覆蓋蓋層136並填入第一開口146與第二開口156，其中阻障/黏著層172係共形地(conformally)填入第一開口146與第二開口152中，且導電層174係完全填滿第一開口146與第二開口156。阻障/黏著層172可用來避免導電層174之金屬原子擴散至周圍的層間介電層130中以及增加導電層174與層間介電層130之間的附著力。阻障/黏著層172的材料例如是鉭(Ta)、鈦(Ti)、氮化鈦(TiN)、鉭化鈦(TaN)或是其任意組合例如鈦/氧化鈦所構成，但並不以此為限。晶種層之材料係較佳地與導電層174的材料相同，導電層174的材料包含各種低電阻金屬材料，例如是鋁(Al)、鈦(Ti)、鉭(Ta)、鎢(W)、鈮(Nb)、鉬(Mo)、銅(Cu)等材料，較佳是鎢或銅，最佳是鎢，以和金屬矽化物層170或下方的源極/汲極區112A/112B/114A/114B形成適當的歐姆接觸(Ohmic contact)。

然後，如第10圖所示，進行一平坦化製程例如化學機械研磨(chemical mechanical polishing，CMP)製程、蝕刻製程或是兩者的結合，去除第一開口146與第二開口156以外區域之阻障/黏著層172、晶種層與導電層174，以及去除部分蓋層136，使剩餘的導電層174’之一表面與剩餘的蓋層136’之一表面共平面，至此完成複數個第一接觸插栓176，亦即源極/汲極插栓，且剩餘的蓋層136’仍完全覆蓋閘極結構108/110之一頂面。值得注意的是，由於第一蓋層132的材料實質上不同於第二蓋層134的材料，第一蓋層132可作為平坦化製程的停止層，使第二蓋層134完全被去除，且形成的第一接觸插栓176的頂面位於第一蓋層132中，更詳細地說，各第一接觸插栓176之一頂面T1係實質上高於閘極結構108/110之一頂面T2，且各第一接觸插栓176之頂面T1與剩餘的蓋層136’之一頂面T3共平面。

在其他實施例中，當蓋層136係介電材料組成的單層結構，可藉由時間模式(time mode)來調整平坦化製程的操作條件，例如調整平坦化製程的製程時間(processing time)以決定去除的蓋層136的厚度，使剩餘的導電層174’之一表面與剩餘的蓋層136’之一表面共平面。

如第11圖所示，於形成複數個第一接觸插栓176之後，再形成一介電層178於該剩餘的蓋層136’上，以及形成複數個第二接觸插栓180於此介電層178中以分別電性連接各第一接觸插栓176，以及形成至少一第三接觸插栓182於介電層178以及剩餘的蓋層136’中以電性連接閘極結構108/110。最後，可進行一金屬內連線製程，在介電層178上形成一金屬內連線系統(metal interconnection system)(圖未示)，其包含複數層金屬層間介電層(inter-metal dielectric layer,IMD layer)以及複數層金屬層(即所謂的metal 1,metal 2...等)。金屬內連線系統會透過第三接觸插栓182以電性連接電晶體107/109的金屬閘極120/122，以及透過第二接觸插栓180以及第一接觸插栓176以電性連接電晶體107/109的源極/汲極區112A/112B/114A/114B，以提供電晶體107/109對外訊號的輸入/輸出。

綜上所述，本發明在形成電性連接源極/汲極區的第一接觸插栓時，閘極結構係完全被蓋層覆蓋，以確保閘極結構不受第一接觸插栓之製程影響，例如閘極結構將不會接觸形成複數個開口所需進行的多次微影蝕刻製程中使用的清洗溶液、蝕刻液或化學溶劑，以維持閘極結構的材料性質。此外，本發明形成第一接觸插栓的方法包含依序形成閘極結構一側之源極/汲極區上的第一開口以及閘極結構另一側之源極/汲極區上的第二開口，以提升後續形成的第一接觸插栓的定位精準度。