CN111128284B - 一种存储电路瞬态销密控制方法 - Google Patents

Abstract

本发明属于集成电路技术领域，具体涉及一种特别适用于非易失性存储电路中全片数据瞬态擦除的存储电路瞬态销密控制方法。该方法中瞬态销密功能的启用无需特定的外界指令与严苛的时序逻辑，相比于软擦除具有明显的速度优势；瞬态销密功能仅需一个常规高电平脉冲即可开启；瞬态销密电路包含端口下拉电阻和抗干扰电路，具有防误操作机制；瞬态销密电路具有优先控制逻辑，该功能启动时会被优先执行；用于生成硬件片擦信号的瞬态销密脉冲可以与硬擦除信号并行输入，从而实现瞬态销密功能与硬擦除功能相互兼容。

Description

一种存储电路瞬态销密控制方法

技术领域

本发明属于集成电路技术领域，具体涉及一种特别适用于非易失性存储电路中全片数据瞬态擦除的存储电路瞬态销密控制方法。

背景技术

对于常规的非易失性存储器而言，其功能通常可以划分为如下三类：读取、写入与擦除。擦除功能可进一步划分为软擦除与硬擦除。其中，软擦除是指在正常的写入时序条件下，依次在地址端与数据端输入特定的指令序列以启动擦除程序，经电荷泵升压，并选中全片所有的存储单元地址，最终对存储阵列中所有的单元执行数据擦除。硬擦除则是指由外部施加高电压于存储器的使能信号端以启用存储器的高压复用模块，从而在存储器内部生成硬件片擦信号，之后其擦除时序则与软擦除相同。由此可见，软擦除的启动需要由前级电路或芯片产生相应的指令信号并且需要遵循严格的时序关系。硬擦除虽然相对于软擦除在启动程序上进行了简化，但却需要高电压启动存储器内部的高压复用模块以执行全片擦除功能。

显然，以上两种擦除方式均需要严苛的前提条件，这并不满足在某些特殊情况下用户需要利用常规高电压对存储器进行全片快速擦除的需要。因此，这就提出了在非易失性存储器中设计一种由常规高电平启动的瞬态销密控制电路的需求。

发明内容

(一)要解决的技术问题

本发明提出一种非易失性存储电路瞬态销密控制方法，以解决如何仅通过常规高电压对非易失性存储器进行全片瞬态擦除的功能，从而解决目前软擦除与硬擦除中存在的技术问题。

(二)技术方案

为了解决上述技术问题，本发明提出一种非易失性存储电路瞬态销密控制方法，该瞬态销密控制方法包括如下步骤：

S1、当非易失性存储器的销密功能启动时，首先开启瞬态销密电压源，瞬态销密电压源产生一个常规高电平电压信号，该信号一路被传输至片内VCC端口用于供电，另一路传输至销密脉冲生成电路；

S2、销密脉冲生成电路接收到该高电平电压信号时，生成一个具有足够脉冲宽度的销密脉冲信号，该销密脉冲信号通过含有用于保证端口闲置时处于零电位的下拉电阻的包括销密使能信号输入端的使能输入电路，被送至抗干扰电路，利用抗干扰电路过滤端口干扰以防止误操作发生；

S3、销密脉冲信号被进一步传送至包括瞬态销密逻辑控制电路的逻辑控制电路，瞬态销密逻辑控制电路中的一路利用优先逻辑产生优先信号使销密功能优先执行，另一路生成硬件片擦信号，并经高压泵电路升压；

S4、优先信号与硬件片擦信号通过译码及升压电路进行译码与升压后，对存储阵列电路进行地址全选，最终执行全片的数据擦除。

进一步地，销密脉冲生成电路包括第一电阻、三极管、第一电容、第二电容、第二电阻、第三电阻和二极管；其中，瞬态销密电压源的一路经过二极管，与片内VCC端口相连，另一路与第一电阻、第二电阻相连；第一电阻的一端和第一电容、三极管的基极相连，另一端和电压源相连；第一电容的一端和第一电阻、三极管的基极相连，另一端和地相连；第二电阻的一端和第二电容、第三电阻、三极管的集电极、销密控制使能端相连，另一端和电压源相连；第三电阻的一端和第二电容、第二电阻、三极管的集电极、销密控制使能端相连，另一端和地相连；第二电容的一端和第二电阻、第三电阻、三极管的集电极、销密控制使能端相连，另一端和地相连。

进一步地，抗干扰电路由两条通路构成，分别是第一通路和第二通路；其中，当输入信号给入时，第一通路直接传输信号至与非门的一个输入端，第二通路为信号延迟传输电路，输入信号会延迟一定的时间t后传送至与非门的另一个输入端，与非门产生的输出信号经非门取反后输出。

(三)有益效果

本发明提出的非易失性存储电路瞬态销密控制方法，包括当非易失性存储器的销密功能启动时，首先开启瞬态销密电压源，瞬态销密电压源产生一个常规高电平电压信号，该信号一路被传输至片内VCC端口用于供电，另一路传输至销密脉冲生成电路；销密脉冲生成电路接收到该高电平电压信号时，生成一个具有足够脉冲宽度的销密脉冲信号，该销密脉冲信号通过含有用于保证端口闲置时处于零电位的下拉电阻的包括销密使能信号输入端的使能输入电路，被送至抗干扰电路，利用抗干扰电路过滤端口干扰以防止误操作发生；销密脉冲信号被进一步传送至包括瞬态销密逻辑控制电路的逻辑控制电路，瞬态销密逻辑控制电路中的一路利用优先逻辑产生优先信号使销密功能优先执行，另一路生成硬件片擦信号，并经高压泵电路升压；优先信号与硬件片擦信号通过译码及升压电路进行译码与升压后，对存储阵列电路进行地址全选，最终执行全片的数据擦除。

本发明具有如下有益效果：

1、本发明中的瞬态销密功能的启用无需特定的外界指令与严苛的时序逻辑，相比于软擦除具有明显的速度优势。

2、本发明中的瞬态销密功能仅需一个常规高电平脉冲即可开启。

3、本发明中的瞬态销密电路包含端口下拉电阻和抗干扰电路，具有防误操作机制。

4、本发明中的瞬态销密电路具有优先控制逻辑，该功能启动时会被优先执行。

5、本发明中的用于生成硬件片擦信号的瞬态销密脉冲可以与硬擦除信号并行输入，从而实现瞬态销密功能与硬擦除功能相互兼容。

附图说明

图1为本发明实施例中包含瞬态销密功能的非易失性存储器整体功能框图；

图2为本发明实施例的瞬态销密功能实现方法示意图；

图3为本发明实施例中销密脉冲生成电路原理图；

图4为本发明实施例中抗干扰电路原理图；

图5为本发明实施例中瞬态销密电路的工作时序示意图。

具体实施方式

为使本发明的目的、内容和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

本实施例提出一种非易失性存储电路瞬态销密控制方法，该销密控制方法通过集成在非易失性存储器中的销密电路得到实现。

增加瞬态销密功能的非易失性存储器，其整体功能如图1所示。其中，该非易失性存储器包括页地址输入电路1、页地址缓冲锁存电路2、页地址译码及升压电路3、字节地址输入电路8、字节地址缓冲锁存电路9、字节地址译码及升压电路10、包括常规使能信号输入端和销密使能信号输入端的使能输入电路4、包括瞬态销密逻辑控制电路的逻辑控制电路5、用于产生高电压以实现对存储单元的擦除和写入的高压泵电路6、数据的输入输出端公用电路12、数据缓冲寄存电路13、用于对读取的信号进行放大以形成逻辑电平的数据信号寄存读出放大电路14、存储阵列电路7和数据与存储位转换电路11。当销密信号施加在使能输入电路4的销密使能信号输入端时，逻辑控制电路5会相应产生硬件擦除信号，从而使高压泵电路6开始升压，并同时选中存储阵列7中的所有地址，最终执行数据的擦除。

在本实施例中，用于实现存储电路瞬态销密控制方法的瞬态销密电路主要包括，用于生成销密脉冲信号的销密脉冲生成电路16，用于过滤端口干扰以防止误操作发生的抗干扰电路17，用于启动擦除程序的瞬态销密逻辑控制电路，以及全片擦除电路。

如图2所示，本实施例的瞬态销密控制方法具体包括如下步骤：

S1、当非易失性存储器的销密功能启动时，首先开启瞬态销密电压源15，瞬态销密电压源15产生一个常规高电平电压信号，该信号一路被传输至片内VCC端口用于供电，另一路传输至销密脉冲生成电路16；

S2、销密脉冲生成电路16接收到该高电平电压信号时，生成一个具有足够脉冲宽度的销密脉冲信号，该销密脉冲信号通过含有用于保证端口闲置时处于零电位的下拉电阻的包括销密使能信号输入端的使能输入电路4，被送至抗干扰电路17，利用抗干扰电路17过滤端口干扰以防止误操作发生；

S3、销密脉冲信号被进一步传送至包括瞬态销密逻辑控制电路的逻辑控制电路5，瞬态销密逻辑控制电路中的一路利用优先逻辑18～20产生优先信号使销密功能优先执行，另一路生成硬件片擦信号，并经高压泵电路6升压；

S4、优先信号与硬件片擦信号通过译码及升压电路3和10，进行译码与升压后，对存储阵列电路7进行地址全选，最终执行全片的数据擦除。

在本实施例中，如图3所示，销密脉冲生成电路16包括第一电阻26、三极管27、第一电容28、第二电容29、第二电阻30、第三电阻32和二极管33。其中，瞬态销密电压源15的一路经过二极管33，与片内VCC端口34相连，另一路与第一电阻26、第二电阻30相连。第一电阻26的一端和第一电容28、三极管27的基极相连，另一端和电压源15相连。第一电容28的一端和第一电阻26、三极管27的基极相连，另一端和地相连。第二电阻30的一端和第二电容29、第三电阻32、三极管27的集电极、销密控制使能端31相连，另一端和电压源15相连。第三电阻32的一端和第二电容29、第二电阻30、三极管27的集电极、销密控制使能端31相连，另一端和地相连；第二电容29的一端和第二电阻30、第三电阻32、三极管27的集电极、销密控制使能端31相连，另一端和地相连。

本实施例的销密脉冲生成电路16，基于三极管27组成脉冲生成电路，三极管27的基极连接第一电阻26和第一电容28形成的延时电路，三极管27的集电极连接第二电阻30和第三电阻32组成的分压电路，三极管27的集电极、发射极与第二电容29并联起滤波功能。其中，当瞬态销密电压源15给出常规高电平电压信号时，销密控制使能端31会随着第二电容29的充电上升为高电平。与此同时，第一电容28也会逐渐抬升其电位。当第一电容28两端电压大于三极管27的开启电压时，三极管27导通进入饱和状态，此时三极管27的集电极与发射极之间可以近似为一个短路的开关，从而销密控制使能端31又被置于地电位。由此可见，在这一过程中销密控制使能端31产生了一个高电平脉冲信号。第三电阻32是销密控制使能输入电路的下拉电阻，用于销密功能未被启用时，端口31的电位被下拉至地。二极管33则用于使其所在支路单向导通，保证当销密功能开启时，瞬态销密电压源15能够向存储器内部进行供电，当销密功能未开启时，存储器内部电源信号不影响销密脉冲生成电路16。

在本实施例中，如图4所示，抗干扰电路17由两条通路构成，分别是第一通路35和第二通路36。当输入信号给入时，第一通路35可直接传输信号至与非门37的一个输入端，第二通路36为信号延迟传输电路，输入信号会延迟一定的时间t后传送至与非门37的另一个输入端，与非门37产生的输出信号经非门38取反后输出。由于干扰信号通常为端口毛刺并且其宽度通常小于t，而销密脉冲的宽度大于t，所以抗干扰电路17可以使脉冲信号通过并且过滤干扰信号，避免端口干扰产生的误擦除动作。

本实施例中瞬态销密电路的工作时序，如图5所示。其中，t1～t5分别是电路工作时的五个特征时间。在t1时刻，假设端口出现一个短暂的毛刺干扰信号，由于电路的抗干扰机制，该信号将无法通过抗干扰电路，从而避免了误擦除的发生。在t2时刻，销密脉冲生成电路生成了一个销密脉冲，从而启动了电路的销密程序。而后在t3～t4时段，高压泵电路6完成升压并同时选中所有单元地址，在t4～t5时段则对全片数据执行擦除。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (3)

1.一种非易失性存储电路瞬态销密控制方法，其特征在于，所述瞬态销密控制方法包括如下步骤：

S1、当非易失性存储器的销密功能启动时，首先开启瞬态销密电压源，瞬态销密电压源产生一个常规高电平电压信号，该信号一路被传输至片内VCC端口用于供电，另一路传输至销密脉冲生成电路；

S2、销密脉冲生成电路接收到该高电平电压信号时，生成一个具有足够脉冲宽度的销密脉冲信号，该销密脉冲信号通过使能输入电路的销密使能信号输入端，被送至抗干扰电路，所述使能输入电路含有用于保证销密使能信号输入端闲置时处于零电位的下拉电阻，利用抗干扰电路过滤端口干扰以防止误操作发生；

S3、销密脉冲信号被进一步传送至包括瞬态销密逻辑控制电路的逻辑控制电路，瞬态销密逻辑控制电路中的一路利用优先逻辑产生优先信号使销密功能优先执行，另一路生成硬件片擦信号，并经高压泵电路升压；

S4、优先信号与硬件片擦信号通过译码及升压电路进行译码与升压后，对存储阵列电路进行地址全选，最终执行全片的数据擦除。

2.如权利要求1所述的瞬态销密控制方法，其特征在于，所述销密脉冲生成电路包括第一电阻、三极管、第一电容、第二电容、第二电阻、第三电阻和二极管；其中，瞬态销密电压源的一路经过二极管，与片内VCC端口相连，另一路与第一电阻、第二电阻相连；第一电阻的一端和第一电容、三极管的基极相连，另一端和瞬态销密电压源相连；第一电容的一端和第一电阻、三极管的基极相连，另一端和地相连；第二电阻的一端和第二电容、第三电阻、三极管的集电极、销密使能信号输入端相连，另一端和瞬态销密电压源相连；第三电阻的一端和第二电容、第二电阻、三极管的集电极、销密使能信号输入端相连，另一端和地相连；第二电容的一端和第二电阻、第三电阻、三极管的集电极、销密使能信号输入端相连，另一端和地相连。

3.如权利要求1所述的瞬态销密控制方法，其特征在于，所述抗干扰电路由两条通路构成，分别是第一通路和第二通路；其中，当输入信号给入时，第一通路直接传输所述输入信号至与非门的一个输入端，第二通路为信号延迟传输电路，输入信号会延迟一定的时间t后传送至与非门的另一个输入端，与非门产生的输出信号经非门取反后输出。

Images