CN111125979B

CN111125979B - 驱动电路

Info

Publication number: CN111125979B
Application number: CN201811267044.5A
Authority: CN
Inventors: 张家绫; 唐伟诚; 高立龙; 林哲弘
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2018-10-29
Filing date: 2018-10-29
Publication date: 2023-04-14
Anticipated expiration: 2038-10-29
Also published as: CN111125979A

Abstract

本公开内容是关于一种驱动电路，包含第一电路、电晶体开关及电位转换电路。第一电路包含运算放大器及反馈电路，且用以输出第一信号(如：模拟信号)。反馈电路用以将第一信号反馈至运算放大器的输入端。电晶体开关的源极端电性连接于运算放大器的输出端，电晶体开关的漏极端电性连接于驱动电路的输出脚位。电位转换电路电性连接于电晶体开关的源极端及电晶体开关的栅极端。在电位转换电路被致能时，用以将电晶体开关的源极端及栅极端间的电压差控制于设定值，使得电晶体开关导通，且第一信号通过电晶体开关输出至输出脚位。

Description

驱动电路

技术领域

本公开内容关于一种驱动电路，用以通过电晶体开关输出信号至输出脚位。

背景技术

在电路设计上，常会通过开关元件控制电路的导通与否，以在正确的时间输出对应的信号。随着电路设计渐趋复杂，以及电子装置微型化的市场需求，电子装置中不同电路间的关系亦越来越紧密。也因此，开关元件作为信号传输的桥梁，其性能也会直接影响到电子装置的运作，而成为电路设计上必须重视的一大课题。

发明内容

本公开内容之一方面为一种驱动电路。驱动电路包含第一模拟电路、数字电路、第一电晶体开关及第一电位转换电路。第一模拟电路的输出端用以输出第一模拟信号。数字电路用以输出一数字信号。第一电晶体开关包含源极端、栅极端及漏极端。第一电晶体开关的源极端电性连接于第一模拟电路的输出端。第一电晶体开关的漏极端电性连接于驱动电路的输出脚位。第一电位转换电路电性连接于第一电晶体开关的源极端及第一电晶体开关的栅极端。在第一电位转换电路被致能时，第一电位转换电路用以将第一电晶体开关的源极端及栅极端间的电压差控制在设定值，使得第一电晶体开关导通，且第一模拟信号通过第一电晶体开关输出至驱动电路的输出脚位。在第一电位转换电路被禁能时，第一电晶体开关关断，使得数字电路输出的数字信号被输出至驱动电路的该输出脚位。

本公开内容之另一方面为一种驱动电路。驱动电路包含第一电路、电晶体开关及电位转换电路。第一电路包含运算放大器及反馈电路。运算放大器的输出端用以输出第一信号。反馈电路电性连接于运算放大器的输入端及输出端之间，用以将第一信号反馈至运算放大器的输入端。电晶体开关包含源极端、栅极端及漏极端。电晶体开关的源极端电性连接于运算放大器的输出端。电晶体开关的漏极端电性连接于驱动电路的输出脚位。电位转换电路电性连接于电晶体开关的源极端及电晶体开关的栅极端。在电位转换电路被致能时，电位转换电路用以将电晶体开关的源极端及栅极端间的电压差控制于设定值，使得电晶体开关导通，且第一信号通过电晶体开关输出至驱动电路的输出脚位。

据此，由于电位转换电路用以将固定电晶体开关之栅极与源极间的电压差，因此即可固定电晶体开关的阻抗值，从而避免第一信号通过电晶体开关后产生失真的问题。

附图说明

图1为根据本公开内容之部分实施例所绘示的驱动电路的示意图。

图2A、图2B为根据本公开内容之部分实施例所绘示的电位转换电路的示意图。

图3为本公开内容及其他驱动电路的开关电路阻抗特性线示意图。

图4为根据本公开内容之部分实施例所绘示的驱动电路的示意图。

图5为根据本公开内容之部分实施例所绘示的驱动电路的示意图。

图6为根据本公开内容之部分实施例所绘示的驱动电路的示意图。

具体实施方式

以下将以图式揭露本案之复数个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本案。也就是说，在本公开内容部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些习知惯用的结构与元件在图式中将以简单示意的方式绘示之。

于本文中，当一元件被称为“连接”或“耦接”时，可指“电性连接”或“电性耦接”。“连接”或“耦接”亦可用以表示二或多个元件间相互搭配操作或互动。此外，虽然本文中使用“第一”、“第二”、…等用语描述不同元件，该用语仅是用以区别以相同技术用语描述的元件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本发明。

本公开内容是关于一种驱动电路100，可用以驱动任何类型的负载电路，在部分实施例中，驱动电路100用以选择性地导通不同的电路支路，以接收或发送对应的信号。请参阅图1所示，驱动电路100包含第一电路110及开关电路130。在部分实施例中，第一电路110包含运算放大器111及反馈电路112，且开关电路130包含电晶体开关T1及电位转换电路140。运算放大器110的输入端用以接收输入信号，并由其输出端输出第一信号S1。反馈电路112电性连接于运算放大器111的输入端及输出端之间，用以该第一信号S1反馈至运算放大器111的输入端。在部分实施例中，反馈电路112包含相互并联的电容器及电阻器，且电性连接于运算放大器111的负极输入端及输出端，运算放大器111的正极输入端则电性连接于接地电位，但第一电路100并不以此为限。

电晶体开关T1包含源极端、栅极端及漏极端。电晶体开关T1的源极端电性连接于运算放大器110的输出端，用以接收第一信号S1。电晶体开关T1的漏极端电性连接于驱动电路100的输出脚位C。在部分实施例中，电晶体开关T1为N型金属氧化物半导体场效电晶体，当源极端及栅极端间具有正电位的电位差时，电晶体开关T1将导通。在其他部分实施例中，电晶体开关T1为P型金属氧化物半导体场效电晶体，当源极端及栅极端间具有负电位的电位差时，电晶体开关T1将导通。此外应可理解的是，电晶体开关T1的源极端及漏极端可互换而不影响开关电路130之操作。

电位转换电路140电性连接于电晶体开关T1的源极端及电晶体开关T1的栅极端，用以将接收到的信号(即，第一信号S1)提升或降低。因此，当电位转换电路140被第一控制信号EN致能时，电位转换电路140能将电晶体开关T1的源极端及栅极端间的电压差控制于设定值，使得电晶体开关T1导通。此时，第一信号S1将能通过电晶体开关T1输出至驱动电路100的输出脚位C。在部分实施例中，电位转换电路140为电位转换器(Level shifter)。

请参阅图2A所示，在电晶体开关T1为N型金属氧化物半导体场效电晶体的实施例中，电位转换电路140为源极随耦器(source follower)，包含控制电晶体T2、及反向放大器141及缓冲器142。控制电晶体T2的漏极端及源极端分别电性连接至不同的电流源，且被供电电源VDD所驱动。控制电晶体T2的控制端(栅极)则电性连接于第一电晶体开关T1的源极，以接收第一信号S1。控制电晶体T2的源极通过缓冲器142连接至输出端Vout，以将调整后的第一信号S1输出至电晶体开关T1的栅极端。反相放大器141之输入端电性连接于控制电晶体T2之漏极，其输出端短路于控制电晶体T2的源极以降低缓冲器142的等效阻抗值。

若电晶体开关T1为P型金属氧化物半导体场效电晶体，则电位转换电路需相应调整。请参阅图2B所示，在部分实施例中，电位转换电路240包含控制电晶体T3、反向放大器241及缓冲器242。控制电晶体T3的漏极端及源极端分别电性连接至不同的电流源。控制电晶体T3的控制端电性连接于第一电晶体开关T1的源极，以接收第一信号S1。反相放大器241之输入端电性连接于控制电晶体T3之漏极，其输出端短路于控制电晶体T3的源极。控制电晶体T3的源极通过缓冲器242连接至输出端Vout，以将调整后的第一信号S1输出至电晶体开关T1的栅极端。电位转换电路240用以降低并稳定第一信号S1的准位，且降低等效阻抗值。

据此，由于电位转换电路140将电晶体开关T1的电压差维持在设定值(即，零电位至第一控制信号EN的致能准位间的电压差)，因此，电晶体开关T1的阻抗值即能保持固定，使第一信号S1通过电晶体开关T1时，不会因为电压的变化太过剧烈，导致第一信号S1失真的问题。电位转换电路140能将第一信号S1提升一预定准位，例如：在电晶体开关T1为N型金属氧化物半导体场效电晶体的实施例中，第一信号S1的振幅位于2-4伏特，则电位转换电路140之输出端Vout所输出的信号振幅为S1的振幅加上一固定电压X，亦即，(2+X)伏特～(4+X)伏特，提升X伏特的准位。反之，在电晶体开关T1为P型金属氧化物半导体场效电晶体的实施例中，电位转换电路240之输出端Vout的信号振幅可为(2-X)伏特～(4-X)伏特，降低X伏特的准位。

金属氧化物半导体场效电晶体的特性公式为：R_on＝1/(μC_ox(W/L)(V_gs-V_th))。根据前述公式可知，电晶体开关T1的阻抗值Ron取决于通道宽度(W)、通道长度(L)以及栅极与源极之间的电压差(V_gs)。在设计驱动电路时，若是以传输栅极(transmission gate)作为开关电路，则因为无法限制栅极与源极之间的电压差，导致开关电路的阻抗值变动过大。解决的一种作法是增加通道宽度，以减少栅极与源极之间的电压差对于开关电路130的整体阻抗值Ron影响。然而，如此一来却会造成电晶体开关T1的面积过大，而不利于电路设计；并且，会导致输出脚位寄生电容的增加，而影响同脚位的高速数字信号。通过本公开内容的设计，即可在不增加电晶体开关T1的面积的情况下，使开关电路130在导通状态时达到高线性度阻抗值，以及在断路状态达到低寄生电容。

请参阅图3所示，是使用传输栅极作为开关电路的开关电路、与本公开内容的开关电路的电阻特性模拟图。在图3中，横轴为第一信号S1的电压值、纵轴则为开关电路的阻抗。特性线L1对应于使用传输栅极作为开关电路，特性线L2则为本公开内容之开关电路130。由于本公开内容通过电位转换电路140将电晶体开关T1的电压差维持在设定值，因此能使阻抗值Ron呈现线性变化，避免第一信号S1失真。在部分实施例中，反馈电路112的第一端电性连接于运算放大器111的输入端。反馈电路112的第二端则直接连接于运算放大器111的输出端。亦即，开关电路130位于反馈电路112之外，但本公开内容不以此为限。在其他部分实施例中，请参阅图4所示，驱动电路200同样包含第一电路110及开关电路130，但反馈电路的第二端是连接于电晶体开关T1的漏极端。亦即，第一电晶体开关T1电性连接于运算放大器111的输出端及反馈电路112的第二端之间，反馈电路112用以将开关电路130调整后的第一信号S1反馈至运算放大器111的负极输入端。由于反馈电路的闭回路增益(closed-loopgain)能减少T1的等效阻抗值，因此，通过反馈电路112的闭回路增益，电晶体开关T1即能以较小的宽长比(W/L)，实现与图1所示相同的电路功效。

请参阅第1及4图所示，在部分实施例中，驱动电路100还包含第一开关W1。第一开关W1电性连接至电晶体开关T1的栅极端及参考电位(如：接地电位)，且根据第一反向控制信号EN’导通或关断，第一反向控制信号EN’的信号与第一控制信号EN相反。在电位转换电路140被禁能时，第一反向控制信号EN’将使第一开关W1导通，使得电晶体开关T1之栅极端被固定至参考电位。举例而言，当电晶体开关T1为N型金属氧化物半导体场效电晶体的实施例中，参考电位为接地电位或低电位，用以关断电晶体开关T1。反之，当电晶体开关T1为P型金属氧化物半导体场效电晶体的实施例中，第一开关W1将被导通到高电位(如：供电电位VDD)。据此，将能确保当电位转换电路140被禁能时，电晶体开关T1能通过参考电位而被关断。

此外，在部分实施例中，驱动电路100还包含第二电路120。第二电路120通过第二开关W2电性连接于驱动电路100的输出脚位C。当电位转换电路140被致能时，第二开关W2保持关断。当电位转换电路140被禁能，使电晶体开关T1关断时，第二开关W2将导通，使第二电路140输出的第二信号S2能传送至驱动电路100的输出脚位C。由于本领域人士能理解第一开关W1、第二开关W2的运作原理，故在此不另赘述。

在部分实施例中，第一电路110包含模拟电路，且第一信号S1为模拟信号。第二电路120则包含数字电路，第二信号S2为数字信号。在部分实施例中，第二信号S2可为高速数字信号，例如:480MHz资料速率(data rate)的信号。第一电路110及第二电路120共用输出脚位C。亦即，驱动电路100可选择性地通过第一电路110或第二电路120，输出第一信号S1或第二信号S2。

当第一电路110输出模拟的第一信号S1时，若使用传输栅极作为开关电路，则会因为模拟的第一信号S1的电压变动幅度，造成其自身阻抗值的变化，连带地使得模拟的第一信号S1在通过开关电路后产生失真。本公开内容通过利用电位转换电路140控制电晶体开关T1的栅极与源极之间的电压差，根据前述的特性公式，当栅极与源极之间的电压差被固定时，即能控制电晶体开关T1的阻抗值，据此，可在导通时避免模拟的第一信号S1失真的问题，以及在关断时达到降低寄生电容的效果。此外，电晶体开关T1在被关断期间可用以区隔数字电路端的高压，作为静电防护电路(ESD protection circuitry)之外的额外保护电路。

请参阅表一所示，是发明人针对“以传输栅极(简称TG)作为开关电路”与“本公开内容之开关电路”分析后的比对表格。其中，“方案一”是指将开关电路设置于反馈电路外之作法(如图1所示)，“方案二”是指将开关电路设置于反馈电路内之作法(如图4所示)。由表一可知，本公开内容在面积(W/L)、寄生电容上皆优于使用传输栅极的方法。

表一

在部分实施例中，请参阅图5所示，驱动电路400可包含多个模拟电路及多个数字电路。如图5所示，驱动电路400中包含第一模拟电路110a、第一开关电路130a、第二模拟电路110b、第二开关电路130b、第一数字电路120a及第二数字电路120b。第一模拟电路110a用以输出第一模拟信号S1a。第一开关电路130a包含第一电晶体开关T1a及第一电位转换电路140a。第一电晶体开关T1a具有源极端、栅极端及漏极端。第一电晶体开关T1a的源极端电性连接于第一模拟电路110a的输出端。第一电晶体开关T1a的漏极端电性连接于驱动电路400的输出脚位C。

第一电位转换电路140a电性连接于第一电晶体开关T1a的源极端及第一电晶体开关T1a的栅极端。在第一电位转换电路140a根据第一控制信号EN1被致能时，第一电位转换电路140a用以将第一电晶体开关T1a的源极端及栅极端间的电压差控制在设定值，使得第一电晶体开关T1a导通，且第一模拟信号S1a通过第一电晶体开关T1a输出至驱动电路400a的输出脚位C。反之，在第一电位转换电路140a根据第一控制信号EN1被禁能时，第一模拟切换开关W1a会根据的第一反向控制信号EN1’被导通，而使第一电晶体开关T1a能通过第一模拟切换开关W1a导通至参考电位(如：接地电位)，而被关断。

在部分实施例中，第二模拟电路110b及第二开关电路130b之操作方式与第一模拟电路110a及第一开关电路130a相同，但第二电位转换电路140b是根据第二控制信号EN2被致能、第二模拟切换开关W1b则被第二反向切换信号EN2’所控制。在第二电位转换电路140b根据第二控制信号EN2被致能时，第二模拟电路110b将导通，以输出第二模拟信号S1b至输出脚位C。

在第一反向控制信号EN1’及第二反向控制信号EN2’分别导通第一模拟切换开关W1a及第二模拟切换开关W1b，以使第一电位转换电路140a及第二电位转换电路140b禁能时，第一数字切换开关W2a可根据第一切换信号而被导通，使第一数字电路120a输出的第一数字信号S2a被传输驱动电路400的输出脚位C；或者，第二数字切换开关W2b能根据第二切换信号被导通，使第二数字电路120b输出的第二数字信号S2b能被传输至输出脚位C。第二模拟电路110b之组成可与第一模拟电路110a相同(例如：同样包含第二模拟电路、第二电晶体开关及第二电位转换电路)，仅用以传输的信号内容不同，故在此不再赘述。

具体而言，第一模拟电路110a、第二模拟电路110b、第一数字电路120a及第二数字电路120b在同一时间点中只会有其中之一被致能，因此，该些电路能共用同一个输出脚位C，以使驱动电路100更为精简，有利于电子装置的微型化。

如前所述，在图5所示之实施例中，第一模拟电路110a还包含第一运算放大器111a及第一反馈电路112a。第一运算放大器111a的输出端用以输出第一模拟信号S1a。第一反馈电路112a电性连接于第一运算放大器111a的输入端及输出端，用以将第一模拟信号S1a反馈至第一运算放大器111a的输入端。第一运算放大器111a及第一反馈电路112a之操作方式与图1所示之实施例相同，故在此不再赘述。

同理，第二模拟电路110b及第二开关电路130b中同样包含有第二运算放大器111b、第二反馈电路112b、第二电位转换电路140b、第二模拟切换开关W1b、第二电晶体开关T1b，详细操作方式如前述图1相同，在此亦不另赘述。。

如图6所示，是本公开内容之其他实施例。在该实施例中，驱动电路500包含第一模拟电路110c、第一开关电路130c、第二模拟电路110d、第二开关电路130d、第一数字电路120c及第二数字电路120d。第一模拟电路110c用以输出第一模拟信号S1c、第二模拟电路110d用以输出第二模拟信号S1d。第一数字电路120c用以输出第一数字信号S2c、第二数字电路120d用以输出第二数字信号S2d。驱动电路500中包含第一运算放大器111c、第一反馈电路112c、第一电位转换电路140c、第一电晶体开关T1c、第一模拟切换开关W1c、第二模拟切换开关W1d、第二运算放大器111d、第二反馈电路112d、第二电位转换电路140d、第二电晶体开关T1d，由于该些元件之操作方式与图4所示之实施例相同，故在此亦不另赘述。

在图6之实施例中，驱动电路500可利用第一反馈电路112c、以及第二反馈电路112d闭回路增益的特性，使第一电晶体开关T1c及第二电晶体开关T1d的体积更为精简。以第一模拟电路110c为例，第一反馈电路112c的第一端电性连接于第一运算放大器111c的输入端，第一反馈电路112c的第二端则直接连接于第一电晶体开关T1c的漏极端，使得第一电晶体开关T1位于第一运算放大器111c的输出端及第一反馈电路112c的第二端所形成的负反馈路径中。图6所示之实施例与图5所示之实施例相似，第一开关电路130c及第二开关电路130d分别根据第一控制信号EN1及第二控制信号EN2致能内部之电位转换电路140c及140d。第一反向控制信号EN1’及第二反向控制信号EN2’，则用以禁能对应之第一电位转换电路140c或第二电位转换电路140d。第一数字切换开关W2c、第二数字切换开关W2d分别根据切换信号导通，用以传递数字信号。在同一时间中，第一模拟电路110c、第二模拟电路110d、第一数字电路120c及第二数字电路120d中仅有其中一者会传输对应之信号至输出脚位C。

虽然本公开内容已以实施方式公开如上，然其并非用以限定本发明内容，任何本领域的技术人员，在不脱离本发明内容之精神和范围内，当可作各种改变与润饰，因此本发明内容之保护范围当视后附之申请专利范围所界定者为准。

符号说明

100 驱动电路

110 第一电路

111 运算放大器

112 反馈电路

120 第二电路

130 开关电路

140 电位转换电路

T1 电晶体开关

T2 控制电晶体

W1 第一开关

W2 第二开关

S1 第一信号

S2 第二信号

C 输出脚位

EN 控制信号

EN1 第一控制信号

EN1’ 第一反向控制信号

EN2 第二控制信号

EN2’ 第二反向控制信号

110a、110c 第一模拟电路

110b、110d 第二模拟电路

111a、111c 第一运算放大器

111b、111d 第二运算放大器

112a、112c 第一反馈电路

112b、112d 第二反馈电路

120a、120c 第一数字电路

120b、120d 第二数字电路

130a、130c 第一开关电路

130b、130d 第二开关电路

140a、140c 第一电位转换电路

140b、140d 第二电位转换电路

141 反向放大器

142 缓冲器

241 反向放大器

242 缓冲器

VDD 供电电源

T1a、T1c 第一电晶体开关

T1b、T1d 第二电晶体开关

W1a、W1c 第一模拟切换开关

W1b、W1d 第二模拟切换开关

W2a、W2c 第一数字切换开关

W2b、W2d 第二数字切换开关

S1a、S1c 第一模拟信号

S1b、S1d 第二模拟信号

S2a、S2c 第一数字信号

S2b、S2d 第二数字信号。

Claims

1.一种驱动电路，包含：

一第一模拟电路，该第一模拟电路的一输出端用以输出一第一模拟信号；

一数字电路，用以输出一数字信号；

一第一电晶体开关，包含一源极端、一栅极端及一漏极端，其中该第一电晶体开关的该源极端电性连接于该第一模拟电路的该输出端，该第一电晶体开关的该漏极端电性连接于该驱动电路的一输出脚位；以及

一第一电位转换电路，电性连接于该第一电晶体开关的该源极端及该第一电晶体开关的该栅极端，其中在该第一电位转换电路被致能时，该第一电位转换电路用以将该第一电晶体开关的该源极端及该栅极端间的电压差控制在一设定值，使得该第一电晶体开关导通，且该第一模拟信号通过该第一电晶体开关输出至该驱动电路的该输出脚位；在该第一电位转换电路被禁能时，该第一电晶体开关关断，使得该数字电路输出的该数字信号被输出至该驱动电路的该输出脚位。

2.如权利要求1所述的驱动电路，还包含：

一第一开关，电性连接至该第一电晶体开关的该栅极端及一参考电位，其中该第一电位转换电路被禁能时，该第一开关导通，使得该第一电晶体开关的该栅极端通过该参考电位被关断。

3.如权利要求1所述的驱动电路，其中该第一模拟电路还包含：

一第一运算放大器，该第一运算放大器的一输出端用以输出该第一模拟信号；以及

一第一反馈电路，电性连接于该第一运算放大器的一输入端及输出端，用以将该第一模拟信号反馈至该第一运算放大器的输入端。

4.如权利要求1所述的驱动电路，其中该第一模拟电路还包含：

一第一反馈电路，其中该第一反馈电路的一第一端电性连接于该第一运算放大器的一输入端，该第一反馈电路的一第二端电性连接于该第一电晶体开关的漏极端，使得该第一电晶体开关电性连接于该第一运算放大器的输出端及该第一反馈电路的第二端之间。

5.如权利要求1所述的驱动电路，还包含：

一第二模拟电路，该第二模拟电路的一输出端用以输出一第二模拟信号；

一第二电晶体开关，包含一源极端、一栅极端及一漏极端，其中该第二电晶体开关的源极端电性连接于该第二模拟电路的输出端，该第二电晶体开关的漏极端电性连接于该驱动电路的输出脚位；

以及

一第二电位转换电路，电性连接于该第二电晶体开关的源极端及该第二电晶体开关的栅极端，其中在该第二电位转换电路被致能时，该第二电位转换电路用以将该第二电晶体开关的源极端及栅极端间的电压差控制在一设定值，使得该第二电晶体开关导通，且该第二模拟信号通过该第二电晶体开关输出至该驱动电路的输出脚位。

6.一种驱动电路，包含：

一第一电路，包含一运算放大器及一反馈电路，该运算放大器的一输出端用以输出一第一信号；该反馈电路电性连接于该运算放大器的一输入端及该输出端之间，用以将该第一信号反馈至该运算放大器的该输入端；

一电晶体开关，包含一源极端、一栅极端及一漏极端，其中该电晶体开关的源极端电性连接于该运算放大器的输出端，该电晶体开关的漏极端电性连接于该驱动电路的一输出脚位；以及

一电位转换电路，电性连接于该电晶体开关的源极端及该电晶体开关的栅极端，其中在该电位转换电路被致能时，该电位转换电路用以将该电晶体开关的源极端及栅极端间的电压差控制于一设定值，使得该电晶体开关导通，且该第一信号通过该电晶体开关输出至该驱动电路的输出脚位。

7.如权利要求6所述的驱动电路，其中该反馈电路的一第一端电性连接于该运算放大器的输入端，该反馈电路的一第二端电性连接于该电晶体开关的漏极端，使得该第一电晶体开关电性连接于该运算放大器的输出端及该反馈电路的第二端之间。

8.如权利要求6所述的驱动电路，还包含：

一第一开关，电性连接至该电晶体开关的栅极端及一参考电位，其中该电位转换电路被禁能时，该第一开关导通，使得该电晶体开关的栅极端通过该参考电位被关断。

9.如权利要求6所述的驱动电路，还包含：

一第二电路，通过一第二开关电性连接于该驱动电路的输出脚位，在该电位转换电路被禁能时，该电晶体开关关断，且该第二电路输出一第二信号至该驱动电路的输出脚位。

10.如权利要求9所述的驱动电路，其中该第一电路包含一模拟电路，该第二电路包含一数字电路。