CN111092023A - 封装基板及其制作方法 - Google Patents
封装基板及其制作方法 Download PDFInfo
- Publication number
- CN111092023A CN111092023A CN201811240361.8A CN201811240361A CN111092023A CN 111092023 A CN111092023 A CN 111092023A CN 201811240361 A CN201811240361 A CN 201811240361A CN 111092023 A CN111092023 A CN 111092023A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive
- heat dissipation
- conductive trace
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 230000017525 heat dissipation Effects 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000009713 electroplating Methods 0.000 claims abstract description 10
- 238000004806 packaging method and process Methods 0.000 claims abstract description 9
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 238000010030 laminating Methods 0.000 claims abstract description 3
- 229910000679 solder Inorganic materials 0.000 claims description 37
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 238000001816 cooling Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 238000004381 surface treatment Methods 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- -1 Polyethylene Terephthalate Polymers 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/43—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种封装基板的制作方法，包括步骤：提高一承载基板，该承载基板包括一承载板及一形成在该承载板上的晶种层；在该晶种层的表面上形成一第一导电线路层；提供一介电层并将该介电层压合自该第一导电线路层上；通过激光制程在该介电层上开设至少一散热孔；通过电镀制程在该介电层上形成一第二导电线路层，该第二导电线路层填充在该散热孔内，形成了一散热垫，该散热垫电连接该第一导电线路层及该第二导电线路层，该散热垫的直径为100um～1000um；及去除该承载板。本发明还涉及一种封装基板。
Description
技术领域
本发明涉及一种封装基板及其制作方法。
背景技术
封装基板上一般贴合有电子元件，而电子元件在工作的时候，会发热，从而产生热量。现有技术中，采用小孔径散热孔进行散热。但这种散热方法的散热效果不好，且激光开孔较困难。
发明内容
有鉴于此，本发明提供一种散热效果好、易于激光开孔的封装基板及其制作方法。
一种封装基板的制作方法，包括步骤：提高一承载基板，该承载基板包括一承载板及一形成在该承载板上的晶种层；在该晶种层的表面上形成一第一导电线路层；提供一介电层并将该介电层压合自该第一导电线路层上；通过激光制程在该介电层上开设至少一散热孔；通过电镀制程在该介电层上形成一第二导电线路层，该第二导电线路层填充在该散热孔内，形成了一散热垫，该散热垫电连接该第一导电线路层及该第二导电线路层，该散热垫的直径为100um～1000um；及去除该承载板。
进一步地，该第一导电线路层是通过影像转移及电镀制程制作而成的。
进一步地，该第一导电线路层包括多条导电线路，该介电层填充在多条导电线路之间并覆盖该第一导电线路层。
进一步地，在“通过电镀制程在该介电层上形成一第二导电线路层”的步骤之前，还包括步骤：在该散热孔的内壁及该介电层的远离该第一导电线路层的表面上形成一化学镀铜层。
进一步地，在“去除该承载板”的步骤之后，还包括步骤：对该第一导电线路层及该第二导电线路层的外露表面进行表面处理。
进一步地，分别在该第一导电线路层及该第二导电线路层形成一第一防焊层及一第二防焊层，该第一防焊层包括至少一第一开口，部分该第一导电线路层从该第一开口内裸露出来，该第二防焊层包括至少一第二开口，部分该第二导电线路层从该第二开口内裸露出来。
进一步地，在“通过激光制程在该介电层上开设至少一散热孔”的同时，通过激光制程在该介电层上开设至少一贯通孔，该第二导电线路层填充在该贯通孔内，形成了一导电通孔。
一种封装基板，该封装基板包括一介电层及分别形成在该介电层相背两表面的一第一导电线路层及一第二导电线路层，该第一导电线路层包括多条导电线路，该介电层填充在多条导电线路之间并覆盖该第一导电线路层，该介电层包括至少一散热孔，该第二导电线路层填充在该散热孔内，形成了一散热垫，该散热垫电连接该第一导电线路层及该第二导电线路层，该散热垫的直径为100um～1000um。
进一步地，该散热孔的直径为100um～1000um。
进一步地，该封装基板还包括一第一防焊层及一第二防焊层，该第一防焊层形成在该第一导电线路层上，该第二防焊层形成在该第二导电线路层上，该第一防焊层包括至少一第一开口，部分该第一导电线路层从该第一开口内裸露出来，该第二防焊层包括至少一第二开口，部分该第二导电线路层从该第二开口内裸露出来。
本发明提供的封装基板及其制作方法，采用直径为100um～1000um的散热垫进行散热，散热效率更高。另外，由于散热垫的尺寸增大，因此，在采用激光制程形成散热孔时，较容易，从而可以提高激光产能。
附图说明
图1为本发明较佳实施例提供的一承载基板的剖视图。
图2是在图1所示的承载基板的表面上形成一第一导电线路层后的剖视图。
图3是在图2所示的第一导电线路层的表面压合一介电层后的剖视图。
图4是在图3所示的介电层上形成散热孔及功能孔后的剖视图。
图5是通过电镀方式在该散热孔及贯通孔内填充铜，以形成散热垫及导电通孔后的剖视图。
图6是去除承载板，形成封装基板中间体之后的剖视图。
图7是对图6所示的封装基板中间体进行表面处理并在其表面分别形成一第一防焊层及一第二防焊层之后的剖视图。
图8是在图7所述的第一防焊层及一第二防焊层上贴附IC元件之后的剖视图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为能进一步阐述本发明达成预定发明目的所采取的技术手段及功效，以下结合附图1-8及较佳实施方式，对本发明提供的封装基板及其制作方法的具体实施方式、结构、特征及其功效，作出如下详细说明。
请参阅图1-8，本发明较佳实施例提供一种封装基板100的制作方法，包括如下步骤：
第一步，请参阅图1，提供一承载基板10，该承载基板10包括一承载板11及一形成在该承载板11上的晶种层12。
该承载板11的材质为任何一种绝缘的具有承载作用的材料。在本实施例中，该承载板11的材质为聚酰亚胺(polyimide，PI)。在其他实施例中，该承载板11的材质还可以为聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)、聚萘二甲酸乙二醇酯(Polyethylene Naphthalate，PEN)或其他树脂硬质材料。
该晶种层12可以为化学镀铜层，也可以为原铜层。该晶种层12包括一第一表面121，该第一表面121远离该承载板11。
其中，该承载板11及该晶种层12之间还可以形成有一离型膜层(图未示)，以便于去除该承载板11。
第二步，请参阅图2，在该晶种层12的该第一表面121上形成一第一导电线路层20。
其中，该第一导电线路层20是通过影像转移及电镀制程制作而成的。
其中，该第一导电线路层20包括多条导电线路21。
第三步，请参阅图3，提供一介电层30并将该介电层30压合至该第一导电线路层20上。
其中，该介电层30填充在多条导电线路21之间并覆盖该第一导电线路层20。
第四步，请参阅图4，通过激光制程在该介电层30上开设至少一散热孔31及至少一贯通孔32，并通过化学镀铜制程在该介电层30的远离该第一导电线路层20的表面、该散热孔31内壁及该贯通孔32的内壁上形成一化学镀铜层33。
其中，该散热孔31及该贯通孔32均贯穿该介电层30。
其中，该散热孔31的孔径为100um～1000um。优选地，该散热孔31的孔径为200um～500um。
第五步，请参阅图5，通过电镀制程在该化学镀铜层33的表面形成一第二导电线路层40。其中，该第二导电线路层40填充在该散热孔31及该贯通孔32内，分别形成了一散热垫41及一导电通孔42。
其中，该散热垫41及该导电通孔42均电连接该第一导电线路层20及该第二导电线路层40。
其中，该散热垫41的直径为100um～1000um。优选地，该散热垫41的直径为200um～500um。
第六步，请参阅图6，去除该承载基板10，形成一封装基板中间体110。
其中，该封装基板中间体110包括一第一导电线路层20、一介电层30及一第二导电线路层40，该第一导电线路层20及该第二导电线路层40分别形成在该介电层30的表面。其中，该第一导电线路层20包括多条导电线路，该介电层30填充在多条导电线路21之间并覆盖该第一导电线路层20。该介电层30包括至少一散热孔31及至少一贯通孔32。该第二导电线路层40填充在该散热孔31及该贯通孔32内，分别形成了一散热垫41及一导电通孔42。该散热垫41及该导电通孔42均电连接该第一导电线路层20及该第二导电线路层40。其中，该散热垫41的直径为100um～1000um。优选地，该散热垫41的直径为200um～500um。
第七步，请参阅图7，对该封装基板中间体110进行表面处理，并分别在该封装基板中间体110的外表面上形成一第一防焊层50及一第二防焊层60，以形成一封装基板100。其中，该第一防焊层50形成在该第一导电线路层20上，该第二防焊层60形成在该第二导电线路层40上。
其中，该第一防焊层50及该第二防焊层60通过防焊制程制成。在本实施例中，该第一防焊层50及该第二防焊层60为防焊油墨。
其中，该第一防焊层50包括至少一第一开口51，部分该第一导电线路层20从该第一开口51内裸露出来。
其中，该第二防焊层60包括至少一第二开口61，部分该第二导电线路层40从该第二开口61内裸露出来。
第八步，请参阅图8，在第一开口51及第二开口61处贴上集成电路(integratedcircuit,IC)元件71，72。
其中，该封装基板100包括一封装基板中间体110及分别形成在该封装基板中间体110的外表面上形成一第一防焊层50及一第二防焊层60。其中，该封装基板中间体110包括一第一导电线路层20、一介电层30及一第二导电线路层40，该第一导电线路层20及该第二导电线路层40分别形成在该介电层30的表面。其中，该第一导电线路层20包括多条导电线路，该介电层30填充在多条导电线路21之间并覆盖该第一导电线路层20。该介电层30包括至少一散热孔31及至少一贯通孔32。该第二导电线路层40填充在该散热孔31及该贯通孔32内，分别形成了一散热垫41及一导电通孔42。该散热垫41及该导电通孔42均电连接该第一导电线路层20及该第二导电线路层40。其中，该散热垫41的直径为100um～1000um。优选地，该散热垫41的直径为200um～500um。该第一防焊层50包括至少一第一开口51，部分该第一导电线路层20从该第一开口51内裸露出来。其中，该第二防焊层60包括至少一第二开口61，部分该第二导电线路层40从该第二开口61内裸露出来。
该封装基板100还包括两个IC元件71及72。其中，IC元件71位于第一开口51处且与该第一导电线路层20电性连接，IC元件72位于第二开口61处且与该散热垫41电性连接。
本发明提供的封装基板及其制作方法，采用直径为100um～1000um的散热垫41进行散热，散热效率更高。另外，由于散热垫41的尺寸增大，因此，在采用激光制程形成散热孔31时，较容易，从而可以提高激光产能。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (10)
1.一种封装基板的制作方法，包括步骤：
提高一承载基板，该承载基板包括一承载板及一形成在该承载板上的晶种层；
在该晶种层的表面上形成一第一导电线路层；
提供一介电层并将该介电层压合自该第一导电线路层上；
通过激光制程在该介电层上开设至少一散热孔；
通过电镀制程在该介电层上形成一第二导电线路层，该第二导电线路层填充在该散热孔内，形成了一散热垫，该散热垫电连接该第一导电线路层及该第二导电线路层，该散热垫的直径为100um～1000um；及
去除该承载板。
2.如权利要求1所述的封装基板的制作方法，其特征在于，该第一导电线路层是通过影像转移及电镀制程制作而成的。
3.如权利要求1所述的封装基板的制作方法，其特征在于，该第一导电线路层包括多条导电线路，该介电层填充在多条导电线路之间并覆盖该第一导电线路层。
4.如权利要求1所述的封装基板的制作方法，其特征在于，在“通过电镀制程在该介电层上形成一第二导电线路层”的步骤之前，还包括步骤：
在该散热孔的内壁及该介电层的远离该第一导电线路层的表面上形成一化学镀铜层。
5.如权利要求1所述的封装基板的制作方法，其特征在于，在“去除该承载板”的步骤之后，还包括步骤：
对该第一导电线路层及该第二导电线路层的外露表面进行表面处理。
6.如权利要求5所述的封装基板的制作方法，其特征在于，分别在该第一导电线路层及该第二导电线路层形成一第一防焊层及一第二防焊层，该第一防焊层包括至少一第一开口，部分该第一导电线路层从该第一开口内裸露出来，该第二防焊层包括至少一第二开口，部分该第二导电线路层从该第二开口内裸露出来。
7.如权利要求1所述的封装基板的制作方法，其特征在于，在“通过激光制程在该介电层上开设至少一散热孔”的同时，通过激光制程在该介电层上开设至少一贯通孔，该第二导电线路层填充在该贯通孔内，形成了一导电通孔。
8.一种封装基板，该封装基板包括一介电层及分别形成在该介电层相背两表面的一第一导电线路层及一第二导电线路层，该第一导电线路层包括多条导电线路，该介电层填充在多条导电线路之间并覆盖该第一导电线路层，该介电层包括至少一散热孔，该第二导电线路层填充在该散热孔内，形成了一散热垫，该散热垫电连接该第一导电线路层及该第二导电线路层，该散热垫的直径为100um～1000um。
9.如权利要求8所述的封装基板，其特征在于，该散热孔的直径为100um～1000um。
10.如权利要求8所述的封装基板，其特征在于，该封装基板还包括一第一防焊层及一第二防焊层，该第一防焊层形成在该第一导电线路层上，该第二防焊层形成在该第二导电线路层上，该第一防焊层包括至少一第一开口，部分该第一导电线路层从该第一开口内裸露出来，该第二防焊层包括至少一第二开口，部分该第二导电线路层从该第二开口内裸露出来。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811240361.8A CN111092023B (zh) | 2018-10-23 | 2018-10-23 | 封装基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811240361.8A CN111092023B (zh) | 2018-10-23 | 2018-10-23 | 封装基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111092023A true CN111092023A (zh) | 2020-05-01 |
| CN111092023B CN111092023B (zh) | 2021-10-19 |
Family
ID=70391467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811240361.8A Active CN111092023B (zh) | 2018-10-23 | 2018-10-23 | 封装基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111092023B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114828383A (zh) * | 2021-01-21 | 2022-07-29 | 欣兴电子股份有限公司 | 电路板结构及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020066949A1 (en) * | 1997-08-12 | 2002-06-06 | Eun Chul Ahn | BGA package and method of manufacturing the same |
| JP2007324330A (ja) * | 2006-05-31 | 2007-12-13 | Sanyo Electric Co Ltd | 回路基板 |
| CN101159254A (zh) * | 2006-10-03 | 2008-04-09 | 罗姆股份有限公司 | 半导体装置 |
| CN101989592A (zh) * | 2009-07-30 | 2011-03-23 | 全懋精密科技股份有限公司 | 封装基板与其制法及基材 |
| CN106356355A (zh) * | 2015-07-15 | 2017-01-25 | 恒劲科技股份有限公司 | 基板结构及其制作方法 |
-
2018
- 2018-10-23 CN CN201811240361.8A patent/CN111092023B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020066949A1 (en) * | 1997-08-12 | 2002-06-06 | Eun Chul Ahn | BGA package and method of manufacturing the same |
| JP2007324330A (ja) * | 2006-05-31 | 2007-12-13 | Sanyo Electric Co Ltd | 回路基板 |
| CN101159254A (zh) * | 2006-10-03 | 2008-04-09 | 罗姆股份有限公司 | 半导体装置 |
| CN101989592A (zh) * | 2009-07-30 | 2011-03-23 | 全懋精密科技股份有限公司 | 封装基板与其制法及基材 |
| CN106356355A (zh) * | 2015-07-15 | 2017-01-25 | 恒劲科技股份有限公司 | 基板结构及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114828383A (zh) * | 2021-01-21 | 2022-07-29 | 欣兴电子股份有限公司 | 电路板结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111092023B (zh) | 2021-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5572684B2 (ja) | パッケージキャリア及びその製造方法 | |
| TWI420635B (zh) | 低分佈剖面倒裝功率模組及製造方法 | |
| TWI460834B (zh) | 嵌埋穿孔晶片之封裝結構及其製法 | |
| US9693458B2 (en) | Printed wiring board, method for manufacturing printed wiring board and package-on-package | |
| JP6221221B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
| US20120120609A1 (en) | Package structure having a semiconductor component embedded therein and method of fabricating the same | |
| US20140159222A1 (en) | Chip-embedded printed circuit board and semiconductor package using the pcb, and manufacturing method of the pcb | |
| US9635763B2 (en) | Component built-in board mounting body and method of manufacturing the same, and component built-in board | |
| US9247654B2 (en) | Carrier substrate and manufacturing method thereof | |
| KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| TWI465171B (zh) | 承載電路板、承載電路板的製作方法及封裝結構 | |
| JP2016225620A (ja) | プリント回路基板、プリント回路基板の製造方法及びこれを含む半導体パッケージ | |
| KR20090117237A (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
| US10573614B2 (en) | Process for fabricating a circuit substrate | |
| US20150319842A1 (en) | Circuit board and method for manufacturing the same | |
| KR20150064976A (ko) | 인쇄회로기판 및 그 제조방법 | |
| US20120028459A1 (en) | Manufacturing process of circuit substrate | |
| TWI553787B (zh) | Ic載板、具有該ic載板的半導體器件及其製造方法 | |
| CN111092023B (zh) | 封装基板及其制作方法 | |
| US20150156882A1 (en) | Printed circuit board, manufacturing method thereof, and semiconductor package | |
| US20150155250A1 (en) | Semiconductor package and fabrication method thereof | |
| TW201530728A (zh) | 具有嵌設元件的積體電路封裝系統及製造該積體電路封裝系統的方法 | |
| TWI511628B (zh) | 承載電路板、承載電路板的製作方法及封裝結構 | |
| US20160021749A1 (en) | Package board, method of manufacturing the same and stack type package using the same | |
| JP5981368B2 (ja) | 配線基板、これを用いた実装構造体および配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220728 Address after: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240205 Address after: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Country or region after: China Address before: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee before: Liding semiconductor technology Qinhuangdao Co.,Ltd. Country or region before: China Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. |