CN111078598B - 存储模块数据访问控制方法、数据访问装置和芯片 - Google Patents

存储模块数据访问控制方法、数据访问装置和芯片 Download PDF

Info

Publication number
CN111078598B
CN111078598B CN201811215412.1A CN201811215412A CN111078598B CN 111078598 B CN111078598 B CN 111078598B CN 201811215412 A CN201811215412 A CN 201811215412A CN 111078598 B CN111078598 B CN 111078598B
Authority
CN
China
Prior art keywords
peripheral
module
event
access request
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811215412.1A
Other languages
English (en)
Other versions
CN111078598A (zh
Inventor
邓飞扬
卢知伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201811215412.1A priority Critical patent/CN111078598B/zh
Publication of CN111078598A publication Critical patent/CN111078598A/zh
Application granted granted Critical
Publication of CN111078598B publication Critical patent/CN111078598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本申请涉及一种存储模块数据访问控制方法、数据访问装置和芯片，该方法包括：检测外设模块触发的外设事件；根据检测到的外设事件和预设的事件优先级，依次生成对应的外设访问请求信号发送至存储模块；外设访问请求信号用于控制存储模块与对应的外设模块进行数据传输。根据检测到的外设事件和预设的事件优先级，依次生成对应的外设访问请求信号发送至存储模块，以控制存储模块与对应的外设模块进行数据传输。通过建立的事件优先级对不同的外设事件依次调用存储模块进行数据传输，可实现不同外设模块对同一个存储模块的分时复用，很好的节省存储模块的存储资源，且减小了芯片的面积和功耗，降低了芯片制作成本。

Description

存储模块数据访问控制方法、数据访问装置和芯片
技术领域
本申请涉及数据访问控制技术领域，特别是涉及一种存储模块数据访问控制方法、数据访问装置和芯片。
背景技术
随机存取存储器(Random Access Memory，RAM)是一种与CPU(CentralProcessing Unit，中央处理器)直接进行数据交换的内部存储器，可分为静态RAM和动态RAM。在MCU(Micro Control Unit，微控制单元)芯片设计中，RAM的大小将影响芯片的成本和面积，理论上在满足应用的要求下RAM的大小越小，就会减小芯片的制作成本。
随着市场需求的增大，MCU芯片的功能也越来越多样化，也就要求了内部的IP(Intellectual Property，知识产权)模块也越来越多。这些IP模块中有的需要处理大量的数据，为了满足数据处理的要求，传统的存储器数据访问控制结构是在IP模块内部集成RAM模块。当IP模块要存储数据到RAM时，直接用内部的RAM模块，不用通过总线再去访问公共的RAM块，从而提高芯片的处理速度。然而，给每一个有RAM模块需要的IP模块都分配一定大小的RAM块，会导致RAM块的大量使用会增加芯片的制作成本。
发明内容
基于此，有必要针对传统的存储器数据访问控制结构导致芯片制作成本高的问题，提供一种可降低芯片制作成本的存储模块数据访问控制方法、数据访问装置和芯片。
一种存储模块数据访问控制方法，包括：
检测外设模块触发的外设事件；
根据检测到的外设事件和预设的事件优先级，依次生成对应的外设访问请求信号发送至存储模块；所述外设访问请求信号用于控制所述存储模块与对应的外设模块进行数据传输。
一种数据访问装置，包括外设模块、PES模块和存储模块，所述外设模块连接所述PES模块，所述PES模块连接所述存储模块，所述PES模块用于通过上述方法进行数据访问控制。
一种芯片，包括上述数据访问装置。
上述存储模块数据访问控制方法、数据访问装置和芯片，根据检测到的外设事件和预设的事件优先级，依次生成对应的外设访问请求信号发送至存储模块，以控制存储模块与对应的外设模块进行数据传输。通过建立的事件优先级对不同的外设事件依次调用存储模块进行数据传输，可实现不同外设模块对同一个存储模块的分时复用，很好的节省存储模块的存储资源，且减小了芯片的面积和功耗，降低了芯片制作成本。
附图说明
图1为一实施例中存储模块数据访问控制方法的流程图；
图2为另一实施例中存储模块数据访问控制方法的流程图；
图3为又一实施例中存储模块数据访问控制方法的流程图；
图4为一实施例中数据访问装置的结构框图；
图5为一实施例中数据访问装置的时分复用原理图；
图6为一实施例中数据访问装置的外设访问请求信号生成逻辑图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在一个实施例中，提供了一种存储模块数据访问控制方法，如图1所示，该方法包括：
步骤S110：检测外设模块触发的外设事件。
具体地，可通过PES(Peripheral Event System，外设事件系统)模块对外设模块进行检测，如果检测到外设模块触发外设事件，则启动后续的访问优先级控制操作。芯片内部有很多的模块，每一个模块都有很多的事件，这些事件标志着模块此时的状态，比如定时器有比较匹配事件、数模转换器有转换完成事件、DMA(Direct Memory Access，直接内存存取)有传输完成事件等。这些外设事件大概有二种用途，第一种是用在自己模块内部的逻辑；第二种是其他的模块使用来完成一些逻辑，比如定时器的更新事件可以触发ADC(Analog-to-Digital Converter，模/数转换)进行转换。
外设模块具体可以是IP模块，IP模块是一种预先设计好的具有某种确定功能的集成电路、器件或部件。其中，PES模块可以对多个外设模块触发的外设事件进行检测，也可以对同一个外设模块的多个不同外设事件进行检测。当PES模块检测到外设备模块触发外设事件后，还可对触发的外设事件进行标记，以便后续的访问优先级控制。在一个实施例中，步骤S110包括：监控外设模块是否触发外设事件，并通过事件缓存寄存器对触发的外设事件进行标记。
具体地，通过PES模块内的事件选择器选择外设事件，外设模块内部有很多的事件，外设模块将事件接入到PES模块内部的事件选择器。每一个外设模块对应一个事件选择器，通过事件选择器来选择该外设模块的某一个事件来进行RAM传输。PES模块内设置的事件缓存寄存器利用时钟对外设事件进行检测，如果外设事件发生则将寄存器对应的位置1，从而对触发的外设事件进行标记。
步骤S120：根据检测到的外设事件和预设的事件优先级，依次生成对应的外设访问请求信号发送至存储模块。
外设访问请求信号用于控制存储模块与对应的外设模块进行数据传输。事件优先级表征不同外设模块触发的外设事件对存储模块的访问优先级顺序，其具体设置方式并不唯一，可根据实际情况选择。具体地，可预先通过PES模块的外设访问优先级寄存器对不同外设模块设置不同的优先级，每一个外设模块都对应一个外设访问优先级寄存器，外设访问优先级寄存器的位数M和外设模块的数量N的关系为2M≥N。PES模块的事件缓存寄存器检测不同外设模块的事件是否发生，当事件发生时，根据外设访问优先级寄存器的优先级配置依次生成外设访问请求信号发送至存储模块。
存储模块的具体类型也并不唯一，可以是RAM模块、DMA模块等。本实施例中，存储模块为RAM模块。例如，可利用PES模块对不同IP模块检测是否触发外设事件，当检测到IP模块触发外设事件时根据设置的优先级依次发送对应的外设访问请求信号发送至RAM模块，实现不同的IP模块分时复用同一个RAM模块。
在一个实施例中，如图2所示，步骤S120包括步骤S122：当检测到的外设事件的事件优先级为最高级时，根据检测到的外设事件生成外设访问请求信号发送至存储模块。
对应地，通过预先对不同外设模块建立优先级，如果检测到的外设事件是最高级的外设模块触发的，则该外设事件的事件优先级最高，通过PES模块的外设访问请求生成模块生成外设访问请求信号发送至存储模块。具体地，PES模块内部对应每一个外设模块，都设置有相应的外设访问请求生成模块。当最高优先级的外设模块触发外设事件后，则该外设模块所对应的外设访问请求生成模块相应的外设访问请求信号发送至存储模块。
在一个实施例中，如图3所示，步骤S120包括步骤S124和步骤S126。
步骤S124：当检测到的外设事件的事件优先级不为最高级时，检测是否存在高优先级的外设事件对应的数据传输。
如果检测到的外设事件不是由最高优先级的外设模块触发，则该外设事件的事件优先级不是最高的，检测是否存在比该外设事件优先级更高的外设事件在进行数据传输。具体地，检测到的外设事件的优先级可能是第二级或者第三级，可通过PES模块内部的事件缓存寄存器的配置检测是否存在更高级别的外设模块触发了外设事件，如果存在则可认为有更高优先级的外设事件对应的数据传输。
步骤S126：若存在高优先级的外设事件对应的数据传输，则在高优先级的外设事件对应的数据传输完成之后，根据检测到的外设事件生成外设访问请求信号发送至存储模块。
当存在高优先级的外设事件对应的数据传输时，则需要在高优先级的外设事件对应的数据传输完成之后，根据检测到的外设事件生成外设访问请求信号发送至存储模块。具体地，存储模块内部收到外设访问请求信号后，将会根据相应的事件缓存寄存器的配置来对外设模块进行数据传输，传输完成后发送一个外设访问完成应答信号给PES模块内部的外设访问请求生成模块。可根据存储模块返回的外设访问完成应答信号来判断更高优先级的外设事件对应的数据传输是否完成，如果更最高优先级的外设模块访问的数据还没传输完成，那么即使检测到外设事件发生也不会向存储模块发送外设访问请求信号。
具体地，在一个实施例中，步骤S126包括：当接收到存储模块返回的高优先级外设访问完成应答信号为预设类型电平时，则高优先级的外设事件对应的数据传输完成，根据检测到的外设事件生成外设访问请求信号发送至存储模块。
预设类型电平的具体取值并不唯一，本实施例中，预设类型电平为高电平。以检测到的外设事件为第二优先级为例，当存储模块针对最高优先级的外设事件返回的外设访问完成应答信号为高时，表示此时最高级的外设访问已经完成，PES模块中对应的外设访问请求生成模块向存储模块发送第二优先级外设模块的访问请求信号，然后存储模块接收到请求后进行数据传输，等传输完成后会向PES模块的其他外设访问请求生成模块回应一个第二优先级外设模块的访问完成应答信号。如果检测到的外设事件为第三优先级以及更低优先级，访问存储模块的原理和第二优先级类似，但要根据前一优先级的外设访问完成应答信号向存储模块发送外设访问请求信号。
上述存储模块数据访问控制方法，通过建立的事件优先级对不同的外设事件依次调用存储模块进行数据传输，可实现不同外设模块对同一个存储模块的分时复用，很好的节省存储模块的存储资源，且减小了芯片的面积和功耗，降低了芯片制作成本。
应该理解的是，虽然图1-3的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1-3中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，提供了一种数据访问装置，如图4所示，该装置包括外设模块110、PES模块120和存储模块130，外设模块110连接PES模块120，PES模块120连接存储模块130，PES模块用于通过上述方法进行数据访问控制。具体地，外设模块110可以是IP模块，且具体类型并不唯一，在一个实施例中，外设模块110包括连接PES模块120的IO(Input/Output，输入/输出)模块、TIM(Timer，定时器)模块、ADC模块和RTC(Real-time clock，实时时钟)模块中的至少一种。
在一个实施例中，PES模块120可包括事件缓存寄存器、外设访问优先级寄存器和外设访问请求生成模块，事件缓存寄存器连接外设模块110、外设访问优先级寄存器和外设访问请求生成模块，外设访问请求生成模块连接存储模块130。对于每个外设模块110设置外设访问优先级寄存器和外设访问请求生成模块，进一步地，PES模块120还可包括事件选择器，每一个外设模块对应一个事件选择器，每一个外设模块通过对应的事件选择器与事件缓存寄存器连接。存储模块130的类型也不是唯一的，本实施例中，存储模块130为RAM模块。
上述数据访问装置，通过建立的事件优先级对不同的外设事件依次调用存储模块进行数据传输，可实现不同外设模块对同一个存储模块的分时复用，很好的节省存储模块的存储资源，且减小了芯片的面积和功耗，降低了芯片制作成本。
为便于更好地理解上述存储模块数据访问控制方法和数据访问装置，下面以通过PES模块实现不同IP模块对同一个RAM模块的时分复用为例进行详细解释说明。
PES模块根据外设访问优先级寄存器的配置将IP模块分时复用RAM模块的优先级进行设置，例如，IP模块访问RAM模块的外设访问优先级寄存器为0表示优先级最高，为1表示优先级次高，依次递减。可将一个RAM模块划分给N个IP模块使用，N个IP模块的优先级划分由硬件设计完成，一旦设计好后就固定了。在对不同的IP模块设置好不同的优先级后，PES模块根据优先级由高到低依次向RAM模块发送访问RAM请求信号。通过选择一个IP模块内部某一个事件进行与RAM模块的数据传输，低优先级的外设事件可以缓存到事件缓存寄存器中，等到高优先级的外设访问完RAM模块后再用来生成访问RAM请求信号进行访问。
IP模块内部有很多的事件，将事件连接到PES模块内部的事件选择器，每一个IP模块对应一个事件选择器，根据事件选择器来选择IP模块的某一个事件来进行RAM传输。PES模块内部的事件缓存寄存器采用时钟对外设事件进行检测，如果外设事件发生会将对应的位置1，外设访问优先级寄存器的位数M和IP模块数量N的关系为2M≥N。PES模块内部对应每一个IP模块都有一个外设访问请求生成模块，该模块根据外设访问优先级寄存器的配置、外设事件的发生和外设访问传输完成应答信号来生成对应的外设访问RAM请求信号，并根据优先级从高到低依次的向RAM模块发送外设访问RAM请求信号。
RAM模块内部收到外设访问RAM请求信号后，将会根据事件缓存寄存器的配置来对IP模块进行数据传输，传输完成后发送一个外设访问完成应答信号给PES模块内部的外设访问请求生成模块，外设访问请求生成模块会根据该信号来生成对应的外设访问RAM请求信号。
如图5所示为数据访问装置的时分复用原理图，IP模块包括IO模块、TIM模块、ADC模块和RTC模块，事件缓存寄存器ECR检测IO模块、TIM模块、ADC模块和RTC模块的事件是否发生。对应地，外设访问优先级寄存器包括IO_ARP_REG寄存器、TIM_ARP_REG寄存器、ADC_ARP_REG寄存器和RTC_ARP_REG寄存器，外设访问请求生成模块包括IO Access RamRequest Generator模块、TIM Access Ram Request Generator模块、ADC Access RamRequest Generator模块和RTC Access Ram Request Generator模块，分别用于发送IO_ACS_RAM_REQ访问请求、TIM_ACS_RAM_REQ访问请求、ADC_ACS_RAM_REQ访问请求和RTC_ACS_RAM_REQ访问请求至RAM模块。RAM模块返回的应答信号包括IO_ACS_RAM_DONE_ACK应答信号、IO_ACS_RAM_DONE_ACK应答信号、IO_ACS_RAM_DONE_ACK应答信号和IO_ACS_RAM_DONE_ACK应答信号，RAM模块在完成某一IP模块对应的数据传输之后，返回相应的应答信号至其他IP模块所对应的外设访问请求生成模块，以便进行其他IP模块的访问请求操作。
生成外设访问RAM请求信号的逻辑原理如图6所示，以生成IO_ACS_RAM_REQ访问请求为例进行解释说明。IO_ARP_REG寄存器是IO模块访问RAM模块的外设访问优先级寄存器，当其值为11时表示优先级最高；当其值为10时表示优先级次高；当其值为01时表示优先级顺序第三；当其值为00时表示优先级最低。其他IP模块的外设访问优先级寄存器的含义类似。假设只有四个IP模块，则对应的外设访问优先级寄存器位数为2，当IP模块数量大于4时，对应的外设访问优先级寄存器的位数也要增加，具体关系为外设访问优先级寄存器的位数M和IP模块的数量N之间的关系为：2M≥N。
当IO_ARP_REG寄存器配置为11时，表示此时IO模块访问RAM模块的优先级最高，所以只要对应的事件发生就会向RAM模块发送访问请求信号；当IO_ARP_REG寄存器配置为10时，表示IO模块访问RAM优先级次高，要等到优先级最高的模块访问完RAM模块后才能访问RAM模块，例如当TIM模块优先级最高时，等到TIM模块访问完RAM模块(TIM_ACS_RAM_DONE_ACK应答信号有效)且事件发生时才会向RAM模块发生访问请求信号。类似的当IO_ARP_REG寄存器配置为01时，表示IO模块访问RAM模块的顺序为第三，所以要等到优先级第二的模块访问完RAM模块后才能向RAM模块发送访问请求信号。同理当IO模块访问RAM模块的顺序为第四时，要判断优先级第三的模块是否访问RAM模块结束，当它前面的IP模块访问结束后IO模块才能访问RAM模块。
总的思想就是，当该IP模块优先级最高时，仅当对应的事件发生时向RAM模块发送访问请求。否则，要等到前一级的模块访问完RAM模块后，才能根据事件向RAMIO模块发送访问请求。
在一个实施例中，还提供了一种芯片，包括上述数据访问装置。
上述芯片，通过建立的事件优先级对不同的外设事件依次调用存储模块进行数据传输，可实现不同外设模块对同一个存储模块的分时复用，很好的节省存储模块的存储资源，且减小了芯片的面积和功耗，降低了芯片制作成本。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种存储模块数据访问控制方法，其特征在于，包括：
检测外设模块触发的外设事件；
根据检测到的外设事件和预设的事件优先级，依次生成对应的外设访问请求信号发送至存储模块；所述外设访问请求信号用于控制所述存储模块与对应的外设模块进行数据传输；
所述根据检测到的外设事件和预设的事件优先级，依次生成对应的外设访问请求信号发送至存储模块，包括：
当检测到的外设事件的事件优先级为最高级时，根据检测到的外设事件生成外设访问请求信号发送至存储模块；
当检测到的外设事件的事件优先级不为最高级时，检测是否存在高优先级的外设事件对应的数据传输；若存在高优先级的外设事件对应的数据传输，则在高优先级的外设事件对应的数据传输完成之后，根据检测到的外设事件生成外设访问请求信号发送至存储模块；
其中，通过PES模块对外设模块触发的外设事件进行检测，所述PES模块根据外设访问优先级寄存器的配置将外设模块分时复用存储模块的优先级进行设置；每一个外设模块对应PES模块内部的一个事件选择器和一个外设访问请求生成模块，PES模块根据事件选择器来选择外设模块的某一个事件来进行数据传输，PES模块内部的事件缓存寄存器采用时钟对外设事件进行检测，外设访问请求生成模块根据外设访问优先级寄存器的配置、外设事件的发生和外设访问传输完成应答信号来生成对应的外设访问请求信号，并根据优先级从高到低依次的向存储模块发送外设访问请求信号。
2.根据权利要求1所述的方法，其特征在于，所述检测外设模块触发的外设事件，包括：监控外设模块是否触发外设事件，并通过事件缓存寄存器对触发的外设事件进行标记。
3.根据权利要求1所述的方法，其特征在于，通过PES模块对外设模块触发的外设事件进行检测。
4.根据权利要求1所述的方法，其特征在于，所述外设模块包括连接所述PES模块的IO模块、TIM模块、ADC模块和RTC模块中的至少一种。
5.根据权利要求1所述的方法，其特征在于，所述在高优先级的外设事件对应的数据传输完成之后，根据检测到的外设事件生成外设访问请求信号发送至存储模块，包括：
当接收到存储模块返回的高优先级外设访问完成应答信号为预设类型电平时，则高优先级的外设事件对应的数据传输完成，根据检测到的外设事件生成外设访问请求信号发送至存储模块。
6.一种数据访问装置，其特征在于，包括外设模块、PES模块和存储模块，所述外设模块连接所述PES模块，所述PES模块连接所述存储模块，所述PES模块用于通过如权利要求1-5任意一项所述的方法进行数据访问控制。
7.根据权利要求6所述的装置，其特征在于，所述PES模块包括事件缓存寄存器、外设访问优先级寄存器和外设访问请求生成模块，所述事件缓存寄存器连接所述外设模块、所述外设访问优先级寄存器和所述外设访问请求生成模块，所述外设访问请求生成模块连接所述存储模块。
8.根据权利要求6所述的装置，其特征在于，所述外设模块包括连接所述PES模块的IO模块、TIM模块、ADC模块和RTC模块中的至少一种。
9.根据权利要求6所述的装置，其特征在于，所述存储模块为RAM模块。
10.一种芯片，其特征在于，包括如权利要求6-9任意一项所述的数据访问装置。
CN201811215412.1A 2018-10-18 2018-10-18 存储模块数据访问控制方法、数据访问装置和芯片 Active CN111078598B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811215412.1A CN111078598B (zh) 2018-10-18 2018-10-18 存储模块数据访问控制方法、数据访问装置和芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811215412.1A CN111078598B (zh) 2018-10-18 2018-10-18 存储模块数据访问控制方法、数据访问装置和芯片

Publications (2)

Publication Number Publication Date
CN111078598A CN111078598A (zh) 2020-04-28
CN111078598B true CN111078598B (zh) 2021-06-01

Family

ID=70308740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811215412.1A Active CN111078598B (zh) 2018-10-18 2018-10-18 存储模块数据访问控制方法、数据访问装置和芯片

Country Status (1)

Country Link
CN (1) CN111078598B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI811606B (zh) * 2020-12-31 2023-08-11 新唐科技股份有限公司 事件觸發主控端、控制晶片及控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101196856A (zh) * 2008-01-04 2008-06-11 太原理工大学 双端口访问单一动态存储器的接口
CN104539281A (zh) * 2014-10-28 2015-04-22 北京航空航天大学 一种具有程控功能的双口ram读写通道切换分配模块
CN105373494A (zh) * 2015-12-01 2016-03-02 中国科学院上海技术物理研究所 一种基于fpga的四口ram
CN205247376U (zh) * 2015-12-01 2016-05-18 中国科学院上海技术物理研究所 基于fpga的四口ram

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10387649B2 (en) * 2015-10-31 2019-08-20 Quick Heal Technologies Private Limited Detecting malware when executing in a system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101196856A (zh) * 2008-01-04 2008-06-11 太原理工大学 双端口访问单一动态存储器的接口
CN104539281A (zh) * 2014-10-28 2015-04-22 北京航空航天大学 一种具有程控功能的双口ram读写通道切换分配模块
CN105373494A (zh) * 2015-12-01 2016-03-02 中国科学院上海技术物理研究所 一种基于fpga的四口ram
CN205247376U (zh) * 2015-12-01 2016-05-18 中国科学院上海技术物理研究所 基于fpga的四口ram

Also Published As

Publication number Publication date
CN111078598A (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
EP1861787B1 (en) Bus access arbitration scheme
US10476697B2 (en) Network-on-chip, data transmission method, and first switching node
US6246256B1 (en) Quantized queue length arbiter
EP2580657B1 (en) Information processing device and method
US7698524B2 (en) Apparatus and methods for controlling output of clock signal and systems including the same
JPH0664563B2 (ja) データ処理リソースへのアクセスを割当てる方法およびそのためのアービトレイタ
KR100532416B1 (ko) 다중 소스의 다중 채널로의 할당 방법 및 시스템
CN111078598B (zh) 存储模块数据访问控制方法、数据访问装置和芯片
CN104346303A (zh) 一种总线仲裁方法及装置
US20070067531A1 (en) Multi-master interconnect arbitration with time division priority circulation and programmable bandwidth/latency allocation
US7523240B2 (en) Interrupt controller and interrupt control method
US10095643B2 (en) Direct memory access control device for at least one computing unit having a working memory
WO2019127230A1 (zh) 一种网络节点的唤醒方法及设备
CN112714454B (zh) 一种无线传感器网络的监控方法及相关设备
CN115766044A (zh) 一种基于用户态协议栈的通信方法及相应装置
JP2004213666A (ja) Ｄｍａモジュールとその操作方法
CN114490465B (zh) 用于直接存储器访问的数据传输方法和装置
JP2004118546A (ja) バス調停方式及びデータ転送装置
US20070076743A1 (en) Method and Related Apparatus for Realizing Network Medium Access Control
JP6769662B2 (ja) ハードウェアタイマ、制御方法及びプログラム
EP3971721A1 (en) Information processing device
KR100215572B1 (ko) 인터페이스 버퍼 제어 방법 및 장치
US20120137039A1 (en) Information processing apparatus
JPH08204740A (ja) データ伝送方法およびデータ伝送装置
JPH05334241A (ja) バス・アビトレーション方式

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant