CN111060795A - 一种cmos器件极限低温特性评价方法 - Google Patents

一种cmos器件极限低温特性评价方法 Download PDF

Info

Publication number
CN111060795A
CN111060795A CN201911156783.1A CN201911156783A CN111060795A CN 111060795 A CN111060795 A CN 111060795A CN 201911156783 A CN201911156783 A CN 201911156783A CN 111060795 A CN111060795 A CN 111060795A
Authority
CN
China
Prior art keywords
test
cmos device
temperature
low temperature
parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911156783.1A
Other languages
English (en)
Other versions
CN111060795B (zh
Inventor
祝名
刘莉
吕倩倩
张淼
谷瀚天
张伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Academy of Space Technology CAST
Original Assignee
China Academy of Space Technology CAST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Academy of Space Technology CAST filed Critical China Academy of Space Technology CAST
Priority to CN201911156783.1A priority Critical patent/CN111060795B/zh
Publication of CN111060795A publication Critical patent/CN111060795A/zh
Application granted granted Critical
Publication of CN111060795B publication Critical patent/CN111060795B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G01R31/2603—Apparatus or methods therefor for curve tracing of semiconductor characteristics, e.g. on oscilloscope

Abstract

本发明提供了一种CMOS器件极限低温特性评价方法，包括以下步骤：步骤1：确定被测CMOS器件与测试参数；步骤2：搭建极限低温测试平台；步骤3：开展常温测试与极限低温测试；步骤4：确定CMOS器件极限低温下的关键参数；步骤5：建立以关键参数表征的CMOS器件应力强度干涉模型；步骤6：计算CMOS器件极限低温失效概率。该方法考虑到在极限低温环境下CMOS器件会出现载流子冻析效应，造成器件的性能参数漂移甚至失效，搭建了一套极限低温测试平台对CMOS器件开展极限低温测试，并根据测试结果，使用应力强度干涉模型评价CMOS器件的极限低温特性，计算出CMOS器件极限低温下的失效概率，此方法弥补了CMOS器件低温测试及评价方面的技术空白，且利于推广实现。

Description

一种CMOS器件极限低温特性评价方法
技术领域
本发明属于金属氧化物半导体器件可靠性测试及评价技术领域，涉及一种CMOS器件的评价方法，特别是一种CMOS器件极限低温特性评价方法。
背景技术
随着科技的进步，航天事业与空间技术快速发展，人类为了进一步拓展对太阳系及宇宙形成与演化的认识，自20世纪中期开启了深空探测的计划，深空探测指人类对月球及更远的天体或空间环境开展的探测活动。依照目前的标准，航天器所用的军用级元器件的正常工作温度范围为-55℃～+125℃，但是深空探测航天器、地外驻留平台所面临的极端温度远超过于元器件的正常工作温度范围。例如，月球的黑夜极限低温可低至-180℃，月球永久阴影区的黑夜温度可低至-230℃；火星表面温度最低可至-140℃；太空空间背景温度可低至-269℃。在空间的极限低温条件下，对于MOSFET器件来说，半导体掺杂物的电离能力变小，大部分载流子会被“冻析”在浅能级杂质上，随之半导体的空穴浓度大量减少，该现象被称为载流子的冻析效应。载流子的冻析效应会造成MOS器件一些参数的变化，如阈值电压、载流子迁移速率、源极和漏极与衬底间PN结电容等，进而导致由器件构成的电路性能变化。
目前，低温微电子学的研究主要集中于理论研究、纯粹的低温仿真模型建立与验证方面，对于CMOS器件低温测试及评价方法的研究尚有不足。因此本方法提出对CMOS器件开展极限低温特性测试并建立评价方法，以评价器件的极限低温特性，弥补现有技术的空白。
发明内容
为了克服现有技术的不足，本发明人进行了锐意研究，提供了一种CMOS器件极限低温特性评价方法，该方法考虑到CMOS器件极限低温下载流子冻析效应造成的参数漂移，搭建出一套CMOS器件极限低温测试平台并进行器件参数测试，结合测试结果评价CMOS器件的极限低温特性，评估CMOS器件极限低温下工作的失效概率，从而完成本发明。
本发明的目的在于提供以下技术方案：
本发明提供了一种CMOS器件极限低温特性评价方法，该评价方法包括以下步骤：
步骤1，确定被测CMOS器件与测试参数：根据被测CMOS器件，明确该器件的管脚定义、工作条件，以及测试参数、测试条件与参数规定的上下限；
步骤2，搭建极限低温测试平台，该测试平台能够在对被测CMOS器件进行极限低温环境下的管脚连通测试、功能测试和参数测试；
步骤3，开展极限低温测试，记录测试参数在各测定温度下的测试结果；
步骤4，确定CMOS器件极限低温下工作的关键参数，选择极限低温下发生超差或者可能发生超差的参数作为CMOS器件的关键参数；
步骤5，建立以关键参数表征的CMOS器件应力强度干涉模型，得到CMOS器件极限低温下关键参数漂移导致CMOS器件失效的概率；
步骤6，根据极限低温下关键参数漂移导致CMOS器件失效的概率，计算CMOS器件极限低温下工作的失效概率。
本发明提供的一种CMOS器件极限低温特性评价方法，带来了有益的技术效果：
(1)本发明利用现有设备，搭建了一套极限低温测试平台，满足CMOS器件的极限低温测试要求，使得该方法利于推广。
(2)本发明提供开展CMOS器件极限低温测试的具体流程，提出对CMOS器件进行连通测试、功能测试与性能参数测试，弥补了极限低温特性测试方法的空白。
(3)本发明中方法，基于CMOS器件的极限低温测试结果，利用蒙特卡洛抽样方法建立CMOS器件极限低温下的随机应力模型，为使用模型评价CMOS器件极限低温特性提供技术支持。
(4)本发明中，利用应力强度干涉模型评价CMOS器件的极限低温特性，是一种评价CMOS器件低温工作性能的方法，为CMOS器件的性能评价方法提供新思路。
(5)本发明中方法，利用极限低温下测试参数漂移导致的CMOS器件失效的失效概率，来计算CMOS器件极限低温下工作的失效概率，提供了评价CMOS器件极限低温下失效概率的新思路，能够有效获得器件的极限低温特性。
附图说明
图1示出本发明一种优选实施方式中方法实施步骤流程示意图；
图2示出本发明实施例1中SN74AHC14NS管脚定义图；
图3(a)示出SN74AHC14NS型CMOS反相器的参数Con随温度变化趋势图；
图3(b)示出SN74AHC14NS型CMOS反相器的参数VOL随温度变化趋势图；
图3(c)示出SN74AHC14NS型CMOS反相器的参数VOH随温度变化趋势图；
图3(d)示出SN74AHC14NS型CMOS反相器的参数ICCL随温度变化趋势图；
图3(e)示出SN74AHC14NS型CMOS反相器的参数ICCH随温度变化趋势图；
图3(f)示出SN74AHC14NS型CMOS反相器的参数IIL随温度变化趋势图；
图3(g)示出SN74AHC14NS型CMOS反相器的参数IIH随温度变化趋势图；
图4示出本发明实施例1中CMOS反相器ICCL所表征的应力-强度干涉模型；
图5示出本发明实施例1中CMOS反相器ICCH所表征的应力-强度干涉模型；
图6示出本发明实施例1中CMOS反相器极限低温特性评价结果。
具体实施方式
下面通过附图和实施例对本发明进一步详细说明。通过这些说明，本发明的特点和优点将变得更为清楚明确。
如图1所示，本发明提供了一种CMOS器件极限低温特性评价方法，该评价方法包括如下步骤：
步骤1，确定被测CMOS器件与测试参数：根据被测CMOS器件的器件手册，明确该器件的管脚定义、工作条件，以及测试参数、测试条件与参数规定的上下限。
在该步骤中，器件的管脚定义、工作条件以及测试参数等均可通过器件出厂时的器件手册获得。工作条件包括CMOS器件正常工作下的电源电压范围、输出电流范围与温度范围等，其中温度范围的下限可用来确定极限低温测试的起始温度，在后续对测试参数进行测定时，采用正常工作下的电源电压范围和输出电流范围。
在一种优选的实施方式中，对待检测CMOS器件的全部测试参数进行筛选，得到评价CMOS器件极限低温特性时的测试参数，过程为：在极限低温测试中设定的最低温度下对CMOS器件的全部测试参数进行性能观察，若参数性能在该温度下有较大的变化，则选择该参数作为极限低温特性评价时的测试参数；若参数性能在低温下无变化或变化较小，则不将该参数纳入极限低温特性评价中。
步骤2，搭建极限低温测试平台，该测试平台能够在对被测CMOS器件进行极限低温环境下的管脚连通测试、功能测试和参数测试。
其中，管脚连通测试是指对管脚连通性的测试；功能测试是指对CMOS器件的逻辑功能进行测试，参数测试是指对选择的CMOS器件的测试参数进行测试。管脚连通测试和功能测试优先于参数测试进行。
极限低温测试平台包括以下试验装备：集成电路测试机台、超低温试验箱、温度信号采集系统和测试夹具(包括测试座与极限低温测试夹具)；其中，集成电路测试机台用于CMOS器件的参数测试；
超低温试验箱用于为CMOS器件提供低温环境；
温度信号采集系统用于精确测量CMOS器件所处的环境温度；
测试夹具用于实现CMOS器件各管脚与集成电路测试机台的电连接。
在本发明中，测试夹具包括测试座与极限低温测试夹具，其中，测试座可以商购得到，用于实现常温下CMOS器件各管脚与集成电路测试机台的电连接，极限低温测试夹具由测试座加工得到，用于实现低温下CMOS器件各管脚与集成电路测试机台的电连接。
极限低温测试夹具的具体加工方法为：将低温导线的一端与测试座的管脚焊接，另一端与插针(用于与测试机台自带的通用测试板连接，且通用测试板为直插型插头)焊接，低温导线两端均通过PCB电路板(用于引出测试座与插针的管脚，便于焊接)与测试座和插针完成连接。极限低温测试夹具制作完成后，将插针插入通用测试板(测试机台配套部件)的插座中，再将测试板与测试机台的测试头相连，即可实现CMOS器件与集成电路测试机台的连接。
该步骤中，不采用测试座直接进行极限低温测试的原因在于，CMOS器件放入极限低温试验箱时无法与测试机台直接相连，须通过导线将各管脚引出后，再与测试机台相连。
步骤3，开展常温测试，以检测CMOS器件初始状态是否合格以及确认极限低温测量夹具的导线损耗；开展极限低温测试，记录测试参数在各测定温度下的测试结果。
该步骤中，首先，开展CMOS器件常温测试，常温测试共分为两组，第一组使用测试座，第二组使用极限低温测试夹具，优选每一组各进行多次如5次测试，以检测CMOS器件初始状态是否合格以及确认极限低温测量夹具的导线损耗；
其次，开展CMOS器件的极限低温测试，从器件手册规定的正常工作温度下限开始，每降低设定温度如10℃进行一组低温测试，以分析CMOS器件在极限低温下的参数特性。
在该步骤中，导线损耗的测定方法为：分别计算两组常温测试中各性能参数的测试数据平均值，对比得出两组测试中各性能参数平均值的差值/倍值，并将各性能参数的差值/倍值作为极限低温测量夹具的导线损耗校正参数。其中，若两组测试各性能参数平均值的差值过大，处理极限低温测试数据时可能导致校正后的结果无意义，则可选择两组平均值的倍值作为极限低温测量夹具的导线损耗校正参数。差值为采用测试座时测试的数据减去采用极限低温测试夹具时测试的数据得到；倍值为采用测试座时测试的数据除以采用极限低温测试夹具时测试的数据得到。
在一种优选的实施方式中，极限低温测试中各温度下，在参数测试前进行管脚连通测试，用以分析低温下CMOS器件各管脚连通性。
在一种优选的实施方式中，极限低温测试中各温度下，在参数测试前进行功能测试，用以分析低温下CMOS器件的逻辑功能。
在管脚连通测试和功能测试均通过的前提下，进行的极限低温下参数测试才是有意义的。
在本发明中，常温测试和极限低温测试均采用多个CMOS器件进行测试，且每个CMOS器件进行平行测试，平行测试结果均独立作为后续性能分析时的数据。
步骤4，确定CMOS器件极限低温下工作的关键参数，选择极限低温下发生超差或者可能发生超差的参数作为CMOS器件的关键参数。
分析测试结果并确定CMOS器件极限低温关键参数的方法包括如下步骤：
步骤4.1，分析CMOS器件各管脚连通性；
在该步骤中，接地端和电源端的管脚无需进行管脚连通性测试。
步骤4.2，分析CMOS器件的功能测试结果；
步骤4.3，根据常温测试得到的线损结果，对低温下性能参数的测试结果进行线损校正处理；
在该步骤中，对低温下性能参数的测试结果进行线损校正处理的具体方法为：对低温下各性能参数的测试结果加以/乘以相应的导线损耗校正参数，以减弱低温测试夹具中导线电阻对性能参数测试结果的影响。
步骤4.4，绘制CMOS器件性能参数随温度变化的折线图，得到各参数随温度降低的变化规律，选择极限低温下发生超差或者可能发生超差的参数作为CMOS器件的关键参数；超差是指参数的测定结果超过其上下限要求；可能发生超差是指在当前温度尚未出现超差，但当温度继续降低时参数存在超过其上下限要求的可能。
步骤5，建立以关键参数表征的CMOS器件应力强度干涉模型，得到CMOS器件极限低温下关键参数漂移导致CMOS器件失效的概率。
步骤5.1，根据CMOS器件不同温度下性能参数的测试值，借助蒙特卡洛抽样法，拟合出各参数的概率分布曲线，以建立关键参数的随机应力模型；
步骤5.2，结合CMOS器件得到测试参数规定的上下限，建立关键参数的恒定强度模型；
步骤5.3，依据应力强度干涉模型理论，建立以关键参数表征的CMOS器件应力强度干涉模型，并计算极限低温下关键参数漂移所导致CMOS器件失效的概率。其中，应力强度干涉模型理论为一种比较常用的可靠性评估模型，即根据概率论方法，在已知应力和强度的概率密度函数的条件下，计算产品的失效概率和可靠度，其中失效概率为应力大于强度的概率。
在步骤5.1中，虽然可以利用测定的数据拟合出各参数的概率分布曲线以建立关键参数的随机应力模型，然而测试的数据较为有限，模拟得到的概率分布曲线可以进行进一步修正得到随机应力模型。优选地，步骤5.1包括以下子步骤：
步骤5.1.1，对同一温度下测定的关键参数的测试值绘制频次直方图，确定CMOS器件关键参数在极限低温下的分布类型，拟合概率分布曲线，得到分布参数；
依据中心极限定理，如果某一参数的量值是由多个微小独立随机因素影响的结果，那么就可以认为这个参数服从正态分布。根据此原理，在同一温度下多次测量CMOS器件的某一直流参数，所获得的一组数值理论上应当服从正态分布。正态分布中以数值的均值(μ)和标准差(σ)作为分布参数。
步骤5.1.2，生成符合CMOS器件关键参数分布的随机数，扩充关键参数的测试数据，统计并绘制频次直方图；
例如，利用数据软件如Matlab中的normrnd函数生成服从上一步所得分布类型的随机数，以此扩充关键参数的测试数据。其次，确定一个统计间隔数M，利用数据软件如Matlab中的hist函数统计落在每个间隔中的数据个数n，并计算每个间隔的中心值xout。最后，使用数据软件如Matlab中的bar函数绘制抽样后得的频次直方图与频率直方图。
步骤5.1.3，再次拟合CMOS器件关键参数的概率分布曲线，利用步骤5.1.2所得的频率直方图拟合概率分布曲线，将该概率分布曲线作为CMOS器件的随机应力模型。
步骤6，根据极限低温下关键参数漂移导致CMOS器件失效的概率，计算CMOS器件极限低温下工作的失效概率。
计算CMOS器件在极限低温下的失效概率，以评价CMOS器件的极限低温特性。CMOS器件的失效概率表达式为：
Figure BDA0002285023480000081
式中，P(T)为CMOS器件在温度T下的失效概率，Pi(T)为CMOS器件极限低温下关键参数漂移导致的CMOS器件失效概率，n为CMOS器件极限低温关键参数的总个数。
实施例
实施例1
下面将结合附图和具体实施案例，对本发明所述的CMOS器件的极限低温特性评价方法进行详细说明。
本发明以德州仪器生产的SN74AHC14NS型CMOS反相器为例，说明CMOS器件的极限低温特性评价流程。
步骤1：确定被测CMOS器件与测试参数。
选择SN74AHC14NS六路施密特触发反相器作为极限低温测试及评价对象。根据CMOS器件的器件手册，确定器件为SOIC型封装，管脚定义见图2。极限低温特性测试参数包括各管脚连通性Con、高电平输出电压VOH、低电平输出电压VOL、高电平电源供应电流ICCH、低电平电源供应电流ICCL、高电平输入电流IIH、低电平输入电流IIL，并同时对CMOS反相器进行功能(Function)测试。各参数的具体测试条件、规定上下限如表1所示。
表1参数的测试条件与界限
Figure BDA0002285023480000091
步骤2：搭建极限低温测试平台。
CMOS器件极限低温测试平台主要由集成电路测试机台、超低温试验箱、温度信号采集系统和测试夹具四个部分组成。其中，集成电路测试机台的具体型号为JC-3165(厂家为北京集诚泰斯特)，以适用于SN74AHC14NS型CMOS反相器的参数测试；超低温试验箱的具体型号为CTR-UT17003-F(厂家为中科赛凌)，可实现40℃～-160℃的低温运转；温度信号采集系统由TP9000型高精度输入测量单元、TP1708型温度信号采集处理模块与TP1708-K型温度信号采集探头组成(厂家均为拓普瑞)，可精确地测量CMOS器件所处的环境温度；测试夹具选取SOP16转DIP16测试座(厂家为Enplas)，并需要进一步加工以满足极限低温测试的需要，得到极限低温测试夹具。
极限低温测试夹具的具体加工方法为：将低温导线的一端与测试座的管脚焊接，另一端与插针(测试机台自带普通配件)焊接，低温导线两端均通过PCB电路板(测试座一侧电路板为配套配件，插针一侧电路板为测试机台普通配件)与夹具和插针完成连接。测试夹具制作完成后，将插针插入28P通用测试板(测试机台配套部件)的插座中，再将测试板与测试机台的测试头相连，即可实现CMOS器件与测试机台的连接。
步骤3：开展常温测试与极限低温测试。
对SN74AHC14NS型CMOS反相器开展常温测试的具体步骤为：
①第一组常温测试中，首先将CMOS反相器正确放置在测试座中，各管脚与测试程序中设置的一一对应，将测试座直接插在已经固定好的测试板上，最后打开测试程序，点击运行并保存测试数据，共测试3次，确认器件常温下连接与功能正常。
②第二组常温测试使用极限低温测试夹具，CMOS反相器正确固定于夹具后，将插针插入测试板的插座中，运行测试程序，同样进行3次测试，保存测试数据。
③通过对比两组常温测试的结果，计算出各参数在两组测试中差值/倍值的平均值作为线损校正参数，线损结果如表2所示。
表2测试夹具线损结果
Figure BDA0002285023480000111
Figure BDA0002285023480000121
对SN74AHC14NS型CMOS反相器开展极限低温测试的具体步骤为：
①将由测试夹具固定的CMOS反相器与温度信号采集探头一同置于超低温试验箱的工作室中，低温导线和温度信号采集探头的导线穿过工作室左侧的测试用通孔后分别与测试机台和多路数据记录仪连接。
②启动JC-3165测试系统，打开针对SN74AHC14NS型CMOS反相器的测试程序，同时开启多路数据记录仪，记录CMOS反相器所处的环境温度。
③确保外部电源供电正常后，开启超低温试验箱的电源开关。从-50℃开始，每降低10℃进行一组测试，每组测试进行5次管脚连通测试、功能测试与参数测试，当CMOS器件的环境温度降至-150℃时结束测试，共进行11组(11个反相器)低温测试。
④将CMOS反相器极限低温测试数据保存至RPT文件中，用于对性能参数的测试数据按照温度整理并进行线损校正。
步骤4：确定CMOS器件极限低温下的关键参数。
①分析CMOS反相器各管脚连通性。向每个管脚(除去接地端Pin7与电源端Pin13)输入-0.1mA的电流后，测量各管脚处的电压。根据测量结果，各管脚电压值均处于-0.9V～-0.1V的范围内，说明各管脚处电路连接正常，未出现断路的情况，保证各管脚处所测参数的正确性。
②分析典型CMOS反相器的功能测试结果。在极限低温测试中CMOS反相器的功能测试均为通过，说明在该温度下器件逻辑功能正确，保证随后所测参数具有意义。
③根据常温测试得到的线损结果，对低温下性能参数的测试结果进行线损校正；
④绘制CMOS反相器性能参数随温度变化的折线图，得到各参数随温度降低的变化规律，如图3(图3a～图3g)所示。根据参数随温度的变化趋势图，发现高电平电源供应电流ICCH在极限低温下发生超差，低电平电源供应电流ICCL存在超差的可能，因此将ICCH与ICCL作为CMOS反相器极限低温下的关键参数。
步骤5：建立以关键参数表征的应力强度干涉模型。
(1)根据CMOS器件在不同温度下关键参数的测试值，借助蒙特卡洛抽样法，拟合出关键参数的概率分布曲线，以此建立CMOS器件极限低温下的随机应力模型。使用蒙特卡洛抽样法建立随机应力模型的步骤为：
①确定CMOS器件关键参数在极限低温下的分布类型。依据中心极限定理，如果某一参数的量值是由多个微小独立随机因素影响的结果，那么就可以认为这个参数服从正态分布。根据此原理，在同一温度下多次测量CMOS器件的某一直流参数，所获得的一组数值应当服从正态分布。确定分布类型后，计算出一组数值的均值(μ)和标准差(σ)作为分布参数。
②生成符合CMOS器件关键参数分布的随机数，统计并绘制频次直方图。首先，利用Matlab中的normrnd函数生成服从上一步所得正态分布的随机数，以此扩充关键参数的测试数据。其次，确定一个统计间隔数M，利用Matlab中的hist函数统计落在每个间隔中的随机正态数据个数n，并计算每个间隔的中心值xout。最后，使用Matlab中的bar函数绘制抽样后得的频次直方图与频率直方图。
③拟合CMOS器件关键参数的分布曲线。利用上一步所得的频率直方图拟合正态曲线，并使用Matlab中的拟合工具箱计算出拟合正态分布的均值与方差，将拟合后所得到的正态分布曲线作为CMOS器件的随机应力模型。
(2)结合CMOS器件手册上规定的性能参数上下限，建立CMOS器件极限低温下的恒定强度模型。
(3)依据应力-强度干涉模型理论建立出关键参数ICCL与ICCH所表征的应力-强度干涉模型，分别如图4(4a、4b、4c)、图5(5a、5b、5c)所示，其中曲线代表CMOS器件直流参数的随机应力模型，直线代表CMOS器件直流参数的恒定强度模型。并根据应力-强度干涉模型理论计算极限低温下关键参数所导致的CMOS器件失效概率，ICCH导致的CMOS反相器失效概率如表3所示，ICCL导致的CMOS反相器失效概率如表4所示。
表3各温度下CMOS反相器失效概率(ICCH)
Figure BDA0002285023480000141
表4各温度下CMOS反相器失效概率(ICCL)
Figure BDA0002285023480000142
步骤6：计算CMOS器件极限低温下工作的失效概率。
根据高电平电源电流ICCH与低电平电源电压ICCL导致的失效概率，计算CMOS反相器在极限低温下工作的失效概率，如表5所示，以评价CMOS反相器的极限低温电学特性。CMOS反相器失效概率随温度变化趋势如图6所示。
表5 CMOS反相器极限低温总体失效概率
温度/℃ -50 -60 -70 -80 -90 -100
失效概率 0 0.005 0.0002 0.033 0.0001 0.0009
温度/℃ -110 -120 -130 -140 -150
失效概率 0.0007 0.0364 0.0028 0.1334 0.1429
以上结合了优选的实施方式对本发明进行了说明，不过这些实施方式仅是范例性的，仅起到说明性的作用。在此基础上，可以对本发明进行多种替换和改进，这些均落入本发明的保护范围内。

Claims (10)

1.一种CMOS器件极限低温特性评价方法，其特征在于：该评价方法包括以下步骤：
步骤1，确定被测CMOS器件与测试参数：根据被测CMOS器件，明确该器件的管脚定义、工作条件，以及测试参数、测试条件与参数规定的上下限；
步骤2，搭建极限低温测试平台，该测试平台能够在对被测CMOS器件进行极限低温环境下的管脚连通测试、功能测试和参数测试；
步骤3，开展极限低温测试，记录测试参数在各测定温度下的测试结果；
步骤4，确定CMOS器件极限低温下工作的关键参数，选择极限低温下发生超差或者可能发生超差的参数作为CMOS器件的关键参数；
步骤5，建立以关键参数表征的CMOS器件应力强度干涉模型，得到CMOS器件极限低温下关键参数漂移导致CMOS器件失效的概率；
步骤6，根据极限低温下关键参数漂移导致CMOS器件失效的概率，计算CMOS器件极限低温下工作的失效概率。
2.根据权利要求1所述的CMOS器件极限低温特性评价方法，其特征在于，步骤1中，对待检测CMOS器件的全部测试参数进行筛选，得到评价CMOS器件极限低温特性时的测试参数，过程为：
在极限低温测试中设定的最低温度下对CMOS器件的全部测试参数进行性能观察，若参数性能在该温度下有较大的变化，则选择该参数作为极限低温特性评价时的测试参数。
3.根据权利要求1所述的CMOS器件极限低温特性评价方法，其特征在于，步骤2中，极限低温测试平台包括以下试验装备：集成电路测试机台、超低温试验箱、温度信号采集系统和测试夹具；其中，集成电路测试机台用于CMOS器件的参数测试；超低温试验箱用于为CMOS器件提供低温环境；温度信号采集系统用于精确测量CMOS器件所处的环境温度；测试夹具用于实现CMOS器件各管脚与集成电路测试机台的电连接；
测试夹具包括测试座与极限低温测试夹具，其中，测试座可以商购得到，用于实现常温下CMOS器件各管脚与集成电路测试机台的电连接，极限低温测试夹具由测试座加工得到，用于实现低温下CMOS器件各管脚与集成电路测试机台的电连接。
4.根据权利要求3所述的CMOS器件极限低温特性评价方法，其特征在于，步骤3中，在开展极限低温测试前开展CMOS器件常温测试，常温测试共分为两组，第一组使用测试座，第二组使用极限低温测试夹具，以检测CMOS器件初始状态是否合格以及确认极限低温测量夹具的导线损耗；
导线损耗的测定方法为：分别计算两组常温测试中各性能参数的测试数据平均值，对比得出两组测试中各性能参数平均值的差值/倍值，并将各性能参数的差值/倍值作为极限低温测量夹具的导线损耗校正参数；其中，若两组测试各性能参数平均值的差值过大，处理极限低温测试数据时可能导致校正后的结果无意义，则可选择两组平均值的倍值作为极限低温测量夹具的导线损耗校正参数；差值为采用测试座时测试的数据减去采用极限低温测试夹具时测试的数据得到；倍值为采用测试座时测试的数据除以采用极限低温测试夹具时测试的数据得到。
5.根据权利要求4所述的CMOS器件极限低温特性评价方法，其特征在于：步骤3中，极限低温测试中，在参数测试前进行管脚连通测试，用以分析低温下CMOS器件各管脚连通性；
极限低温测试中，在参数测试前进行功能测试，用以分析低温下CMOS器件的逻辑功能。
6.根据权利要求5所述的CMOS器件极限低温特性评价方法，其特征在于，步骤4中，分析测试结果并确定CMOS器件极限低温关键参数的方法包括如下步骤：
步骤4.1，分析CMOS器件各管脚连通性；
步骤4.2，分析CMOS器件的功能测试结果；
步骤4.3，根据常温测试得到的线损结果，对低温下性能参数的测试结果进行线损校正处理；
步骤4.4，绘制CMOS器件性能参数随温度变化的折线图，得到各参数随温度降低的变化规律，选择极限低温下发生超差或者可能发生超差的参数作为CMOS器件的关键参数。
7.根据权利要求6所述的CMOS器件极限低温特性评价方法，其特征在于，在步骤4.3中，对低温下性能参数的测试结果进行线损校正处理的具体方法为：对低温下各性能参数的测试结果加以/乘以相应的导线损耗校正参数，以减弱低温测试夹具中导线电阻对性能参数测试结果的影响。
8.根据权利要求1所述的CMOS器件极限低温特性评价方法，其特征在于，步骤5包括以下步骤：
步骤5.1，根据CMOS器件不同温度下性能参数的测试值，借助蒙特卡洛抽样法，拟合出各参数的概率分布曲线，以建立关键参数的随机应力模型；
步骤5.2，结合CMOS器件得到测试参数规定的上下限，建立关键参数的恒定强度模型；
步骤5.3，依据应力强度干涉模型理论，建立以关键参数表征的CMOS器件应力强度干涉模型，并计算极限低温下关键参数漂移所导致的CMOS器件失效的失效概率。
9.根据权利要求8所述的CMOS器件极限低温特性评价方法，其特征在于，步骤5.1包括以下子步骤：
步骤5.1.1，对同一温度下测定的关键参数的测试值绘制频次直方图，确定CMOS器件关键参数在极限低温下的分布类型，拟合概率分布曲线，得到分布参数；
步骤5.1.2，生成符合CMOS器件关键参数分布的随机数，扩充关键参数的测试数据，统计并绘制频次直方图；
步骤5.1.3，再次拟合CMOS器件关键参数的概率分布曲线，利用步骤5.1.2所得的频率直方图拟合概率分布曲线，将该概率分布曲线作为CMOS器件的随机应力模型。
10.根据权利要求1所述的CMOS器件极限低温特性评价方法，其特征在于，步骤6中，CMOS器件极限低温下工作的失效概率表达式为：
Figure FDA0002285023470000041
式中，P(T)为CMOS器件在温度T下的失效概率，Pi(T)为CMOS器件极限低温下关键参数漂移导致的CMOS器件失效概率，n为CMOS器件极限低温关键参数的总个数。
CN201911156783.1A 2019-11-22 2019-11-22 一种cmos器件极限低温特性评价方法 Active CN111060795B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911156783.1A CN111060795B (zh) 2019-11-22 2019-11-22 一种cmos器件极限低温特性评价方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911156783.1A CN111060795B (zh) 2019-11-22 2019-11-22 一种cmos器件极限低温特性评价方法

Publications (2)

Publication Number Publication Date
CN111060795A true CN111060795A (zh) 2020-04-24
CN111060795B CN111060795B (zh) 2022-03-04

Family

ID=70298305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911156783.1A Active CN111060795B (zh) 2019-11-22 2019-11-22 一种cmos器件极限低温特性评价方法

Country Status (1)

Country Link
CN (1) CN111060795B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102542101A (zh) * 2011-12-19 2012-07-04 北京工业大学 一种快速判别温度应力加速实验失效机理一致性的方法
CN102565596A (zh) * 2012-02-08 2012-07-11 电子科技大学 用于电子元器件的温度应力极限评估方法
CN102651054A (zh) * 2012-04-10 2012-08-29 北京航空航天大学 一种基于贝叶斯理论的电子产品寿命模型概率化方法
CN102663176A (zh) * 2012-03-28 2012-09-12 北京航空航天大学 针对高可靠机械产品的主动可靠性分析评价方法
CN104008238A (zh) * 2014-05-22 2014-08-27 北京航空航天大学 一种基于模糊穿阈模型的机构运动精度可靠性分析方法
CN104237043A (zh) * 2013-06-18 2014-12-24 山东科技大学 一种定量测量合金热疲劳性能及预测合金寿命的方法
CN104237764A (zh) * 2014-09-15 2014-12-24 工业和信息化部电子第五研究所 Mos器件热载流子注入寿命退化的测试方法和装置
CN106529090A (zh) * 2016-12-12 2017-03-22 中国航天标准化研究所 一种航天电子类产品可靠性评估方法
CN109783850A (zh) * 2018-12-08 2019-05-21 西安电子科技大学 高加速应力筛选试验的剩余寿命评估与可靠性分析方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102542101A (zh) * 2011-12-19 2012-07-04 北京工业大学 一种快速判别温度应力加速实验失效机理一致性的方法
CN102565596A (zh) * 2012-02-08 2012-07-11 电子科技大学 用于电子元器件的温度应力极限评估方法
CN102663176A (zh) * 2012-03-28 2012-09-12 北京航空航天大学 针对高可靠机械产品的主动可靠性分析评价方法
CN102651054A (zh) * 2012-04-10 2012-08-29 北京航空航天大学 一种基于贝叶斯理论的电子产品寿命模型概率化方法
CN104237043A (zh) * 2013-06-18 2014-12-24 山东科技大学 一种定量测量合金热疲劳性能及预测合金寿命的方法
CN104008238A (zh) * 2014-05-22 2014-08-27 北京航空航天大学 一种基于模糊穿阈模型的机构运动精度可靠性分析方法
CN104237764A (zh) * 2014-09-15 2014-12-24 工业和信息化部电子第五研究所 Mos器件热载流子注入寿命退化的测试方法和装置
CN106529090A (zh) * 2016-12-12 2017-03-22 中国航天标准化研究所 一种航天电子类产品可靠性评估方法
CN109783850A (zh) * 2018-12-08 2019-05-21 西安电子科技大学 高加速应力筛选试验的剩余寿命评估与可靠性分析方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
XUEQI YANG: "Evaluation Method of CMOS Devices Reliability at Cryogenic Temperature Based on SSI Model", 《2020 INTERNATIONAL CONFERENCE ON SENSING, DIAGNOSTICS, PROGNOSTICS, AND CONTROL (SDPC)》 *
赵正平: "MEMS智能传感器技术的新进展(续)", 《微纳电子技术》 *

Also Published As

Publication number Publication date
CN111060795B (zh) 2022-03-04

Similar Documents

Publication Publication Date Title
CN102522386B (zh) 栅氧化层界面陷阱密度测试结构及测试方法
CN203133171U (zh) 用于对电子电路的晶片进行测试的测试装置
CN101271143A (zh) 一种热载流子注入测试mos器件的方法
CN111650496A (zh) 统计延时分析方法与系统
CN101872002B (zh) 探针检测装置及其方法
CN111060795B (zh) 一种cmos器件极限低温特性评价方法
CN103163435A (zh) 晶圆可接受性测试之击穿电压测试装置及方法
CN216646688U (zh) 一种半导体激光器伏安特性分析测试装置
CN109308395A (zh) 基于lof-knn算法的晶圆级空间测量参数异常识别方法
CN215678646U (zh) Pwm电路的测试系统
CN115407179A (zh) 一种利用测试焊点对应关系提高准确性的晶圆测试方法
CN107332512B (zh) 一种太阳电池组件测试装置以及方法
CN113092977A (zh) 一种经时击穿测试结构、方法及经时击穿测试试样
US5850088A (en) Teg for carrier lifetime evaluation
CN112269115B (zh) 一种半导体器件的测试结构及测试方法
CN116540048B (zh) 半导体测试方法及测试结构
Bashkirov et al. Comparative analysis of software products for virtual simulation of electrical circuits
CN103605065B (zh) 晶圆允收测试曲线自动输出系统
CN212916625U (zh) Mwt孔洞电阻检测装置
CN219715663U (zh) 一种led晶粒测试机的高精度检测装置
Raj et al. Implementation of novel pin connection and test routine for improved accuracy in IV measurements
US11195592B2 (en) Memory inspecting method and memory inspecting system
CN113568028B (zh) 一种星用辐射剂量传感器的老炼筛选方法
CN117849592B (zh) 一种复杂电磁环境下电力芯片的加速老化测试方法
CN210427726U (zh) 一种基于ate测试机的芯片测试板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant