CN111052324B - 半导体器件、电子设备和制造半导体器件的方法 - Google Patents

半导体器件、电子设备和制造半导体器件的方法 Download PDF

Info

Publication number
CN111052324B
CN111052324B CN201880054726.XA CN201880054726A CN111052324B CN 111052324 B CN111052324 B CN 111052324B CN 201880054726 A CN201880054726 A CN 201880054726A CN 111052324 B CN111052324 B CN 111052324B
Authority
CN
China
Prior art keywords
region
insulating film
gate insulating
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880054726.XA
Other languages
English (en)
Other versions
CN111052324A (zh
Inventor
江尻洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN111052324A publication Critical patent/CN111052324A/zh
Application granted granted Critical
Publication of CN111052324B publication Critical patent/CN111052324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

[问题]提供一种半导体器件、一种电子设备和一种用于制造半导体器件的方法，其中，不管栅电极的形状如何，由RTN引起的影响都减小。[解决方案]一种半导体器件，其设置有：基板，其具有元件区域和元件分离区域，所述元件区域包括源极区和漏极区，其中，在源极区和漏极区之间存在沟道区，所述元件分离区域相对于与设置源极区、沟道区和漏极区的方向正交的方向至少设置在两侧；栅极绝缘膜，其至少从元件分离区域的一侧到另一侧设置在基板的元件区域上；以及栅电极，其设置在栅极绝缘膜上。所述栅极绝缘膜包括杂质。包括元件区域和元件分离区域之间的边界的边界区中的杂质浓度不同于栅极绝缘膜的中心区中的杂质浓度。

Description

半导体器件、电子设备和制造半导体器件的方法
技术领域
本公开涉及一种半导体器件、一种电子设备和一种制造半导体器件的方法。
背景技术
场效应晶体管(场效应晶体管：FET)是已知的半导体器件。
场效应晶体管(下文在某些情况下也简称为晶体管)包括设置在半导体基板的元件区域上的栅电极，以及设置在元件区域中以将栅电极夹在其间的源极区和漏极区。在场效应晶体管中，通过向栅电极施加电压，在源极区和漏极区之间形成沟道区，并且使载流子(电子或空穴)在形成的沟道区中移动。这允许电流从漏极区流向源极区。
相反，在集成电路等中，形成有晶体管等的元件区域被元件分离区域隔开，以使每个晶体管等彼此电绝缘。可以使用例如STI(浅沟槽隔离)方法形成元件分离区域。在STI方法中，利用蚀刻在基板的表面上形成开口，并且用绝缘材料填充所形成的开口。
在此处，如专利文献1中所述，在使用STI的场效应晶体管中，在某些情况下会产生称为RTN(随机电报噪声)的噪声。RTN是通过载流子的随机俘获或去俘获而产生的，特别是在使用STI形成的元件分离区域和元件区域之间的边界附近产生。RTN导致场效应晶体管故障；因此，已经作出各种努力来抑制RTN。
专利文献1公开了一种通过改变栅电极的形状来抑制RTN影响的技术。具体地，在大多数情况下，在元件分离区域和元件区域之间的边界附近发生导致RTN的载流子的随机移动；因此，在专利文献1中描述的技术中，边界附近区域中的栅电极的形状在栅长度方向上延伸。结果，电流不太可能在边界附近的区域中流动，这使得可以减少RTN的影响。
引用列表
专利文献
专利文献1：日本未审查专利申请公开号2017-69231
发明内容
本发明要解决的问题
然而，近年来，更期望精密加工和集成半导体器件，并且也期望进一步减小场效应晶体管的尺寸。除了栅极长度之外，具有如专利文献1中公开的形状的栅电极需要在栅极长度方向上延伸的长度，这限制了场效应晶体管的尺寸减小。此外，进一步的精密加工使得越来越难以实现复杂的形状加工。因此，在专利文献1中描述的技术中，预计更加难以抑制RTN的影响。
考虑到上述情况，无论栅电极的形状如何，都期望减小RTN的影响。
解决问题的方法
根据本公开，提供了一种半导体器件，包括：基板，其具有元件区域和元件分离区域，所述元件区域包括源极区和漏极区，并且包括存在于源极区和漏极区之间的沟道区，所述元件分离区域至少设置在与设置源极区、沟道区和漏极区的方向正交的方向的两侧；栅极绝缘膜，其从元件分离区域的一侧到另一侧至少设置在基板的元件区域上；以及栅电极，其设置在栅极绝缘膜上，所述栅极绝缘膜包括杂质，并且在边界区域中的杂质浓度不同于在栅极绝缘膜的中心区域中的杂质浓度，所述边界区域包括在元件区域和元件分离区域之间的边界上的区域。
此外，根据本公开，提供了一种电子设备，包括：基板，其具有元件区域和元件分离区域，所述元件区域包括源极区和漏极区，并且包括存在于源极区和漏极区之间的沟道区，所述元件分离区域至少设置在与设置源极区、沟道区和漏极区的方向正交的方向上的两侧；栅极绝缘膜，其至少从元件分离区域的一侧到另一侧设置在基板的元件区域上；以及栅电极，其设置在栅极绝缘膜上，所述栅极绝缘膜包括杂质，并且在边界区域中的杂质浓度不同于在栅极绝缘膜的中心区域中的杂质浓度，所述边界区域包括在元件区域和元件分离区域之间的边界上的区域。
此外，根据本公开，提供了一种制造半导体器件的方法，该方法包括：在基板上提供元件区域和元件分离区域，所述元件分离区域至少设置在元件区域的两侧；至少从元件分离区域的一侧到另一侧在基板的元件区域上提供栅极绝缘膜；在栅极绝缘膜上提供预定掩模；在栅极绝缘膜和掩模上形成包含杂质的膜，并执行热处理，以扩散未被掩模覆盖的栅极绝缘膜中的杂质；去除掩模；在元件区域中提供源极区和漏极区，所述栅电极介于其间。
根据本公开，通过局部改变栅极绝缘膜中包含的杂质浓度来局部改变阈值电压，这使得可以局部改变沟道区中流动的电流。特别地，局部改变在元件区域和元件分离区域之间的边界附近流动的电流，使得可以减少在元件区域和元件分离区域之间的边界附近产生的RTN的影响。
本发明的效果
如上所述，根据本公开，无论栅电极的形状如何，都可以减小RTN的影响。
应当注意，上述效果不一定是限制性的。除了上述效果之外或代替上述效果，可以施加本说明书中指示的任何效果或从本说明书中可以理解的其他效果。
附图说明
[图1]是典型场效应晶体管的简化平面图；
[图2]是图1所示的场效应晶体管的A-A剖视图；
[图3]是根据比较示例的场效应晶体管的平面图；
[图4]是图1和图2所示的场效应晶体管的特性图；
[图5]是根据本公开的第一实施方式的场效应晶体管的配置的平面图；
[图6]是图5所示的场效应晶体管的B-B剖视图；
[图7]是模拟边界区域(从边界到中心区域的方向在20nm内的范围)中的阈值电压的差和流动电流的变化率之间的关系的结果的图表；
[图8]是根据本公开的第二实施方式的场效应晶体管的配置的平面图；
[图9]是图8所示的场效应晶体管的C-C剖视图；
[图10]是示出根据本公开的第一实施方式和第二实施方式的场效应晶体管的变型例的示图；
[图11A]是用于描述制造根据本公开的第一实施方式的场效应晶体管的方法的过程的示意性剖视图；
[图11B]是用于描述制造相同场效应晶体管的方法的过程的示意性剖视图；
[图11C]是用于描述制造相同场效应晶体管的方法的过程的示意性剖视图；
[图11D]是用于描述制造相同场效应晶体管的方法的过程的示意性剖视图；
[图11E]是用于描述制造相同场效应晶体管的方法的过程的示意性剖视图；
[图11F]是用于描述制造相同场效应晶体管的方法的过程的示意性剖视图；
[图11G]是用于描述制造相同场效应晶体管的方法的过程的示意性剖视图；
[图11H]是用于描述制造相同场效应晶体管的方法的过程的示意性剖视图；
[图11I]是用于描述制造相同场效应晶体管的方法的过程的示意性剖视图；
[图11J]是用于描述制造相同场效应晶体管的方法的过程的示意性剖视图；
[图12]是示出应用根据本公开的技术的A/D转换器的比较器电路的等效电路图；
[图13]是示出应用根据本公开的技术的CIS的像素电路的等效电路图；
[图14A]是可应用本公开技术的电子设备的示例的外部视图；
[图14B]是可应用本公开技术的电子设备的另一示例的外部视图；
[图14C]是可应用本公开技术的电子设备的又一示例的外部视图。
具体实施方式
在下文中，将参考附图详细描述本公开的优选实施方式。应当注意，在本说明书和附图中，具有基本相同功能配置的部件用相同的附图标记表示，并且不再重复其描述。
应当注意，在下面描述的附图中，为了解释的目的，可能放大一些部件的尺寸。附图中所示部件的相对尺寸不一定表示实际部件之间的精确尺寸关系。此外，在以下描述中，基板或层堆叠的方向可以称为上部方向。
应当注意，按以下顺序给出描述。
1.场效应晶体管的概述
1.1.场效应晶体管的基本配置
1.2.场效应晶体管的特性
2.第一实施方式
3.第二实施方式
4.变型例
5.制造方法
6.应用示例
6.1.A/D转换器
6.2.CIS
6.3.电子设备
7.结论
<1.场效应晶体管的概述>
(1.1.场效应晶体管的基本配置)
首先，参考图1和图2描述场效应晶体管的基本配置。图1是典型场效应晶体管的平面配置的示意性平面图。图2是沿图1所示的场效应晶体管的线A-A截取的截面配置的纵向剖视图。
如图1和图2所示，场效应晶体管1包括半导体基板50、源极区10a、漏极区10b、沟道区10c、栅极绝缘膜30和栅电极40。应当注意，源极区10a和漏极区10b可以彼此互换。
例如,半导体基板50是硅基板，并且在半导体基板50上形成有诸如场效应晶体管1等半导体器件。半导体基板50设置有元件分离区域20和元件区域10。通过用绝缘材料填充通过蚀刻形成的开口而形成元件分离区域20。元件区域10被元件分离区域20分隔开，并且导电型杂质引入元件区域10。参考图1，元件区域10具有源极区10a和漏极区10b，沟道区10c设置在源极区10a和漏极区10b之间。在沟道区10c上，在与设置源极区10a、漏极区10b和沟道区10c的方向正交的方向上，从元件分离区域20的一侧到另一侧设置有栅极绝缘膜30。此外，在栅极绝缘膜30上设置有栅电极40。
如图1所示，在这种场效应晶体管1中，为了防止电流泄漏、串扰等，元件区域10的外围被元件分离区域20包围，以使每个场效应晶体管1电绝缘。
应当注意，根据有助于源极区10a和漏极区10b之间流动的电流的载流子的类型，图1和图2中示出的场效应晶体管被大致分为N型和P型。在N型场效应晶体管中，载流子是电子，因此将P型杂质添加到元件区域10，而将N型杂质添加到源极区10a和漏极区10b。相反，在P型场效应晶体管中，载流子是空穴，因此将N型杂质添加到元件区域10，而将P型杂质添加到源极区10a和漏极区10b。
在这种场效应晶体管中，向栅电极40施加等于或高于阈值电压的电压，导致电子或空穴作为载流子在源极区10a和漏极区10b之间移动，从而允许电流流动。
在具有上述配置的场效应晶体管中，使用STI方法形成分隔元件区域10的元件分离区域20。在使用STI方法形成的元件分离区域20和元件区域10之间的边界附近，由于载流子俘获，而经常产生RTN。RTN导致场效应晶体管1的故障，因此已经进行了各种努力来抑制RTN。
例如，图3是根据比较示例的场效应晶体管(专利文献1中公开的场效应晶体管)的平面配置的俯视图。
如图3所示，在根据比较示例的场效应晶体管2中，通过改变栅电极41的形状来尝试减小RTN的影响。如上所述，载流子俘获通常主要发生在元件区域10和元件分离区域20之间的边界附近。因此，在根据比较示例的场效应晶体管2中，栅电极41被配置为在元件区域10和元件分离区域20之间的边界上沿栅极长度方向(设置源极区10a和漏极区10b的方向)延伸的形状，如图3所示。根据这种配置，与栅电极41的中心部分相比，在元件区域10和元件分离区域20之间的边界附近电流不太可能流动，这使得可以减少被载流子俘获来俘获的电子。以这种方式，在根据比较示例的场效应晶体管2中，试图减小RTN的影响。
然而，除了栅极长度之外，场效应晶体管2的栅电极41还需要在栅极长度方向上延伸的长度，这导致在实现场效应晶体管的精密加工方面的缺点。此外，随着场效应晶体管2的精密加工的进展，预计在复杂形状的栅电极41上的处理变得越来越困难。因此，在根据比较示例的场效应晶体管2的配置中，随着配置的精密加工的进展，预计难以抑制RTN的影响。
(1.2.场效应晶体管的特性)
在此处，参考图4描述图1和图2所示的场效应晶体管1的特性。图4是示出在图1和图2中示出的场效应晶体管1中施加到栅极的电压(VG)和流入漏极的电流(ID)之间的关系的图表。
在图4中，场效应晶体管的理想特性用虚线表示，而实际特性用实线表示。
如图4所示，理想地，漏极电流倾向于随着栅极电压的增加而不断增加，直到栅极电压达到阈值电压(Vth)为止。然而，实际上，漏极电流可能增加到理想曲线图的直线上方，在某些情况下导致更大电流的流动。这是由驼峰引起的。驼峰出现在使用STI方法的场效应晶体管中，并且在结构上是由导致STI结构的上边缘上的氧化膜厚度减小变薄、元件区域和元件分离区域之间的边界附近的凹陷等引起的。这种驼峰的出现导致阈值电压附近的特性变化增加、相对特性恶化(也称为匹配特性)以及产生漏电流，导致场效应晶体管1如同RTN一样发生故障。因此，如上所述，抑制在元件区域和元件分离区域之间的边界附近流动的电流，以抑制RTN，也有效地抑制驼峰的出现。
鉴于上述情况，本发明的发明人已经创建了根据本公开的技术。根据本公开的技术，无论栅电极的形状如何，都可以减小RTN。此外，根据本公开的技术，抑制在元件区域和元件分离区域之间的边界附近流动的电流，使得能够抑制场效应晶体管的特性中出现驼峰。在下文中，将依次详细描述根据本公开实施方式的施加这种效果的场效应晶体管的配置。
<2.第一实施方式>
首先，参考图5和图6描述根据本公开的第一实施方式的场效应晶体管的配置。图5是根据本实施方式的场效应晶体管的配置的平面图。图6是沿着图5所示的场效应晶体管的线B-B截取的剖视图。
如图5和图6所示，根据本实施方式的场效应晶体管100包括形成有元件区域110和元件分离区域120的半导体基板150、栅极绝缘膜130和栅电极140。根据本实施方式的场效应晶体管100例如是N型场效应晶体管。
半导体基板150是形成场效应晶体管100的基板。半导体基板150设置有元件区域110和元件分离区域120。元件区域110包括场效应晶体管100的源极区110a、漏极区110b和沟道区110c。元件分离区域120分割元件区域110。此外，在元件区域110和元件分离区域120之间的边界上，载流子俘获可能发生在半导体基板150的表面层附近。在图6中，载流子俘获频繁发生的典型点用X标记表示。
半导体基板150例如是单晶硅(Si)基板。作为替代，半导体基板150可以是所谓的SOI(绝缘体上硅)基板，其中，绝缘膜(例如，SiO2)插入到上述硅基板内部。此外，例如，半导体基板150可以使用化合物半导体基板，例如，砷化镓(GaAs)基板、氮化镓(GaN)基板或碳化硅(SiC)基板，或者可以是在使用诸如蓝宝石之类的材料而不是半导体材料的基板上形成诸如硅(Si)之类的半导体层的基板。
通过将导电类型杂质引入半导体基板150来形成元件区域110。根据本实施方式的场效应晶体管100是N型场效应晶体管；因此，通过使用离子注入方法等将P型杂质(硼、铝等)引入半导体基板150中来形成元件区域110。
元件区域110还包括源极区110a和漏极区110b，栅极绝缘膜130和栅电极140介于其间。通过引入N型杂质(例如，磷、砷等)来形成源极区110a和漏极区110b。栅极绝缘膜130和栅电极140下方的元件区域110用作沟道区110c。
元件分离区域120使用绝缘材料形成，并且从半导体基板150的表面朝向内侧设置。元件分离区域120可以使用绝缘无机氮氧化物形成，例如，氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiON)。具体地，可以通过蚀刻等来去除分割元件区域110的预定区域中的半导体基板150的一部分，然后使用STI(浅沟槽隔离)方法，来填充通过用氧化硅(SiOx)等蚀刻而形成的开口，从而形成元件分离区域120。
元件分离区域120通过将半导体基板150中的元件区域110彼此分离，使设置在半导体基板150中的场效应晶体管100等彼此电绝缘。应当注意，元件分离区域120至少在与设置源极区110a和漏极区110b的方向正交的方向上设置在元件区域110的两侧。作为替代，元件分离区域120可以被设置成围绕元件区域110的外围。通过元件分离区域120围绕元件区域110的外围，使得可以进一步抑制来自场效应晶体管100的漏电流。
使用导电材料在栅极绝缘膜上形成栅电极140。例如，栅电极140可以在平面图中形成为矩形，其类似于稍后将描述的栅极绝缘膜130的形状。
例如，可以使用多晶硅形成栅电极140。在这种情况下，栅电极140可以使用引入了N型杂质的多晶硅形成为N型电极。作为替代，栅电极140可以使用金属材料形成，并且可以包括例如诸如钛(Ti)、钼(Mo)、钽(Ta)、钨(W)、铌(Nb)、镍(Ni)、锆(Zr)、金(Au)、银(Ag)、铝(Al)和铜(Cu)等金属或者包含这些金属中任何一种的合金或金属化合物。作为替代，栅电极140可以形成为多层结构，其中，堆叠包括任何上述材料的多种层。根据这种多层结构，栅电极140可以实现诸如降低布线电阻等效果。
栅极绝缘膜130设置在半导体基板150上，以从元件分离区域120的一侧到另一侧跨过元件区域110。具体地，栅极绝缘膜130在平面图中被设置为矩形形状，并且设置在元件区域110上，以使得栅极绝缘膜130的两端出现在元件分离区域120上。换言之，栅极绝缘膜130可以设置成在与设置源极区110a、沟道区110c和漏极区110b的方向正交的方向上延伸。因此，栅极绝缘膜130被设置成存在于元件区域110和元件分离区域120之间的边界上。
栅极绝缘膜130可以包括无机绝缘材料。例如，栅极绝缘膜130可以包括无机氧化物或无机氮化物，并且特别地，可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、二氧化钛(TiO2)等。此外，栅极绝缘膜130可以包括铁电材料等。可以通过在半导体基板150上形成包括如上所述的无机绝缘材料的薄膜，来形成栅极绝缘膜130。此外，还可以通过氧化半导体基板150的表面来形成栅极绝缘膜130。
在此处，在根据本实施方式的场效应晶体管100中，栅极绝缘膜130至少在部分区域中包括杂质。具体地，栅极绝缘膜130被设置成使得包括元件区域110和元件分离区域120之间的边界上的区域的边界区域130a与栅极绝缘膜130的中心区域130b的杂质浓度不同。栅极绝缘膜130的边界区域130a是载流子俘获频繁出现的区域，并且是包括元件区域110和元件分离区域120之间的边界上的区域的栅极绝缘膜130的两端侧上的区域。在栅极绝缘膜130的边界区域130a和中心区域130b之间的杂质浓度不同，这使得场效应晶体管100能够局部控制边界区域130a和中心区域130b中的阈值电压的大小。这使得根据本实施方式的场效应晶体管100能够增加可能发生载流子俘获的边界区域130a中的局部阈值电压，并且降低在边界区域130a中流动的电流的大小。因此，在根据本实施方式的场效应晶体管100中，可以减小由载流子俘获引起的RTN。此外，在根据本实施方式的场效应晶体管100中，还可以减小晶体管特性的驼峰，这使得还可以减小晶体管特性的变化。
局部阈值电压可基于栅极绝缘膜130中包含的杂质的类型和浓度来控制。例如，在本实施方式的场效应晶体管中，包括元件区域110和元件分离区域120之间的边界上的区域的边界区域130a可以包含浓度高于中心区域130b的杂质。
包含在栅极绝缘膜130中的上述杂质是例如金属杂质，并且具体地是过渡金属，例如，Hf、Ta和W，并且更具体地是Hf。特别地，Hf是典型地用于半导体制造工艺中的材料，并且即使在在栅极绝缘膜130等中包含Hf作为杂质的情况下，也不会显著降低可靠性，这允许降低场效应晶体管100的制造成本。在N型场效应晶体管中，以比中心区域130b中更高的浓度将这种杂质引入边界区域130a中，使得可以在载流子俘获频繁发生的边界区域130a中的局部阈值电压高于中心区域130b中的局部阈值电压。因此，在场效应晶体管100中，在边界区域130a中流动的电流量减小，这允许由载流子俘获引起的RTN减小。此外，在场效应晶体管100中，还可以减小晶体管特性的驼峰，这使得还可以减小晶体管特性的变化。
应当注意，只要边界区域130a的杂质浓度高于中心区域130b，中心区域130b可以不包含任何杂质。根据这种配置，可以减少边界区域130a中的RTN的影响，而不抑制中心区域130b中流动的电流。此外，根据这种配置，通过减少栅极绝缘膜130中包含的杂质总量，可以以较低的成本控制场效应晶体管100的局部阈值电压。
例如，在场效应晶体管100中，可以选择Hf作为杂质，并且Hf可以以1.0×1014原子/cm2的浓度添加到边界区域130a。这允许Hf浓度高的边界区域130a中的局部阈值电压增加。因此，在场效应晶体管100的操作期间，流过边界区域130a的电流减小，这使得能够抑制驼峰并减小晶体管特性的变化。此外，在场效应晶体管100中，可以减少由载流子俘获中的随机俘获或去俘获引起的RTN的影响。
参考图7所示的模拟结果描述了随着阈值电压的增加，流动电流减小的效果。图7是示出边界区域(从边界到中心区域的方向在20nm内的范围)中的阈值电压的差和流动电流的变化率之间的关系的模拟结果的图表。
如图7所示，可以看出，在边界区域(从边界到中心区域方向的20nm范围内)中阈值电压改变的情况下，边界区域130a中流动的电流随着阈值电压差的增加而减小。具体地，可以看出，在边界区域130a中的阈值电压从参考阈值电压增加100mV的情况下，在边界区域130a中流动的电流量减少到在参考阈值电压下获得的电流量的大约70％。
应当注意，已经描述了根据本实施方式的场效应晶体管100；然而，引入到N型场效应晶体管的栅极绝缘膜130中的某些杂质可能会降低引入这种杂质的区域中的局部阈值电压。在使用这种杂质的情况下，提供栅极绝缘膜130，以使得中心区域130b中的杂质浓度高于边界区域130a中的杂质浓度。利用这种配置，还可以使边界区域130a中的局部阈值电压高于中心区域130b中的局部阈值电压，这允许场效应晶体管100减少在边界区域130a中流动的电流。在这种N型场效应晶体管中，在引入这种杂质的区域中降低局部阈值电压的杂质的示例可以包括碱金属或碱土金属，例如，Sr和Ba。
<3.第二实施方式>
接下来，参考图8和图9描述根据本公开的第二实施方式的场效应晶体管的配置。图8是根据本实施方式的场效应晶体管的配置的平面图。图9是图8所示的场效应晶体管的C-C剖视图。
根据本实施方式的场效应晶体管200与根据第一实施方式的场效应晶体管100的不同之处主要在于，场效应晶体管200是P型场效应晶体管。在根据本实施方式的场效应晶体管200中，除了元件区域210和栅极绝缘膜230之外的配置基本上类似于第一实施方式中描述的具有相同名称的配置；因此，这里简化了对其的描述。
如图8所示，根据本实施方式的场效应晶体管200包括形成有元件区域210和元件分离区域220的半导体基板250、栅极绝缘膜230和栅电极240。根据本实施方式的场效应晶体管200是如上所述的P型场效应晶体管。
半导体基板250是形成场效应晶体管200等的基板。半导体基板250例如是单晶硅(Si)基板。半导体基板250设置有元件区域210和元件分离区域220。元件区域210包括场效应晶体管200的源极区210a、漏极区210b和沟道区210c。元件分离区域220分割元件区域210。此外，在元件区域210和元件分离区域220之间的边界上，载流子俘获可能发生在半导体基板250的表面层附近。在图9中，载流子俘获频繁发生的典型点用X标记表示。
通过将导电类型杂质引入半导体基板250来形成元件区域210。根据本实施方式的场效应晶体管200是P型场效应晶体管；因此，通过使用离子注入方法等将N型杂质(磷、砷等)引入半导体基板250中来形成元件区域210。
元件区域210还包括源极区210a和漏极区210b，栅极绝缘膜230和栅电极240介于其间。通过引入P型杂质(例如，硼、铝等)来形成源极区210a和漏极区210b。栅极绝缘膜230和栅电极240下方的元件区域210用作沟道区210c。
元件分离区域220使用绝缘材料形成，并且从半导体基板250的表面朝向内部设置。元件分离区域220可以使用绝缘无机氮氧化物形成，例如，氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiON)。元件分离区域220通过将半导体基板250中的元件区域210彼此分离来使设置在半导体基板250中的场效应晶体管200等彼此电绝缘。应当注意，元件分离区域220至少在与设置源极区210a和漏极区210b的方向正交的方向上设置在元件区域210的两侧。作为替代，元件分离区域220可以被设置成围绕元件区域210的外围。
使用导电材料在栅极绝缘膜230上形成栅电极240。例如，栅电极240可以在平面图中形成为矩形，该形状类似于稍后将描述的栅极绝缘膜230的形状。例如，栅电极240可以使用多晶硅形成。在这种情况下，栅电极240可以使用引入了P型杂质的多晶硅形成为P型电极。作为替代，栅电极240可以使用金属材料形成。
栅极绝缘膜230可以包括无机绝缘材料。例如，栅极绝缘膜230可以包括无机氧化物或无机氮化物。
在此处，在根据本实施方式的场效应晶体管200中，与第一实施方式一样，栅极绝缘膜230至少在部分区域中包括杂质。具体地，栅极绝缘膜230被设置成使得栅极绝缘膜230的中心区域230b的杂质浓度高于包括元件区域210和元件分离区域220之间的边界上的区域的边界区域230a。包含在栅极绝缘膜230中的上述杂质例如是金属杂质，并且具体地是过渡金属，例如，Hf、Ta、W、Ti或Zr，或者是贱金属，例如，Al，并且更具体地是Hf。
换言之，在根据本实施方式的场效应晶体管200中，载流子是空穴；因此，与载流子是电子的第一实施方式不同，边界区域230a和中心区域230b之间的栅极绝缘膜230中包含的杂质浓度的相对关系是相反的。
因此，在P型场效应晶体管中，以比边界区域230a中更高的浓度将杂质引入到中心区域230b中，使得发生载流子俘获的边界区域230a中的局部阈值电压低于中心区域230b中的局部阈值电压。因此，在场效应晶体管200中，在操作期间在边界区域230a中流动的电流量减少，这允许由载流子俘获引起的RTN减少。此外，在场效应晶体管200中，还可以减少晶体管特性的驼峰，这使得还可以减少晶体管特性的变化。
应当注意，只要中心区域230b的杂质浓度高于边界区域230a，边界区域230a可以不包含任何杂质。根据这种配置，通过减少栅极绝缘膜230中包含的杂质总量，可以以较低的成本控制场效应晶体管200的局部阈值电压。
然而，引入到P型场效应晶体管的栅极绝缘膜230中的某种杂质可能会降低引入这种杂质的区域中的局部阈值电压。在使用这种杂质的情况下，提供栅极绝缘膜230，以使边界区域230a中的杂质浓度高于中心区域230b中的杂质浓度。利用这种配置，还可以使边界区域230a中的局部阈值电压低于中心区域230b中的局部阈值电压，这允许场效应晶体管200减少在边界区域230a中流动的电流。在这种P型场效应晶体管中，在引入这种杂质的区域中降低局部阈值电压的杂质的示例可以包括碱金属或碱土金属，例如，Sr和Ba。
迄今为止，已经详细描述了根据第一和第二实施方式的场效应晶体管。
<4.变型例>
接下来，参考图10描述根据本公开的第一和第二实施方式的场效应晶体管的变型例。图10是根据本变型例的场效应晶体管的配置的平面图。
如图10所示，根据本变型例的多个场效应晶体管301和302可以设置在由元件分离区域320包围的一个元件区域310中。例如，在场效应晶体管301和302彼此串联耦合的情况下(即，在场效应晶体管302的源极耦合到场效应晶体管301的漏极的情况下)，可以在元件区域310中提供多个场效应晶体管。应当注意，根据本公开的技术可以应用于场效应晶体管301或场效应晶体管302中的至少一个。
<5.制造方法>
接下来，参考图11A至图11J描述根据第一实施方式的场效应晶体管100的制造方法。图11A至图11J中的每一个都是用于描述根据本实施方式的场效应晶体管100的制造方法的过程的示意性剖视图。
在下文中，将描述制造根据第一实施方式的场效应晶体管100(即，N型场效应晶体管)的方法。制造根据第二实施方式的场效应晶体管200(即，P型场效应晶体管)的方法基本相似，除了引入杂质的位置不同，因此省略其描述。
首先，如图11A所示，通过将N型杂质引入半导体基板150来形成元件区域110，然后使用STI方法来形成元件分离区域120。具体地，通过使用离子注入方法将N型杂质(磷或砷)引入包括硅的半导体基板150的预定区域中，形成元件区域110。此后，通过蚀刻形成围绕元件区域110的开口并用绝缘材料(例如，氧化硅)填充形成的开口，从而形成元件分离区域120。
接下来，如图11B所示，在半导体基板150的整个表面上形成栅极绝缘膜130。具体地，通过氧化半导体基板150的整个表面的表面层来形成包括SiO2等的栅极绝缘膜130。
随后，如图11C所示，掩模160形成为栅极绝缘膜130上的薄膜。具体地，通过在半导体基板150的整个表面上形成包括TiN或TaN的薄膜来形成掩模160。掩模160的膜厚可以在例如10nm至50nm的范围内。
接下来，如图11D所示，在掩模160上形成光致抗蚀剂膜170，并且图案化光致抗蚀剂膜170。具体地，首先，使用旋涂方法等在掩模160上形成光致抗蚀剂膜170。此后，使用光刻方法图案化光致抗蚀剂膜170，以去除除了对应于栅极绝缘膜130的中心区域130b的区域之外的区域中的光致抗蚀剂膜170。在此处，对应于栅极绝缘膜130的中心区域130b的区域是不包括元件区域110和元件分离区域120之间的边界上的区域的区域。
应当注意，图11D示出了制造根据第一实施方式的N型场效应晶体管100的方法。相反，根据第二实施方式的P型场效应晶体管200在保留光致抗蚀剂膜170的区域中不同。具体地，在场效应晶体管200中，光致抗蚀剂膜170图案化，以保留在边界区域230a中，该边界区域230a包括元件区域210和元件分离区域220之间的边界上的区域。换言之，在场效应晶体管200中，保留光致抗蚀剂膜170的区域与场效应晶体管100中的区域相反。
随后，如图11E所示，执行干蚀刻，以选择性地去除除了被光致抗蚀剂膜170覆盖的区域之外的区域中的掩模160。具体地，使用例如反应气体蚀刻、离子束蚀刻等选择性地去除未被光致抗蚀剂膜170覆盖的区域中的掩模160。
此外，如图11F所示，使用氧等离子体等剥离光致抗蚀剂膜170。
此后，如图11G所示，在栅极绝缘膜130和掩模160上形成包含金属杂质的杂质引入膜180。具体地，使用ALD(原子层沉积)方法，在半导体基板150的整个表面上，在栅极绝缘膜130和掩模160上形成Hf膜或Hf化合物膜，作为杂质引入膜180。
此外，如图11H所示，杂质引入膜180中包含的杂质利用热处理扩散到栅极绝缘膜130中。具体地，杂质引入膜180中包含的Hf可以使用RTA(快速热退火)在栅极绝缘膜130的中心区域130b中在650℃至950℃下扩散10秒至1分钟。
此后，如图11I所示，使用湿法处理去除栅极绝缘膜130和掩模160。具体地，通过使用包含HCI和H2O2的水溶液、包含H2SO2和H2O2的水溶液等的湿法清洗处理，从半导体基板150剥离栅极绝缘膜130和掩模160。
随后，如图11J所示，通过在栅极绝缘膜130上形成栅极导电膜，然后图案化栅极绝缘膜130和栅极导电膜，来形成栅电极140。具体地，包括多晶硅的栅极导电膜形成在栅极绝缘膜130上，并且此后将N型杂质(例如，磷、砷等)引入到栅极导电膜中。此后，通过在栅极绝缘膜130和栅极导电膜上执行光刻和蚀刻，可以在预定区域中形成栅极绝缘膜130和栅电极140。
此外，尽管未示出，通过在朝向图11A至图11J的纸面的方向上将N型杂质(例如，磷、砷等)引入元件区域110中，形成源极区110a和漏极区110b。上述工艺使得可以形成场效应晶体管100。
应当注意，除了上述制造工艺之外，在场效应晶体管100中，可以形成用于形成LDD区域的LDD(轻掺杂漏极)区域和侧壁等，以缓和漏极附近的电场。
此后，执行层间绝缘膜的形成、层间绝缘膜的前表面的平坦化、从源极区110a、漏极区110b、栅电极140等的电极提取以及从电极的布线形成，以嵌入场效应晶体管100。因此，形成了包括场效应晶体管100的半导体器件。
在上述制造方法中，通过来自杂质引入膜180的热扩散将杂质引入栅极绝缘膜130；然而，根据本公开的技术不限于上述方法。例如，也可以通过溅射将杂质引入栅极绝缘膜130。
<6.应用示例>
接下来，给出根据本公开的各个实施方式的任何场效应晶体管的应用示例的描述。根据本公开的技术允许减少作为噪声源的RTN，因此特别适用于使用模拟信号的电路，其中，明显出现噪声的影响。参考图12和图13描述了这样的应用示例。
(6.1.应用于A/D转换器)
根据本公开的各个实施方式的任何场效应晶体管可应用于例如A/D转换器，如图12所示。图12是示出应用了根据本公开的技术的A/D转换器的比较器电路的等效电路图。
如图12所示，用作A/D转换器的第一级电路的放大器Gm具有差分对晶体管Qn1和Qn2，每个晶体管包括一个N型场效应晶体管。差分对晶体管Qn1和Qn2的源极公共连接节点通过电流源COMP耦合到恒电位侧电源。此外，在电源VDD侧提供了P型场效应晶体管Qp1和Qp2。P型场效应晶体管Qp1和Qp2配置电流镜电路。根据本公开的各个实施方式的任何场效应晶体管可以应用于那些场效应晶体管Qn1、Qn2、Qp1和Qp2中的任何一个。
依照根据本公开的各个实施方式的任何场效应晶体管，可以减少形成比较器的场效应晶体管的变化和噪声，这允许提高比较器的精度。因此，依照根据本公开的各个实施方式的任何场效应晶体管，可以实现具有更高精度的A/D转换器。例如，在CIS(CMOS图像传感)等中，这种A/D转换器是用于将从每个像素获得的模拟信号转换成数字信号的重要电路。
(6.2.应用CIS)
根据本公开的各个实施方式的任何场效应晶体管可应用于例如CIS的像素电路，如图13所示。图13是示出应用根据本公开的技术的CIS的像素电路的等效电路图。
如图13所示，在CIS的像素电路中，传输晶体管TRG将光电二极管PD中累积的电子传输到浮动扩散FD，以激活放大器晶体管AMP。放大器晶体管AMP由累积在浮动扩散FD中的电子激活，并使对应于累积在浮动扩散FD中的电子的电流从漏极流向源极。选择晶体管SEL通过切换来选择性地提取由放大器晶体管AMP放大的信号。复位晶体管RST通过释放浮动扩散FD中的电子来将浮动扩散FD的电势设置或复位到预定值。从每个像素提取的信号输出到垂直信号线VSL，并且垂直信号线VSL通过晶体管负载Tr耦合到恒流源。例如，根据本公开的各个实施方式的任何场效应晶体管都可以应用于放大器晶体管AMP、选择性晶体管SEL或晶体管负载Tr。
将根据本公开的各个实施方式的任何场效应晶体管应用于放大器晶体管AMP或选择性晶体管SEL，使得可以减少由场效应晶体管之间的特性变化引起的像素之间的灵敏度变化。此外，依照根据本公开的各个实施方式的任何场效应晶体管，可以减少可能在放大器晶体管AMP中产生的随机噪声，这使得可以实现具有更高质量的CIS像素电路。
此外，将根据本公开的各个实施方式的任何场效应晶体管应用于晶体管负载Tr，使得能够抑制垂直信号线VSL之间的任何变化，并且降低由可能在垂直信号线VSL中产生的噪声引起的图像噪声。因此，依照根据本公开的各个实施方式的任何场效应晶体管，可以实现具有更高质量的CIS像素电路。
(6.3.应用于电子设备)
此外，根据本公开的各个实施方式的任何场效应晶体管可应用于安装在各种电子设备上的电路中的任何晶体管。随后，参考图14A至图14C描述根据本公开的各个实施方式的任何场效应晶体管可应用于的电子设备的示例。图14A至图14C中的每一个都是根据本公开的各个实施方式的任何场效应晶体管可应用于的电子设备的示例的外部视图。
例如，根据本公开的各个实施方式的任何场效应晶体管可应用于安装在电子设备(例如，智能手机)上的电路中的晶体管。具体地，如图14A所示，智能手机900包括显示各种类型信息的显示部分901以及包括用于接收来自用户的输入的按钮等的操作部分903。在此处，根据本公开的各个实施方式的任何场效应晶体管可以应用于控制智能手机900的各种操作的控制电路中的晶体管。
例如，根据本公开的各个实施方式的任何场效应晶体管可应用于安装在电子设备(例如，数码相机)上的电路中的晶体管。具体地，如图14B和图14C所示，数码相机910包括主体部分(相机主体)911、可互换镜头单元913、用户在拍摄时要抓握的把手915、显示各种类型信息的监视器部分917以及显示用户在拍摄时观看的直通图像的EVF(电子取景器)919。应当注意，图14B是从正面(即，被摄体侧)看到的数码相机910的外部视图，并且图14C是从背面(即，拍摄者侧)看到的数码相机910的外部视图。在此处，根据本公开的各个实施方式的任何场效应晶体管可以应用于控制数字照相机910的各种操作的控制电路中的晶体管。
应当注意，应用根据本公开的各个实施方式的任何场效应晶体管的电子设备不限于上述示例。根据本公开的各个实施方式的任何场效应晶体管可应用于安装在每个领域的电子设备上的电路中的任何晶体管。作为这种电子设备的示例，可以举例说明眼镜形状的可佩戴装置、HMD(头戴式显示器)、电视设备、电子书、PDA(个人数字助理)、笔记本个人计算机、摄像机、游戏控制台等。
<7.结论>
如上所述，在根据本公开的各个实施方式的任何场效应晶体管中，可以通过控制包含在中心区域和边界区域中的栅极绝缘膜中的杂质浓度来控制局部阈值电压。这允许根据本实施方式的场效应晶体管减小在元件区域和元件分离区域之间的边界附近流动的电流，这使得可以减小RTN的影响，而不管栅电极的形状如何。此外，依照根据本公开的各个实施方式的任何场效应晶体管，可以通过抑制在元件区域和元件分离区域之间的边界附近流动的电流来抑制场效应晶体管的特性中出现的驼峰。
上面已经参考附图详细描述了本公开的优选实施方式，但是本公开的技术范围不限于这样的实施方式。显然，本公开领域的普通技术人员可以在所附权利要求中描述的技术思想的范围内做出各种改变和修改，并且应当理解，这些改变和修改自然落入本公开的技术范围内。
此外，本文描述的效果仅仅是说明性和示例性的，而不是限制性的。即，除了上述效果之外，或者代替上述效果，根据本公开的技术可以施加通过本文的描述对本领域技术人员来说显而易见的其他效果。
应当注意，以下配置也属于本公开的技术范围。
(1)一种半导体器件，包括：
基板，其具有元件区域和元件分离区域，所述元件区域包括源极区和漏极区，并且包括在源极区和漏极区之间存在的沟道区，所述元件分离区域至少在与设置源极区、沟道区和漏极区的方向正交的方向上设置在两侧；
栅极绝缘膜，其至少从元件分离区域的一侧到另一侧设置在基板的元件区域上；以及
栅电极，其设置在栅极绝缘膜上，
所述栅极绝缘膜包括杂质，并且在边界区域中的杂质浓度不同于在栅极绝缘膜的中心区域中的杂质浓度，所述边界区域包括在元件区域和元件分离区域之间的边界上的区域。
(2)根据(1)所述的半导体器件，其中，所述杂质包括金属杂质。
(3)根据(2)所述的半导体器件，其中，所述金属杂质包括Hf、Ta、W、Zr或Al。
(4)根据(3)所述的半导体器件，其中，所述金属杂质包括Hf。
(5)根据(1)至(4)中任一项所述的半导体器件，其中，
所述元件区域是N型，且
所述栅极绝缘膜的边界区域中的杂质浓度高于所述栅极绝缘膜的中心区域中的杂质浓度。
(6)根据(5)所述的半导体器件，其中，所述栅极绝缘膜的中心区域不包含杂质。
(7)根据(1)至(4)中任一项所述的半导体器件，其中，
所述元件区域是P型，并且
所述栅极绝缘膜的中心区域中的杂质浓度高于所述栅极绝缘膜的边界区域中的杂质浓度。
(8)根据(7)所述的半导体器件，其中，所述栅极绝缘膜的边界区域不包含杂质。
(9)根据(1)至(8)中任一项所述的半导体器件，其中，所述元件区域被所述元件分离区域包围。
(10)根据(1)至(9)中任一项所述的半导体器件，其中，所述栅极绝缘膜和所述栅电极中的每一个的平面形状是矩形的。
(11)一种电子设备，包括：
基板，其具有元件区域和元件分离区域，所述元件区域包括源极区和漏极区，并且包括在源极区和漏极区之间存在的沟道区，所述元件分离区域至少在与设置源极区、沟道区和漏极区的方向正交的方向上设置在两侧；
栅极绝缘膜，其至少从元件分离区域的一侧到另一侧设置在基板的元件区域上；以及
栅电极，其设置在栅极绝缘膜上，
所述栅极绝缘膜包括杂质，并且在边界区域中的杂质浓度不同于在栅极绝缘膜的中心区域中的杂质浓度，所述边界区域包括在元件区域和元件分离区域之间的边界上的区域。
(12)一种制造半导体器件的方法，所述方法包括：
在基板上提供元件区域和元件分离区域，所述元件分离区域至少设置在元件区域的两侧；
至少从元件分离区域的一侧到另一侧在基板的元件区域上提供栅极绝缘膜；
在栅极绝缘膜上提供预定掩模；
在栅极绝缘膜和掩模上形成包含杂质的膜，并执行热处理，以扩散未被掩模覆盖的栅极绝缘膜中的杂质；
去除掩模；
在栅极绝缘膜上提供栅电极；并且
在元件区域中提供源极区和漏极区，所述栅电极介于其间。
附图标记列表
100、200、301、302：场效应晶体管
110、210、310：元件区域
110a、210a：源极区
110b、210b：漏极区
120、220、320：元件分离区域
130、230：栅极绝缘膜
130a、230a：边界区域
130b、230b：中心区域
140、240：栅电极
150、250：半导体基板
160：掩模
170：光致抗蚀剂
180：杂质引入膜。

Claims (10)

1.一种半导体器件，包括：
基板，所述基板具有元件区域和元件分离区域，所述元件区域包括源极区和漏极区，并且包括存在于所述源极区和所述漏极区之间的沟道区，所述元件分离区域至少设置在与布置所述源极区、所述沟道区和所述漏极区的方向正交的方向上的两侧；
栅极绝缘膜，所述栅极绝缘膜至少从所述元件分离区域的一侧到另一侧设置在所述基板的所述元件区域上；以及
栅电极，所述栅电极设置在所述栅极绝缘膜上，
所述栅极绝缘膜包括杂质，并且在边界区域中的杂质浓度不同于在所述栅极绝缘膜的中心区域中的杂质浓度，所述边界区域包括所述元件区域和所述元件分离区域之间的边界上的区域，其中，所述杂质包括金属杂质。
2.根据权利要求1所述的半导体器件，其中，所述金属杂质包括Hf、Ta、W、Zr或Al。
3.根据权利要求1所述的半导体器件，其中，
所述元件区域是N型，并且
所述栅极绝缘膜的边界区域中的杂质浓度高于所述栅极绝缘膜的中心区域中的杂质浓度。
4.根据权利要求3所述的半导体器件，其中，所述栅极绝缘膜的中心区域不包含所述杂质。
5.根据权利要求1所述的半导体器件，其中，
所述元件区域是P型，并且
所述栅极绝缘膜的中心区域中的杂质浓度高于所述栅极绝缘膜的边界区域中的杂质浓度。
6.根据权利要求5所述的半导体器件，其中，所述栅极绝缘膜的边界区域不包含所述杂质。
7.根据权利要求1所述的半导体器件，其中，所述元件区域被所述元件分离区域包围。
8.根据权利要求1所述的半导体器件，其中，所述栅极绝缘膜和所述栅电极的平面形状均是矩形的。
9.一种电子设备，包括：
基板，所述基板具有元件区域和元件分离区域，所述元件区域包括源极区和漏极区，并且包括存在于所述源极区和所述漏极区之间的沟道区，所述元件分离区域至少设置在与布置所述源极区、所述沟道区和所述漏极区的方向正交的方向上的两侧；
栅极绝缘膜，所述栅极绝缘膜至少从所述元件分离区域的一侧到另一侧设置在所述基板的所述元件区域上；以及
栅电极，所述栅电极设置在所述栅极绝缘膜上，
所述栅极绝缘膜包括杂质，并且在边界区域中的杂质浓度不同于在所述栅极绝缘膜的中心区域中的杂质浓度，所述边界区域包括所述元件区域和所述元件分离区域之间的边界上的区域，其中，所述杂质包括金属杂质。
10.一种制造半导体器件的方法，所述方法包括：
在基板上设置元件区域和元件分离区域，所述元件分离区域至少设置在所述元件区域的两侧；
至少从所述元件分离区域的一侧到另一侧至少在所述基板的所述元件区域上设置栅极绝缘膜；
在所述栅极绝缘膜上设置预定的掩模；
在所述栅极绝缘膜和所述掩模上形成包含杂质的膜，并进行热处理，以使所述杂质在未被所述掩模覆盖的所述栅极绝缘膜中进行扩散，其中，所述杂质包括金属杂质；
去除所述掩模；
在所述栅极绝缘膜上设置栅电极；并且
在所述元件区域中设置源极区和漏极区，在所述源极区和所述漏极区之间夹着所述栅电极。
CN201880054726.XA 2017-08-31 2018-07-26 半导体器件、电子设备和制造半导体器件的方法 Active CN111052324B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017166816A JP2019046902A (ja) 2017-08-31 2017-08-31 半導体装置、電子機器及び半導体装置の製造方法
JP2017-166816 2017-08-31
PCT/JP2018/028118 WO2019044301A1 (ja) 2017-08-31 2018-07-26 半導体装置、電子機器及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN111052324A CN111052324A (zh) 2020-04-21
CN111052324B true CN111052324B (zh) 2023-11-03

Family

ID=65525313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880054726.XA Active CN111052324B (zh) 2017-08-31 2018-07-26 半导体器件、电子设备和制造半导体器件的方法

Country Status (4)

Country Link
US (1) US11069801B2 (zh)
JP (1) JP2019046902A (zh)
CN (1) CN111052324B (zh)
WO (1) WO2019044301A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215163B1 (en) * 1997-03-10 2001-04-10 Fujitsu Limited Semiconductor device and method of manufacturing the same where the nitrogen concentration in an oxynitride insulating layer is varied
JP2002203958A (ja) * 2000-12-28 2002-07-19 Toshiba Corp 半導体装置及びその製造方法
JP2003282866A (ja) * 2002-03-20 2003-10-03 Seiko Epson Corp 半導体装置および半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661165A (en) * 1979-10-24 1981-05-26 Fujitsu Ltd Control of threshold voltage of transistor
US6097069A (en) * 1998-06-22 2000-08-01 International Business Machines Corporation Method and structure for increasing the threshold voltage of a corner device
JP2003249649A (ja) * 2002-02-26 2003-09-05 Toshiba Corp 半導体装置及びその製造方法
US7161203B2 (en) * 2004-06-04 2007-01-09 Micron Technology, Inc. Gated field effect device comprising gate dielectric having different K regions
US8237233B2 (en) * 2008-08-19 2012-08-07 International Business Machines Corporation Field effect transistor having a gate structure with a first section above a center portion of the channel region and having a first effective work function and second sections above edges of the channel region and having a second effective work function
JP2013058505A (ja) * 2011-09-06 2013-03-28 Brookman Technology Inc 絶縁ゲート型半導体素子及び絶縁ゲート型半導体集積回路
JP2017069231A (ja) 2015-09-28 2017-04-06 ソニー株式会社 Ｍｏｓ型電界効果トランジスタ、半導体集積回路、固体撮像素子、及び、電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215163B1 (en) * 1997-03-10 2001-04-10 Fujitsu Limited Semiconductor device and method of manufacturing the same where the nitrogen concentration in an oxynitride insulating layer is varied
JP2002203958A (ja) * 2000-12-28 2002-07-19 Toshiba Corp 半導体装置及びその製造方法
JP2003282866A (ja) * 2002-03-20 2003-10-03 Seiko Epson Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2019044301A1 (ja) 2019-03-07
US11069801B2 (en) 2021-07-20
US20200194582A1 (en) 2020-06-18
JP2019046902A (ja) 2019-03-22
CN111052324A (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
US10515990B2 (en) Semiconductor devices having reduced noise
US11282750B2 (en) Contact structure and method of fabricating the same
JP5042943B2 (ja) デュアルゲートを有するｃｍｏｓ型半導体装置形成方法
US9373695B2 (en) Method for improving selectivity of epi process
US8828832B2 (en) Strained structure of semiconductor device
TW201532280A (zh) 半導體結構及其製造方法
CN107180842B (zh) 场效应晶体管及其制造方法、固态成像装置和电子设备
KR101813765B1 (ko) 반도체 구조체 및 그 제조 방법
TW201327647A (zh) 半導體元件及其製作方法、以及半導體結構
TWI690025B (zh) 絕緣體上半導體基底、其形成方法以及積體電路
KR100512837B1 (ko) 반도체 장치의 제조 방법
KR20130127891A (ko) 반도체 집적 회로 제조 방법
US9985070B2 (en) Active pixel sensor having a raised source/drain
US10157941B2 (en) Image sensor and fabrication method thereof
CN111052324B (zh) 半导体器件、电子设备和制造半导体器件的方法
US9349728B1 (en) Semiconductor device and method for fabricating the same
JP2006049895A (ja) 半導体デバイス、半導体チップ及び半導体デバイス製造方法
JP4011014B2 (ja) 半導体装置およびその製造方法
US11276753B2 (en) Transistor and electronic apparatus
CN111146268B (zh) 半导体装置及其形成方法
JP2010123696A (ja) 積層半導体装置及び積層半導体装置の製造方法
JP2006066757A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant