CN111033603B - 用于调制装置的驱动技术 - Google Patents

用于调制装置的驱动技术 Download PDF

Info

Publication number
CN111033603B
CN111033603B CN201880024667.1A CN201880024667A CN111033603B CN 111033603 B CN111033603 B CN 111033603B CN 201880024667 A CN201880024667 A CN 201880024667A CN 111033603 B CN111033603 B CN 111033603B
Authority
CN
China
Prior art keywords
phase response
duty cycle
binary
sequence
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880024667.1A
Other languages
English (en)
Other versions
CN111033603A (zh
Inventor
凯文·M·弗格森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Snap Inc
Original Assignee
Snap Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Snap Inc filed Critical Snap Inc
Publication of CN111033603A publication Critical patent/CN111033603A/zh
Application granted granted Critical
Publication of CN111033603B publication Critical patent/CN111033603B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/002—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to project the image of a two-dimensional display, such as an array of light emitting or modulating elements or a CRT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Liquid Crystal (AREA)

Abstract

一个实施方式提供了一种用于光调制装置的驱动器控制器。驱动器控制器包括存储多个二进制序列的查找表(LUT)，每个二进制序列对应于光调制装置的液晶结构的像素的目标相位响应；其中，至少一个二进制序列包括多个二进制值模式中的至少一个二进制值模式，二进制值模式包括：第一组模式，第一组模式的每一个以如下方式生成：对于n＝N‑1...1，n个前导“0”加尾随“1”；其中，n是从1到N的索引，并且N表示目标相位响应的数量；以及第二组模式，第二组模式中的每一个以如下方式生成：对于n＝1到N‑2，生成模式{01x}，其中x＝n个尾随“1”。该驱动器控制器还包括像素电极控制电路，其接收至少一个像素的具有N个目标相位响应的数据，以及确定LUT的与该数据的目标相位响应相匹配的二进制序列；像素电极控制电路还使与二进制序列的第一二进制值对应的第一电压水平施加至像素的一个电极，以及使与二进制序列的第二二进制值对应的第二电压水平施加至像素的电极。

Description

用于调制装置的驱动技术
本申请要求2017年5月8日提交的美国临时申请序列号62/503,301的权益，该临时申请的全部内容通过引用合并于此。
技术领域
本公开涉及用于调制装置的驱动技术，特别地，涉及用于电磁辐射调制装置的数字驱动技术。
背景技术
液晶显示器通常用在需要较小占用面积的装置例如微型投影仪、头戴式显示器和智能眼镜中。液晶显示器例如包括由驱动电路控制的像素元件。驱动电路可以是模拟或数字的，每种驱动方法都有其优点。
附图说明
所要求保护的主题的特征和优点将根据与其一致的实施方式的以下详细描述而变得明显，该描述应参考附图考虑，其中：
图1示出了根据本公开的各种实施方式的光调制系统的框图；
图2示出了根据本公开的各种实施方式的查找表生成逻辑的框图；
图2A示出了根据本公开的一个实施方式的示例查找表；
图3是根据本公开的各种实施方式的生成具有多个二进制序列的第一查找表的流程图；
图4是根据本公开的各种实施方式的测试和查找表生成操作的流程图；以及
图5是根据本公开的各种实施方式的用于光调制装置的数字控制操作的流程图。
尽管下面的详细描述将参考说明性实施方式进行，但是其许多替代、修改和变化对本领域技术人员而言将是明显的。
具体实施方式
一般地，本公开涉及用于调制装置的数字像素控制技术。一个示例性调制装置包括光调制装置，该光调制装置包括像素阵列。本文中公开的数字像素控制技术包括生成多个二进制序列的查找表(LUT)。二进制序列用于控制像素，并且每个二进制序列生成像素的目标相位响应。每个二进制序列在样本空间长度上限定。通常将样本空间限定为给定操作的时间段，例如帧速率时间段，在此期间将二进制序列应用于像素。因此，每个序列可以转换成唯一的占空比，这意味着每个序列中的“l”的数量是唯一的(例如，代表在样本空间上向像素施加高数字电压的次数)。当在整个样本空间上查看时，每个唯一序列生成像素的脉冲频率调制(PFM)控制操作。
有利地，并且为了减少与使用数字电压驱动像素相关联的纹波误差，每个二进制序列由在样本空间上的重复模式形成，其中每个模式可以短于总样本空间。模式可以以如下方式生成：1)对于50％或更少的占空比，每个模式具有最大的“0”的数量或无电压或低压驱动像素的次数，以及2)对于大于50％的占空比，每个模式具有最大的“1”的数量或一定电压或高电压驱动像素的次数，从而实现跨像素的期望的平均电压以及因此期望的相位响应。根据这些原理生成模式并将序列形成为重复模式来生成像素控制电压，该像素控制电压在给定占空比下提供例如平均稳定的电压水平和最低纹波误差。
如所述的，每个序列(由重复模式组成)代表唯一的占空比。序列可以被生成为生成具有分布目标占空比的范围的第一LUT，例如从0％占空比到100％占空比的线性分布目标占空比。可以选择与匹配目标占空比的占空比相对应的序列，以将其包括在第一LUT中。可能有一些序列不能完全生成目标占空比。对于不匹配的序列，本文中提供占空比内插技术来选择高于及低于目标占空比的两个占空比，并且通过内插两个最接近的占空比来生成与目标占空比更为接近地匹配的新占空比。内插两个最接近的占空比通常意味着选择来自第一占空比中的模式和来自第二个占空比的模式，并将这些模式在样本空间上连接，从而形成具有匹配(或接近匹配)目标占空比的相应占空比的新序列。可以使用与新占空比相对应的新序列来更新第一LUT。重复该过程，直到存在存在对应于期望的相位响应的每个占空比的位序列为止。
对于某些应用，例如视频生成，视频帧的每个像素包括目标相位响应水平，通常称为位深水平(例如，4位视频帧编码2^4＝16个线性分布相位响应水平)。一旦生成包括与一系列分布占空比匹配或接近匹配的序列的第一LUT，可以针对像素相位响应和/或纹波误差测试每个序列。如果所选序列的相位响应匹配(或在限定的公差范围内接近匹配)目标相位响应，则可以将该序列选择在最终的LUT中。由于占空比可能仅大致对应于相位响应，因此给定的测试序列可能会生成超出公差的相位和/或纹波误差。对于这些情况，本文中提供了占空比内插技术，以选择高于及低于目标相位响应的两个相位响应(及其对应的占空比)，并且通过内插两个最接近的占空比来生成与目标相位响应更加接近地匹配的新占空比和相位响应。内插两个最接近的占空比通常意味着选择来自第一占空比的模式和来自第二占空比的模式，并将这些模式在样本空间上连接，从而形成具有匹配(或接近匹配)目标占空比由此匹配目标相位响应的相应占空比的新序列。可以用对应于新占空比的新序列来更新最终LUT。
最终的LUT通常包括等于位深水平数的序列数。在操作中，当解析输入数据以确定每个像素的目标水平时，从最终的LUT中选择相应的序列，以在样本空间上以稳定的数字电压驱动该像素。
图1示出了根据本公开的各种实施方式的电磁辐射调制系统100例如光调制系统的框图。系统100通常包括驱动器电路104，驱动器电路104通常被配置成控制调制装置112以在投影类型显示器的情况下基于输入数据102(例如，图像数据)生成投影图像116。调制装置112可以包括例如空间光调制器(SLM)电路。SLM可以包括例如硅上液晶(LCoS)显示电路114，例如由Compound Photonics提供的电路。根据给定应用所需，SLM电路(例如，LCoS电路114)可以包括相位型和/或幅度型。本公开的电磁辐射调制系统100的应用通常可以包括例如目标应用，例如用于平视显示器(HUD)的全息照相、用于增强现实(AR)或虚拟现实(VR)等的头戴式显示器(HMD)、3D打印、高速通信中的波长选择、科学应用(例如，光谱仪、激光镊子、飞秒脉冲生成、透镜像差校正、光束控制、干涉仪等)。当然，这些应用仅作为示例提供，并不作为对本公开的限制。尽管在图1中未示出，但是如所知，SLM电路(例如，LCoS电路114)通常可以包括经由形成在半导体材料上的电极的可单独寻址(可控制)的像素元件(其中每个像素由液晶材料或物质形成)的阵列(X-Y)。在本公开的实施方式中，对像素的控制可以包括控制延迟(即，传播通过像素(例如，透射和/或反射传播)的电磁辐射(例如，光)的相位)，并且因此可以控制投影图像116的性质。调制装置112通常可以被配置成接收电磁辐射(例如，激光)并引起电磁辐射的相移以生成期望的结果。数据102可以包括例如具有调制数据的图像帧，该调制数据包括例如由一个或更多个位(即，位深)表示的相位调制数据。给定图像的位深通常提供调制状态例如针对图像数据的每个像素的目标相位响应的数量。如本文所述，目标相位响应的数量对应于与图像帧有关的水平的数量，并且可以以二进制形式表示，例如，4位图像数据具有2^4＝16个水平。
用于LCoS相位调制电路114的常规驱动器电路通常被分类为模拟控制，其中每个像素由模拟电压控制，模拟电压的幅度控制像素的相位。然而，模拟控制通常要求显示电路(例如，SLM电路)具有相对较大的像素(并因此具有较大的表面积)以容纳较大的像素电极空间。这通常是必需的，因为控制电压必须在给定的时间段内(例如，帧速率)保持稳定，并且因此使用集成电容器来在所需的时间段内保持控制电压。因此，本公开的驱动器电路104通常被配置成使用数字电压信号来驱动每个单独的像素，以减少或消除对更大像素的需求，并减少或消除闪烁(相位纹波)。本公开的驱动器电路104包括具有多个二进制序列(即，一个或更多个位的序列)的至少一个查找表(LUT)108，每个二进制序列被限定成以目标占空比和针对像素的目标相位响应来驱动给定像素。在一些实施方式中，可以针对SLM装置阵列的每个像素生成LUT 108。在其他实施方式中，单个LUT 108可以用于阵列的所有或一些像素。LUT 108的二进制序列的数量可以基于图像数据102的水平的数量。驱动器电路104还包括像素电极控制逻辑110，该像素电极控制逻辑110通常被配置成基于来自LUT 108的二进制序列使用低数字电压(例如，通过低压轨113)或高数字电压(例如，通过高压轨111)来寻址调制装置112(例如，LCoS电路114)的每个像素。当然，应该理解，驱动器电路104还可以包括其他已知和/或专有的电路和/或逻辑结构，包括例如帧缓冲存储器/高速缓存、定时电路、垂直/水平扫描线电路、处理器电路等。
驱动器电路104还可以包括和/或利用LUT生成逻辑106，其通常被配置成生成LUT108的多个二进制序列。在一些实施方式中，LUT生成逻辑106可以与驱动器电路104集成和/或形成驱动器电路104的一部分。这样的实施方式可以例如在系统100的运行期间启用LUT108的校准和重新校准。在其他实施方式中，LUT生成逻辑106可以被设置为单独的装置或装置或软件的集合(即，不与驱动器电路104集成)。这样的实施方式可以减小驱动器电路104的整体尺寸和复杂性。有利地，本公开的LUT 108的二进制序列被布置成减小平均相位误差(例如，归因于目标相位响应与实际响应之间的失配的误差)和相位纹波误差，并且相比于传统方法能够驱动像素尺寸较小的调制装置。将在下面更详细地描述与系统100结合的LUT生成逻辑106。
图2示出了根据本公开的各种实施方式的LUT生成逻辑106'的框图。如上所述，LUT生成逻辑106'通常被配置成生成可以用于调制装置112(例如，LCoS电路114)的每个像素的LUT 108。LUT 108包括多个二进制序列，每个序列对应于与像素相关联的液晶的目标相位响应。继续参照图1的系统100，在本公开的至少一个实施方式中，LUT生成逻辑106'包括样本确定逻辑202，该样本确定逻辑202通常被配置成基于最小脉冲宽度203和样本空间时间段205来确定在给定时间段内可以使用的样本数量(二进制值)。在该实施方式中，样本确定逻辑202可以将给定样本空间上的样本数量确定为：样本数量＝(样本空间时间段/最小脉冲宽度)。最小脉冲宽度203可以基于例如基于像素电极控制逻辑110(或其他电路)的限制，该像素电极控制逻辑110生成由样本限定的二进制脉冲。换句话说，最小脉冲宽度203通常可以设置为像素电极控制逻辑110能够多快地生成脉冲。在一些实施方式中，脉冲宽度可以在60μs的量级上。样本数可以四舍五入到最接近的整数，其余的数可以忽略。样本空间时间段208代表与给定操作相关联的时间段，例如帧速率时间段。如本文所使用的，“样本”是二进制值，即，逻辑1或逻辑0。序列中的二进制“0”可能导致将低电压113(例如，参考电压)施加至像素的电极，而序列中的二进制“1”可能导致向像素的电极施加高电压111(例如，数字导通电压)。在至少一个实施方式中，样本时间全部相等(即，每个样本具有相同或近似相同的脉冲宽度)。
该实施方式的LUT生成逻辑106'还包括模式生成逻辑204，其通常被配置成生成唯一的二进制模式的超集(在本文中称为“SET A”)。序列被限定为在样本空间上重复的唯一模式。每个序列对应于唯一的占空比。在一些实施方式中，模式生成逻辑204被配置成生成在样本空间上重复“0”的初始模式，代表0％占空比。在一些实施方式中，可以例如响应于输入数据102的0％水平(例如，最小)通过像素电极控制逻辑110来生成表示0％占空比的样本空间中都是“0”的情况。
可以基于水平N 207的数量来生成第一组模式，其以如下方式生成：
对于N个水平，对于n＝N-1...1，n个前导0后面跟有一个1。换句话说，这第一组模式在最终样本点中具有全前导“0”+尾随“1”，其中对于每个后续模式，“0”的行程长度递减。可以在样本空间上重复每个相应的模式以生成唯一的相应序列。
此过程可以继续，直到达到01模式。01模式代表50％的占空比，并且01模式可以在样本空间上重复以限定此序列。
也可以基于以下水平N 207的数量来生成第二组模式，其以如下方式生成：
对于n＝1到N-2，为01x，其中x为n个尾随l。换句话说，第二组模式可以通过给每个先前序列添加尾随“1”来生成，并且每个相应的模式可以在样本空间上重复以生成唯一的相应序列。最后的模式可以生成为在样本空间上重复“1”(代表100％占空比)。在一些实施方式中，可以通过例如像素电极控制逻辑110响应于输入数据102的100％(例如，最大)水平来生成表示100％占空比的样本空间中全“l”的情况。
对于如上所述生成的模式，在一些实施方式中，每个唯一序列被生成为确保每个序列在样本空间上具有唯一数量的“l”，以确保每个序列代表唯一的占空比。因此，可能存在如上所述生成的序列，其由于在样本空间上的“1”的数量方面相同而被从SET A中排除。
由于样本空间不允许将模式重复整个次数，因此模式生成逻辑204可以被配置成在重复模式的末尾插入一个或更多个空白(例如“0”)以近似“消耗”整个样本空间。在其他实施方式中，模式可以在重复序列的末端被截断及插入以消耗整个样本空间。作为通过非限制性示例的方式来理解的辅助，图2A示出了可以由模式生成逻辑204生成的示例SET A250。对于该示例，假设样本确定逻辑202确定样本空间254为100个样本长，并且存在8个输入水平(N＝8)。初始模式256是在样本空间254上具有全“0”的模式，并且该模式可以从SETA中排除。第一组模式258包括标记为2至8的模式。第二模式260包括模式{0000 0001}，并且该模式可以在样本空间254上重复12次以限定序列，该模式的最后4位被截断并添加到最后一个模式的末尾以完成样本空间。该模式为N个样本长，在本示例中为N＝8。可以通过去除每个后续模式的前导零来生成第一组模式的其余模式。第八模式262表示50％的占空比，并且在样本空间254上包括重复的{01}模式。
第二组模式264包括标记为9至14的模式。第九模式266包括模式{011}，并且该模式可以在样本空间254上重复33次并被截断。该模式是3个样本长，在该示例中，N＝8。为每个后续模式添加尾随“1”将生成其余模式，并因此生成第二组模式264的序列。最后的模式268(模式15)是在样本空间254上具有全“l”的模式。如上所述生成的模式总数大约是输入水平N 207的数量的两倍。每个唯一序列可以通过在样本空间上重复每个相应模式(并根据需要截断和/或留空)来生成。
本文的发明人已经确定，生成如上文针对第一组模式和第二组模式所限定的模式会导致具有最小相位纹波的相应序列。原因是，通过对于小于或等于50％的占空比最大化每个二进制“1”之间的二进制“0”的数量，以及对于大于50％的占空比最大化每个二进制“0”之间的二进制“l”的数量，得到的序列在样本空间上具有最大的稳定性，从而对于给定的占空比得到最低的可能的纹波误差。
再次参照图2，一旦确定了二进制模式的超集SET A，则本实施方式的LUT生成逻辑106'还包括模式选择逻辑206，该模式选择逻辑206通常被配置成确定SET A中每个二进制模式的近似对应的占空比，并将这些二进制序列与一组线性分布的占空比匹配或近似。线性分布的占空比可以基于输入水平n(207)的数量。输入水平N的数量可以对应于输入数据102的位深，例如图像数据的位深。例如，输入数据102可以包括3位图像，意味着图像数据包括针对每个像素的8个水平的线性分布的相位响应(例如，从0-2π以12.5％的相位变化增量跨越的相位响应)。占空比可以大致对应于相位响应，因此，对SET A中每个二进制序列的对应占空比的近似可以使得能够从SET A中选择与线性分布相位响应大致对应的序列。
再次参照图2A，列262示出了每个对应序列270的估计占空比。列270中的每个占空比可以生成为：
(序列中的l的数量/限定样本空间的样本的总数)。
假设此示例的输入水平n(207)的数量为8个水平，则一组线性分布的目标占空比为组{12.5％，25％，37.5％，50％，62.5％，75％，87.5％，100％}。在此示例中，存在四个与这组线性分布的目标占空比中的值完全匹配的占空比，如列270中带圆圈的值所示。这四个占空比对应于序列{6，8，10}。然而，如下所述，12.5％、37.5％、62.5％和87.5％不具有精确匹配，因此，可能生成导致占空比匹配新的内插目标占空比值的序列。
再次参照图2，LUT生成逻辑106'还可以包括内插逻辑208，内插逻辑208通常被配置成内插占空比以更接近地近似目标占空比。在一个实施方式中，内插逻辑208可以被配置成使用两个最接近的匹配占空比来线性地内插占空比，其中，这两个最接近的匹配占空比被选择为高于目标占空比的占空比和低于目标占空比的占空比。继续图2A的示例，相对于不匹配值37.5％的最接近序列是序列7(33％)和序列8(50％)。内插逻辑208可以通过在样本空间上将序列7的一个或更多个模式与序列8的一个或更多个模式交替来内插这两个序列。
通过相继添加两个最佳模式之一、测量中间占空比、然后添加两个模式中合适的更好模式以向上或向下调整占空比，来生成包括两个最接近模式的序列。为了构建序列，使用的第一模式是第一个(最佳匹配)模式。
中间序列部分的占空比由下式给出：
中间占空比＝全部的l/模式中的总样本。
将该得到的新的中间序列占空比与目标占空比进行比较。如果其低于目标，则将另一个模式添加到中间序列以形成新的中间序列，依此类推，直到限定了整个序列。例如，如果目标占空比为51％，则在生成的新序列中使用的第一个模式将为01，其占空比为50％。接下来，使用占空比为66％的011模式，得到中间序列为01011，具有中间占空比3/5＝60％。由于这高于目标51％，因此添加的下一个模式为01，从而导致中间模式0101101，具有新的中间占空比4/7＝57.1％。重复此过程，直到样本空间满为止，从而得到具有最小相位纹波和更加准确的平均相位的新序列。
新序列占空比＝((u*(第一个模式的总l数)+(v*(第二个模式的总l数))/(样本空间)；其中u和v是表示模式重复达到目标占空比的次数的加权因子。
一旦获得了与一系列目标占空比匹配或近似匹配的序列，就可以将该组序列存储为SET B 210，并且可以针对相位响应和/或纹波误差测试SET B 210的序列中的每一个，如下面所描述的。如本文所使用的，这种特性的“近似地”、“近似”、“接近地”、“最接近”和其他相对术语可以被限定为在预定公差内(例如，在5％以内，在工程和/或操作参数公差内等)和/或相对于某些其他实体或操作参数。
由于占空比可能仅大致与液晶像素的相位响应相关，因此LUT生成逻辑106'还可以包括测试逻辑212，测试逻辑212通常被配置成响应于SET B的每个序列来测试调制装置112(例如，LCoS电路114)的至少一个像素的相位响应。另外，测试逻辑212可以被配置成测试可能对像素的性能和相位精度有负面影响的其他操作参数，例如纹波(例如，平均纹波，峰值-峰值纹波等)。为了测试每个像素的相位响应，测试逻辑212可以被配置成包括和/或借助各种测试装置例如传感器、相位检测器、示波器等和/或其他常规和/或可用于测量相位响应的定制工具和/或装置。测试逻辑212可以包括相位检测逻辑214，该相位检测逻辑214被配置成响应于SET B中的二进制序列从像素接收反馈信息。像素的相位响应可以使用例如幅度调制响应技术贝塞尔一阶(J1)函数衍射解缠技术等和/或其他已知和/或定制的相位响应确定技术来确定。
理想情况下，每个像素的相位响应在输入水平N(207)的数量上、在相位的范围例如0-2π等上线性分布。例如，对于8个输入水平，相位响应为在相位范围上以12.5％的增量分布。然而，如上所述，由SET B中的二进制序列表示的占空比可能不匹配线性分布的相位响应。因此，在一些实施方式中，可以使用内插逻辑208来对相应的二进制序列(和/或其模式)内插两个或更多个占空比，然后生成对应的新的二进制序列以更接近地近似相位目标。如上所述，内插逻辑可以在来自SET A的模式之间内插，并测量由此生成的每个新序列的相位响应。
通常，相位响应的内插可以通过以下方式给出：
新的目标占空比＝最匹配的占空比+斜率*(目标相位-最匹配的相位)
其中，斜率＝(最匹配的占空比-第二最匹配的占空比)/(最匹配的相位-第二最匹配的相位)。如上所述，对于新的目标占空比，可以生成与该占空比相对应的序列。
除了相位响应之外，测试逻辑212还可以包括相位纹波检测逻辑216，相位纹波检测逻辑216通常配置成响应于序列来测量像素的相位纹波。可以将相位纹波测量为最大相位纹波、峰值-峰值相位纹波、平均相位纹波、平均范围相位纹波、RMS相位纹波等，并且通常表示可能会影响光调制电路112的准确性和/或操作的误差。相位纹波可以被如下测量：用附接至数字示波器的光电二极管捕获0阶(AM)或1阶(PM)衍射的波形；采用相位解包算法将衍射波形转换为相位波形；通过确定找到波形的最大和最小相位之间的差来测量峰值-峰值的相位纹波(有时也称为相位“闪烁”)(对于捕获波形的给定信噪比，适当时可以应用噪声滤波器或其他降噪措施)；以及将均方根(RMS)相位纹波(或“闪烁”)测量为相对于均相的均方相位波形偏差的均方根。
可以将相位纹波与绝对平均相位误差(与线性相位曲线的偏差)进行比较。在一些实施方式中，具有准确的相位响应可能不那么重要，而减少相位纹波可能更重要。在这样的实施方式中，可以使用由单个二进制模式构成的序列，从而导致更高的绝对平均相位误差，以最小化相位纹波。
测试逻辑212可以继续针对阵列中的每个像素测试SET B的每个二进制序列的相位响应和/或相位纹波，或者可以测试像素的限定和/或随机子集。一旦测试了SET B的每个二进制序列，并且根据需要通过内插对其进行了更新，则可以生成二进制序列的更新集合SET C 218。SET C 218对应于图1的LUT 108。
SET C 218的序列的前述描述基于占空比和相位响应的线性分布。可能有一些可能能够利用其他分布方案例如索引分布、对数分布、加权分布等的操作环境。因此，LUT生成逻辑106'也可以配置成生成不线性分布(或近似线性分布)而是根据另一种分布方案进行分布的序列。
图3是根据本公开的各种实施方式的生成具有多个二进制序列的第一LUT的流程图300。特别地，流程图300示出了生成具有多个二进制序列的第一LUT的流程图，上述多个二进制序列与一系列线性分布的占空比匹配和/或近似匹配。该实施方式的操作包括确定给定操作环境的样本空间302。在上述示例中，样本空间可以包括图像或视频帧，然而，在其他实施方式中，样本空间可以涉及与例如光谱仪、激光镊子、飞秒脉冲生成、透镜像差校正、光束转向、干涉仪、诸如用于医学成像(MRI替换)的3-D成像、故障分析等相关联的其他操作参数。通常，样本空间限定了可能产生大量二进制样本的时间段。通常，控制输入信号是数字视频(或静止图像，通常呈现为重复的视频帧)。
操作还可以包括确定样本空间上的最大二进制序列长度304。操作304还可以包括确定二进制序列的二进制值的最小脉冲宽度。最小脉冲宽度可以基于例如样本空间的长度和/或操作参数和/或脉冲宽度生成电路的限制等。该实施方式的操作还可以包括生成多个唯一的二进制模式306。操作还可以包括估计每个二进制模式的占空比308。每个二进制模式的占空比可以被估计为模式中的“l”的数量除以该模式中的样本总数。对于多个目标占空比中的每个目标占空比，该实施方式的操作还可以确定给定模式的占空比是否与目标占空比匹配310。多个目标占空比可以是线性分布的目标占空比，并且可以基于输入数据的特征来限定，例如，与图像数据相关联的相位水平的数量。通常，多个线性分布的目标占空比可以在0％至100％的范围内。如果给定模式的占空比匹配目标占空比312，则可以选择该模式，并且可以通过在样本空间上重复该模式来从所选择的模式生成相应的序列314。如果在样本空间上重复时给定模式不消耗整个样本空间，则可以将模式在最后一个模式的末尾处截断并插入，和/或可以在最后一个模式之后添加空白时段以完成样本空间。所生成的序列可以被添加到第一LUT 314。如果在模式与目标占空比之间没有匹配312，则该实施方式的操作还可以包括：在样本空间上将最接近的匹配占空比与次最接近的匹配占空比进行内插，以生成新的占空比316。如果新的占空比匹配或接近地匹配目标占空比，则操作还可包括生成与新的占空比相对应的序列318，并用新的序列更新第一LUT318。
图4是根据本公开的各种实施方式的测试和LUT生成操作的流程图400。特别地，流程图400示出了用第一LUT的序列测试阵列的每个像素以确定每个序列的相位响应。该实施方式的操作可以包括针对每个像素测试第一LUT中每个序列的实际相位响应和/或相位纹波402。测试操作可以包括调用一个或更多个测试例程403。操作还可以包括针对多个目标相位响应中的每个目标相位响应确定目标相位响应与实际相位响应之间是否存在匹配(或近似匹配)404。如果存在匹配406，则生成匹配相位响应的序列被选为LUT的一部分408。如果实际相位响应与目标相位响应不匹配406，则该实施方式的操作还可以包括在样本空间上内插最接近的匹配占空比和次最接近的匹配占空比，以生成新的占空比410，并生成对应于新的占空比的新序列412。可以测试新序列(在402)，并且如果与目标相位响应匹配，则可以用新序列更新LUT414。LUT可以包括N个序列，其中N是与输入数据相关联的水平的数量。
图5是用于光调制装置的数字控制操作的流程图500。特别地，流程图500示出了使用二进制序列来控制光调制装置。该实施方式的操作包括接收输入数据502，并且解析输入数据以确定光调制装置的至少一个像素的目标相位响应504。操作还可以包括针对至少一个像素确定匹配输入数据所指示的目标相位响应的二进制序列506。在本文描述的实施方式中，二进制序列可以存储在查找表LUT 507中。操作还可以包括在样本空间时间段上将匹配序列应用于至少一个像素508。
虽然图3、图4和图5的流程图示出了根据各种实施方式的操作，但是应当理解，对于其他实施方式，图3、图4和图5中描绘的所有操作并非都是必需的。另外，在本文中完全考虑到，在本公开的其他实施方式中，图3、图4和/或图5中描绘的操作和/或本文中描述的其他操作可以以未在任何附图中具体示出的方式进行组合，并且这样的实施方式可以包括比图3、图4和图5所示的更少或更多的操作。因此，针对在一个附图中未精确示出的特征和/或操作的权利要求被认为在本公开的范围和内容内。
因此，本公开提供了在不增加像素尺寸的情况下使相位纹波最小化的数字控制技术。对本文所述的二进制序列进行优化，以通过如下方式使相位纹波最小化：针对小于或等于50％的占空比使每个二进制“1”之间的二进制“0”的数量最大，以及在每个“1”之间的“0”的数量最大化的情况下针对大于50％的占空比使每个二进制“0”之间的二进制“1”的数量最大化。另外，本文描述的内插技术可有利地生成更接近地匹配目标相位响应和/或减小相位纹波的二进制序列。
本文公开的技术的实施方式可以以硬件、软件、固件或这种实现方法的组合来实现。本公开的实施方式可以被实现为在可编程系统上执行的计算机程序或程序代码，所述可编程系统包括至少一个处理器、存储系统(包括易失性和非易失性存储器和/或存储元件)、至少一个输入装置以及至少一个输入装置。
如本文的任何实施方式中所使用的，术语“逻辑”可以指被配置成执行任何前述操作的应用、软件、固件和/或电路。软件可以实现为记录在非暂态计算机可读存储介质上的软件包、代码、指令、指令集和/或数据。固件可以实现为在存储装置中硬编码(例如，非易失性)的代码、指令或指令集和/或数据。
如本文的任何实施方式中所使用的“电路”可以例如单独地或以任何组合包括硬线电路、可编程电路、状态机电路、逻辑和/或存储由可编程电路执行的指令的固件。该电路可以实现为集成电路例如集成电路芯片、片上系统(SoC)等。在一些实施方式中，该电路可以至少部分地由执行与本文描述的功能相对应的代码和/或指令集(例如，软件，固件等)的至少一个处理器形成，从而将通用处理器转换为专用处理环境以执行本文描述的操作中的一个或更多个。在一些实施方式中，驱动器控制电路104和/或光调制装置112和/或其他系统的各种部件和电路可以在片上系统(SoC)架构中组合。
本文描述的操作的实施方式可以在其上存储有指令的计算机可读存储装置中实现，该指令在由一个或更多个处理器执行时至少部分地执行该方法。处理器可以包括例如处理单元和/或可编程电路。该存储装置可以包括机器可读存储装置，该机器可读存储装置包括任何类型的有形的、非暂态存储装置例如包括软盘、光盘、光盘只读存储器(CD-ROM)、光盘可擦写(CD-RW)和磁光盘的任何类型的磁盘、诸如只读存储器(ROM)之类的半导体装置、诸如动态和静态RAM之类的随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、可电擦除可编程只读存储器(EEPROM)、闪存、磁卡或光卡、或适用于存储电子指令的任何类型的存储装置。
本文已采用的术语和表达用作描述性而不是限制性的术语，并且在使用此类术语和表达时，无意排除所示和所述特征(或其一部分)的任何等同形式。并且，应当认识到，在权利要求的范围内可以进行各种修改。因此，权利要求旨在覆盖所有这样的等同形式。
本文已经描述了各种特征、方面和实施方式。如本领域技术人员将理解的，特征、方面和实施方式易于彼此组合以及变型和修改。因此，应当认为本公开包括这些组合、变型和修改。

Claims (3)

1.一种生成序列的查找表以驱动显示电路的至少一个像素的方法，包括：
生成多个二进制序列，每个序列具有在驱动时间段内布置的多个二进制值，并且其中，所述多个二进制序列中的每一个具有相应的占空比和目标相位响应；
在所述驱动时间段内将所述多个二进制序列中的每一个应用于所述至少一个像素；
在将所述多个二进制序列的每一个应用于所述至少一个像素之后测量来自所述至少一个像素的相位响应，并且生成相位响应数据；
对于所述多个二进制序列中的每一个，识别和与所生成的多个序列中的每一个相关联的所述目标相位响应的量最接近的第一测量相位响应，以及和与所生成的多个序列中的每一个相关联的目标相位响应的量次最接近的第二测量相位响应，并且生成至少两个所识别的相位响应；以及
基于所述相位响应数据和所述目标相位响应利用占空比生成内插二进制序列。
2.根据权利要求1所述的方法，其中，测量相位响应中的每一个与如下占空比相关联：该占空比与生成测量相位响应的所述二进制序列相关联，并且其中，生成内插二进制序列的步骤包括：
计算与所述至少两个所识别的相位响应中的每一个相关联的占空比量之间的占空比差；
计算所述第一测量相位响应和所述第二测量相位响应的相位量之间的相位响应差；以及
基于所述占空比差和所述相位响应差生成斜率数据。
3.根据权利要求2所述的方法，其中，所述内插二进制序列从内插的占空比导出，并且其中，占空比的内插的步骤包括：
识别与所述第一测量相位响应相关联的占空比；
计算所述目标相位响应与所述第一测量相位响应之间的差，并且生成新的目标相位响应数据；
将所述斜率数据与所述新的目标响应数据相乘，并且生成提取的相位响应数据；以及
将所提取的相位响应数据加至所识别的与第一测量相位响应相关联的占空比。
CN201880024667.1A 2017-05-08 2018-05-08 用于调制装置的驱动技术 Active CN111033603B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762503301P 2017-05-08 2017-05-08
US62/503,301 2017-05-08
PCT/US2018/031690 WO2018208850A1 (en) 2017-05-08 2018-05-08 Drive techniques for modulation devices

Publications (2)

Publication Number Publication Date
CN111033603A CN111033603A (zh) 2020-04-17
CN111033603B true CN111033603B (zh) 2023-05-30

Family

ID=62245469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880024667.1A Active CN111033603B (zh) 2017-05-08 2018-05-08 用于调制装置的驱动技术

Country Status (5)

Country Link
US (1) US20200135128A1 (zh)
EP (1) EP3622502A1 (zh)
JP (1) JP2020519920A (zh)
CN (1) CN111033603B (zh)
WO (1) WO2018208850A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245328A (en) * 1988-10-14 1993-09-14 Compaq Computer Corporation Method and apparatus for displaying different shades of gray on a liquid crystal display
US5627953A (en) * 1994-08-05 1997-05-06 Yen; Jonathan Binary image scaling by piecewise polynomial interpolation
JP2000228723A (ja) * 1999-02-05 2000-08-15 Matsushita Electric Ind Co Ltd 画素数変換装置と画素数変換方法
WO2001073736A1 (en) * 2000-03-27 2001-10-04 Lighthouse Technologies Ltd. Method and apparatus for driving a digital display by distributing pwm pulses over time
CN101940881A (zh) * 2009-07-07 2011-01-12 上海斯纳普膜分离科技有限公司 平片式滤膜元件封接方法
CN104599637A (zh) * 2015-02-11 2015-05-06 京东方科技集团股份有限公司 一种像素电路的驱动方法及其驱动装置
CN104769660A (zh) * 2012-10-01 2015-07-08 视瑞尔技术公司 用于相干光的相位调制的可控设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892496A (en) * 1995-12-21 1999-04-06 Advanced Micro Devices, Inc. Method and apparatus for displaying grayscale data on a monochrome graphic display
US7012600B2 (en) * 1999-04-30 2006-03-14 E Ink Corporation Methods for driving bistable electro-optic displays, and apparatus for use therein
JP3724430B2 (ja) * 2002-02-04 2005-12-07 ソニー株式会社 有機ｅｌ表示装置およびその制御方法
TWI325575B (en) * 2005-11-24 2010-06-01 Ind Tech Res Inst Method and structure for automatic adjusting brightness and display apparatus
JP2008129420A (ja) * 2006-11-22 2008-06-05 Nec Electronics Corp 表示装置およびコントローラドライバ
KR20110011592A (ko) * 2008-05-28 2011-02-08 파나소닉 주식회사 표시 장치, 표시 장치의 제조 방법 및 제어 방법
US8659701B2 (en) * 2011-12-19 2014-02-25 Sony Corporation Usage of dither on interpolated frames
US9881567B2 (en) * 2015-04-14 2018-01-30 Nistica, Inc. Flicker reduction in an LCoS array

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245328A (en) * 1988-10-14 1993-09-14 Compaq Computer Corporation Method and apparatus for displaying different shades of gray on a liquid crystal display
US5627953A (en) * 1994-08-05 1997-05-06 Yen; Jonathan Binary image scaling by piecewise polynomial interpolation
JP2000228723A (ja) * 1999-02-05 2000-08-15 Matsushita Electric Ind Co Ltd 画素数変換装置と画素数変換方法
WO2001073736A1 (en) * 2000-03-27 2001-10-04 Lighthouse Technologies Ltd. Method and apparatus for driving a digital display by distributing pwm pulses over time
CN101940881A (zh) * 2009-07-07 2011-01-12 上海斯纳普膜分离科技有限公司 平片式滤膜元件封接方法
CN104769660A (zh) * 2012-10-01 2015-07-08 视瑞尔技术公司 用于相干光的相位调制的可控设备
CN104599637A (zh) * 2015-02-11 2015-05-06 京东方科技集团股份有限公司 一种像素电路的驱动方法及其驱动装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种实现全彩色多灰度LED大屏幕图象显示技术研究;冯立新等;《微处理机》;20000530(第02期);全文 *

Also Published As

Publication number Publication date
JP2020519920A (ja) 2020-07-02
WO2018208850A1 (en) 2018-11-15
EP3622502A1 (en) 2020-03-18
CN111033603A (zh) 2020-04-17
US20200135128A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
CN110036437B (zh) 操作显示器驱动器的方法
JP4947639B2 (ja) 反射型位相変装置及び反射型位相変調装置の設定方法
JP4820667B2 (ja) 画像形成装置
JP5228278B2 (ja) 画像表示制御装置及びその方法
JP4916125B2 (ja) 画素クロック生成装置、パルス変調装置、および画像形成装置
US20190147816A1 (en) Apparatus having spatial light modulator and converting unit converting input value to control value to control spatial light modulator
KR101244558B1 (ko) 화소 클록 생성기 및 화상 형성 장치
JP2008176150A5 (zh)
KR101340163B1 (ko) 적어도 하나의 광빔 투사방법과 적어도 하나의 광빔 투사장치
US11706392B2 (en) MEMS resonance control using phase detection
JP5163370B2 (ja) 光源装置及び画像表示装置並びに光量補正方法
EP2156563B1 (en) Circuit with a successive approximation analog to digital converter
CN111033603B (zh) 用于调制装置的驱动技术
CN107305309B (zh) 用于在图像显示系统中衍射伪像减少的方法和装置
CN115689926A (zh) 色彩校正方法、装置、电子设备及存储介质
JP4796408B2 (ja) 画像形成装置
JP4963600B2 (ja) 画素クロック生成装置および画像形成装置
US7266309B2 (en) Apparatus and method for stabilizing bias voltage for pulse generating modulator
US20210201856A1 (en) Systems and method for improving operating characteristics of displays
JP4136796B2 (ja) 周波数変調装置
KR20240077839A (ko) 디스플레이 패널의 광학 보상 방법 및 시스템
JP2014158182A (ja) 温度補償回路
JP2014158181A (ja) 温度補償回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220824

Address after: California, USA

Applicant after: SNAP Inc.

Address before: London

Applicant before: COMPOUND PHOTONICS Ltd.

GR01 Patent grant
GR01 Patent grant