CN110995272A - 基于可变电阻的开关电容电阻反馈连续时间调制器 - Google Patents

基于可变电阻的开关电容电阻反馈连续时间调制器 Download PDF

Info

Publication number
CN110995272A
CN110995272A CN201911353450.8A CN201911353450A CN110995272A CN 110995272 A CN110995272 A CN 110995272A CN 201911353450 A CN201911353450 A CN 201911353450A CN 110995272 A CN110995272 A CN 110995272A
Authority
CN
China
Prior art keywords
scr
switched capacitor
continuous time
switches
signal input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911353450.8A
Other languages
English (en)
Inventor
唐枋
兰锋
沈九龙
马琦赟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University
Original Assignee
Chongqing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University filed Critical Chongqing University
Priority to CN201911353450.8A priority Critical patent/CN110995272A/zh
Publication of CN110995272A publication Critical patent/CN110995272A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation

Abstract

本发明公开了集成电路设计技术领域的基于可变电阻的开关电容电阻反馈连续时间调制器，包括信号输入端、SCR DAC结构、开关、CMP处理器和信号输出端；所述开关的数量为三组，且所述信号输入端通过开关与所述CMP处理器相连接，所述CMP处理器与所述信号输出端相连接，所述SCR DAC结构的一端与所述开关的信号输入前端相连接，且所述SCR DAC结构的另一端与所述信号输出端相连接，所述SCR DAC结构的反馈阻值可调，本发明降低了系统的功耗和提升调制器的稳定性。

Description

基于可变电阻的开关电容电阻反馈连续时间调制器
技术领域
本发明涉及集成电路设计技术领域，具体为基于可变电阻的开关电容电阻反馈连续时间调制器。
背景技术
随着时代的发展，人们对电路系统的功耗和面积提出了越来越严苛的要求，ADC作为模拟/数字之间的纽带，其功耗备受关注。曾经业界认为pinelineADC是高动态性能100MSPS一下应用的唯一选择，但是Sigma DeltaADC的出现颠覆了人们固有的观念。连续时间Sigma Delta(DTSD)ADC由调制器和数字抽取滤波器组成。CTSD ADC相比于传统的奈奎斯特ADC不需要前置的高线性抗混叠滤波器和采样时所需的高速增益级。相比于离散时间sigma delta(DTSD)调制器，CTSD调制器没有系统建立时间的限制。CTSD调制器中用到了过采样、多位量化和噪声整形技术，由于调制器的过采样率被限制，为了提高调制器信噪比(SNR)，需要提高调制器的阶数或是量化器的位数。量化器精度的增加使得调制器设计变得复杂也会带来功耗的增加，调制器阶数的增加势必会恶化系统的功耗和整体的稳定性。因此如何设计调制器的结构成为CTSD调制器实现的关键。传统的开关电容电阻反馈CTSD调制器采用开关电容电阻反馈结构，只是简单的将量化器的结果反馈到运放的输入。这样在反馈的瞬间将形成极大的峰值电流，增加对放大器线性度的要求，使得调制器的性能下降。
基于此，本发明设计了基于可变电阻的开关电容电阻反馈连续时间调制器，以解决上述问题。
发明内容
本发明的目的在于提供基于可变电阻的开关电容电阻反馈连续时间调制器，以解决上述背景技术中提出的现有的传统开关电容电阻反馈连续时间Sigma Delta调制器中，由于RC结构直接反馈造成的峰值电流过大而影响调制器功耗和稳定性的问题。
为实现上述目的，本发明提供如下技术方案：基于可变电阻的开关电容电阻反馈连续时间调制器，包括信号输入端、SCR DAC结构、开关、CMP处理器和信号输出端；所述开关的数量为三组，且所述信号输入端通过开关与所述CMP处理器相连接，所述CMP处理器与所述信号输出端相连接，所述SCR DAC结构的一端与所述开关的信号输入前端相连接，且所述SCR DAC结构的另一端与所述信号输出端相连接，所述SCR DAC结构的反馈阻值可调。
优选的，所述SCR DAC结构包括连接在信号输入端的定值电阻和OP组件、可调电阻Rdac、Cdac和vcm，所述Cdac连接于vcm的两端，所述Cdac通过可调电阻Rdac连接在所述定值电阻和OP组件之间。
优选的，所述OP组件的信号输入一端和信号输出一端并联有电容。
优选的，中间一组所述开关前端与尾端一组所述开关后端之间连接有电流计。
优选的，所述可调电阻Rdac为压控电阻。
与现有技术相比，本发明的有益效果是：
1、本发明在相同精度的前提下，保持极高的稳定性和较低的功耗。传统的SigmaDelta调制器采用开关电容电阻反馈结构限制了Sigma Delta调制器的精度，大大增加了放大器设计的复杂度和功耗。基于基于可变电阻的开关电容电阻反馈连续时间Sigma Delta调制器的提出，大大降低了调制器的功耗，创造性的提出可变的开关电阻减小了系统的功耗，降低调制器对时钟的敏感度，提升了调制器的性能，符合物联网对电子产品低功耗的要求；
2、本发明针对传统的开关电容电阻反馈连续Sigma Delta调制器对运放线性度要求高，功耗大和设计的复杂，难以实现物联网对ADC高精度低功耗的要求，提出了基于可变电阻的开关电容电阻反馈连续时间Sigma Delta调制器。该调制器能够弥补传统CTSD调制器功耗大和稳定性差的缺点，通过这种方式提升CTSDADC的稳定性，以较低的功耗实现相同的精度，符合物联网的需求。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术的调制器结构图；
图2为现有技术CTSD的SCR DAC结构图；
图3为本发明可变电阻CTSD的SCR DAC结构图；
图4为现有技术与本发明的反馈电流对比图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-4，本发明提供一种技术方案：基于可变电阻的开关电容电阻反馈连续时间调制器，包括信号输入端、SCR DAC结构、开关、CMP处理器和信号输出端；所述开关的数量为三组，且所述信号输入端通过开关与所述CMP处理器相连接，所述CMP处理器与所述信号输出端相连接，所述SCR DAC结构的一端与所述开关的信号输入前端相连接，且所述SCRDAC结构的另一端与所述信号输出端相连接，所述SCR DAC结构的反馈阻值可调。
需要说明的是，由于RC结构直接反馈造成的峰值电流过大而影响调制器功耗和稳定性的问题。如图3，反馈的电阻是一个压控的可变电阻，在开关导通的瞬间电阻非常大，使得导通瞬间的峰值电流减小，之后电阻值减小到合适的阻值。因为开关电容电阻反馈连续时间Sigma Delta调制器的反馈电荷大小取决于RC时间常数，所以只要保证在Ts/2能够将电荷反馈完即可。由于反馈峰值电流的减小运放的设计要求就降低了，从而可以在保证相同精度的同时降低系统的设计难度，如图4所示，峰值较高的为现有技术的电流反馈曲线，峰值较低的为本发明的电流反馈曲线，从中可以看出本发明的峰值电流明显下降，并且可以保证在同样的时间周期内将电荷全部反馈到输入端。
更进一步的实施方式为，所述SCR DAC结构包括连接在信号输入端的定值电阻和OP组件、可调电阻Rdac、Cdac和vcm，所述Cdac连接于vcm的两端，所述Cdac通过可调电阻Rdac连接在所述定值电阻和OP组件之间；将传统的SCR DAC结构中的定值电阻替换为可调电阻Rdac，可以便于在开关导通的瞬间电阻较大时，使得导通瞬间的峰值电流减小。
更进一步的实施方式为，所述OP组件的信号输入一端和信号输出一端并联有电容；通过电容c可以便于电容电阻反馈电流的产生。
更进一步的实施方式为，中间一组所述开关前端与尾端一组所述开关后端之间连接有电流计；通过电流计g可以实现对反馈电流进行检测。
更进一步的实施方式为，所述可调电阻Rdac为压控电阻；通过压控电阻可以便于实现峰值电流迅速减小。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (5)

1.基于可变电阻的开关电容电阻反馈连续时间调制器，其特征在于：包括信号输入端、SCR DAC结构、开关、CMP处理器和信号输出端；所述开关的数量为三组，且所述信号输入端通过开关与所述CMP处理器相连接，所述CMP处理器与所述信号输出端相连接，所述SCR DAC结构的一端与所述开关的信号输入前端相连接，且所述SCR DAC结构的另一端与所述信号输出端相连接，所述SCR DAC结构的反馈阻值可调。
2.根据权利要求1所述的基于可变电阻的开关电容电阻反馈连续时间调制器，其特征在于：所述SCR DAC结构包括连接在信号输入端的定值电阻和OP组件、可调电阻Rdac、Cdac和vcm，所述Cdac连接于vcm的两端，所述Cdac通过可调电阻Rdac连接在所述定值电阻和OP组件之间。
3.根据权利要求2所述的基于可变电阻的开关电容电阻反馈连续时间调制器，其特征在于：所述OP组件的信号输入一端和信号输出一端并联有电容。
4.根据权利要求1所述的基于可变电阻的开关电容电阻反馈连续时间调制器，其特征在于：中间一组所述开关前端与尾端一组所述开关后端之间连接有电流计。
5.根据权利要求1所述的基于可变电阻的开关电容电阻反馈连续时间调制器，其特征在于：所述可调电阻Rdac为压控电阻。
CN201911353450.8A 2019-12-25 2019-12-25 基于可变电阻的开关电容电阻反馈连续时间调制器 Pending CN110995272A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911353450.8A CN110995272A (zh) 2019-12-25 2019-12-25 基于可变电阻的开关电容电阻反馈连续时间调制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911353450.8A CN110995272A (zh) 2019-12-25 2019-12-25 基于可变电阻的开关电容电阻反馈连续时间调制器

Publications (1)

Publication Number Publication Date
CN110995272A true CN110995272A (zh) 2020-04-10

Family

ID=70075150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911353450.8A Pending CN110995272A (zh) 2019-12-25 2019-12-25 基于可变电阻的开关电容电阻反馈连续时间调制器

Country Status (1)

Country Link
CN (1) CN110995272A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101610085A (zh) * 2009-07-23 2009-12-23 复旦大学 连续时间的音频sigma-delta调制器
US7852248B1 (en) * 2008-12-09 2010-12-14 Alvand Technology, Inc. Analog-to-digital converter (ADC) with reduced jitter sensitivity and power consumption
CN102801424A (zh) * 2012-09-03 2012-11-28 中国科学院微电子研究所 一种Sigma-Delta调制器及模数转换器
CN102832948A (zh) * 2012-09-07 2012-12-19 复旦大学 可重构的连续时间型高速低功耗sigma-delta调制器
CN108173549A (zh) * 2017-12-19 2018-06-15 重庆湃芯微电子有限公司 一种基于电容电阻双环路结构的低功耗sigma delta调制器
CN109818620A (zh) * 2019-01-24 2019-05-28 广州全盛威信息技术有限公司 一种可重构的Sigma-Delta调制器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852248B1 (en) * 2008-12-09 2010-12-14 Alvand Technology, Inc. Analog-to-digital converter (ADC) with reduced jitter sensitivity and power consumption
CN101610085A (zh) * 2009-07-23 2009-12-23 复旦大学 连续时间的音频sigma-delta调制器
CN102801424A (zh) * 2012-09-03 2012-11-28 中国科学院微电子研究所 一种Sigma-Delta调制器及模数转换器
CN102832948A (zh) * 2012-09-07 2012-12-19 复旦大学 可重构的连续时间型高速低功耗sigma-delta调制器
CN108173549A (zh) * 2017-12-19 2018-06-15 重庆湃芯微电子有限公司 一种基于电容电阻双环路结构的低功耗sigma delta调制器
CN109818620A (zh) * 2019-01-24 2019-05-28 广州全盛威信息技术有限公司 一种可重构的Sigma-Delta调制器

Similar Documents

Publication Publication Date Title
CN111211783B (zh) 双反馈回路噪声整形过采样逐次逼近模数转换器及方法
US8779958B1 (en) Continuous time input stage
JP2013042488A (ja) 構成変更可能な連続時間シグマデルタアナログ−デジタル変換器
Dorrer et al. A 3mW 74dB SNR 2MHz CT/spl Delta//spl Sigma/ADC with a tracking-ADC-quantizer in 0.13/spl mu/m CMOS
Chae et al. A 63 dB 16 mW 20 MHz BW double-sampled ΔΣs analog-to-digital converter with an embedded-adder quantizer
Aiba et al. A fifth-order gm–c continuous-time Δ Σ modulator with process-insensitive input linear range
CN110995272A (zh) 基于可变电阻的开关电容电阻反馈连续时间调制器
Cortez et al. High-Level Design of a 14-bit Continuous-Time Sigma-Delta Modulator with FIR DAC for Low-Voltage Audio Devices
Chen et al. A stability-improved single-opamp third-order ΣΔ modulator by using a fully-passive noise-shaping SAR ADC and passive adder
CN113452369B (zh) 一种模数转换器及其数字校准方法
Huang et al. A high performance continuous-time sigma-delta modulator with a 2 MHz bandwidth hybrid loop filter for wireless healthcare applications
CN111711452A (zh) 一种有源-无源噪声整形逐次逼近adc
CN108173549A (zh) 一种基于电容电阻双环路结构的低功耗sigma delta调制器
Chang et al. A 4MHz BW 69dB SNDR continuous-time delta-sigma modulator with reduced sensitivity to clock jitter
CN111865307B (zh) 噪声整形模数转换器
CN212231429U (zh) 一种新型的连续时间sigma-delta ADC调制器
CN107919871B (zh) 一种过采样模数转换器
Balagopal et al. A 110μW single-bit continuous-time ΔΣ converter with 92.5 dB dynamic range
Kanazawa et al. A 100-MS/s 4-MHz bandwidth 77.3-dB SNDR ΔΣ ADC with a triple sampling technique
CN212435678U (zh) 一种有源-无源噪声整形逐次逼近adc
CN216794960U (zh) 单运放二阶滤波器电路
Garcia Digitally enhanced continuous-time sigma-delta analogue-to-digital converters
Mirzaie Digital Solutions for Analog Shortcomings in Delta-Sigma Analog-to-Digital Converters
Fan et al. Design Considerations of Data Converters for Industrial Technology
US10044368B2 (en) Sigma delta analog to digital converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200410

RJ01 Rejection of invention patent application after publication