CN110993640A - 显示面板和显示装置 - Google Patents
显示面板和显示装置 Download PDFInfo
- Publication number
- CN110993640A CN110993640A CN201911017435.6A CN201911017435A CN110993640A CN 110993640 A CN110993640 A CN 110993640A CN 201911017435 A CN201911017435 A CN 201911017435A CN 110993640 A CN110993640 A CN 110993640A
- Authority
- CN
- China
- Prior art keywords
- layer
- amorphous silicon
- passivation layer
- display panel
- planarization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002161 passivation Methods 0.000 claims abstract description 205
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 152
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 127
- 229920005591 polysilicon Polymers 0.000 claims abstract description 96
- 239000010410 layer Substances 0.000 claims description 528
- 239000002346 layers by function Substances 0.000 claims description 28
- 230000000694 effects Effects 0.000 abstract description 15
- 239000011229 interlayer Substances 0.000 description 26
- 239000000758 substrate Substances 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 18
- 230000031700 light absorption Effects 0.000 description 11
- 230000009286 beneficial effect Effects 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明实施例涉及显示技术领域，公开了一种显示面板和显示装置。本发明中，在显示面板的平坦化层和多晶硅有源层之间设置一层非晶硅钝化层，由于非晶硅的禁带宽度与多晶硅的禁带宽度近似，通过设置非晶硅钝化层对面板显示自发光和经过反射的外界光进行有效吸收，减少了进入多晶硅有源层内光量，从而防止多晶硅有源层产生光生电子‑空穴对导致的漏电问题，提高画面显示效果稳定性，如在灰阶显示时有利于显示正常。
Description
技术领域
本发明实施例涉及显示技术领域，特别涉及一种显示面板和显示装置。
背景技术
有源矩阵有机发光二极管(Active-Matrix Organic Light-Emitting Diode，简称AMOLED)显示装置主要包括薄膜晶体管(Thin Film Transistor，简称TFT)阵列基板和发光单元。其中，对于TFT阵列基板，根据有源层的材料的不同，阵列基板可分为非晶硅(amorphous-Silicon)、低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)、高温多晶硅(High Temperature Poly-Silicon，简称HTPS)、氧化物等多种类型。其中，相对于其它类型的阵列基板，LTPS阵列基板具有电子迁移速率更快、薄膜电路面积更小等优点，是目前领域内研究的热点。
但LTPS受到光照射时阈值电压容易漂移，导致灰阶显示异常，画面显示效果劣化的问题。
发明内容
本发明实施方式的目的在于提供一种显示面板和显示装置，使得多晶硅有源层受光的影响降低，提高画面显示效果稳定性。
为解决上述技术问题，本发明的实施方式提供了一种显示面板，包括：多晶硅有源层以及位于所述多晶硅有源层上方的平坦化层；非晶硅钝化层，所述非晶硅钝化层位于所述多晶硅有源层和所述平坦化层之间，所述多晶硅有源层在所述平坦化层上的正投影位于所述非晶硅钝化层在所述平坦化层上的正投影内。
相应地，本发明的实施方式还提供了一种显示装置，所述显示装置包含上述实施方式中的显示面板。
另外，位于所述多晶硅有源层正上方的所述非晶硅钝化层与所述多晶硅有源层的厚度之差的绝对值与所述多晶硅有源层的厚度的比值小于或等于30％。通过合理设置非晶硅钝化层的厚度，使得非晶硅钝化层的光吸收量达到预期。
另外，位于所述多晶硅有源层正上方的所述非晶硅钝化层与所述多晶硅有源层的厚度相同。通过设置非晶硅钝化层的厚度与多晶硅有源层的厚度相同，使得非晶硅钝化层的光吸收效果最佳。
另外，所述多晶硅有源层包括沟道区以及位于所述沟道区相对两侧的掺杂区；所述显示面板还包括：位于所述多晶硅有源层以及所述平坦化层之间的功能层，且所述功能层内具有贯穿所述功能层且与所述掺杂区电连接的第一导电过孔，且所述功能层暴露出所述第一导电过孔远离所述多晶硅有源层的表面，所述非晶硅钝化层位于所述第一导电过孔远离所述多晶硅有源层一侧。设置非晶硅钝化层时保证覆盖第一导电过孔远离多晶硅有源层的表面，有利于防止第一导电过孔发生腐蚀。
另外，所述非晶硅钝化层在所述平坦化层上的正投影面积小于所述平坦化层朝向所述非晶硅钝化层的表面面积。通过图形化设置非晶硅钝化层，既能保证非晶硅钝化层的光吸收量达到预期，又有利于设置非晶硅钝化层时进行应力匹配。
另外，所述显示面板还包括第一钝化层，所述显示面板还包括第一钝化层，所述第一钝化层位于所述平坦化层朝向所述多晶硅有源层一侧的表面上，且所述非晶硅钝化层位于所述第一钝化层远离所述平坦化层的一侧。通过将非晶硅钝化层设置于第一钝化层，有利于设置非晶硅层时进行应力匹配。
另外，所述非晶硅钝化层包括第一非晶硅钝化层，所述第一非晶硅钝化层位于所述第一钝化层远离所述平坦化层的表面上；优选地，所述钝化层还包括第二钝化层，所述第二钝化层位于所述第一非晶硅钝化层远离所述第一钝化层的表面上。通过将非晶硅钝化层设置于第一钝化层和第二钝化层之间，进一步提升了结构稳定性。
另外，所述非晶硅钝化层还位于所述第一钝化层朝向所述平坦化层的一侧；优选地，所述非晶硅钝化层包括第二非晶硅钝化层，所述第二非晶硅钝化层位于所述第一钝化层和所述平坦化层之间。通过增设一层非晶硅钝化层，使得吸光效果提升。
另外，所述非晶硅钝化层包括第三非晶硅钝化层，所述第三非晶硅钝化层位于所述第二钝化层朝向所述多晶硅有源层一侧的表面上。通过在第二钝化层朝向多晶硅有源层一侧的表面增设一层非晶硅钝化层，使得吸光效果提升。
与现有技术相比，本发明实施例提供的技术方案具有以下优点：
上述技术方案中，在显示面板的平坦化层和多晶硅有源层之间设置一层非晶硅钝化层，由于非晶硅的禁带宽度与多晶硅的禁带宽度近似，通过设置非晶硅钝化层对面板显示自发光和经过反射的外界光进行有效吸收，减少了进入多晶硅有源层内光量，从而防止多晶硅有源层产生光生电子-空穴对导致的漏电问题，提高画面显示效果稳定性，如在灰阶显示时有利于显示正常。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制。
图1为本发明第一实施例提供的一种显示面板的剖面结构示意图；
图2为本发明第二实施例提供的一种显示面板的剖面结构示意图；
图3为本发明第三实施例提供的一种显示面板的剖面结构示意图。
具体实施方式
分析发现，在低温多晶硅TFT显示面板中，多晶硅有源层受到光照射容易产生阈值电压漂移，影响显示面板的显示效果。举例来说，对于具有AMOLED显示装置而言，经过(阴极金属层和源/漏极金属层的)多次反射的外界光和显示装置自发光会照射至晶体管的多晶硅有源层上，多晶硅有源层中的价带电子和禁带缺陷能级中捕获的电子能够轻易吸收能量跃迁至导带，产生光生电子-空穴对，使晶体管的阈值电压发生漂移，导致灰阶显示不正常，画面显示效果下降。
为此，本发明实施例提供一种显示面板，包括：多晶硅有源层以及位于所述多晶硅有源层上方的平坦化层；非晶硅钝化层，所述非晶硅钝化层位于所述多晶硅有源层和所述平坦化层之间。本发明有利于降低照射光对多晶硅有源层的影响，从而提高画面显示效果的稳定性。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
图1为本发明第一实施例提供的一种显示面板的剖面结构示意图。
参考图1，本实施例中显示面板包括：多晶硅有源层107以及位于多晶硅有源层107上防的平坦化层121；非晶硅钝化层115，且非晶硅钝化层115位于多晶硅有源层107和平坦化层127之间，且多晶硅有源层在所述平坦化层上的正投影位于所述非晶硅钝化层在所述平坦化层上的正投影内。
以下将结合附图对本发明实施例提供的显示面板进行详细说明。
显示面板还包括：位于多晶硅有源层107远离平坦化层121一侧的基底。基底对多晶硅有源层107提供支撑和保护作用。
本实施例中，以显示面板为柔性显示面板为例，基底包括：依次堆叠设置的基板100、第一柔性基底101、第一水氧阻隔层102、第二柔性基底103、第二水氧阻隔层104、第一保护层105以及第二保护层106，且多晶硅有源层107位于第二保护层106远离第一保护层105的部分表面上。
在本实施例中，平坦化层121用于提供平坦化的表面；非晶硅钝化层115用于对穿过平坦化层121的入射光进行吸收，防止入射光照射到多晶硅有源层107。
显示面板中具有晶体管，且本实施例中，晶体管为低温多晶硅TFT(薄膜晶体管)。多晶硅有源层107包括沟道区137以及位于沟道区137相对两侧的掺杂区127，；掺杂区137用于构成晶体管的源极或者漏极，多晶硅有源层107的沟道区137作为晶体管的导电沟道，其材料具体为多晶硅(p型硅，poly-Silicon)。多晶硅的禁带宽度Ep为1.21eV，理论上，多晶硅会对波长小于L1(
其中c为光速、h为普朗克常数)的入射光进行吸收。
在本实施例中，非晶硅钝化层115的材料为非晶硅(a型硅，amorphous-Silicon)，非晶硅的禁带宽度Ea随制备条件的不同约为1.5-2.0eV，其禁带宽度可以通过调整非晶硅的氢含量进行调整，理论上，非晶硅会对波长小于L2 
的入射光进行吸收。
在本实施例中，由于将非晶硅钝化层115设置于多晶硅有源层107上方的平坦化层121朝向多晶硅有源层107的一侧，并且对于沟道区137会进行吸收的波长范围内的光，非晶硅钝化层115也能够进行吸收(L1和L2非常接近)，因此，非晶硅钝化层115能够对于穿过平坦化层121的入射光进行有效吸收，减少了多晶硅有源层107对穿过平坦化层121的入射光的吸收量，进而减少了沟道区137的光吸收量，从而防止沟道区137因为吸收入射光产生光生电子-空穴对导致晶体管漏电问题。
本实施例中，显示面板还包括：位于多晶硅有源层107以及平坦化层121之间的功能层，且功能层内具有贯穿功能层且与掺杂区127电连接的第一导电过孔114，且功能层暴露出第一导电过孔114远离多晶硅有源层107的表面，非晶硅钝化层115位于第一导电过孔114远离多晶硅有源层107的一侧。
本实施例中，功能层包括依次堆叠设置的栅介质层108、电容介质层111以及层间介质层113。相应的，第一导电过孔114贯穿栅介质层108、电容介质层111以及层间介质层113，且与掺杂区127电连接。可以理解的是，在其他实施例中，功能层也可以为栅介质层和层间介质层的叠层结构、电容介质层和层间介质层的叠层结构或者层间介质层单层结构等。
本实施例中，具体地，显示面板包括：栅介质层108，栅介质层108覆盖多晶硅有源层107远离基底的表面，且还位于多晶硅有源层107暴露出的基底表面；栅电极层109，位于栅介质层108远离多晶硅有源层107的表面，且栅电极层109与沟道区137正对设置；下电极板110，位于栅介质层108远离基底的部分表面；电容介质层111，位于下电极层110远离栅介质层108的表面，且还可以覆盖栅电极层109；上电极层112，位于电容介质层111远离下电极层110的表面，且与下电极层110正对设置；层间介质层113，覆盖电容介质层111以及栅介质层108远离多晶硅有源层107的表面；第一导电过孔114，贯穿层间介质层113、电容介质层111以及栅介质层108，且与掺杂区127电连接；第二导电过孔117，贯穿非晶硅钝化层115且位于部分平坦化层121内；与第二导电过孔117电连接且位于平坦化层119上的电极119；位于平坦化层121上的像素限定层120。
本实施例中，平坦化层121包括：第一平坦化层116，第一平坦化层116位于非晶硅钝化层115远离多晶硅有源层107的表面，且第二导电过孔117贯穿第一平坦化层116；第二平坦化层118，第二平坦化层118位于第一平坦化层116远离非晶硅钝化层115的表面，且第二钝化层118暴露出第二导电通孔117。相应的，电极119位于第二平坦化层118的顶部和侧壁，且与第二导电过孔117电连接。
本实施例中，非晶硅钝化层115覆盖第一导电多孔114远离多晶硅有源层107的表面。如此，非晶硅钝化层115还具有保护第一导电过孔114的作用，如防止第一导电过孔114发生腐蚀。
本实施例中，位于多晶硅有源层107正上方的非晶硅钝化层115与多晶硅有源层107的厚度之差的绝对值与多晶硅有源层107的厚度的比值小于或等于预设阈值。
如果上述比值过大，相应地，非晶硅钝化层115与多晶硅有源层107的厚度差值较大，如非晶硅钝化层115的厚度大于多晶硅有源层107的厚度，此时非晶硅钝化层115厚度较厚，因此非晶硅钝化层115易带来应力匹配问题，不利于显示面板的结构稳定性，且存在散热问题；如果上述比值过大，如多晶硅有源层107的厚度大于非晶硅钝化层115的厚度时，此时非晶硅钝化层115太薄，非晶硅钝化层115对入射光的吸收能力有限。因此，本实施例中，位于多晶硅有源层107正上方的非晶硅钝化层115与多晶硅有源层107的厚度之差的绝对值与多晶硅有源层107的厚度的比值小于或等于30％，如此，可以在便于进行非晶硅钝化层115的应力匹配的同时保证非晶硅钝化层115的光吸收量达到预期。举例来说，上述比值可以为0、5％、10％、20％。
在一实施例中，位于多晶硅有源层107正上方的非晶硅钝化层115的厚度与多晶硅有源层107的厚度相同，此时非晶硅钝化层115的吸光效果较佳且便于进行非晶硅钝化层115的设置。
在本实施例中，非晶硅钝化层115在平坦化层121上的正投影面积小于平坦化层121朝向非晶硅钝化层115的表面面积，也就是说，非晶硅钝化层115设置于平坦化层121的部分表面。要使非晶硅钝化层115吸收可能会穿过平坦化层115照射到多晶硅有源层107的光线，可以通过图形化设置非晶硅钝化层115，使得非晶硅钝化层115尽可能地挡住会照射到多晶硅有源层107的光线并对光线进行吸收，故不需要使非晶硅钝化层115铺满平坦化层11，这样，通过图形化设置非晶硅钝化层115，既能保证非晶硅钝化层115的光吸收量达到预期，又有利于设置非晶硅钝化层115时进行应力匹配。
需要说明的是，其他实施例中，非晶硅钝化层可以位于平坦化层的整个表面。
在本实施例中，多晶硅有源层107在平坦化层121上的正投影位于非晶硅有源层115在平坦化层121上的正投影内。只要使多晶硅有源层107在平坦化层121上的正投影位于非晶硅有源层115在平坦化层121上的正投影内，就能保证可能会穿过平坦化层121照射到多晶硅有源层107的大部分光线被非晶硅钝化层115吸收掉，这样，通过使多晶硅有源层107在平坦化层上的正投影位于非晶硅钝化层115的正投影内，保证非晶硅钝化层115的光吸收量的同时节省了非晶硅钝化层115的制作成本。
本实施例中，在显示面板的多晶硅有源层107和平坦化层121之间设置一层非晶硅钝化层115，由于非晶硅的禁带宽度与多晶硅的禁带宽度近似，通过设置非晶硅钝化层115对自发光和经过反射的外界光进行有效吸收，使得多晶硅有源层107对光的吸收量减少，从而防止多晶硅有源层沟道区137产生光生电子-空穴对导致的漏电问题，提高画面显示效果稳定性，如在灰阶显示时有利于显示正常。
本发明第二实施例提供了一种显示面板，与第一实施例不同的是，本实施例中，显示面板还包括第一钝化层，第一钝化层位于平坦化层朝向多晶硅有源层一侧，非晶硅钝化层位于第一钝化层远离平坦化层的一侧。以下将结合附图进行详细说明，需要说明的是，与前述实施例相同或相应的特征，可参考第一实施例的相应说明，以下不做赘述。
图2为本发明第二实施例提供的一种显示面板的剖面结构示意图。
参考图2，本实施例提供的显示面板包括：多晶硅有源层207以及位于多晶硅有源层207上的平坦化层221；非晶硅钝化层215；第一钝化层222，第一钝化层222位于平坦化层221朝向多晶硅有源层207一侧的表面上，且非晶硅钝化层215位于第一钝化层222远离平坦化层221的一侧的表面上。
本实施例中，显示面板还包括：位于多晶硅有源层207以及平坦化层221之间的功能层，且功能层内具有贯穿功能层且与掺杂区电连接的第一导电过孔214，且功能层暴露出第一导电过孔214远离多晶硅有源层207的表面，非晶硅钝化层覆盖第一导电过孔远离多晶硅有源层表面。
本实施例中，功能层包括依次堆叠设置的栅介质层208、电容介质层211以及层间介质层213。相应的，第一导电过孔214贯穿栅介质层208、电容介质层211以及层间介质层213，且与掺杂区127电连接。可以理解的是，在其他实施例中，功能层也可以为栅介质层和层间介质层的叠层结构、电容介质层和层间介质层的叠层结构或者层间介质层单层结构等。
本实施例中，具体地，显示面板包括：栅介质层208，栅介质层208覆盖多晶硅有源层207远离基底的表面，且还位于多晶硅有源层207暴露出的基底表面；栅电极层209，位于栅介质层208远离多晶硅有源层207的表面，且栅电极层209与沟道区137正对设置；下电极板210，位于栅介质层208远离基底的部分表面；电容介质层211，位于下电极层210远离栅介质层208的表面，且还可以覆盖栅电极层209；上电极层212，位于电容介质层211远离下电极层210的表面，且与下电极层210正对设置；层间介质层213，覆盖电容介质层211以及栅介质层208远离多晶硅有源层207的表面；第一导电过孔214，贯穿层间介质层213、电容介质层211以及栅介质层208，且与掺杂区127电连接；第二导电过孔217，贯穿非晶硅钝化层215且位于部分平坦化层221内。
本实施例中，平坦化层221包括：第一平坦化层216，第一平坦化层216位于非晶硅钝化层215远离多晶硅有源层207的表面，且第二导电过孔217贯穿第一平坦化层216；第二平坦化层218，第二平坦化层218位于第一平坦化层216远离非晶硅钝化层215的表面，且第二钝化层218暴露出第二导电通孔217。
在本实施例中，第一钝化层222主要用于提升显示面板中的金属的耐腐蚀性，举例来说，第一钝化层222可以对第一导电过孔214提供保护作用。此外，将非晶硅钝化层215与平坦化层之间设置第一钝化层222，相对于将非晶硅钝化层215与平坦化层221直接相接触而言，有利于改善非晶硅钝化层215与平坦化层221之间的进行应力匹配，有利于提升显示面板的稳定性。
需要说明的是，本实施例中，第一钝化层222除位于非晶硅钝化层215远离多晶硅有源层207的表面外，还覆盖非晶硅钝化层215的侧壁表面，且还位于功能层远离多晶硅有源层207的表面外。具体地，第一钝化层222位于功能层中的层间介质层213远离多晶硅有源层207的表面，即第一钝化层222为整面覆盖的连续膜层。
本实施例中，第一钝化层222的材料为氮化硅。在其他实施例中，第一钝化层222的材料还可以为氧化硅或者氮氧化硅。
本实施例中，非晶硅钝化层215即为第一非晶硅钝化层215，即第一非晶硅钝化层215第一钝化层222远离平坦化层221的表面上。
需要说明的是，在其他实施例中，非晶硅钝化层除位于第一钝化层远离平坦化层的一侧外，非晶硅钝化层还可以位于第一钝化层朝向平坦化层的一侧。具体地，非晶硅钝化层包括：第二非晶硅钝化层，第二非晶硅钝化层位于第一钝化层与平坦化层之间。
如此，构成非晶硅钝化层-第一钝化层-非晶硅钝化层的夹层结构，并且使得第一非晶硅钝化层和第二非晶硅钝化层的厚度之和与多晶硅有源层的厚度差值不超过多晶硅有源层厚度的30％。通过分层设置非晶硅钝化层，有利于提升非晶硅钝化层的吸光效果。
本实施例中相对于上一实施例而言，在显示面板的非晶硅钝化层215与平坦化层221之间设置了第一钝化层222，由于改善了非晶硅钝化层215与平坦化层221之间的应力匹配，提升了显示面板结构的稳定性。
本发明第三实施例提供了一种显示面板，与第二实施例不同的是，本实施例中，显示面板还包括第二钝化层，第二钝化层位于非晶硅钝化层远离第一钝化层的一侧。以下将结合附图进行详细说明，需要说明的是，与前述实施例相同或相应的特征，可参考前述实施例的相应说明，以下不做赘述。
图3为本发明第三实施例提供的一种显示面板的剖面结构示意图。
参考图3，本实施例提供的显示面板包括：多晶硅有源层307以及位于多晶硅有源层307上方的平坦化层321；第一钝化层322，第一钝化层322位于平坦化层321朝向多晶硅有源层307一侧；非晶硅钝化层315，非晶硅钝化层315位于第一钝化层322远离平坦化层321的一侧；第二钝化层323，第二钝化层323位于非晶硅钝化层315远离第一钝化层322的一侧。
本实施例中，非晶硅钝化层315即为第一非晶硅钝化层315，且第一非晶硅钝化层315位于第一钝化层322远离平坦化层321的表面上；相应的，第二钝化层位于第一非晶硅钝化层315远离第一钝化层322的表面上。
本实施例中，显示面板还包括：位于多晶硅有源层307以及平坦化层321之间的功能层，且功能层内具有贯穿功能层且与掺杂区电连接的第一导电过孔314，且功能层暴露出第一导电过孔314远离多晶硅有源层307的表面，非晶硅钝化层覆盖第一导电过孔远离多晶硅有源层表面。
本实施例中，功能层包括依次堆叠设置的栅介质层308、电容介质层311以及层间介质层313。相应的，第一导电过孔314贯穿栅介质层308、电容介质层311以及层间介质层313，且与掺杂区127电连接。可以理解的是，在其他实施例中，功能层也可以为栅介质层和层间介质层的叠层结构、电容介质层和层间介质层的叠层结构或者层间介质层单层结构等。
本实施例中，具体地，显示面板包括：栅介质层308，栅介质层308覆盖多晶硅有源层307远离基底的表面，且还位于多晶硅有源层307暴露出的基底表面；栅电极层309，位于栅介质层308远离多晶硅有源层307的表面，且栅电极层309与沟道区137正对设置；下电极板310，位于栅介质层308远离基底的部分表面；电容介质层311，位于下电极层310远离栅介质层308的表面，且还可以覆盖栅电极层309；上电极层312，位于电容介质层311远离下电极层310的表面，且与下电极层310正对设置；层间介质层313，覆盖电容介质层311以及栅介质层308远离多晶硅有源层307的表面；第一导电过孔314，贯穿层间介质层313、电容介质层311以及栅介质层308，且与掺杂区127电连接；第二导电过孔317，贯穿非晶硅钝化层315且位于部分平坦化层321内。
本实施例中，平坦化层321包括：第一平坦化层316，第一平坦化层316位于非晶硅钝化层315远离多晶硅有源层307的表面，且第二导电过孔317贯穿第一平坦化层316；第二平坦化层318，第二平坦化层318位于第一平坦化层316远离非晶硅钝化层315的表面，且第二钝化层318暴露出第二导电通孔317。
在本实施例中，第二钝化层323主要用于提升显示面板中的金属的耐腐蚀性，举例来说，第二钝化层323可以对第一导电过孔314提供保护作用。此外，将非晶硅钝化层315设置于第一钝化层322和第二钝化层323之间，相对于将非晶硅钝化层315分别与平坦化层321和层间介质层313直接相接触而言，有利于同时改善非晶硅钝化层315与平坦化层321之间以及非晶硅钝化层315与层间介质层313之间的应力匹配，有利于提升显示面板的稳定性。
本实施例相对于上一实施例而言，在显示面板的平坦化层321与非晶硅钝化层315之间设置了第一钝化层322，并在多晶硅有源层307与非晶硅钝化层315之间设置了第二钝化层323，改善了非晶硅钝化层315与层间介质层313之间的应力匹配，且改善了非晶硅钝化层315与平坦化层321之间的应力匹配，进一步提升了显示面板结构的稳定性。
本发明的第四实施例提供了一种显示装置，其包括本文前述实施例中的显示面板。合适的显示装置的示例包括但不限于电子纸、移动电话、平板电脑、电视机、显示器、笔记本电脑、数码相册、GPS等。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。
Claims (10)
1.一种显示面板，其特征在于，包括：
多晶硅有源层以及位于所述多晶硅有源层上方的平坦化层；
非晶硅钝化层，所述非晶硅钝化层位于所述多晶硅有源层和所述平坦化层之间，所述多晶硅有源层在所述平坦化层上的正投影位于所述非晶硅钝化层在所述平坦化层上的正投影内。
2.根据权利要求1所述的显示面板，其特征在于，位于所述多晶硅有源层正上方的所述非晶硅钝化层与所述多晶硅有源层的厚度之差的绝对值与所述多晶硅有源层的厚度的比值小于或等于30％。
3.根据权利要求2所述的显示面板，其特征在于，位于所述多晶硅有源层正上方的所述非晶硅钝化层与所述多晶硅有源层的厚度相同。
4.根据权利要求1所述的显示面板，其特征在于，所述多晶硅有源层包括沟道区以及位于所述沟道区相对两侧的掺杂区；所述显示面板还包括：位于所述多晶硅有源层以及所述平坦化层之间的功能层，且所述功能层内具有贯穿所述功能层且与所述掺杂区电连接的第一导电过孔，且所述功能层暴露出所述第一导电过孔远离所述多晶硅有源层的表面，所述非晶硅钝化层位于所述第一导电过孔远离所述多晶硅有源层一侧。
5.根据权利要求1或4所述的显示面板，所述非晶硅钝化层在所述平坦化层上的正投影面积小于所述平坦化层朝向所述非晶硅钝化层的表面面积。
6.根据权利要求1或4所述的显示面板，其特征在于，所述显示面板还包括第一钝化层，所述第一钝化层位于所述平坦化层朝向所述多晶硅有源层一侧的表面上，且所述非晶硅钝化层位于所述第一钝化层远离所述平坦化层的一侧。
7.根据权利要求6所述的显示面板，其特征在于，所述非晶硅钝化层包括第一非晶硅钝化层，所述第一非晶硅钝化层位于所述第一钝化层远离所述平坦化层的表面上；优选地，所述钝化层还包括第二钝化层，所述第二钝化层位于所述第一非晶硅钝化层远离所述第一钝化层的表面上。
8.根据权利要求6所述的显示面板，其特征在于，所述非晶硅钝化层还位于所述第一钝化层朝向所述平坦化层的一侧；优选地，所述非晶硅钝化层包括第二非晶硅钝化层，所述第二非晶硅钝化层位于所述第一钝化层和所述平坦化层之间。
9.根据权利要求7所述的显示面板，其特征在于，所述非晶硅钝化层包括第三非晶硅钝化层，所述第三非晶硅钝化层位于所述第二钝化层朝向所述多晶硅有源层一侧的表面上。
10.一种显示装置，其特征在于，包括权利要求1-9任一项所述显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911017435.6A CN110993640B (zh) | 2019-10-24 | 2019-10-24 | 显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911017435.6A CN110993640B (zh) | 2019-10-24 | 2019-10-24 | 显示面板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110993640A true CN110993640A (zh) | 2020-04-10 |
| CN110993640B CN110993640B (zh) | 2024-03-05 |
Family
ID=70082324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911017435.6A Active CN110993640B (zh) | 2019-10-24 | 2019-10-24 | 显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110993640B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035971A (zh) * | 2021-03-02 | 2021-06-25 | 昆山国显光电有限公司 | 阵列膜层、阵列膜层的制作方法和电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6452241B1 (en) * | 1999-10-15 | 2002-09-17 | Nec Corporation | Thin film transistor for use in liquid crystal display device and method for manufacturing the same |
| US20030143377A1 (en) * | 2002-01-30 | 2003-07-31 | Keiichi Sano | Display apparatus having a light shielding layer |
| CN105097831A (zh) * | 2015-06-23 | 2015-11-25 | 京东方科技集团股份有限公司 | 低温多晶硅背板及其制造方法和发光器件 |
| CN107248373A (zh) * | 2017-06-08 | 2017-10-13 | 京东方科技集团股份有限公司 | 一种显示面板及制作方法、显示装置 |
| CN109073944A (zh) * | 2017-03-30 | 2018-12-21 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板和显示设备 |
| CN109192736A (zh) * | 2018-09-04 | 2019-01-11 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制作方法、显示装置 |
-
2019
- 2019-10-24 CN CN201911017435.6A patent/CN110993640B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6452241B1 (en) * | 1999-10-15 | 2002-09-17 | Nec Corporation | Thin film transistor for use in liquid crystal display device and method for manufacturing the same |
| US20030143377A1 (en) * | 2002-01-30 | 2003-07-31 | Keiichi Sano | Display apparatus having a light shielding layer |
| CN105097831A (zh) * | 2015-06-23 | 2015-11-25 | 京东方科技集团股份有限公司 | 低温多晶硅背板及其制造方法和发光器件 |
| CN109073944A (zh) * | 2017-03-30 | 2018-12-21 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板和显示设备 |
| CN107248373A (zh) * | 2017-06-08 | 2017-10-13 | 京东方科技集团股份有限公司 | 一种显示面板及制作方法、显示装置 |
| CN109192736A (zh) * | 2018-09-04 | 2019-01-11 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制作方法、显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035971A (zh) * | 2021-03-02 | 2021-06-25 | 昆山国显光电有限公司 | 阵列膜层、阵列膜层的制作方法和电子设备 |
| CN113035971B (zh) * | 2021-03-02 | 2022-10-28 | 昆山国显光电有限公司 | 阵列膜层、阵列膜层的制作方法和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110993640B (zh) | 2024-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11232831B2 (en) | Semiconductor device for vector-matrix multiplication | |
| JP5679143B2 (ja) | 薄膜トランジスタならびに表示装置および電子機器 | |
| CN101154346B (zh) | 影像显示系统及其制造方法 | |
| US10367073B2 (en) | Thin film transistor (TFT) with structured gate insulator | |
| TWI463671B (zh) | 顯示裝置及半導體裝置 | |
| US11475832B2 (en) | Display device, operation method thereof, and electronic device | |
| US10811445B2 (en) | Semiconductor device, method of manufacturing semiconductor device, and display unit | |
| CN106992185B (zh) | 薄膜晶体管基板、包括其的显示器及其制造方法 | |
| WO2015141777A1 (ja) | 光検出装置 | |
| JP2011222767A (ja) | 薄膜トランジスタならびに表示装置および電子機器 | |
| CN112366222B (zh) | 显示面板及其制作方法、显示装置 | |
| US7872288B2 (en) | Organic light-emitting display device | |
| WO2016195001A1 (ja) | アクティブマトリクス基板 | |
| US11637152B2 (en) | Array substrate and method for manufacturing the same, and display device having photosensitive element, light emitting device and sensing transistor | |
| US20200168737A1 (en) | Display device and method of manufacturing the same | |
| JP5360756B2 (ja) | 有機電界発光表示装置及びその製造方法 | |
| WO2016195005A1 (ja) | アクティブマトリクス基板 | |
| US20220336555A1 (en) | Display substrate, display panel and display device | |
| CN110993640B (zh) | 显示面板和显示装置 | |
| US20160020327A1 (en) | Semiconductor device, display unit, and electronic apparatus | |
| JP6802653B2 (ja) | 表示装置 | |
| CN114005857A (zh) | 阵列基板及其制作方法和显示装置 | |
| CN110911455B (zh) | 显示面板和显示装置 | |
| JP4128428B2 (ja) | 半導体装置の作製方法 | |
| CN114883414B (zh) | 显示背板、显示模组及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |