CN110993010B - 一种多颗粒封装dram芯片的zq校准电路和方法 - Google Patents

一种多颗粒封装dram芯片的zq校准电路和方法 Download PDF

Info

Publication number
CN110993010B
CN110993010B CN201911319476.0A CN201911319476A CN110993010B CN 110993010 B CN110993010 B CN 110993010B CN 201911319476 A CN201911319476 A CN 201911319476A CN 110993010 B CN110993010 B CN 110993010B
Authority
CN
China
Prior art keywords
calibration
particle
dram chip
particles
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911319476.0A
Other languages
English (en)
Other versions
CN110993010A (zh
Inventor
王小光
马泽希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201911319476.0A priority Critical patent/CN110993010B/zh
Publication of CN110993010A publication Critical patent/CN110993010A/zh
Application granted granted Critical
Publication of CN110993010B publication Critical patent/CN110993010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种多颗粒封装DRAM芯片的ZQ校准电路和方法，该方法包括：在对DRAM芯片上电初始化时，使用交叠的方法来对DRAM芯片内部多个颗粒进行依次校准；在芯片正常工作期间，采用多颗粒交替进行校准，使得每个颗粒均能够被校准。该方法即保证了芯片内各颗粒内部电阻在上电后拥有一次完整的校准机会，具备了比较准确的电阻值，也避免了提高校准电路工作频率引入的额外功耗。

Description

一种多颗粒封装DRAM芯片的ZQ校准电路和方法
技术领域
本发明涉及半导体器件领域，具体涉及一种多颗粒封装DRAM芯片的ZQ校准电路和方法。
背景技术
在DRAM芯片当中，DRAM芯片接口有两方面的接口信号电路：有用于向外驱动输出信号的离线驱动器(OCD Off Chip Driver)，和在接收信号时用于实现终端阻抗匹配的终端匹配电路(ODTOn-die termination)。离线驱动器OCD的作用是调整输出信号的高低电平，以及通过内部上拉和下拉电阻的调整，来改变输出DQ/DQS(DRAM芯片输入输出数据的相关引脚，具体在JEDEC标准中有定义，JEDEC：Joint Electron Device EngineeringCouncil,电子器件工程联合委员会)信号的翻转斜率等信号参数，以确保输出信号的完整和可靠性。而终端匹配ODT的作用也是通过调整内部的匹配电阻值，实现对输入信号上的反射的吸收和信号的匹配优化，最终得到最可靠的信号质量。
但由于电阻值受环境因素的影响，在不同的温度下，阻值可能会发生偏移，从而会带来阻值漂移导致信号质量发生偏移的风险。因此，在DDR3，LPDDR2等DRAM芯片引入了一个ZQ引脚(DRAM芯片的相关引脚，具体在JEDEC标准中有定义)，在应用时，会有一个外接的240欧电阻。利用这个参考电阻，DRAM芯片会周期性的做ZQ校准工作，目的就是定期的将内部电阻可能存在的阻值漂移调整回正常值。
对于ZQ校准，JEDEC规范里有三种校准时间的定义，上电初始化阶段的ZQ校准时间Tzqinit(具体在JEDEC标准中有定义)，长校准时间Tzqcl和短校准时间Tzqcs。
这三个参数分别定义了DRAM芯片不同工作阶段，ZQ校准的工作时间限定。在多颗粒封装形式且外部ZQ依旧共享的DRAM芯片规格下，ZQ校准工作则需要对内部的多颗粒都进行校准，同时由于外界ZQ电阻的共享，一次ZQ校准工作，需要针对内部各颗粒进行逐个的ZQ校准，而不能并行的进行多颗粒的校准工作。因此，相对于单颗粒，这种情况下，多颗粒封装DRAM芯片的ZQ校准操作势必需要花费更长的工作时间完整。
然而，针对多颗粒封装DRAM芯片的ZQ校准时间参数却并没有相应的增加。在JEDEC定义中，初始化阶段的ZQ校准时间Tzqinit定义比较宽松，而工作期间的长校准时间Tzqcl和短校准时间Tzqcs的定义比较小，所以，当多颗粒封装下，ZQ校准时间的增加会带来校准时间过长，违反JEDEC标准规范中Tzqcl和Tzqcs时间参数的问题。这给DRAM芯片设计和应用都带来困扰。
基于上述的多颗粒DRAM芯片校准时间较长的问题，虽然芯片内部ZQ校准时各颗粒独立完成的，而外部ZQ校准过程考量的校准时间实际是内部各颗粒都完成校准工作的时间总和。因此需要有方法去减小多颗粒情况下的等效ZQ校准时间。现有的方法是，在芯片内部，将内部两个颗粒的ZQ校准过程一定程度上交叠，来减少整个芯片的ZQ校准时间。
如图1所示，由于外部ZQ电阻是共享的，所以在上下两个颗粒(上颗粒：upper die；下颗粒：lower die)ZQ校准过程中，对于ZQ电阻的使用阶段是不可以重叠的，即图1中灰色阶段，两个颗粒对外部ZQ电阻的使用阶段必须独立进行，不能并行完成。而ZQ校准过程中后续工作阶段是不借助外部ZQ电阻，所以可以有重叠和并行的工作。对于芯片内部，各颗粒的校准过程实现了部分的并行工作，定性来看，一定程度上可以节省芯片的校准时间，节省了借助外部ZQ电阻工作的部分。上述即为交叠校准的过程。
由于芯片内部的校准电路工作本身是时序电路，其工作过程也是耗费一定时间的，如Tzq(具体在JEDEC标准中有定义)。而多颗粒交叠的方式，目的就是将等效的芯片ZQ校准时间Tzqcl限定在规范定义时间之内。为了实现这个目的，就必须设法将每个颗粒的校准时间Tzq缩小，来满足整体时间的减小。
当较多颗粒封装形式时，由于多颗叠加下来的等效校准时间会很大，就必须将单颗DRAM芯片的校准时间不短缩小，时序电路需要靠提高工作频率来提速。但由于不同的设计，不同的工艺以及不同的工作条件，电路的工作频率不能持续的提高，都有一个频率上限。在某些情况下，如果频率上限不能很高，上述的等效校准时间Tzqcl就不能得到有效的缩小，依旧会出现校准时间超出标准规范的问题。同时，提高频率和交叠的并行校准工作也会带来更高的功耗。另外，由于减少的校准时间只是外部ZQ电阻工作的部分，所以，等效的校准时间并没有得到较大的优化，并且肯定会大于单颗校准的时间。相对于单颗DRAM芯片操作时，较大的ZQ校准时间会使得存储器主控总线上的操作指令效率也相应降低。上述方法不能有效的解决多颗粒DRAM芯片校准时间超标的问题。
发明内容
为了解决上述问题，本发明综合考虑了初始化阶段的校准时间，和工作期间的长短校准时间，提出了一种多颗粒封装DRAM芯片的ZQ校准电路和方法，该方法采用多颗粒交叠与交替校准结合方式，即保证了芯片内各颗粒内部电阻在上电后拥有一次完整的校准机会，具备了比较准确的初始电阻值供芯片工作使用，也实现了内部每个颗粒在工作期间均能被校准的目的，同时也避免了提高校准电路工作频率引入的额外功耗。
为实现上述目的，本发明采用以下技术手段：
根据本发明的一方面，
本发明提出了一种多颗粒封装DRAM芯片的ZQ校准方法，包括以下步骤：
步骤S1，初始化校准：上电初始化阶段所有颗粒通过交叠的方式进行ZQ校准操作；
步骤S2，工作期间校准：正常工作阶段所有颗粒通过交替的方式进行ZQ校准操作。
优选的，所述步骤S1完成后通过ZQ使能信号的选择和切换进行步骤S2。
优选的，所述步骤S1，初始化校准为：
上电初始化阶段以交叠的方式依次输出各颗粒对应的ZQ使能信号，使DRAM芯片内部ZQ校准按照交叠的方式进行并完成。
优选的，所述步骤S2，工作期间校准为：
正常工作阶段以交替的方式依次产生各颗粒的ZQ使能信号，使DRAM芯片内部ZQ校准按照交叠的方式，对每个颗粒进行依次轮询使能。
进一步优选的，所述对每个颗粒进行依次轮询使能为：
在每次外部发起ZQCMD校准指令时，芯片内部只有一个颗粒做ZQ校准工作，并且在每个ZQCMD校准指令下，依次在各颗粒之间轮询的进行校准工作。
优选的，所述各颗粒之间轮询的为乒乓操作式的依次使能。
优选的，所述各颗粒之间轮询的方式为依次顺序进行或随机进行。
进一步优选的，所述多颗粒封装DRAM芯片中包括2个或4个颗粒。
根据本发明的另一方面，
本发明提出了一种多颗粒封装DRAM芯片的ZQ校准电路，包括：初始化ZQ检测模块：用于检测DRAM芯片上电后的初始化阶段，并以交叠的方式依次产生各颗粒的ZQ使能信号，DRAM芯片内部ZQ校准工作则按照交叠的方式进行并完成；
多颗粒ZQ选择模块：用于交替性的产生各颗粒的ZQ使能信号，使DRAM芯片内部ZQ校准按照交叠的方式，对每个颗粒进行依次轮询使能；
ZQ校准切换模块：用于在多颗粒封装DRAM芯片初始化阶段和正常工作过程中进行选择和切换ZQ使能信号。
优选的所述的初始化ZQ检测模块，包括：
初始化ZQ使能模块：用于检测DRAM芯片上电后的初始化阶段的操作指令，当检测到第一次操作指令时，使能(产生)初始化ZQ信号，初始化ZQ信号将使能ZQ控制模块；
ZQ控制模块：用于以交叠的方式依次输出各颗粒的ZQ使能信号；各颗粒的ZQ使能信号分别传输到DRAM芯片的内部多个颗粒中的ZQ校准电路，内部ZQ校准工作则按照交叠的方式进行。
优选的所述的多颗粒ZQ选择模块，包括：
锁存模块：用于当每次操作指令输入时，产生ZQ选择信号，ZQ选择信号会反复的在模块内部使能0、使能1之间翻转；
颗粒识别模块：用于根据ZQ选择信号和每个颗粒的选择信号，输出用于使能各颗粒ZQ功能的信号，交替的切换使能信号，每次只使能其中一个信号，使得工作过程中每次校准过程只有一个颗粒工作。
与现有技术相比，本发明具有以下优点：
本发明了多颗粒DRAM芯片的ZQ校准方法结合交叠方式和接替方式两种ZQ校准方法，将原来交叠并行操作的ZQ校准方法，改为多颗粒之间依次交替进行ZQ校准。由于初始化校准时间定义宽松，所以初始化阶段的交叠校准方式可以实现对内部多颗粒的依次校准，且不需要提高频率，即保证了芯片内各颗粒内部电阻在上电后拥有一次完整的校准机会，具备了比较准确的电阻值，也避免了提高校准电路工作频率引入的额外功耗。工作期间的依次交替校准方式，使得每个颗粒都具有被校准的机会。同时，每次只有一个颗粒进行校准工作，并且由于校准时间可以保证，也无需提高校准电路工作频率，极大的降低了校准功耗。另外，由于每次单颗校准的时间相对较小，所以外部控制每次ZQCMD操作后的等待时间也会减少，这样提高了CPU操作DRAM芯片的指令总线的指令密度和操作效率。并且，对于每颗颗粒来说，内部的校准电路均为同一种设计的电路，主控无需额外电路设计，按正常的ZQ校准指令发送即可，本发明每次只需要控制其中一个颗粒进行校准工作即可。每个颗粒的校准工作过程均相同，设计较为简单，易实现。
本发明的多颗粒DRAM芯片的ZQ校准电路由多颗粒ZQ选择模块、初始化ZQ检测模块和ZQ校准切换模块组成，电路结构简单，无需增加过多的器件既可以实现多颗粒交叠与交替校准结合的ZQ校准。采用该电路进行校准能够获得比较准确的电阻值，也避免了提高校准电路工作频率引入的额外功耗。
附图说明
图1为现有技术的ZQ校准方法原理图；
图2为本发明双颗粒模式ZQ校准方法示意图；
图3为本发明四颗粒模式ZQ校准方法示意图；
图4为本发明双颗粒模式的工作流程图；
图5为本发明四颗粒模式的工作流程图；图6为本发明电路模块原理图；
图7为本发明工作信号时序图。
具体实施方式
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
本发明方案综合考虑了初始化阶段的校准时间和工作期间的长短校准时间，提出了一种多颗粒交叠与交替校准结合的ZQ校准方法，包括以下步骤：
在多颗粒封装DRAM芯片上电初始化时，使用交叠的方式对芯片内部多个颗粒进行依次校准；
在芯片正常工作期间，采用交替的方式对芯片内的多个颗粒依次轮询进行校准，使得每个颗粒均能够被校准。
如图2本发明双颗粒模式ZQ校准方法示意图和图3本发明四颗粒模式ZQ校准方法示意图所示，分别为双颗粒模式ZQ校准方法示意图及四颗粒模式ZQ校准方法示意图；图2为本发明双颗粒模式ZQ校准方法示意图；即上下两个颗粒(上颗粒：upper die；下颗粒：lowerdie)；图3为本发明四颗粒模式ZQ校准方法示意图；即四颗颗粒(分别为颗粒0：die0、颗粒1：die1、颗粒2：die2、颗粒3：die3)。
由于上电初始化阶段的ZQ校准时间Tzqinit规定的很大，如LPDDR2中Tzqinit定义为1us，DDR3中Tzqinit也有640ns，与工作期间的校准时间Tzqcl和Tzqcs相比，这个时间完全足够内部各颗粒完整校准工作。此时采用交叠的方式对芯片内部多个颗粒进行依次校准。
在芯片初始化之后的正常工作期间内，Tzqcl时间较短，这时采用交替的方式对芯片内的多个颗粒依次轮询进行校准，即：在每个Tzqcl时间内校准一个颗粒，多个颗粒轮询进行校准。
对于初始化阶段：
如图2中在Tzqinit时间内，对upper die(上颗粒)和lower die(下颗粒)采用交叠的方式对芯片内部多个颗粒进行依次校准。
如图3中在Tzqinit时间内，对四颗颗粒(分别为颗粒0：die0、颗粒1：die1、颗粒2：die2、颗粒3：die3)；采用交叠的方式对芯片内部多个颗粒进行依次校准。
对于正常工作期间内：
如图2中在Tzqcl时间内，对upper die(上颗粒)和lower die(下颗粒)采用交替的方式校准：
在每个Tzqcl时间内校准一个颗粒，即：第一个Tzqcl时间校准upper die(上颗粒)，第二个Tzqcl时间校准lower die(下颗粒)，这样轮询进行校准。
如图3中在Tzqcl时间内，对四颗颗粒(分别为颗粒0：die0、颗粒1：die1、颗粒2：die2、颗粒3：die3)；采用交替的方式校准：
在每个Tzqcl时间内校准一个颗粒，即：第一个Tzqcl时间校准die0(颗粒0)、第二个Tzqcl时间校准die1(颗粒1)、第三个Tzqcl时间校准die2(颗粒2)、第四个Tzqcl时间校准die3(颗粒4)，这样轮询进行校准。
说明：图2和3中相应的颗粒校准为，图中颗粒对应信号为高电平时进行校准示意。
作为优选的方案，参考图4和图5上述ZQ校准方法具体包括以下步骤：
步骤S1，初始化校准：初始化阶段以交叠方式进行ZQ校准操作；
具体为，所有颗粒通过交叠的方式进行ZQ校准操作；
步骤S2，工作期间校准：工作期间以交替方式进行ZQ校准操作，
具体为，所有颗粒通过交替的方式进行ZQ校准操作；多个颗粒轮询进行校准，每次校准1个颗粒，交替进行。
这里需要说明的是，上述步骤中图4和图5的区别仅在于颗粒数的不同。
检测DRAM芯片上电后的初始化阶段，并以交叠的方式进行校准，即以交叠的方式依次输出各颗粒对应的ZQ使能信号，使DRAM芯片内部ZQ校准按照交叠的方式进行并完成；
初始化阶段后的正常工作过程中，进行ZQ使能信号的选择和切换；
以交替的方式进行校准。即以交替的方式依次输出各颗粒对应的ZQ使能信号，对每个颗粒进行依次轮询使能。
其中，多颗粒采用依次轮询的方式具体是指：
在每次外部发起ZQCMD校准指令时，芯片内部总是只有一个颗粒做ZQ校准工作，并且在每个ZQCMD校准指令下，依次的在各颗粒之间轮询的进行校准工作。
本发明的工作原理为：在上电初始化第一次做ZQ校准时，使用交叠的方法来完成多颗粒的内部校准工作，在这个阶段的校准工作，有足够的时间完整内部各自的校准，因此校准电路的工作频率也不需要很高。同时，上电初始化的ZQ校准，让内部各颗粒均做了一次完整的校准工作，使得内部电阻在开始正常工作前都具有较为准确的阻值。
以下结合具体实施例对本发明的ZQ校准方法进行说明。
实施例1
在芯片正常工作期间，ZQ校准也是定期的去做，因为温度的变化带来的电阻值的漂移程度和速度是缓慢影响的，所以也不需要频繁的去做校准，否则，每次校准，系统都需要等待校准结束后才可以接续操作，会使得指令总线的操作效率降低。
对于工作过程中的ZQ校准工作，采用多颗粒交替进行校准的方法，在每次外部发起ZQCMD校准指令时，芯片内部总是只有一个颗粒做ZQ校准工作，并且在每个ZQCMD校准指令下，依次的在各颗粒之间轮询的进行校准工作。由于每次只有一个颗粒进行ZQ校准工作，所以和单颗粒的情况是一样的，在Tzqcl规定的时间内是能够完整的，并且也无需提高频率，因为时间是够宽松的。
这样可以保证内部颗粒都有校准的机会，也不存在多颗校准时间交叠导致校准时间较长的情况。
具体的工作流程，图4本发明双颗粒模式的工作流程图和图5本发明四颗粒模式的工作流程图所示，DRAM芯片的ZQ校准工作有两个类型，首先是上电后进行初始化阶段的ZQ校准，在这个阶段的校准工作，是对芯片内部颗粒以交叠的形式进行的，有足够的时间完整内部各自颗粒的校准。
之后，在芯片正常工作期间，每次外部发起ZQCMD校准指令时，芯片内部总是只有一个颗粒做ZQ校准工作，并且依次的在各颗粒之间轮询的进行校准工作。在保证各颗粒均可被校准的同时，也保证了每次校准的时间的充分性。
同理，针对四颗粒封装形式的芯片校准工作，也可以按上述的工作流程进行。实现各个内部颗粒的依次轮询校准工作。
这里需要强调的是，内部颗粒的依次轮询校准的顺序并不是固定的，以四颗粒封装形式为例，可以是从die0(颗粒0)依次轮询校准到die3(颗粒4)；也可以是从die3(颗粒3)依次轮询校准到die0(颗粒0)当然，也可以是其它顺序方式。也可以是随机的方式，只要能保证每颗颗粒能够校准即可。
本发明还提供了一种多颗粒封装DRAM芯片的ZQ校准电路，包括多颗粒ZQ选择模块、初始化ZQ检测模块和ZQ校准切换模块；
所述的初始化ZQ检测模块，用于检测DRAM芯片上电后的初始化阶段，并以交叠的方式依次输出各颗粒对应的ZQ使能信号，使DRAM芯片内部ZQ校准工作则按照交叠的方式进行并完成；
所述的多颗粒ZQ选择模块，用于交替性的产生各颗粒的ZQ使能信号，对每个颗粒进行依次轮询使能；
所述的ZQ校准切换模块，用于在多颗粒封装DRAM芯片初始化阶段和正常工作过程中进行选择和切换ZQ使能信号。
优选地，所述的初始化ZQ检测模块，包括初始化ZQ使能模块和ZQ控制模块；
所述的初始化ZQ使能模块，用于检测DRAM芯片上电后的初始化阶段的操作指令，当检测到第一次操作指令时，使能初始化ZQ信号，初始化ZQ信号将使能ZQ控制模块；
所述的ZQ控制模块，用于以交叠的方式依次输出各颗粒的ZQ使能信号；各颗粒的ZQ使能信号分别传输到DRAM芯片的内部多个颗粒中的ZQ校准电路，内部ZQ校准工作则按照交叠的方式进行并完成；
当每个颗粒的校准都结束后，初始化ZQ检测模块会检测zq完成信号，第一次检测到zq完成信号，则初始化ZQ校准的工作已经结束，后续不再交叠式的ZQ校准工作；初始化ZQ使能模块就会关闭zqinit_en信号，在不掉电的情况下将不再使能ZQ控制模块。
优选地，所述的多颗粒ZQ选择模块，用于交替性的产生各颗粒的ZQ使能信号，对每个颗粒进行依次轮询使能；多颗粒ZQ选择模块包括锁存模块和颗粒识别模块；
锁存模块，用于当每次操作指令输入时，产生ZQ选择信号，ZQ选择信号会反复的在模块内部使能0、使能1之间翻转；
颗粒识别模块，用于根据ZQ选择信号和每个颗粒的选择信号，输出用于使能各颗粒ZQ功能的信号，并且交替的切换使能信号，并且每次只使能其中一个信号，使得工作过程中每次校准过程只有一个颗粒工作。
优选地，所述的ZQ校准切换模块，用于在初始化ZQ校准使能和正常工作期间ZQ校准使能两类信号之间切换和选通，然后输出最终的ZQ使能信号给芯片内各颗粒的ZQ电路，DRAM芯片按照对应的工作方式完整ZQ校准工作。
以下结合具体实施例对本发明的ZQ校准电路进行说明。
实施例2
如图6本发明电路模块原理图所示，为本发明的DRAM芯片的ZQ校准电路的模块示意图，(以两颗粒为例进行说明)包括三部分功能模块：多颗粒ZQ选择模块、初始化ZQ检测模块和ZQ校准切换模块。
其中，初始化ZQ检测模块是检测上电后的初始化阶段的zqcmd操作，当检测到第一次zqcmd指令时，即使能初始化ZQ信号zqinit_en，该信号将使能ZQ控制模块，ZQ控制模块会以交叠的方式依次输出各颗粒专属的ZQ使能信号：zq_up、zq_down。这两个信号分别传输到DRAM芯片的内部两个颗粒中的ZQ校准电路，内部ZQ校准工作则按照交叠的方式进行并完成。当各颗粒的校准都结束后，该模块会检测zq完成信号，一旦第一次检测到zq完成信号，意味着初始化ZQ校准的工作已经结束，后续不再需要交叠式的ZQ校准工作。初始化ZQ使能模块就会关闭zqinit_en信号，在不掉电的情况下将不再使能ZQ控制模块。
多颗粒ZQ选择模块是交替性的产生各颗粒的ZQ使能信号，对每个颗粒进行乒乓操作式的依次使能。如上述图6中的工作过程示意，每次zqcmd到来时，该模块会内部产生ZQ选择信号zq选择，该信号会反复的在模块内部在使能0，使能1之间翻转，然后结合上下颗粒选择信号upper die和lowerdie，该模块将输出用于使能各颗粒ZQ功能的信号zqcal_up和zqcal_down，并且交替的切换使能信号，并且每次只使能其中一个信号，达到工作过程中，每次校准过程只有一个颗粒工作的目的。
ZQ校准切换模块是选择和切换ZQ使能信号，由于本发明中的校准方法主要包括两个阶段：初始化阶段的交叠校准方式和正常工作过程中的接替切换校准方式，所以，该模块的作用就是在不同的阶段在初始化ZQ校准使能和正常工作期间ZQ校准使能两类信号之间切换和选通，然后输出zqen_up、zqen_down给各颗粒的ZQ电路，让DRAM芯片按照相应的工作方式完整校准工作。
同理，针对四颗粒封装形式的芯片校准工作，也可以按采用上述ZQ校准电路实现各个内部颗粒的依次轮询校准工作。其他多颗粒的封装类型也能够依据上述芯片校准电路实现。
上述的ZQ校准电路具体工作过程如图7本发明工作信号时序图所示，整个校准工作在芯片上电工作中分为两个阶段：
当芯片上电后，当初始化阶段执行第一次zqcmd时，即被识别为初始化阶段的校准工作，此时zqinit_en会触发ZQ控制模块，产生交叠式的校准控制信号zq_up，zq_down，该信号通过ZQ校准切换模块传输给芯片内部，zqen_up，zqen_down分别控制芯片内部各颗粒执行校准工作。保证了两个颗粒都被校准的前提下，校准时间依旧宽松的需求。
在初始化阶段校准工作结束后，zqinit_en信号会一直拉低，初始化校准模块也将关闭，相应的zq_up，zq_down将不再使能。自此校准工作会相应进入第二阶段，正常工作期间的ZQ校准阶段。
当后续每次zqcmd到来时，zq选择会逐次相应的高低翻转，进行交替式的校准控制机制，轮询激活其中一颗颗粒的ZQ使能型号，zqcal_up或zqcal_down。进而实现每次有且只有一个颗粒执行校准工作的功能，既能保证每颗颗粒的校准工作也保证每次校准的时间不足以超出规范。
尽管以上结合附图对本发明的具体实施方案进行了描述，但本发明并不局限于上述的具体实施方案，上述的具体实施方案仅仅是示意性的、指导性的、而不是限制性的。本领域的普通技术人员在本说明书的启示下，在不脱离本发明的权利要求所保护的范围的情况下，还可以做出很多种的形式，这些均属于本发明保护之列。

Claims (9)

1.一种多颗粒封装DRAM芯片的ZQ校准方法，其特征在于，包括以下步骤：
步骤S1，初始化校准：上电初始化阶段所有颗粒通过交叠的方式进行ZQ校准操作；
步骤S2，工作期间校准：正常工作阶段所有颗粒通过交替的方式进行ZQ校准操作；
其中，所述步骤S2，工作期间校准为：正常工作阶段以交替的方式依次产生各颗粒的ZQ使能信号，使DRAM芯片内部ZQ校准按照交替的方式，对每个颗粒进行依次轮询使能。
2.根据权利要求1所述的多颗粒封装DRAM芯片的ZQ校准方法，其特征在于，
所述步骤S1完成后通过ZQ使能信号的选择和切换进行步骤S2。
3.根据权利要求1所述的多颗粒封装DRAM芯片的ZQ校准方法，其特征在于，
所述步骤S1，初始化校准为：上电初始化阶段以交叠的方式依次输出各颗粒对应的ZQ使能信号，使DRAM芯片内部ZQ校准按照交叠的方式进行并完成。
4.根据权利要求1所述的多颗粒封装DRAM芯片的ZQ校准方法，其特征在于，所述对每个颗粒进行依次轮询使能为：在每次外部发起ZQCMD校准指令时，芯片内部只有一个颗粒做ZQ校准工作，并且在每个ZQCMD校准指令下，依次在各颗粒之间轮询的进行校准工作。
5.根据权利要求1-4任一所述的多颗粒封装DRAM芯片的ZQ校准方法，其特征在于，所述各颗粒之间轮询的方式为依次顺序进行或随机进行。
6.根据权利要求5所述的多颗粒封装DRAM芯片的ZQ校准方法，其特征在于，所述多颗粒封装DRAM芯片中包括2个或4个颗粒。
7.一种多颗粒封装DRAM芯片的ZQ校准电路，其特征在于，包括：初始化ZQ检测模块：用于检测DRAM芯片上电后的初始化阶段，并以交叠的方式依次产生各颗粒的ZQ使能信号，DRAM芯片内部ZQ校准工作则按照交叠的方式进行并完成；
多颗粒ZQ选择模块：用于交替性的产生各颗粒的ZQ使能信号，使DRAM芯片内部ZQ校准按照交叠的方式，对每个颗粒进行依次轮询使能；
ZQ校准切换模块：用于在多颗粒封装DRAM芯片初始化阶段和正常工作过程中进行选择和切换ZQ使能信号。
8.根据权利要求7所述的多颗粒封装DRAM芯片的ZQ校准电路，其特征在于，所述的初始化ZQ检测模块，包括：
初始化ZQ使能模块：用于检测DRAM芯片上电后的初始化阶段的操作指令，当检测到第一次操作指令时，产生初始化ZQ信号，初始化ZQ信号将使能ZQ控制模块；
ZQ控制模块：用于以交叠的方式依次输出各颗粒的ZQ使能信号；各颗粒的ZQ使能信号分别传输到DRAM芯片的内部多个颗粒中的ZQ校准电路，内部ZQ校准工作则按照交叠的方式进行。
9.根据权利要求8所述的多颗粒封装DRAM芯片的ZQ校准电路，其特征在于，所述的多颗粒ZQ选择模块，包括：
锁存模块：用于当每次操作指令输入时，产生ZQ选择信号，ZQ选择信号会反复的在模块内部使能0、使能1之间翻转；
颗粒识别模块：用于根据ZQ选择信号和每个颗粒的选择信号，输出用于使能各颗粒ZQ功能的信号，交替的切换使能信号，每次只使能其中一个信号，使得工作过程中每次校准过程只有一个颗粒工作。
CN201911319476.0A 2019-12-19 2019-12-19 一种多颗粒封装dram芯片的zq校准电路和方法 Active CN110993010B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911319476.0A CN110993010B (zh) 2019-12-19 2019-12-19 一种多颗粒封装dram芯片的zq校准电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911319476.0A CN110993010B (zh) 2019-12-19 2019-12-19 一种多颗粒封装dram芯片的zq校准电路和方法

Publications (2)

Publication Number Publication Date
CN110993010A CN110993010A (zh) 2020-04-10
CN110993010B true CN110993010B (zh) 2021-11-16

Family

ID=70065761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911319476.0A Active CN110993010B (zh) 2019-12-19 2019-12-19 一种多颗粒封装dram芯片的zq校准电路和方法

Country Status (1)

Country Link
CN (1) CN110993010B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117949803A (zh) * 2022-10-19 2024-04-30 长鑫存储技术有限公司 Zq校准方法、电路、半导体器件、测试设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131867A (zh) * 2006-08-21 2008-02-27 尔必达存储器股份有限公司 校准电路
CN101261874A (zh) * 2007-03-08 2008-09-10 海力士半导体有限公司 Zq校准控制器和用于zq校准的方法
US9269404B1 (en) * 2014-08-07 2016-02-23 Qualcomm Incorporated Semiconductor package on package memory channels with arbitration for shared calibration resources
CN108133724A (zh) * 2016-12-01 2018-06-08 三星电子株式会社 Zq校准方法和执行该方法的存储器器件
US10504571B1 (en) * 2018-10-04 2019-12-10 Microa Technology, Inc. Apparatus with a calibration mechanism

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131867A (zh) * 2006-08-21 2008-02-27 尔必达存储器股份有限公司 校准电路
CN101261874A (zh) * 2007-03-08 2008-09-10 海力士半导体有限公司 Zq校准控制器和用于zq校准的方法
US9269404B1 (en) * 2014-08-07 2016-02-23 Qualcomm Incorporated Semiconductor package on package memory channels with arbitration for shared calibration resources
CN108133724A (zh) * 2016-12-01 2018-06-08 三星电子株式会社 Zq校准方法和执行该方法的存储器器件
US10504571B1 (en) * 2018-10-04 2019-12-10 Microa Technology, Inc. Apparatus with a calibration mechanism

Also Published As

Publication number Publication date
CN110993010A (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
US10672441B2 (en) Gap detection for consecutive write operations of a memory device
CN111418013B (zh) 存储器装置并行化器
CN105304141B (zh) 包括共用校准参考电阻器的存储器的系统及其校准方法
US10373672B2 (en) Command signal clock gating
JP2012008881A (ja) メモリシステム及びその制御方法
US10090835B2 (en) On-die termination circuit, a memory device including the on-die termination circuit, and a memory system including the memory device
US10783968B2 (en) Distributed mode registers in memory devices
US11217298B2 (en) Delay-locked loop clock sharing
US20230401008A1 (en) Command address input buffer bias current reduction
CN111650991A (zh) 用于以时钟发射操作模式的设备和方法
CN110993010B (zh) 一种多颗粒封装dram芯片的zq校准电路和方法
CN110993002B (zh) 用于改进动态随机存取存储器(dram)中组件可靠性的系统和方法
US10438649B2 (en) Systems and methods for conserving power in signal quality operations for memory devices
US20200035290A1 (en) Systems and methods for generating stagger delays in memory devices
US10470475B2 (en) Data output for high frequency domain
JP6395919B1 (ja) 半導体記憶装置
US20190244645A1 (en) Dqs gating in a parallelizer of a memory device
US10884961B2 (en) Dynamic termination circuit, semiconductor apparatus and system including the same
KR20120098013A (ko) 터미네이션 제어회로 및 이를 포함하는 반도체 장치
US20220375537A1 (en) Electronic device for executing test
US11417391B2 (en) Systems and methods for level down shifting drivers
US11615822B2 (en) Electronic device and electronic system related to performance of a termination operation
US20130103868A1 (en) Integrated circuit system and method for operating memory system
CN117311598A (zh) 使用写入移位器的同步输入缓冲器控制

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant