CN110989457A - 一种io点数的扩展方法 - Google Patents
一种io点数的扩展方法 Download PDFInfo
- Publication number
- CN110989457A CN110989457A CN201911338912.9A CN201911338912A CN110989457A CN 110989457 A CN110989457 A CN 110989457A CN 201911338912 A CN201911338912 A CN 201911338912A CN 110989457 A CN110989457 A CN 110989457A
- Authority
- CN
- China
- Prior art keywords
- points
- output
- mos
- input
- mos tubes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21015—Easy expansion, extension of I-O
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种IO点数的扩展方法,通过将原有IO点数配置为输入选通信号、输出选通信号、输入通道和输出通道,通过软硬件整体配合,能够在不改变MCU的情况下,增加远程IO模块的IO点数,提高性价比,增加竞争力;硬件上几乎只是增加部分MOS管和少量锁存器来实现IO点数的提升,与改用具备更多原有IO点数的MCU相比,成本更低,更有性价比优势,而且更具备灵活性;在一般应用场合,需要将所有IO的状态通过连接器输出到LED灯板,这种方案更能节省连接器的管脚数,从而降低成本节省空间;在输入输出同样的点数的情况下,占用更少的MCU管脚,从而降低MCU的功耗。
Description
技术领域
本发明属于远程IO模块技术领域,尤其涉及一种IO点数的扩展方法。
背景技术
随着工业以太网的不断发展,对于远程IO模块的需求量也不断增大,工业以太网特别是EtherCAT的发展,提高了远程IO模块扩展的灵活性,且跟传统的远程IO模块相比,更节省配线,只需要普通网线连接安装即可,安装更加简单。随着EtherCAT的推广,对远程IO模块的需求也越来越大,点数要求也越来越多,在一些普通应用场合,甚至是根据IO点数的多少来决定模块的价格。
目前市面上关于EtherCAT工业级远程IO模块有两种解决方案:
1、ESC芯片(EtherCAT Slaver Controller)+MCU的方案,如倍福ET1100+STM32F103的方案。
2、集成ECS功能的IC,如瑞萨的EC1,RIN32M3等,英飞凌的XMC4300和XMC4800。
一般情况下,远程IO模块的输入输出都是通过MCU的IO口直连然后通过驱动电路及其光耦之后与自动化设备进行数字量的交互。但是由于MCU的IO点数数量的限制,很多情况下IO点数无法达到要求的数量,如瑞萨EC1芯片只有不到60点可用IO点数,在使用一部分作为从站地址后,实际根本不能满足64点输入输出需求。
发明内容
本发明的目的在于提供一种IO点数的扩展方法,可以在不更换MCU的情况下,通过增加部分硬件电路实现IO点数的扩展,解决MCU的IO点数不够用的问题。
为达此目的,本发明采用以下技术方案:
第一方面,本发明提供了一种输入点数的扩展方法,包括:
将原有IO点数中的Y个IO点位配置为输出管脚,得到Y个输入选通信号;
将原有IO点数中的X个IO点位配置为输入管脚,得到X个输入通道;
配置多个MOS管,多个所述MOS管分为Y个组,每组有X个所述MOS管;
每个所述MOS管的栅极用于连接一个输入信号;
每组所述MOS管的所有源极和一个所述输入选通信号连接在一起;
每组所述MOS管的所有漏极分别与X个所述输入通道连接,使得每个所述输入通道与Y个所述MOS管的漏极连接;
轮流使能Y个所述输入选通信号,每使能一个所述输入选通信号时,触发该组所述MOS管的栅极连接的所述输入信号一对一映射至X个所述输入通道;
其中X、Y为整数,X与Y之和小于等于原有IO点数数量。
可选地,所述MOS管为NMOS管。
可选地,每组所述NMOS管的源极通过一个电阻电连接于VCC电源。
可选地,X乘以Y大于等于6,以保证扩展的点数大于消耗的(X+Y)个IO点数。
第二方面,本发明提供了一种输出点数的扩展方法,包括:
将原有IO点数中的R个IO点位配置为输出管脚,得到R个输出选通信号;
将原有IO点数中的C个IO点位配置为输出管脚,得到C个输出通道;
配置多个MOS管,多个所述MOS管分为R个组,每组有C个双MOS管,所述双MOS管包括一个用于使能的第一MOS管和一个用于输出的第二MOS管,所述第一MOS管的源极和所述第二MOS管的漏极连接;
每组MOS管的所有所述第一MOS管的栅极和一个所述输出选通信号连接;
每组MOS管的所有所述第二MOS管的栅极分别连接一个所述输出通道,使得一个所述输出通道与R个所述第二MOS管的栅极连接;
轮流使能R个所述输出选通信号,每使能一个所述输出选通信号时,触发C个所述输出通道一对一映射至该组所述MOS管的所有所述第二MOS管的源极;
其中C、R为整数,C与R之和小于等于原有IO点数数量。
可选地,每个所述第二MOS管的源极连接一个锁存器,通过锁存器暂存信号。
可选地,所述MOS管为PMOS管。
可选地,每个所述第一MOS管的漏极通过一个电阻电连接于VCC电源,每个所述第二MOS管的源极通过另一个电阻接地。
可选地,C乘以R大于等于6,以保证扩展的点数大于消耗的(C+R)个IO点数。
第三方面,本发明提供了一种IO点数的扩展方法,包括如上所述的输入点数的扩展方法和如上所述的输出点数的扩展方法;
C、R、X、Y四者之和小于等于原有IO点数数量。
与现有技术相比,本发明实施例具有以下有益效果:
通过对原有IO点数进行重新配置,配置为多个输入选通信号、多个输出选通信号、多个输入通道和多个输出通道,然后配置多个MOS管作为扩展用的IO点数,采用矩阵的形式分组,即轮流使能输入选通信号,对应的一组MOS管将输入信号映射至输入通道,或者轮流使能输出选通信号,对应的一组MOS管将输出通道映射至第二MOS管的源极。本发明实施例提供的一种IO点数的扩展方法,其扩展的IO点数数量为:扩展输入点数等于输入选通信号数量乘以输入通道数量,扩展输出点数等于输出选通信号数量乘以输出通道数量。利用该IO点数的扩展方法,能够在不更换MCU的情况下,利用原有IO点数进行扩展,通过增加MOS管,可以实现IO点数的扩展,解决MCU的IO点数不够用的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
本说明书所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容所能涵盖的范围内。
图1为本发明实施例提供的一种输入点数的扩展方法的电路原理图;
图2和3为本发明实施例提供的一种输出点数的扩展方法的电路原理图。
具体实施方式
为使得本发明的目的、特征、优点能够更加的明显和易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,下面所描述的实施例仅仅是本发明一部分实施例,而非全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
请参阅图1至图3所示。
本发明实施例提供了一种IO点数的扩展方法,能够利用MCU原有的IO点数进行输入输出点数扩展。其中,IO点数即表示输入输出点数。
现有技术的MCU,其原有的IO点数通常能够自由配置成输入或者输出,即如果原有IO点数为48个,那么这48个点数能够全部配置为输入点数,或者全部配置为输出点数,或者一部分配置为输入点数、剩余部分配置为输出点数。
还需要说明的是,该IO点数的扩展方法,适用于数字量信号,对于模拟量信号不适用,但能借鉴。
进一步的,图1为一种输入点数的扩展方法的电路原理图。
Y1~Y4为4个输入选通信号,通过将原有IO点数中的4个IO配置为输出管脚实现。
X1~X8为8个输入通道,通过将原有IO点数中的8个IO配置为输入管脚实现。
Q1~Q32为32个MOS管,每个MOS管的栅极用于连接一个输入信号,共32个。
32个MOS管分为4组,每组有8个MOS管。每组MOS管的源极相互连接,然后4组MOS管的源极分别与4个输入选通信号连接。如第一组(Q1、Q5、Q9、Q13、Q17、Q21、Q25、Q29)与输入选通信号Y1相连。
然后每组MOS管的漏极分别与8个输入通道相连,如图1所示,Q1、Q2、Q3、Q4均与输入通道X1相连,Q5、Q6、Q7、Q8均与输入通道X2相连,以此类推。
因此,在一个周期内,通过扫描的方式轮流使能Y1~Y4四个输入选通信号:
当使能Y1时,第一组MOS管有效,第一组MOS管接入的输入信号(input1~input8)依次映射至输入通道X1~X8;
当使能Y2时,第一组MOS管有效,第一组MOS管接入的输入信号(input9~input16)依次映射至输入通道X1~X8;
当使能Y3时,第一组MOS管有效,第一组MOS管接入的输入信号(input17~input24)依次映射至输入通道X1~X8;
当使能Y4时,第一组MOS管有效,第一组MOS管接入的输入信号(input25~input32)依次映射至输入通道X1~X8。
由于输入信号和输入通道均是按照数字量信号(也即高低电平信号)计算,利用MOS管的特性和在软件中作逻辑运算(如非运算),能够使得输入信号与输入通道的值相对应(即映射),如输入信号为高电平,输入通道获得高电平。
X1~X8每映射到一个输入信号,可以直接转交给MCU中的寄存器处理。
因此,利用12个原有IO点数,即可以得到32个输入点数。当然,根据矩阵排布,也可以采用6*6的矩阵,即使用6个输入选通信号,6个输入通道,实现扩展36个输入点数。
进一步的,每组NMOS管的源极通过一个电阻电连接于VCC电源。电阻可以选择10kΩ。
图2和3为一种输出点数的扩展方法,大致的原理与输入点数的扩展方法一致。
具体的,R1~R4为4个输出选通信号,通过将原有IO点数中的4个IO配置为输出管脚实现。
C1~C8为8个输出通道,通过将原有IO点数中的8个IO配置为输出管脚实现。
Q33~Q96为64个MOS管,包括4组,每组有8个双MOS管,双MOS管包括2个MOS管,一个用于使能的第一MOS管和一个用于输出的第二MOS管,第一MOS管的源极和第二MOS管的漏极连接,如图2和3所示。
进一步的,所有第一MOS管分别通过一个电阻连接于VCC电源,电阻可以选择1kΩ。所有第二MOS管的源极分别通过一个电阻接地,电阻可以选择10kΩ。
每组MOS管的所有第一MOS管的栅极和一个输出选通信号连接,如R1分别与Q33~Q40的栅极连接,R2分别与Q49~Q56连接。
每组MOS管的所有第二MOS管的栅极分别连接一个输出通道,使得一个输出通道与R个第二MOS管的栅极连接。如C1分别和Q41、Q57、Q73、Q89连接。
因此,在一个周期内,通过扫描的方式轮流使能R个输出选通信号:
当使能R1输出选通信号时,第一组MOS管(Q33~Q48)有效,触发C1~C8输出通道一对一映射至该组所述MOS管的所有所述第二MOS管的源极。具体为C1~C8分别映射至图2中的Q41~Q48的源极(即输出信号output1~output8)。
当使能R2输出选通信号时,第二组MOS管有效,触发C1~C8输出通道一对一映射至该组所述MOS管的所有所述第二MOS管的源极。具体为C1~C8分别映射至图2中的Q57~Q64的源极(即输出信号output9~output16)。
当使能R3输出选通信号时,第三组MOS管有效,触发C1~C8输出通道一对一映射至该组所述MOS管的所有所述第二MOS管的源极。具体为C1~C8分别映射至图3中的Q73~Q80的源极(即输出信号output17~output24)。
当使能R4输出选通信号时,第四组MOS管有效,触发C1~C8输出通道一对一映射至该组所述MOS管的所有所述第二MOS管的源极。具体为C1~C8分别映射至图3中的Q89~Q96的源极(即输出信号output25~output32)。
由于输出信号和输出通道均是按照数字量信号(也即高低电平信号)计算,利用MOS管的特性和在软件中作逻辑运算(如非运算),能够使得输出信号与输出通道的值相对应(即映射),如输出通道输出为高电平,输出信号获得高电平。
进一步的,由于输出信号的特点,当需要保持持续输出时,此时需要在每个第二MOS管的源极连接一个锁存器,通过锁存器暂存输出信号。对于LED等不需要持续输出的负载,可以不加锁存器。
因此,利用12个原有IO点数,即可以得到32个输出点数。当然,根据矩阵排布,也可以采用6*6的矩阵,即使用6个输出选通信号,6个输出通道,实现扩展36个输出点数。
在本申请的另一实施例中,还提供了一种IO点数的扩展方法,包括如上所述输入点数的扩展方法和如上所述输出点数的扩展方法。
通过扩展输入点数和输出点数,实现IO点数的扩展。
需要说明的是,一般MCU的IO通信周期为2ms~8ms,而扫描周期为10~20μs。扫描周期与通信周期相比,扫描周期几乎可以忽略不计。
所以读取数据的流程为,主站在DC Sync同步周期中通过中断的方式读取输入信号的值,MCU将扫描读取的输入值反馈给主站,完成一次输入信号数据的更新。
输出与输入基本方式相同,不同的是主站是以中断的方式更新要输出的信号的值,MCU通过扫描的方式输出一组信号的值,并通过锁存器更新当前信号的值,在依次扫描并锁存其余通道信号的值。所有输出信号的值更新完毕,则等待下一次主站数据的更新,再进行下一次扫描输出。
综上所述,本发明实施例提供的IO点数扩展方法,能够在不改变MCU的情况下,通过软硬件整体配合,增加远程IO模块的IO点数,提高性价比,增加竞争力;硬件上几乎只是增加部分MOS管和少量锁存器来实现IO点数的提升,与改用具备更多原有IO点数的MCU相比,成本更低,更有性价比优势,而且更具备灵活性;在一般应用场合,需要将所有IO的状态通过连接器输出到LED灯板,这种方案更能节省连接器的管脚数,从而降低成本节省空间;在输入输出同样的点数的情况下,占用更少的MCU管脚,从而降低MCU的功耗。
在此,仅为了描述特定的示例实施例的目的使用专业词汇,并且不是意指为限制的目的。除非上下文清楚地作出相反的表示,在此使用的单数形式“一个(a)”、“一个(an)”和“该(the)”可以意指为也包括复数形式。术语“包括(comprises)”、“包括(comprising)”、“包括(including)”和“具有(having)”是包括在内的意思,并且因此指定存在所声明的特征、整体、步骤、操作、元件和/或组件,但是不排除存在或额外地具有一个或以上的其他特征、整体、步骤、操作、元件、组件和/或其组合。除非明确地指示了执行的次序,在此描述的该方法步骤、处理和操作不解释为一定需要按照所论述和示出的特定的次序执行。还应当理解的是,可以采用附加的或者可选择的步骤。
当元件或者层称为是“在……上”、“与……接合”、“连接到”或者“联接到”另一个元件或层,其可以是直接在另一个元件或者层上、与另一个元件或层接合、连接到或者联接到另一个元件或层,也可以存在介于其间的元件或者层。与此相反,当元件或层称为是“直接在……上”、“与……直接接合”、“直接连接到”或者“直接联接到”另一个元件或层,则可能不存在介于其间的元件或者层。其他用于描述元件关系的词应当以类似的方式解释(例如,“在……之间”和“直接在……之间”、“相邻”和“直接相邻”等)。在此使用的术语“和/或”包括该相关联的所罗列的项目的一个或以上的任一和所有的组合。虽然此处可能使用了术语第一、第二、第三等以描述各种的元件、组件、区域、层和/或部分,这些元件、组件、区域、层和/或部分不受到这些术语的限制。这些术语可以只用于将一个元件、组件、区域或部分与另一个元件、组件、区域或部分区分。除非由上下文清楚地表示,在此使用诸如术语“第一”、“第二”及其他数值的术语不意味序列或者次序。因此,在下方论述的第一元件、组件、区域、层或者部分可以采用第二元件、组件、区域、层或者部分的术语而不脱离该示例实施例的教导。
空间的相对术语,诸如“内”、“外”、“在下面”、“在……的下方”、“下部”、“上方”、“上部”等,在此可出于便于描述的目的使用,以描述如图中所示的一个元件或者特征和另外一个或多个元件或者特征之间的关系。空间的相对术语可以意指包含除该图描绘的取向之外该装置的不同的取向。例如如果翻转该图中的装置,则描述为“在其他元件或者特征的下方”或者“在元件或者特征的下面”的元件将取向为“在其他元件或者特征的上方”。因此,示例术语“在……的下方”可以包含朝上和朝下的两种取向。该装置可以以其他方式取向(旋转90度或者其他取向)并且以此处的空间的相对描述解释。
以上所述,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种输入点数的扩展方法,其特征在于,包括:
将原有IO点数中的Y个IO点位配置为输出管脚,得到Y个输入选通信号;
将原有IO点数中的X个IO点位配置为输入管脚,得到X个输入通道;
配置多个MOS管,多个所述MOS管分为Y个组,每组有X个所述MOS管;
每个所述MOS管的栅极用于连接一个输入信号;
每组所述MOS管的所有源极和一个所述输入选通信号连接在一起;
每组所述MOS管的所有漏极分别与X个所述输入通道连接,使得每个所述输入通道与Y个所述MOS管的漏极连接;
轮流使能Y个所述输入选通信号,每使能一个所述输入选通信号时,触发该组所述MOS管的栅极连接的所述输入信号一对一映射至X个所述输入通道;
其中X、Y为整数,X与Y之和小于等于原有IO点数数量。
2.根据权利要求1所述的输入点数的扩展方法,其特征在于,所述MOS管为NMOS管。
3.根据权利要求2所述的输入点数的扩展方法,其特征在于,每组所述NMOS管的源极通过一个电阻电连接于VCC电源。
4.根据权利要求1所述的输入点数的扩展方法,其特征在于,X乘以Y大于等于6。
5.一种输出点数的扩展方法,其特征在于,包括:
将原有IO点数中的R个IO点位配置为输出管脚,得到R个输出选通信号;
将原有IO点数中的C个IO点位配置为输出管脚,得到C个输出通道;
配置多个MOS管,多个所述MOS管分为R个组,每组有C个双MOS管,所述双MOS管包括一个用于使能的第一MOS管和一个用于输出的第二MOS管,所述第一MOS管的源极和所述第二MOS管的漏极连接;
每组MOS管的所有所述第一MOS管的栅极和一个所述输出选通信号连接;
每组MOS管的所有所述第二MOS管的栅极分别连接一个所述输出通道,使得一个所述输出通道与R个所述第二MOS管的栅极连接;
轮流使能R个所述输出选通信号,每使能一个所述输出选通信号时,触发C个所述输出通道一对一映射至该组所述MOS管的所有所述第二MOS管的源极;
其中C、R为整数,C与R之和小于等于原有IO点数数量。
6.根据权利要求5所述的输出点数的扩展方法,其特征在于,每个所述第二MOS管的源极连接一个用于暂存信号的锁存器。
7.根据权利要求5所述的输出点数的扩展方法,其特征在于,所述MOS管为PMOS管。
8.根据权利要求7所述的输出点数的扩展方法,其特征在于,每个所述第一MOS管的漏极通过一个电阻电连接于VCC电源,每个所述第二MOS管的源极通过另一个电阻接地。
9.根据权利要求5所述的输出点数的扩展方法,其特征在于,C乘以R大于等于6。
10.一种IO点数的扩展方法,其特征在于,包括如权利要求1至4任一所述的输入点数的扩展方法和如权利要求5至9任一所述的输出点数的扩展方法;
C、R、X、Y四者之和小于等于原有IO点数数量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911338912.9A CN110989457A (zh) | 2019-12-23 | 2019-12-23 | 一种io点数的扩展方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911338912.9A CN110989457A (zh) | 2019-12-23 | 2019-12-23 | 一种io点数的扩展方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110989457A true CN110989457A (zh) | 2020-04-10 |
Family
ID=70075575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911338912.9A Pending CN110989457A (zh) | 2019-12-23 | 2019-12-23 | 一种io点数的扩展方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110989457A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040249986A1 (en) * | 1993-07-26 | 2004-12-09 | Hitachi, Ltd. | Control unit for vehicle and total control system therefor |
CN101464675A (zh) * | 2009-01-09 | 2009-06-24 | 西安建筑科技大学 | 无限点plc开关量输入扩展模块 |
CN202772872U (zh) * | 2012-05-18 | 2013-03-06 | 上海耀华称重系统有限公司 | 一种键盘扫描和io口扩展复用的电路设计结构 |
CN103439905A (zh) * | 2013-08-29 | 2013-12-11 | 广州视源电子科技股份有限公司 | Io输入口扩展电路 |
CN106066611A (zh) * | 2015-04-21 | 2016-11-02 | 三星电子株式会社 | 通过对接对功能进行扩展的方法及其电子装置 |
CN107153376A (zh) * | 2017-05-19 | 2017-09-12 | 肇庆市智高电机有限公司 | 一种电子控制器 |
CN110568804A (zh) * | 2019-10-11 | 2019-12-13 | 深圳市道通智能航空技术有限公司 | 一种微处理器管脚扩展电路、电池均衡控制电路和无人机 |
-
2019
- 2019-12-23 CN CN201911338912.9A patent/CN110989457A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040249986A1 (en) * | 1993-07-26 | 2004-12-09 | Hitachi, Ltd. | Control unit for vehicle and total control system therefor |
CN101464675A (zh) * | 2009-01-09 | 2009-06-24 | 西安建筑科技大学 | 无限点plc开关量输入扩展模块 |
CN202772872U (zh) * | 2012-05-18 | 2013-03-06 | 上海耀华称重系统有限公司 | 一种键盘扫描和io口扩展复用的电路设计结构 |
CN103439905A (zh) * | 2013-08-29 | 2013-12-11 | 广州视源电子科技股份有限公司 | Io输入口扩展电路 |
CN106066611A (zh) * | 2015-04-21 | 2016-11-02 | 三星电子株式会社 | 通过对接对功能进行扩展的方法及其电子装置 |
CN107153376A (zh) * | 2017-05-19 | 2017-09-12 | 肇庆市智高电机有限公司 | 一种电子控制器 |
CN110568804A (zh) * | 2019-10-11 | 2019-12-13 | 深圳市道通智能航空技术有限公司 | 一种微处理器管脚扩展电路、电池均衡控制电路和无人机 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10318447B2 (en) | Universal SPI (Serial Peripheral Interface) | |
US10560102B1 (en) | Field programmable gate array including coupled lookup tables | |
US20080258770A1 (en) | Single Threshold and Single Conductivity Type Logic | |
CN105243984A (zh) | 移位寄存单元、移位寄存器及移位寄存器的驱动方法 | |
CN101953075A (zh) | 最小化集成电路装置中的功率消耗的电路和方法 | |
CN111179805B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示面板 | |
JPH0586091B2 (zh) | ||
CN110989457A (zh) | 一种io点数的扩展方法 | |
US20150061727A1 (en) | Analog Signal Compatible CMOS Switch as an Integrated Peripheral to a Standard Microcontroller | |
CN110545392B (zh) | 一种电路板、其制备方法及显示装置 | |
US20170200484A1 (en) | Programmable integrated circuits with in-operation reconfiguration capability | |
JP2019057985A (ja) | パワーモジュール | |
CN108347244B (zh) | 用于fpga的多模式por电路 | |
CN114095004B (zh) | 驱动电路 | |
US11715403B2 (en) | Level conversion circuit, and display panel | |
US10109235B2 (en) | Compensation circuit, AMOLED structure and display device | |
CN112904776A (zh) | 一种基于fpga的plc接口扩展结构 | |
CN106409342A (zh) | 面积高效的多位触发器拓扑 | |
CN101888239A (zh) | 输出缓冲器、源极驱动器以及电子系统 | |
CN113110727B (zh) | 一种龙芯3a4000供电系统、设计方法及处理器系统 | |
US11816449B2 (en) | Low-loss arithmetic circuit and operating method of the same | |
CN108649927A (zh) | 一种低功耗d触发器 | |
US6912165B2 (en) | Method for transparent updates of output driver impedance | |
CN213904120U (zh) | 一种基于fpga的plc接口扩展结构 | |
KR20130066267A (ko) | 필드 프로그래머블 게이트 어레이의 스위치 블록 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: Room 201, building 4, 780 xiecao Road, Xiegang Town, Dongguan City, Guangdong Province 523000 Applicant after: GUANGDONG SUMIDA AUTOMATION Co.,Ltd. Address before: 523000 Guangdong province Dongguan city Changan town Xiaobian Plainvim industrial center building two floor A District Applicant before: GUANGDONG SUMIDA AUTOMATION Co.,Ltd. |
|
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200410 |