CN110970314A - 用于芯片封装中图形化纳米颗粒的微焊点互连方法及产品 - Google Patents

用于芯片封装中图形化纳米颗粒的微焊点互连方法及产品 Download PDF

Info

Publication number
CN110970314A
CN110970314A CN201911299346.5A CN201911299346A CN110970314A CN 110970314 A CN110970314 A CN 110970314A CN 201911299346 A CN201911299346 A CN 201911299346A CN 110970314 A CN110970314 A CN 110970314A
Authority
CN
China
Prior art keywords
wafer
pad area
bonding pad
bonding
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911299346.5A
Other languages
English (en)
Inventor
汤自荣
梁琦
李俊杰
史铁林
廖广兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201911299346.5A priority Critical patent/CN110970314A/zh
Publication of CN110970314A publication Critical patent/CN110970314A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/03318—Manufacturing methods by local deposition of the material of the bonding area in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/822—Applying energy for connecting
    • H01L2224/82201—Compression bonding
    • H01L2224/82203—Thermocompression bonding

Abstract

本发明属于芯片封装领域，并公开了一种用于芯片封装中图形化纳米颗粒的微焊点互连方法及产品。该方法包括下列步骤：(a)待处理晶圆上包括图形化的焊盘区域和非焊盘区域，在焊盘区域上光刻形成光刻胶覆盖层；(b)对待处理晶圆进行气相沉积形成一层有机疏水薄膜；(c)去除焊盘区域上的光刻胶覆盖层，以此去除焊盘区域上的有机疏水薄膜；(d)使纳米颗粒导电墨水扫过焊盘区域，溶剂挥发后，纳米颗粒将沉积在焊盘区域；(e)将另一块待处理晶圆与焊盘上沉积有纳米颗粒的晶圆对准，热压键合，以此实现两块待处理晶圆的互连。通过本发明，实现将纳米颗粒按需涂覆在键合界面上，具有效率高、精度高、可大规模量产等优点。

Description

用于芯片封装中图形化纳米颗粒的微焊点互连方法及产品
技术领域
本发明属于芯片封装领域，更具体地，涉及一种用于芯片封装中图形化纳米颗粒的微焊点互连方法及产品。
背景技术
近年来，随着集成电路制造技术的快速发展，电子产品在高性能、多功能、便携性等方面提出了更多的需求，推动着高密度封装的发展，同时也提出了很多新的挑战，焊点尺寸和节距急剧减小。在窄节距下铜-锡互连面临着锡溢出导致短路、服役过程中锡须生长导致短路等一系列问题，严重影响了集成电路的制造良率和可靠性。对极小尺寸和节距的焊点，现在常用铜-铜直接键合，但其键合温度较高且对键合表面清洁度和平整度要求较高。随着对纳米材料的深入研究发现纳米颗粒在较低温度下烧结可获得较好的电性能和机械性能，有望取代锡基合金作为焊料实现微焊点的互连。
将纳米颗粒涂在键合表面的方法主要有喷墨打印、滴蘸法和微转印成型等。喷墨打印主要受限于打印精度，较难制备20μm以下的图形，同时对于颗粒型墨水容易由于颗粒团聚导致喷头堵塞，适用范围有限。而滴蘸法效率较高，但是蘸墨量不易控制，同时在蘸墨时墨水容易吸附在微铜柱之间而导致短路。微转印成型可以实现大规模制备，但对极小图形的转印良率不高，对设备对准精度要求较高且模板多可变形导致大面积转印过程中可能出现错位等问题。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种用于芯片封装中图形化纳米颗粒的微焊点互连方法及产品，其通过对晶圆表面进行疏水改性，利用晶圆和焊盘表面亲疏水差异的特性，实现高效、高精度地将纳米颗粒涂覆在键合界面上，相较于其他方法，该方法精度高、可大规模使用且对针头要求较低，不会发生堵塞。
为实现上述目的，按照本发明的一个方面，提供了一种用于芯片封装中图形化纳米颗粒的微焊点互连方法，该方法包括下列步骤：
(a)对于待处理晶圆，其表面包括图形化的焊盘区域和非焊盘区域，采用光刻工艺在所述焊盘区域上进行光刻成形，以此在所述焊盘区域上形成光刻胶覆盖层；
(b)对经过步骤(a)后获得的待处理晶圆进行气相沉积，使得所述待处理晶圆上的非焊盘区域和所述焊盘区域上的光刻胶覆盖层上形成一层有机疏水薄膜；
(c)去除所述焊盘区域上的光刻胶覆盖层，以此去除所述焊盘区域上的有机疏水薄膜，保留所述非焊盘区域上的有机疏水薄膜；
(d)将纳米颗粒导电墨水滴在所述待处理晶圆表面，在所述待处理晶圆表面形成液滴，拖动该液滴使得所述液滴扫过所述焊盘区域，待该液滴中的溶剂挥发后，纳米颗粒将沉积在所述焊盘区域；
(e)将另一块待处理晶圆的焊盘与经过步骤(d)处理后的晶圆的沉积有纳米颗粒的焊盘区域对准，在真空或惰性气体或还原性气体氛围中热压键合，该热压键合过程中纳米颗粒会烧结从而实现微焊点的互连，以此实现两块待处理晶圆的互连。
进一步优选地，在步骤(a)中，所述图形化的焊盘区域中焊盘的直径为1μm～100μm，厚度为0.1μm～5μm。
进一步优选地，在步骤(a)中，所述光刻胶覆盖层的厚度为0.5μm～10μm。进一步优选地，在步骤(b)中，所述有机疏水薄膜优选采用氟硅烷。
进一步优选地，在步骤(d)中，所述纳米颗粒导电墨水中的溶剂优选为水、乙二醇、甲醇、乙醇中的一种或多种组合。
进一步优选地，在步骤(d)中，所述纳米颗粒导电墨水中纳米颗粒的质量分数优选为20％～50％，粒径优选为150nm以下的纳米铜颗粒或纳米银颗粒。
进一步优选地，在步骤(e)中，所述热压键合的温度为150℃～400℃，键合压力优选为1MPa～50MPa，键合时间优选为1min～60min。
按照本发明的另一方面，提供了一种上述所述的方法获得的产品。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
1、本发明通过在晶圆表面非焊盘区域形成有机疏水层，使得焊盘区域与非焊盘区域呈现亲疏水的差异，利用该差异实现纳米颗粒仅沉积在焊盘区域，以此实现将纳米颗粒按需涂覆在键合界面上，形成图案化的纳米颗粒焊料层，形成的纳米颗粒焊料厚度均一性好，解决了其他方法喷头容易堵塞、焊料厚度不均匀等缺点，同时具有效率高、精度高、可大规模量产等优点；
2、本发明中通过在焊盘区域上沉积纳米颗粒，然后将该纳米颗粒作为焊料，通过热压键合实现不同晶圆之间的微焊点互连，与现有的图形化方法相比，纳米颗粒不会在非焊盘区域的有机疏水薄膜上沉积，进而在键合过程中造成短路，也不会导致错位，并且纳米颗粒导电墨水在涂覆过程可采用多针头协作，实现高效率作业，而纳米颗粒形成的焊料层厚度也可以通过涂敷次数来调节，实现了焊料厚度可控；
3、本发明中采用的方法包括光刻技术、气相沉积技术以及热压键合等方法都是工业常用的微电子制造技术，因此可在现有设备条件下实现大规模生产。
附图说明
图1是按照本发明的优选实施例所构建的在用于芯片封装中图形化纳米颗粒的微焊点互连方法工艺流程示意图；
图2是按照本发明的优选实施例所构建的在晶圆表面焊盘上制作光刻胶覆盖层的工艺流程示意图；
图3是按照本发明的优选实施例所构建的在晶圆表面沉积有机疏水薄膜的示意图；
图4是按照本发明的优选实施例所构建的在晶圆表面涂覆纳米颗粒的示意图；
图5是按照本发明的优选实施例所构建的晶圆键合结构示意图；
图6是按照本发明的优选实施例所构建的焊盘表面沉积的纳米颗粒的扫描电子显微镜图；图6中(a)是纳米颗粒沉积在焊盘表面的扫描电子显微镜图；图6中(b)是(a)的局部放大图。
在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：
1-晶圆，2-焊盘，3-光刻胶覆盖层，4-有机疏水薄膜，5-纳米颗粒导电墨水，6-纳米颗粒。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
如图1所示，一种用于芯片封装中图形化纳米颗粒的微焊点互连方法，该方法包括下列步骤：
(a)对于待处理晶圆1，其表面包括图形化的焊盘区域2和非焊盘区域，如图2所示，采用光刻工艺在所述焊盘区域上进行光刻成形，以此在所述焊盘区域上形成光刻胶覆盖层3；其中，光刻工艺中包括匀胶、前烘、曝光和显影；
(b)如图3所示，对经过步骤(a)后获得的待处理晶圆进行气相沉积，使得所述待处理晶圆上的非焊盘区域和所述焊盘区域上的光刻胶覆盖层上形成一层有机疏水薄膜4；
(c)去除所述焊盘区域上的光刻胶覆盖层，以此去除所述焊盘区域上的有机疏水薄膜，保留所述非焊盘区域上的有机疏水薄膜；
(d)如图4所示，将纳米颗粒导电墨水5滴在所述待处理晶圆表面，在所述待处理晶圆表面形成液滴，拖动该液滴使得所述液滴扫过所述焊盘区域，待该液滴中的溶剂挥发后，在所述焊盘区域获得沉积的纳米颗粒6；
(e)如图5所示，将另一块待处理晶圆的焊盘与经过步骤(d)处理后的晶圆的沉积有纳米颗粒的焊盘区域对准，在真空或惰性气体或还原性气体氛围中热压键合，该热压键合过程中纳米颗粒会烧结从而实现微焊点的互连，以此实现两块待处理晶圆的互连。
进一步地，在步骤(a)中，所述图形化的焊盘区域中焊盘的直径为1μm～100μm，厚度为0.1μm～5μm，过大的焊盘可以采用喷墨打印的方法，本方法更适用于极小尺寸的图形，厚度过高的焊盘侧壁容易吸附墨水，导致焊盘间短路。
进一步地，在步骤(a)中，所述光刻胶覆盖层的厚度为0.5μm～10μm对于光刻胶的材料和去除材料的溶剂采用常规的光刻工艺中的材料，例如，光刻胶的材料为AZ5214、NR7-1500PY或AZ4620等，去除所述光刻胶覆盖层可选采用N-甲基吡咯烷酮或丙酮等。
进一步地，在步骤(b)中，所述有机疏水薄膜优选采用氟硅烷，可以为全氟辛基三氯硅烷、全氟癸基三氯硅烷或全氟十二烷基三氯硅烷等。
进一步地，在步骤(d)中，所述纳米颗粒导电墨水中的溶剂优选为水、乙二醇、甲醇、乙醇中的一种或多种组合。
进一步地，在步骤(d)中，所述纳米颗粒导电墨水中纳米颗粒的质量分数优选为20％～50％，粒径优选为150nm以下的纳米铜颗粒或纳米银颗粒。墨水中银的质量分数理论上越高越好，但是质量分数较高的墨水会导致墨水粘度增大，无法图形化或导致图形化良率下降，质量分数较低的墨水单次涂覆沉积的纳米颗粒较少，涂覆次数增加，导致效率下降，纳米颗粒的粒径越小越好，表面能高，利于烧结，可获得更高的键合强度。
进一步地，在步骤(e)中，所述热压键合的温度为150℃～400℃，键合压力优选为1MPa～50MPa，键合时间优选为1min～60min。键合温度在150℃～400℃，纳米颗粒表面的原子加速互扩散，能形成良好的烧结颈，实现良好的键合。温度理论上越高越好，但是温度过高芯片上的部分材料可能承受不了。键合压力一方面是为了使焊盘紧密互联，另一方面可以促进烧结，键合时间理论上越长越好，可以使原子充分互扩散，但太长时间效率太低，在1min～60min的时间范围上已经可以实现良好的键合。
下面将结合具体的实施例进一步说明本发明。
实施例1
一种用于芯片封装中图形化纳米颗粒的微焊点互连方法的工艺流程图，其包括如下步骤：
1)准备4英寸的晶圆，其表面有尺寸为15μm的铜焊盘，通过匀胶、前烘、曝光和显影等光刻工艺，在焊盘表面覆盖一层光刻胶，其中，铜焊盘的厚度为0.2μm，光刻胶的厚度为1μm。
2)在氮气环境下利用气相沉积法在晶圆表面沉积一层全氟辛基三氯硅烷薄膜，其中，全氟辛基三氯硅烷容易水解，需在氮气或其他低湿度气氛下沉积，否则会影响沉积，导致晶圆表面疏水性较差；
3)利用N-甲基吡咯烷酮去除晶圆上铜焊盘表面的光刻胶，然后依次用乙醇、去离子水清洗并干燥，其中，沉积过全氟辛基三氯硅烷的晶圆表面为疏水的，铜焊盘表面为亲水的；
4)选取溶剂体系为水基的纳米银导电墨水，其中纳米银颗粒的直径为30～50nm，纳米银的质量分数为35％，在晶圆表面滴上约15μl墨水形成小液滴，并用针头拖动液滴以规划好的蛇形路线扫过所有铜焊盘，会在铜焊盘表面留下墨水；
5)待铜焊盘表面墨水中溶剂完全挥发，纳米银颗粒沉积在焊盘表面；
6)可多次重复步骤4-6，增加纳米银颗粒焊料的厚度至所需厚度。
7)将另一片带有焊盘的晶圆与该晶圆对准，在20MPa的键合压力，250℃的键合温度下及甲酸气体氛围中烧结30min，实现互连。
如图6所示，图6中(a)所示在显微镜下观察的在晶圆表面沉积的纳米颗粒的形态，图6中(b)是图(a)的局部放大图，从图中可以看出，利用该方法涂覆的纳米颗粒在铜焊盘表面的覆盖率在95％以上。
实施例2
1)准备4英寸的晶圆，其表面有尺寸为100μm的铜焊盘，通过匀胶、前烘、曝光和显影等光刻工艺，在焊盘表面覆盖一层光刻胶，其中，铜焊盘的厚度为5μm，光刻胶的厚度为10μm。
2)在氮气环境下利用气相沉积法在晶圆表面沉积一层全氟辛基三氯硅烷薄膜，即有机疏水薄膜，其中，全氟辛基三氯硅烷容易水解，需在氮气或其他低湿度气氛下沉积，否则会影响沉积，导致晶圆表面疏水性较差；
3)利用N-甲基吡咯烷酮去除晶圆上铜焊盘表面的光刻胶，然后依次用乙醇、去离子水清洗并干燥，其中，沉积过全氟辛基三氯硅烷的晶圆表面为疏水的，铜焊盘表面为亲水的；
4)选取溶剂体系为水基的纳米银导电墨水，其中纳米银颗粒的直径为100～150nm，纳米银的质量分数为50％，在晶圆表面滴上约15μl墨水形成小液滴，并用针头拖动液滴以规划好的蛇形路线扫过所有铜焊盘，会在铜焊盘表面留下墨水；
5)待铜焊盘表面墨水中溶剂完全挥发，纳米银颗粒沉积在焊盘表面；
6)可多次重复步骤4-6，增加纳米银颗粒焊料的厚度至所需厚度。
7)将另一片带有焊盘的晶圆与该晶圆对准，在15MPa的键合压力，400℃的键合温度下及甲酸气体氛围中烧结50min，实现互连。
实施例3
1)准备4英寸的晶圆，其表面有尺寸为1μm的铜焊盘，通过匀胶、前烘、曝光和显影等光刻工艺，在焊盘表面覆盖一层光刻胶，其中，铜焊盘的厚度为0.1μm，光刻胶的厚度为0.5μm。
2)在氮气环境下利用气相沉积法在晶圆表面沉积一层全氟辛基三氯硅烷薄膜，其中，全氟辛基三氯硅烷容易水解，需在氮气或其他低湿度气氛下沉积，否则会影响沉积，导致晶圆表面疏水性较差；
3)利用N-甲基吡咯烷酮去除晶圆上铜焊盘表面的光刻胶，然后依次用乙醇、去离子水清洗并干燥，其中，沉积过全氟辛基三氯硅烷的晶圆表面为疏水的，铜焊盘表面为亲水的；
4)选取溶剂体系为水基的纳米银导电墨水，其中纳米银颗粒的直径为1～30nm，纳米银的质量分数为20％，在晶圆表面滴上约15μl墨水形成小液滴，并用针头拖动液滴以规划好的蛇形路线扫过所有铜焊盘，会在铜焊盘表面留下墨水；
5)待铜焊盘表面墨水中溶剂完全挥发，纳米银颗粒沉积在焊盘表面；
6)可多次重复步骤4-6，增加纳米银颗粒焊料的厚度至所需厚度。
7)将另一片带有焊盘的晶圆与该晶圆对准，在50MPa的键合压力，300℃的键合温度下及甲酸气体氛围中烧结1min，实现互连。
实施例4
1)准备4英寸的晶圆，其表面有尺寸为30μm的铜焊盘，通过匀胶、前烘、曝光和显影等光刻工艺，在焊盘表面覆盖一层光刻胶，其中，铜焊盘的厚度为0.5μm，光刻胶的厚度为1.4μm。
2)在氮气环境下利用气相沉积法在晶圆表面沉积一层全氟辛基三氯硅烷薄膜，其中，全氟辛基三氯硅烷容易水解，需在氮气或其他低湿度气氛下沉积，否则会影响沉积，导致晶圆表面疏水性较差；
3)利用N-甲基吡咯烷酮去除晶圆上铜焊盘表面的光刻胶，然后依次用乙醇、去离子水清洗并干燥，其中，沉积过全氟辛基三氯硅烷的晶圆表面为疏水的，铜焊盘表面为亲水的；
4)选取溶剂体系为水基的纳米银导电墨水，其中纳米银颗粒的直径为10～50nm，纳米银的质量分数为35％，在晶圆表面滴上约15μl墨水形成小液滴，并用针头拖动液滴以规划好的蛇形路线扫过所有铜焊盘，会在铜焊盘表面留下墨水；
5)待铜焊盘表面墨水中溶剂完全挥发，纳米银颗粒沉积在焊盘表面；
6)可多次重复步骤4-6，增加纳米银颗粒焊料的厚度至所需厚度。
7)将另一片带有焊盘的晶圆与该晶圆对准，在1MPa的键合压力，250℃的键合温度下及甲酸气体氛围中烧结60min，实现互连。
实施例5
1)准备4英寸的晶圆，其表面有尺寸为40μm的铜焊盘，通过匀胶、前烘、曝光和显影等光刻工艺，在焊盘表面覆盖一层光刻胶，其中，铜焊盘的厚度为0.6μm，光刻胶的厚度为1.6μm。
2)在氮气环境下利用气相沉积法在晶圆表面沉积一层全氟辛基三氯硅烷薄膜，其中，全氟辛基三氯硅烷容易水解，需在氮气或其他低湿度气氛下沉积，否则会影响沉积，导致晶圆表面疏水性较差；
3)利用N-甲基吡咯烷酮去除晶圆上铜焊盘表面的光刻胶，然后依次用乙醇、去离子水清洗并干燥，其中，沉积过全氟辛基三氯硅烷的晶圆表面为疏水的，铜焊盘表面为亲水的；
4)选取溶剂体系为水基的纳米银导电墨水，其中纳米银颗粒的直径为50～100nm，纳米银的质量分数为25％，在晶圆表面滴上约15μl墨水形成小液滴，并用针头拖动液滴以规划好的蛇形路线扫过所有铜焊盘，会在铜焊盘表面留下墨水；
5)待铜焊盘表面墨水中溶剂完全挥发，纳米银颗粒沉积在焊盘表面；
6)可多次重复步骤4-6，增加纳米银颗粒焊料的厚度至所需厚度。
7)将另一片带有焊盘的晶圆与该晶圆对准，在40MPa的键合压力，220℃的键合温度下及甲酸气体氛围中烧结45min，实现互连。
实施例6
1)准备4英寸的晶圆，其表面有尺寸为10μm的铜焊盘，通过匀胶、前烘、曝光和显影等光刻工艺，在焊盘表面覆盖一层光刻胶，其中，铜焊盘的厚度为0.2μm，光刻胶的厚度为1.2μm。
2)在氮气环境下利用气相沉积法在晶圆表面沉积一层全氟辛基三氯硅烷薄膜，其中，全氟辛基三氯硅烷容易水解，需在氮气或其他低湿度气氛下沉积，否则会影响沉积，导致晶圆表面疏水性较差；
3)利用N-甲基吡咯烷酮去除晶圆上铜焊盘表面的光刻胶，然后依次用乙醇、去离子水清洗并干燥，其中，沉积过全氟辛基三氯硅烷的晶圆表面为疏水的，铜焊盘表面为亲水的；
4)选取溶剂体系为水基的纳米银导电墨水，其中纳米银颗粒的直径为1～60nm，纳米银的质量分数为40％，在晶圆表面滴上约15μl墨水形成小液滴，并用针头拖动液滴以规划好的蛇形路线扫过所有铜焊盘，会在铜焊盘表面留下墨水；
5)待铜焊盘表面墨水中溶剂完全挥发，纳米银颗粒沉积在焊盘表面；
6)可多次重复步骤4-6，增加纳米银颗粒焊料的厚度至所需厚度。
7)将另一片带有焊点的晶圆与该晶圆对准，在30MPa的键合压力，150℃的键合温度下及甲酸气体氛围中烧结45min，实现互连。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种用于芯片封装中图形化纳米颗粒的微焊点互连方法，其特征在于，该方法包括下列步骤：
(a)对于待处理晶圆，其表面包括图形化的焊盘区域和非焊盘区域，采用光刻工艺在所述焊盘区域上进行光刻成形，以此在所述焊盘区域上形成光刻胶覆盖层；
(b)对经过步骤(a)后获得的待处理晶圆进行气相沉积，使得所述待处理晶圆上的非焊盘区域和所述焊盘区域上的光刻胶覆盖层上形成一层有机疏水薄膜；
(c)去除所述焊盘区域上的光刻胶覆盖层，以此去除所述焊盘区域上的有机疏水薄膜，保留所述非焊盘区域上的有机疏水薄膜；
(d)将纳米颗粒导电墨水滴在所述待处理晶圆表面，在所述待处理晶圆表面形成液滴，拖动该液滴使得所述液滴扫过所述焊盘区域，待该液滴中的溶剂挥发后，纳米颗粒沉积在所述焊盘区域；
(e)将另一块待处理晶圆的焊盘与经过步骤(d)处理后的晶圆的沉积有纳米颗粒的焊盘区域对准，在真空或惰性气体或还原性气体氛围中热压键合，该热压键合过程中纳米颗粒烧结从而实现微焊点的互连，以此实现两块待处理晶圆的互连。
2.如权利要求1所述的一种用于芯片封装中图形化纳米颗粒的微焊点互连方法，其特征在于，在步骤(a)中，所述图形化的焊盘区域中焊盘的直径为1μm～100μm，厚度为0.1μm～5μm。
3.如权利要求1所述的一种用于芯片封装中图形化纳米颗粒的微焊点互连方法，其特征在于，在步骤(a)中，所述光刻胶覆盖层的厚度为0.5μm～10μm。
4.如权利要求1所述的一种用于芯片封装中图形化纳米颗粒的微焊点互连方法，其特征在于，在步骤(b)中，所述有机疏水薄膜优选采用氟硅烷。
5.如权利要求1所述的一种用于芯片封装中图形化纳米颗粒的微焊点互连方法，其特征在于，在步骤(d)中，所述纳米颗粒导电墨水中的溶剂优选为水、乙二醇、甲醇、乙醇中的一种或多种组合。
6.如权利要求1所述的一种用于芯片封装中图形化纳米颗粒的微焊点互连方法，其特征在于，在步骤(d)中，所述纳米颗粒导电墨水中纳米颗粒的质量分数优选为20％～50％，粒径优选为150nm以下的纳米铜颗粒或纳米银颗粒。
7.如权利要求1所述的一种用于芯片封装中图形化纳米颗粒的微焊点互连方法，其特征在于，在步骤(e)中，所述热压键合的温度为150℃～400℃，键合压力优选为1MPa～50MPa，键合时间优选为1min～60min。
8.一种利用权利要求1-7任一项所述的方法获得的产品。
CN201911299346.5A 2019-12-17 2019-12-17 用于芯片封装中图形化纳米颗粒的微焊点互连方法及产品 Pending CN110970314A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911299346.5A CN110970314A (zh) 2019-12-17 2019-12-17 用于芯片封装中图形化纳米颗粒的微焊点互连方法及产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911299346.5A CN110970314A (zh) 2019-12-17 2019-12-17 用于芯片封装中图形化纳米颗粒的微焊点互连方法及产品

Publications (1)

Publication Number Publication Date
CN110970314A true CN110970314A (zh) 2020-04-07

Family

ID=70034550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911299346.5A Pending CN110970314A (zh) 2019-12-17 2019-12-17 用于芯片封装中图形化纳米颗粒的微焊点互连方法及产品

Country Status (1)

Country Link
CN (1) CN110970314A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022262272A1 (zh) * 2021-06-15 2022-12-22 广东工业大学 一种超细节距半导体互连结构及其成型方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1717156A (zh) * 2004-06-29 2006-01-04 株式会社日立制作所 电子部件的安装方法、半导体模块及半导体器件
CN1802727A (zh) * 2003-03-21 2006-07-12 北卡罗来纳-查佩尔山大学 利用自组装图案化沉积含纳米结构材料的方法和装置和相关制品
US20080156398A1 (en) * 2006-12-28 2008-07-03 Yusuke Yasuda Bonding method and bonding material using metal particle
CN103710679A (zh) * 2012-10-09 2014-04-09 杨启荣 疏水层、其制作方法、具有疏水层的物品及模具的制作方法
CN110203878A (zh) * 2019-05-27 2019-09-06 东南大学 基于亲疏水阵列的单层纳米颗粒二聚体及多聚体制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802727A (zh) * 2003-03-21 2006-07-12 北卡罗来纳-查佩尔山大学 利用自组装图案化沉积含纳米结构材料的方法和装置和相关制品
CN1717156A (zh) * 2004-06-29 2006-01-04 株式会社日立制作所 电子部件的安装方法、半导体模块及半导体器件
US20080156398A1 (en) * 2006-12-28 2008-07-03 Yusuke Yasuda Bonding method and bonding material using metal particle
CN103710679A (zh) * 2012-10-09 2014-04-09 杨启荣 疏水层、其制作方法、具有疏水层的物品及模具的制作方法
CN110203878A (zh) * 2019-05-27 2019-09-06 东南大学 基于亲疏水阵列的单层纳米颗粒二聚体及多聚体制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022262272A1 (zh) * 2021-06-15 2022-12-22 广东工业大学 一种超细节距半导体互连结构及其成型方法
US11742316B2 (en) 2021-06-15 2023-08-29 Guangdong University Of Technology Interconnect structure for semiconductor with ultra-fine pitch and forming method thereof

Similar Documents

Publication Publication Date Title
KR101870169B1 (ko) 재배선층을 가지는 반도체 패키지 및 이의 제조방법
JP5305148B2 (ja) 電子部品、それを用いた電子部品装置およびその製造方法
US7884488B2 (en) Semiconductor component with improved contact pad and method for forming the same
US10849240B2 (en) Contact structures with porous networks for solder connections, and methods of fabricating same
US6586322B1 (en) Method of making a bump on a substrate using multiple photoresist layers
US7517788B2 (en) System, apparatus, and method for advanced solder bumping
US20170033068A1 (en) Formation of solder and copper interconnect structures and associated techniques and configurations
JP4695148B2 (ja) 半導体装置及びその製造方法
US6696356B2 (en) Method of making a bump on a substrate without ribbon residue
JP5902102B2 (ja) 半導体モジュールを製造するための方法およびシステム
JP3827569B2 (ja) 微細パターン接続用回路部品およびその形成方法
KR100691708B1 (ko) 회로 소자의 제조 방법, 전자 소자의 제조 방법, 회로기판, 전자 기기, 및 전기 광학 장치
King et al. Aerosol jet® direct write printing for mil-aero electronic applications
CN115003045B (zh) 一种基于电场驱动喷射沉积微纳3d打印陶瓷基电路的方法
CN110970314A (zh) 用于芯片封装中图形化纳米颗粒的微焊点互连方法及产品
CN103151275A (zh) 倒装芯片金凸点的制作方法
KR102291784B1 (ko) 열가소성 수지를 포함하는 군집형 이방성 도전 접착 필름, 이를 이용한 솔더 범프의 형성방법 및 접합구조체의 제조방법
Jiang et al. Solderability Analysis of Inkjet-Printed Silver Pads with SAC Solder Joints
WO2009110414A1 (ja) バンプ形成方法
Liang et al. A novel pattern printing method of applying Ag nanoparticles to Cu pads for high density Cu-Cu interconnection
US20220336341A1 (en) Lithographically defined electrical interconnects from conductive pastes
JP4293031B2 (ja) 電子部品実装用構造体の製造方法
US20220319829A1 (en) Assemblies used for embedding integrated circuit assemblies, and their uses and method of fabrication thereof
Liang et al. Patterning Ag nanoparticles by selective wetting for fine size Cu-Ag-Cu bonding
JP4684843B2 (ja) バンプ形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200407

RJ01 Rejection of invention patent application after publication