CN110969978A - 驱动电路 - Google Patents

Abstract

本申请提供一种驱动电路，应用于显示面板，其包括GOA电路单元、控制模块和电位拉高模块，所述GOA电路单元包括多个GOA信号接入端；所述控制模块包括多个GOA信号输出端，每一所述GOA信号输出端一一对应电性连接于一所述GOA信号接入端，所述控制模块用于向所述GOA电路单元发送GOA信号；所述电位拉高模块的输出端一一对应连接于一所述GOA信号接入端，并用于将所述GOA信号拉至高电位。本申请提供的驱动电路通过设置电位拉高模块，解决了显示面板掉电瞬间面内电荷残留的技术问题。

Description

驱动电路

技术领域

本申请涉及显示技术领域，具体涉及一种驱动电路。

背景技术

GOA(Gate Driver on Array，集成栅极驱动电路)技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。

现有的驱动电路在显示面板掉电瞬间时，需要通过电平转换芯片来拉高GOA信号，以释放掉电瞬间显示面板面内的残留电荷。然而，由于受到电平转换芯片选型的限制，一颗电平转换芯片无法满足一个面板的掉电需求，从而导致显示面板面内残留的电荷无法得到释放。

发明内容

本申请提供一种驱动电路，以解决显示面板掉电瞬间面内电荷残留的技术问题。

本申请提供一种驱动电路，应用于显示面板，其包括：

GOA电路单元，所述GOA电路单元包括多个GOA信号接入端；

控制模块，所述控制模块包括多个GOA信号输出端，每一所述GOA信号输出端一一对应电性连接于一所述GOA信号接入端，所述控制模块用于向所述GOA电路单元发送GOA信号；以及

电位拉高模块，所述电位拉高模块包括信号控制单元、高电位输出单元和多个晶体管，每一所述晶体管包括栅极、源极和漏极，每一所述晶体管的漏极一一对应电性连接于一所述GOA信号接入端；所述信号控制单元的输出端一一对应电性连接于每一所述晶体管的栅极，并用于控制所述晶体管的导通状态；所述高电位输出单元的输出端分别电性连接于每一所述晶体管的源极，并用于向所述GOA信号接入端输出高电位；

其中，当所述GOA电路单元处于正常工作状态时，所述晶体管处于关闭状态；当所述显示面板处于掉电瞬间时，所述晶体管处于导通状态，所述GOA信号被拉至高电位。

在本申请的驱动电路中，所述晶体管包括至少一第一晶体管，所述GOA信号接入端包括起始信号接入端，每一所述第一晶体管的漏极一一对应电性连接于一所述起始信号接入端。

在本申请的驱动电路中，所述晶体管包括多个第二晶体管，所述GOA信号接入端包括时钟信号接入端，每一所述第二晶体管的漏极一一对应电性连接于一所述时钟信号接入端。

在本申请的驱动电路中，所述晶体管包括至少一第三晶体管，所述GOA信号接入端包括参考低电平信号接入端，每一所述第三晶体管的漏极一一对应电性连接于一所述参考低电平信号接入端。

在本申请的驱动电路中，所述晶体管包括至少一第四晶体管，所述GOA信号接入端包括控制信号接入端，每一所述第四晶体管的漏极一一对应电性连接于一所述控制信号接入端。

在本申请的驱动电路中，所述显示面板包括绑定区和柔性电路板，所述柔性电路板与所述绑定区绑定连接，所述电位拉高模块设置在所述柔性电路板上。

在本申请的驱动电路中，所述显示面板包括显示区和非显示区，所述电位拉高模块设置在所述非显示区。

在本申请的驱动电路中，所述GOA信号包括起始信号、时钟信号、参考低电平信号和控制信号。

在本申请的驱动电路中，所述控制模块包括电源管理单元和电平转换单元；

所述电源管理单元的输出端电性连接于所述电平转换单元的接入端，并用于向所述电平转换单元输出电压信号；

所述电平转换单元的输出端电性连接于所述GOA信号接入端，并用于将所述电压信号转换成所述起始信号、所述时钟信号、所述参考低电平信号和所述控制信号。

在本申请的驱动电路中，所述电平转换单元的输出端包括起始信号输出端、时钟信号输出端、参考低电平信号输出端和控制信号输出端，所述GOA信号接入端包括起始信号接入端、时钟信号接入端、参考低电平信号接入端和控制信号接入端；

所述起始信号输出端、所述时钟信号输出端、所述参考低电平信号输出端和所述控制信号输出端一一对应电性连接于所述起始信号接入端、所述时钟信号接入端、所述参考低电平信号接入端和所述控制信号接入端。

相较于现有技术中的驱动电路，本申请提供的驱动电路通过设置电位拉高模块，该电位拉高模块包括信号控制单元、高电位输出单元和多个晶体管。当GOA电路单元处于正常工作状态时，晶体管处于关闭状态；当显示面板处于掉电瞬间时，信号控制单元向晶体管发送控制信号，使得晶体管被导通，并通过高电位输出单元将各GOA信号拉至高电位，从而释放掉显示面板面内的残留电荷。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的驱动电路的结构示意图；

图2是本申请实施例提供的驱动电路中电位拉高模块的结构示意图；

图3是本申请实施例提供的驱动电路中GOA电路单元的信号时序图；

图4是本申请实施例中的显示面板的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

本申请采用的晶体管可以为薄膜晶体管或其他场效应管，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本申请所采用的晶体管可以为N型晶体管或P型晶体管，本申请实施例仅以晶体管为N型晶体管为例进行说明，但并不限于此。

可以理解的是，本申请实施例中的GOA电路单元包括多级级联的GOA单路子单元(图中未示出)。每一级GOA电路子单元均用于输出一扫描信号以及一级传信号。其中，当该GOA电路单元处于正常工作状态时，第一级GOA电路子单元接入起始信号ST，随后，第二级GOA电路子单元、第三级GOA电路子单元，……，最后一级GOA电路子单元依次级传启动。需要说明的是，该GOA电路单元中的GOA电路结构图为现有技术，在此不再赘述。

需要说明的是，本申请中各GOA信号的个数可以根据实际情况进行限定，本申请实施例仅以起始信号ST为一个、时钟信号CK为十二个、参考低电平信号VSS为一个以及控制信号LC为两个为例进行说明，但并不限于此。

请参阅图1，图1为本申请实施例提供的驱动电路的结构示意图。本申请实施例提供的驱动电路100应用于显示面板10，如图1所示，驱动电路100包括GOA电路单元20、控制模块30和电位拉高模块40。

其中，GOA电路单元20包括多个GOA信号接入端。该GOA信号接入端用于接入GOA信号。具体的，该GOA信号包括起始信号ST、时钟信号CK、参考低电平信号VSS以及控制信号LC。

其中，控制模块30包括多个GOA信号输出端。每一GOA信号输出端一一对应电性连接于一GOA信号接入端。控制模块30用于向GOA电路单元20发送GOA信号。

其中，电位拉高模块40包括信号控制单元401、高电位输出单元402和多个晶体管T。每一晶体管T包括栅极、源极和漏极。每一晶体管T的漏极一一对应电性连接于一GOA信号接入端。信号控制单元401的输出端一一对应电性连接于每一晶体管T的栅极，并用于控制晶体管T的导通状态。高电位输出单元402的输出端分别电性连接于每一晶体管T的源极，并用于向GOA信号接入端输出高电位。

由此，本申请实施例提供的驱动电路100通过设置电位拉高模块40，该电位拉高模块40包括信号控制单元401、高电位输出单元402和多个晶体管T。当GOA电路单元20处于正常工作状态时，晶体管T处于关闭状态；当显示面板10处于掉电瞬间时，信号控制单元401向晶体管T发送控制信号，使得晶体管T被导通，并通过高电位输出单元402将各GOA信号拉至高电位，从而释放掉显示面板10面内的残留电荷。

进一步的，GOA信号接入端包括起始信号接入端、时钟信号接入端、参考低电平信号接入端和控制信号接入端。该起始信号接入端、时钟信号接入端、参考低电平信号接入端和控制信号接入端一一对应接入起始信号ST、时钟信号CK、参考低电平信号VSS和控制信号LC。

请参阅图2，图2为本申请实施例提供的驱动电路中电位拉高模块的结构示意图。

具体的，晶体管T包括至少一第一晶体管T1。每一第一晶体管T1的漏极一一对应电性连接于一起始信号接入端。其中，第一晶体管T1的漏极电性连接于起始信号接入端。

具体的，晶体管T包括多个第二晶体管T2。每一第二晶体管T2的漏极一一对应电性连接于一时钟信号接入端。在本申请实施例中，时钟信号CK包括第一时钟信号CK1、第二时钟信号CK2，……，第十二时钟信号CK12。其中，每一第二晶体管T2的漏极一一对应电性连接于各时钟信号接入端。

具体的，晶体管T包括至少一第三晶体管T3。每一第三晶体管T3的漏极一一对应电性连接于一参考低电平信号接入端。其中，第三晶体管T3的漏极电性连接于参考低电平信号接入端。

具体的，晶体管T包括至少一第四晶体管T4。每一第四晶体管T4的漏极一一对应电性连接于一控制信号接入端。在本申请实施例中，控制信号LC包括第一控制信号LC1和第二控制信号LC2。其中，每一第四晶体管T4的漏极一一对应电性连接于各控制信号接入端。

请继续参阅图1。进一步的，控制模块30包括电源管理单元301和电平转换单元302。电源管理单元301的输出端电性连接于电平转换单元302的接入端，并用于向电平转换单元302输出电压信号。

具体的，该电压信号包括逻辑电压信号VDD、高电平信号VGH、低电平信号VGL以及参考低电平信号VSS等。

进一步的，电平转换单元302的输出端电性连接于GOA信号接入端，并用于将接收到的电压信号转换成起始信号ST、时钟信号CK、参考低电平信号VSS和控制信号LC。具体的，在本申请实施例中，时钟信号CK包括第一时钟信号CK1，……，第十二时钟信号CK12。控制信号LC包括第一控制信号LC1和第二控制信号LC2。

可以理解的是，电平转换单元302的输出端包括起始信号输出端、时钟信号输出端、参考低电平信号输出端和控制信号输出端。起始信号输出端、时钟信号输出端、参考低电平信号输出端和控制信号输出端一一对应电性连接于起始信号接入端、时钟信号接入端、参考低电平信号接入端和控制信号接入端。

请一并参阅图1至图3，其中，图3为本申请实施例提供的驱动电路中GOA电路单元的信号时序图。

可以理解的是，当GOA电路单元20处于正常工作状态时，第一晶体管T1至第十六晶体管T16均处于关闭状态，各GOA信号经由电平转换单元302发送至GOA信号接入端，以实现驱动功能；当显示面板10处于掉电瞬间时，信号控制单元401通过第一晶体管T1至第十六晶体管T16的栅极分别向第一晶体管T1至第十六晶体管T16发送控制信号，使得第一晶体管T1至第十六晶体管T16被导通，随后，高电位输出单元402通过第一晶体管T1至第十六晶体管T16的源极向各GOA信号发送高电平信号VGH，使得各GOA信号被拉高，从而释放掉显示面板10面内的残留电荷。

另外，在本申请实施例中，通过将每个GOA信号接入端一一对应电性连接至相应晶体管T的源极，可以控制单个或多个GOA信号的拉高。此外，上述设置还可以控制GOA信号的拉高时间。

进一步的，请参阅图4，图4为本申请实施例中的显示面板的结构示意图。如图4所示，显示面板10包括显示区101和非显示区102。其中，非显示区102上设置有绑定区1021和柔性电路板1022。柔性电路板1022与绑定区1021绑定连接。

在本申请实施例中，柔性电路板1022包括显示面板10位于非显示区102的部分以及位于显示面板10外围电路设置区(图中未标识)的部分。电位拉高模块40设置在柔性电路板1022位于显示面板10外围电路设置区的部分上。

可以理解的是，柔性电路板1022上还设置有控制模块30或其他外围电路模块(图中未示出)，在此不再赘述。

在一些实施例中，电位拉高模块40设置在显示面板10位于非显示区102的部分上。可选的，电位拉高模块40设置在绑定区1021或非显示区102中除绑定区1021以外的区域内，具体位置可以根据实际情况进行设定，本申请对此不作限定。

相较于现有技术中的驱动电路，本申请实施例提供的驱动电路100通过设置电位拉高模块40，该电位拉高模块40包括信号控制单元401、高电位输出单元402和多个晶体管T。当GOA电路单元20处于正常工作状态时，晶体管T处于关闭状态；当显示面板10处于掉电瞬间时，信号控制单元401向晶体管T发送控制信号，使得晶体管T被导通，并通过高电位输出单元402将各GOA信号拉至高电位，从而释放掉显示面板10面内的残留电荷。

以上对本申请实施方式提供了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种驱动电路，应用于显示面板，其特征在于，包括：

GOA电路单元，所述GOA电路单元包括多个GOA信号接入端；

控制模块，所述控制模块包括多个GOA信号输出端，每一所述GOA信号输出端一一对应电性连接于一所述GOA信号接入端，所述控制模块用于向所述GOA电路单元发送GOA信号；以及

电位拉高模块，所述电位拉高模块的输出端一一对应连接于一所述GOA信号接入端，并用于将所述GOA信号拉至高电位。

2.根据权利要求1所述的驱动电路，其特征在于，所述电位拉高模块包括信号控制单元、高电位输出单元和多个晶体管，每一所述晶体管包括栅极、源极和漏极，每一所述晶体管的漏极一一对应电性连接于一所述GOA信号接入端；所述信号控制单元的输出端一一对应电性连接于每一所述晶体管的栅极，并用于控制所述晶体管的导通状态；所述高电位输出单元的输出端分别电性连接于每一所述晶体管的源极，并用于向所述GOA信号接入端输出高电位；

其中，当所述GOA电路单元处于正常工作状态时，所述晶体管处于关闭状态；当所述显示面板处于掉电瞬间时，所述晶体管处于导通状态，所述GOA信号被拉至高电位。

3.根据权利要求1所述的驱动电路，其特征在于，所述晶体管包括至少一第一晶体管，所述GOA信号接入端包括起始信号接入端，每一所述第一晶体管的漏极一一对应电性连接于一所述起始信号接入端。

4.根据权利要求1所述的驱动电路，其特征在于，所述晶体管包括多个第二晶体管，所述GOA信号接入端包括时钟信号接入端，每一所述第二晶体管的漏极一一对应电性连接于一所述时钟信号接入端。

5.根据权利要求1所述的驱动电路，其特征在于，所述晶体管包括至少一第三晶体管，所述GOA信号接入端包括参考低电平信号接入端，每一所述第三晶体管的漏极一一对应电性连接于一所述参考低电平信号接入端。

6.根据权利要求1所述的驱动电路，其特征在于，所述晶体管包括至少一第四晶体管，所述GOA信号接入端包括控制信号接入端，每一所述第四晶体管的漏极一一对应电性连接于一所述控制信号接入端。

7.根据权利要求1所述的驱动电路，其特征在于，所述显示面板包括绑定区和柔性电路板，所述柔性电路板与所述绑定区绑定连接，所述电位拉高模块设置在所述柔性电路板上。

8.根据权利要求1所述的驱动电路，其特征在于，所述GOA信号包括起始信号、时钟信号、参考低电平信号和控制信号。

9.根据权利要求8所述的驱动电路，其特征在于，所述控制模块包括电源管理单元和电平转换单元；

所述电源管理单元的输出端电性连接于所述电平转换单元的接入端，并用于向所述电平转换单元输出电压信号；

所述电平转换单元的输出端电性连接于所述GOA信号接入端，并用于将所述电压信号转换成所述起始信号、所述时钟信号、所述参考低电平信号和所述控制信号。

10.根据权利要求9所述的驱动电路，其特征在于，所述电平转换单元的输出端包括起始信号输出端、时钟信号输出端、参考低电平信号输出端和控制信号输出端，所述GOA信号接入端包括起始信号接入端、时钟信号接入端、参考低电平信号接入端和控制信号接入端；

所述起始信号输出端、所述时钟信号输出端、所述参考低电平信号输出端和所述控制信号输出端一一对应电性连接于所述起始信号接入端、所述时钟信号接入端、所述参考低电平信号接入端和所述控制信号接入端。

Images