CN110957713A - 一种静电放电箝位电路 - Google Patents

一种静电放电箝位电路 Download PDF

Info

Publication number
CN110957713A
CN110957713A CN201911198344.7A CN201911198344A CN110957713A CN 110957713 A CN110957713 A CN 110957713A CN 201911198344 A CN201911198344 A CN 201911198344A CN 110957713 A CN110957713 A CN 110957713A
Authority
CN
China
Prior art keywords
transistor
drain
voltage
resistor
nmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911198344.7A
Other languages
English (en)
Other versions
CN110957713B (zh
Inventor
杨兆年
毛盼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Zhixin Microelectronics Co ltd
Original Assignee
Xian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Technology filed Critical Xian University of Technology
Priority to CN201911198344.7A priority Critical patent/CN110957713B/zh
Publication of CN110957713A publication Critical patent/CN110957713A/zh
Application granted granted Critical
Publication of CN110957713B publication Critical patent/CN110957713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/042—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage comprising means to limit the absorbed power or indicate damaged over-voltage protection device

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种静电放电箝位电路，由RC网络、延迟单元、电压检测器、共源放大器、反相器和箝位晶体管级联而成，上述RC网络、延迟单元、电压检测器、共源放大器、反相器和箝位晶体管的前端均与VDD导线连接，RC网络、延迟单元、电压检测器、共源放大器、反相器和箝位晶体管的末端均与GND端连接。本发明的结构，ESD事件下的开启电压较小，或者在同样的开启电压之下，静态漏电较小。

Description

一种静电放电箝位电路
技术领域
本发明属于集成电路静电放电保护技术领域，是电压敏感的静电放电箝位电路结构，涉及一种静电放电箝位电路。
背景技术
静电放电(ESD)是集成电路的重要可靠性问题。ESD是指带电体积累了电荷之后，接触到集成电路并产生电荷转移，形成放电过程，对集成电路造成损伤。ESD箝位电路是用于集成电路电源线和地线之间的ESD保护，一种传统的电压敏感ESD箝位电路由电压检测器、反相器和箝位MOSFET组成，如图1所示。电压检测器由电阻和二极管串串联构成，当ESD发生时，电源线上的电压升高，当该电压超过电压检测器的阈值时，电压检测器产生控制信号，使得箝位MOSFET开启进行放电。箝位MOSFET具有比较大的尺寸，当其开启时可以流过较大的电流，从而泄放ESD电荷。
然而，这种传统箝位电路的一个缺点是需要在开启电压和静态漏电之间折中。通常电压检测器中设置的二极管数目较多，以减小静态漏电，但是导致开启电压随之升高，这是不期望的。
发明内容
本发明的目的是提供一种静电放电箝位电路，解决了现有技术中存在的开启电压较大的问题。
本发明所采用的技术方案是，一种静电放电箝位电路，由RC网络、延迟单元、电压检测器、共源放大器、反相器和箝位晶体管级联而成，
其中，RC网络由电容C1和电阻R1串联而成，用于检测电源线VDD上的上电速度，并输出RC检测电压VRC；
延迟单元由PMOS晶体管Mp1和NMOS晶体管Mn1串联而成，用于产生延迟信号VDelay并将其输出至电压检测器；
电压检测器由PMOS晶体管Mp2、二极管串DS1和电阻R2依次串联而成，用于产生电压检测信号VRD并将其输入给共源放大器；
共源放大器由电阻R3和NMOS晶体管Mn2串联而成，用于加强电压检测信号VRD，产生放大信号VAmp并将其输入给反相器；
反相器由PMOS晶体管Mp3和NMOS晶体管Mn3串联而成，产生驱动电压VG并将其输入给箝位晶体管；
箝位晶体管采用NMOS晶体管Mn4，用于在静电放电时开启，以泄放静电放电电荷；
上述RC网络、延迟单元、电压检测器、共源放大器、反相器和箝位晶体管的前端均与VDD导线连接，RC网络、延迟单元、电压检测器、共源放大器、反相器和箝位晶体管的末端均与GND端连接。
本发明的静电放电箝位电路，其特征还在于：
所述的RC时常数设置为10ns。
所述的PMOS晶体管Mp1的宽长比设置为NMOS晶体管Mn1的宽长比的500倍以上。
各个元器件的连接关系是，电阻R1的一端与地信号GND相连，另一端与电容C1的下极板相连，电容C1的上极板与电源线VDD相连；NMOS晶体管Mn1的栅极与RC网络的检测信号VRC相连，源极与地信号GND相连，漏极与PMOS晶体管Mp1的漏极相连；PMOS晶体管Mp1的漏极与NMOS晶体管Mn1的漏极相连，PMOS晶体管Mp1的栅极和源极与电源线VDD相连；PMOS晶体管Mp2的栅极与延迟信号VDelay相连，源极与电源线VDD相连，漏极与二极管串DS1的阳极相连；二极管串DS1的阳极与PMOS晶体管Mp2的漏极相连，阴极与电阻R2的一端相连，电阻R2的另一端与地信号GND相连；NMOS晶体管Mn2的栅极与电压检测信号VRD相连，源极与地信号GND相连，漏极与电阻R3的一端相连，电阻R3的另一端与电源线VDD相连；NMOS晶体管Mn3的栅极与放大信号VAmp相连，源极与地信号GND相连，漏极与PMOS晶体管Mp3的漏极相连；PMOS晶体管Mp3的栅极与放大信号VAmp相连，源极与电源线VDD相连，漏极与NMOS晶体管Mp3的漏极相连；NMOS晶体管Mn4的栅极与驱动电压VG相连，源极与地信号GND相连，漏极与电源线VDD相连。
所述的二极管串DS0和二极管串DS1中均包含3个二极管。
本发明的有益效果是，ESD事件下的开启电压较小，或者在同样的开启电压之下，静态漏电较小。
附图说明
图1是传统电压敏感的ESD箝位电路图；
图2是本发明的电压敏感的ESD箝位电路图；
图3是本发明电路在芯片正常上电仿真下的电压波形图；
图4是本发明电路在芯片正常上电仿真下的电流波形图；
图5是本发明电路在ESD事件仿真下的电压波形图；
图6是本发明电路在快速上电事件仿真下的电压波形图。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
参照图1，现有技术的电路结构由电压检测器、反相器和箝位晶体管级联而成，其中，电压检测器由电阻R00、二极管串DS0串联而成；反相器由PMOS晶体管Mp0和电阻R01串联而成；箝位晶体管采用NMOS晶体管Mn0。
可见，现有技术的电路结构简单，存在的不足如前文背景技术所述。
参照图2，本发明的电路结构是，由RC网络、延迟单元、电压检测器、共源放大器、反相器和箝位晶体管级联而成，
其中，RC网络由电容C1和电阻R1串联而成，用于检测电源线VDD上的上电速度，并输出RC检测电压VRC；RC时常数设置为10ns；
延迟单元由PMOS晶体管Mp1和NMOS晶体管Mn1串联而成，用于产生延迟信号VDelay并将其输出至电压检测器；其中PMOS晶体管Mp1的宽长比设置为NMOS晶体管Mn1的宽长比的500倍以上；
电压检测器由PMOS晶体管Mp2、二极管串DS1和电阻R2依次串联而成，用于产生电压检测信号VRD并将其输入给共源放大器；
共源放大器由电阻R3和NMOS晶体管Mn2串联而成，用于加强电压检测信号VRD，产生放大信号VAmp并将其输入给反相器；
反相器由PMOS晶体管Mp3和NMOS晶体管Mn3串联而成，产生驱动电压VG并将其输入给箝位晶体管；
箝位晶体管采用NMOS晶体管Mn4，用于在静电放电时开启，以泄放静电放电电荷；
上述RC网络、延迟单元、电压检测器、共源放大器、反相器和箝位晶体管的前端均与VDD导线连接，RC网络、延迟单元、电压检测器、共源放大器、反相器和箝位晶体管的末端均与GND端连接。
本发明电路结构中的具体元器件连接关系是，电阻R1的一端与地信号GND相连，另一端与电容C1的下极板相连，电容C1的上极板与电源线VDD相连；NMOS晶体管Mn1的栅极与RC网络的检测信号VRC相连，源极与地信号GND相连，漏极与PMOS晶体管Mp1的漏极相连；PMOS晶体管Mp1的漏极与NMOS晶体管Mn1的漏极相连，PMOS晶体管Mp1的栅极和源极与电源线VDD相连；PMOS晶体管Mp2的栅极与延迟信号VDelay相连，源极与电源线VDD相连，漏极与二极管串DS1的阳极相连；二极管串DS1的阳极与PMOS晶体管Mp2的漏极相连，阴极与电阻R2的一端相连，电阻R2的另一端与地信号GND相连；NMOS晶体管Mn2的栅极与电压检测信号VRD相连，源极与地信号GND相连，漏极与电阻R3的一端相连，电阻R3的另一端与电源线VDD相连；NMOS晶体管Mn3的栅极与放大信号VAmp相连，源极与地信号GND相连，漏极与PMOS晶体管Mp3的漏极相连；PMOS晶体管Mp3的栅极与放大信号VAmp相连，源极与电源线VDD相连，漏极与NMOS晶体管Mp3的漏极相连；NMOS晶体管Mn4的栅极与驱动电压VG相连，源极与地信号GND相连，漏极与电源线VDD相连。
以下本发明电路结构均以0.18微米、1.8V的互补金属氧化物半导体工艺为例进行说明，其中提及的二极管串DS0和二极管串DS1中均包含3个二极管。
本发明电路结构的工作原理如下：
一、正常上电时，电源线VDD在较长时间(通常1微秒至1毫秒)内从0上升至工作电压(本发明中以1.8V为例)，由于上电速度较慢，RC网络不产生响应，VRC保持低电位，因此NMOS晶体管Mn1处于关断状态；又因为PMOS晶体管Mp1的栅极和源极都接VDD，因此PMOS晶体管Mp1也处于关断状态，那么VDelay的值由PMOS晶体管Mp1和NMOS晶体管Mn1的等效电阻确定。如前所述，PMOS晶体管Mp1的宽长比远大于NMOS晶体管Mn1的宽长比，因此VDelay的值约为工作电压1.8V。那么PMOS晶体管Mp2是关断的，这也意味着电压检测器支路的是关断的，VRD被电阻R2下拉为0，NMOS晶体管Mn2关断，那么VAmp为高电平，VG为0。因此，箝位晶体管Mn4关断，整个电路处于关闭状态。
二、当ESD事件发生时，由于上电速度很快，RC网络产生响应，VRC为高电平，那么NMOS晶体管Mn1导通。由于PMOS晶体管Mp1的栅极与源极均接VDD，因此该晶体管处于常关状态，那么VDelay被下拉为0，PMOS晶体管Mp2开启。此时，VDD上的电压(一般可在5V以上)远高于二极管串DS1的阈值电压(约2V)，那么整个电压检测器导通，VRD可以达到约2V，那么NMOS晶体管Mn2开启，VAmp为低电平，VG为高电平，箝位晶体管Mn4开启泄放ESD电流。
通常由于ESD事件对放电时间的要求，RC时常数至少设置为100ns，这需要占用较大的版图面积。然而，本发明结构中，通过一个延迟单元来实现延迟功能，减小了RC时常数(10ns即可)。这是因为在ESD情况下，VDelay首先被短暂开启的NMOS晶体管Mn1下拉为0，之后虽然NMOS晶体管Mn1关断，但是PMOS晶体管Mp1也是关断的，仅由于PMOS晶体管Mp1的宽长比远大于NMOS晶体管Mn1宽长比，通过PMOS晶体管Mp1关断态的漏电流对VDelay节点进行充电使其上升，因此该上升速度很慢，通常在几十微秒以上，远远超过ESD放电需要的开启时间(1微秒以下)，因此本发明的电路实现了减小RC时常数的目的。
三、当出现一些特殊的快速上电的事件时，电源线VDD会在很短的时间内从0上升至工作电压(1.8V)。此时与ESD情况类似，RC网络产生响应，VDelay为低电平，Mp2导通。此时，电源线VDD电压与二极管串DS1的阈值电压大致相等，因此导通程度很弱，VRD电压很低，不能够使得NMOS晶体管Mn2导通，则VG为0，箝位晶体管Mn4关断，不会出现误触发的情况。
本发明结构的效果可通过以下仿真进一步说明：
仿真1，电源电压VDD为1毫秒内，从0上升到1.8V的状态下，对本发明在芯片正常上电情况下的工作状态进行仿真，仿真结果是节点电压和支路电流。节点电压如图3所示。由图可见，VDelay为高电平，与VDD保持一致，则晶体管Mp2关断，电阻R2上分压为0，即VRD为0，VG也为0，箝位晶体管Mn4关断。
此时，VMD约为1.2V，即二极管串DS1上的分压为1.2V。与之相比，在同样工作条件下，传统结构电路(图1所示)的二极管串DS0上的分压为1.8V。这两条支路的静态漏电分别为77pA和175nA，如图4所示。这说明本发明电路可以有效减小电路功耗。传统结构电路可以通过增加二极管串中二极管的数量来减小漏电，但是这会导致电路的开启电压增高，对ESD保护是不利的。
仿真2，电源电压VDD为10ns内，从0上升到5V并持续100ns，对本发明在ESD情况下的状态进行仿真，仿真结果是节点电压如图5所示。由图可见，VRC在10ns内跟随VDD上升，最高值为3.2V，这说明晶体管NMOS晶体管Mn1开启。VDelay为低，10ns以内低于1V，10ns以后，随着VRC逐渐降低和PMOS晶体管Mp1的充电作用，VDelay逐渐上升，在100ns时上升至2.3V。因此，在整个放电过程中VDelay都远小于VDD(5V)，那么Mp2始终保持开启状态，其源极-漏极电压很小，相当于短接，电压检测器相当于只由二极管串DS1和电阻R2组成。此时，由于VDD电压远大于二极管串DS1的阈值电压，电压检测器充分导通，电阻R2上的电压降较大，约为2.4V。这使得NMOS晶体管Mn2开启，VAmp为0，VG为高电平5V，Mn4开启放电。
仿真3，电源电压VDD为10ns内，从0上升到1.8V的状态下，对本发明在快速上电情况下的状态进行仿真，仿真结果是节点电压如图6所示。此时，由于上电速度很快，RC网络产生响应，晶体管Mp2开启，电压检测器相当于只由二极管串DS1和电阻R2组成。尽管VDD电压仅上升至1.8V，并未明显超过二极管串DS1的阈值电压。然而，由于耦合作用，VRD仍然会出现一个上升的小波峰，由图可见，VRD在5ns时出现上升的趋势，但是最高只上升到0.4V，并不足以开启NMOS晶体管Mn2，也就不会导致VG的上升，即不会出现电路误触发的情况。
本发明的主要创新点在于前述的RC网络+延迟单元的结构，该结构可以产生一个很大的延迟，但是不需要很大的RC时常数，即可以减小版图面积。这种结构依靠Mn1和Mp1的静态漏电不同来实现延迟，这种思路以前也有，但是电路结构不一样。且这种单元直接应用于ESD保护的时候会有延迟不精确、导致误触发等问题，而在本发明结构中与所述的电压检测器配合起来就不会有这些问题。电压检测器增加了一个Mp2从而减小漏电，类似的电路已经有，但是Mp2的栅极电压(VDelay)的控制方式是不同的，比如可以简单用一个大的RC网络，但是需要大的版图面积。本发明的电路通过与前面RC+延迟单元配合起来，可减小版图面积。

Claims (5)

1.一种静电放电箝位电路，其特征在于：由RC网络、延迟单元、电压检测器、共源放大器、反相器和箝位晶体管级联而成，
其中，RC网络由电容C1和电阻R1串联而成，用于检测电源线VDD上的上电速度，并输出RC检测电压VRC；
延迟单元由PMOS晶体管Mp1和NMOS晶体管Mn1串联而成，用于产生延迟信号VDelay并将其输出至电压检测器；
电压检测器由PMOS晶体管Mp2、二极管串DS1和电阻R2依次串联而成，用于产生电压检测信号VRD并将其输入给共源放大器；
共源放大器由电阻R3和NMOS晶体管Mn2串联而成，用于加强电压检测信号VRD，产生放大信号VAmp并将其输入给反相器；
反相器由PMOS晶体管Mp3和NMOS晶体管Mn3串联而成，产生驱动电压VG并将其输入给箝位晶体管；
箝位晶体管采用NMOS晶体管Mn4，用于在静电放电时开启，以泄放静电放电电荷；
上述RC网络、延迟单元、电压检测器、共源放大器、反相器和箝位晶体管的前端均与VDD导线连接，RC网络、延迟单元、电压检测器、共源放大器、反相器和箝位晶体管的末端均与GND端连接。
2.根据权利要求1所述的静电放电箝位电路，其特征在于：所述的RC时常数设置为10ns。
3.根据权利要求1所述的静电放电箝位电路，其特征在于：所述的PMOS晶体管Mp1的宽长比设置为NMOS晶体管Mn1的宽长比的500倍以上。
4.根据权利要求1所述的静电放电箝位电路，其特征在于：各个元器件的连接关系是，电阻R1的一端与地信号GND相连，另一端与电容C1的下极板相连，电容C1的上极板与电源线VDD相连；NMOS晶体管Mn1的栅极与RC网络的检测信号VRC相连，源极与地信号GND相连，漏极与PMOS晶体管Mp1的漏极相连；PMOS晶体管Mp1的漏极与NMOS晶体管Mn1的漏极相连，PMOS晶体管Mp1的栅极和源极与电源线VDD相连；PMOS晶体管Mp2的栅极与延迟信号VDelay相连，源极与电源线VDD相连，漏极与二极管串DS1的阳极相连；二极管串DS1的阳极与PMOS晶体管Mp2的漏极相连，阴极与电阻R2的一端相连，电阻R2的另一端与地信号GND相连；NMOS晶体管Mn2的栅极与电压检测信号VRD相连，源极与地信号GND相连，漏极与电阻R3的一端相连，电阻R3的另一端与电源线VDD相连；NMOS晶体管Mn3的栅极与放大信号VAmp相连，源极与地信号GND相连，漏极与PMOS晶体管Mp3的漏极相连；PMOS晶体管Mp3的栅极与放大信号VAmp相连，源极与电源线VDD相连，漏极与NMOS晶体管Mp3的漏极相连；NMOS晶体管Mn4的栅极与驱动电压VG相连，源极与地信号GND相连，漏极与电源线VDD相连。
5.根据权利要求4所述的静电放电箝位电路，其特征在于：所述的二极管串DS0和二极管串DS1中均包含3个二极管。
CN201911198344.7A 2019-11-29 2019-11-29 一种静电放电箝位电路 Active CN110957713B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911198344.7A CN110957713B (zh) 2019-11-29 2019-11-29 一种静电放电箝位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911198344.7A CN110957713B (zh) 2019-11-29 2019-11-29 一种静电放电箝位电路

Publications (2)

Publication Number Publication Date
CN110957713A true CN110957713A (zh) 2020-04-03
CN110957713B CN110957713B (zh) 2021-09-10

Family

ID=69978988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911198344.7A Active CN110957713B (zh) 2019-11-29 2019-11-29 一种静电放电箝位电路

Country Status (1)

Country Link
CN (1) CN110957713B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112240946A (zh) * 2020-10-30 2021-01-19 西安理工大学 一种低触发电压的esd和浪涌协同保护电路
US11289472B2 (en) 2020-07-30 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with electrostatic discharge protection
WO2024016416A1 (zh) * 2022-07-21 2024-01-25 长鑫存储技术有限公司 静电保护电路和存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070070564A1 (en) * 2005-09-19 2007-03-29 Yintat Ma Esd protection circuits for rf input pins
CN101707363A (zh) * 2009-07-22 2010-05-12 彩优微电子(昆山)有限公司 一种具有实时检测功能的静电破坏保护电路及其控制方法
CN103401229A (zh) * 2013-07-04 2013-11-20 西安电子科技大学 带有反馈加强的电压触发的静电放电箝位电路
CN106786463A (zh) * 2017-01-04 2017-05-31 上海华虹宏力半导体制造有限公司 高压esd保护触发电路
US20170194317A1 (en) * 2015-12-30 2017-07-06 Skyworks Solutions, Inc. Apparatus and methods for electrical overstress protection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070070564A1 (en) * 2005-09-19 2007-03-29 Yintat Ma Esd protection circuits for rf input pins
CN101707363A (zh) * 2009-07-22 2010-05-12 彩优微电子(昆山)有限公司 一种具有实时检测功能的静电破坏保护电路及其控制方法
CN103401229A (zh) * 2013-07-04 2013-11-20 西安电子科技大学 带有反馈加强的电压触发的静电放电箝位电路
US20170194317A1 (en) * 2015-12-30 2017-07-06 Skyworks Solutions, Inc. Apparatus and methods for electrical overstress protection
CN106786463A (zh) * 2017-01-04 2017-05-31 上海华虹宏力半导体制造有限公司 高压esd保护触发电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨兆年等: "90nm CMOS工艺下电压触发的ESD检测电路", 《西安电子科技大学学报》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11289472B2 (en) 2020-07-30 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with electrostatic discharge protection
TWI771934B (zh) * 2020-07-30 2022-07-21 台灣積體電路製造股份有限公司 積體電路及其操作方法
CN112240946A (zh) * 2020-10-30 2021-01-19 西安理工大学 一种低触发电压的esd和浪涌协同保护电路
WO2024016416A1 (zh) * 2022-07-21 2024-01-25 长鑫存储技术有限公司 静电保护电路和存储器

Also Published As

Publication number Publication date
CN110957713B (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
EP2937901B1 (en) Electrostatic discharge protection circuit
US6965503B2 (en) Electro-static discharge protection circuit
CN110957713B (zh) 一种静电放电箝位电路
US7397280B2 (en) High-voltage tolerant power-rail ESD clamp circuit for mixed-voltage I/O interface
US7586721B2 (en) ESD detection circuit
US10090833B2 (en) Low power reset circuit
US9263884B2 (en) Electrostatic protection circuit
CN108063610B (zh) 上电复位脉冲产生电路
US20040233595A1 (en) ESD protection circuit with tunable gate-bias
CN111193249B (zh) 一种可同时用于静电放电和浪涌保护的箝位电路
US11114848B2 (en) ESD protection charge pump active clamp for low-leakage applications
KR20080084066A (ko) 정전기 방전 보호 회로
CN112240946A (zh) 一种低触发电压的esd和浪涌协同保护电路
CN102271300B (zh) 一种集成的麦克风偏置电压控制方法和偏置电压生成电路
TWI517347B (zh) 防止跨越電壓域之靜電放電失效
CN211830608U (zh) 包括具有动态耦合到漏极的本体的nmos晶体管的电路
US7236038B2 (en) Pulse generator and method for pulse generation thereof
Stockinger et al. RC-triggered ESD clamp with low turn-on voltage
US11703526B2 (en) Power failure detection circuit
CN110798187B (zh) 一种上电复位电路
CN114336559A (zh) 静电放电电路
JP2016096180A (ja) Ｅｓｄ保護回路
US11621555B2 (en) Circuits to control a clamping device
CN114518778A (zh) 电源响应电路及模拟芯片
KR100714043B1 (ko) 파워-온 리셋 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230714

Address after: Room 2001, Building C, Wangzuo Modern City, No. 35 Tangyan Road, High tech Zone, Xi'an City, Shaanxi Province, 710075

Patentee after: Xi'an Zhixin Microelectronics Co.,Ltd.

Address before: 710048 Shaanxi province Xi'an Beilin District Jinhua Road No. 5

Patentee before: XI'AN University OF TECHNOLOGY

TR01 Transfer of patent right