CN110931192A - 集合式小型化贴片压敏电阻 - Google Patents
集合式小型化贴片压敏电阻 Download PDFInfo
- Publication number
- CN110931192A CN110931192A CN201911077012.3A CN201911077012A CN110931192A CN 110931192 A CN110931192 A CN 110931192A CN 201911077012 A CN201911077012 A CN 201911077012A CN 110931192 A CN110931192 A CN 110931192A
- Authority
- CN
- China
- Prior art keywords
- conductive
- conductive pins
- encapsulating layer
- pressure
- surface plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010521 absorption reaction Methods 0.000 claims abstract description 4
- 238000003466 welding Methods 0.000 claims abstract description 4
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000005452 bending Methods 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 abstract description 4
- 230000007613 environmental effect Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/144—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
Abstract
本发明涉及一种集合式小型化贴片压敏电阻,包括压敏芯片、导电引脚以及包封层,所述的压敏芯片至少为2个,每个压敏芯片两侧均附有导电电极,所述的导电引脚的一端与导电电极焊接,所述的导电引脚的另一端弯折成型在同一水平面;焊接后,导电引脚分别置于相邻的两个压敏芯片之间以及最外侧压敏芯片的外侧,并与压敏芯片形成集合组件;所述的包封层包裹附有导电引脚的集合组件,包封层具有用于自动化吸取的上表平面和用于贴装的下表平面,所述的导电引脚弯折成型后的下表面与包封层的下表平面齐平。本发明区别于一般SMD组件,整个封装设计成为立式结构,有效地减小了PCB的占用面积;具有集合化、小型化、可靠性高、满足无铅环保要求等特点。
Description
技术领域
本发明涉及一种电子元器件,尤其是一种集合式小型化贴片压敏电阻。
背景技术
压敏电阻是一种限压型保护器件。利用压敏电阻的非线性特性,当过电压出现在压敏电阻的两极间,压敏电阻可以将电压钳位到一个相对固定的电压值,从而实现对后级电路的保护。压敏电阻的主要参数有:压敏电压、通流容量、结电容、响应时间等。当加在压敏电阻上的电压低于它的阈值时,流过它的电流极小,它相当于一个阻值无穷大的电阻。也就是说,当加在它上面的电压低于其阈值时,它相当于一个断开状态的开关。当加在压敏电阻上的电压超过它的阈值时,流过它的电流激增,它相当于阻值无穷小的电阻。也就是说,当加在它上面的电压高于其阈值时,它相当于一个闭合状态的开关。
发明内容
本发明要解决的技术问题是:提供一种集合式小型化贴片压敏电阻。
本发明解决其技术问题所采用的技术方案是:一种集合式小型化贴片压敏电阻,包括压敏芯片、导电引脚以及包封层,所述的压敏芯片至少为2个,每个压敏芯片两侧均附有导电电极,所述的导电引脚的一端与导电电极焊接,所述的导电引脚的另一端弯折成型在同一水平面;焊接后,导电引脚分别置于相邻的两个压敏芯片之间以及最外侧压敏芯片的外侧,并与压敏芯片形成集合组件;所述的包封层包裹附有导电引脚的集合组件,包封层具有用于自动化吸取的上表平面和用于贴装的下表平面,所述的导电引脚弯折成型后的下表面与包封层的下表平面齐平。
进一步的说,本发明所述的压敏芯片为多晶半导体压敏芯片,多晶半导体压敏芯片为圆形、方形或等边多边形。
进一步的说,本发明所述的导电引脚与导电电极之间通过高温无铅焊料焊接。
进一步的说,本发明所述的包封层为低应力环氧树脂、陶瓷或其他耐高温绝缘材料。
进一步的说,本发明所述的压敏芯片、导电引脚以及包封层封装成立式SMD结构的元件。
进一步的说,本发明所述的包封层的下表平面上设置有凹槽,所述的导电引脚弯折成型后位于凹槽内并且导电引脚弯折成型后的下表面与包封层的下表平面齐平。
进一步的说,本发明所述的导电引脚的弯折方向相同或不相同;导电引脚根据应用独立引出或连接引出。
进一步的说,本发明置于相邻的两个压敏芯片之间的导电引脚与置于最外侧压敏芯片外侧的导电引脚分别形成引出通路。
本发明的有益效果是:区别于一般SMD组件,整个封装设计成为立式结构,有效地减小了PCB的占用面积;具有集合化、小型化、可靠性高、满足无铅环保要求等特点。
附图说明
图1-2是本发明的结构示意图;
图3-5是本发明的应用示意图;
图中:10、压敏芯片;11、导电电极;21~23、导电引脚;30、高温无铅焊料;40、包封层;41、凹槽。
具体实施方式
现在结合附图和优选实施例对本发明作进一步详细的说明。这些附图均为简化的示意图,仅以示意方式说明本发明的基本结构,因此其仅显示与本发明有关的构成。
如图1-5所示的一种集合式小型化贴片压敏电阻,由耐高温多晶半导体压敏芯片、导电引脚、低应力环氧树脂封装成立式SMD结构,压敏芯片为2个。
每个压敏芯片10两侧均附有导电电极11;导电引脚21/22/23的一端由高温无铅焊料焊接在芯片的导电电极11上,低应力包封树脂40封装形成组件。所述的金属引脚22置于多只压敏芯片的10中间,导电引脚21、23分别置于压敏芯片10其他两侧,形成集合组件,导电引脚21、22、23成型置于包封一侧,成型一个面。低应力包封树脂40包裹附有导电引脚21/22/23的压敏电阻集合组件,包封材料40成型两个平面,一面可用于自动化吸取,另一面结合凹槽41的设计成为引脚引出平面。封装树脂的一个平面上设计出一组凹槽41,使得导电引脚引出的时候,能够形成共平面效果,结合重心控制,避免在SMT组装工艺过程中发生组件倾倒、移位的现象。
2个压敏组件10之间有导电引脚21、22、23,压敏组件另外两侧也附有导电引脚,中间附置引脚与两侧引脚分别形成引出通路。导电引脚21、22、23通过成型后均在一个面,导电引脚21、22、23在这个面可成型在一个方向或不同方向;所述的导电引脚可根据应用进行单独引出或连接引出。导电引脚21、22、23独立引出时,等效两只压敏电阻独立的个体进行工作;导电引脚21、23连接在一起,与导电引脚22之间形成并联连接,可以成倍地提升组件耐受浪涌电流的冲击能力;导电引脚21、23连接在一起,同时导电引脚22不连接电路;导电引脚21与导电引脚23之间形成压敏组件串联连接,可以承受2倍的工作电压应用场合。
本发明具有多个压敏芯片集合、并且设计成立式结构,可以减少电路板占用面积,且便于自动化SMT生产等优点。
本发明具有导电引脚可以灵活地组成串、并联连接,不仅有利于电路设计的集成化,满足不同工作电压和/或不同浪涌应用环境的防护要求。
本发明内部电气连接采用了高温无铅焊料,不仅满足SMT焊接温度的要求,又可以实现无铅化环保要求。
本发明组件本体采用低应力环氧树脂molding封装,避免机械应力对内部多晶半导体芯片的影响,提高了组件的可靠性。
本发明区别于一般SMD组件,采用了立式设计结构,可以有效地减小SMD的PCB占用面积。
本发明采用了导电引脚的共平面设计,结合本体的重心控制,避免立式结构设计的组件在SMT组装工艺中发生倾倒、移位的发生。
以上说明书中描述的只是本发明的具体实施方式,各种举例说明不对本发明的实质内容构成限制,所属技术领域的普通技术人员在阅读了说明书后可以对以前所述的具体实施方式做修改或变形,而不背离发明的实质和范围。
Claims (8)
1.一种集合式小型化贴片压敏电阻,包括压敏芯片、导电引脚以及包封层,其特征在于:所述的压敏芯片至少为2个,每个压敏芯片两侧均附有导电电极,所述的导电引脚的一端与导电电极焊接,所述的导电引脚的另一端弯折成型在同一水平面;焊接后,导电引脚分别置于相邻的两个压敏芯片之间以及最外侧压敏芯片的外侧,并与压敏芯片形成集合组件;所述的包封层包裹附有导电引脚的集合组件,包封层具有用于自动化吸取的上表平面和用于贴装的下表平面,所述的导电引脚弯折成型后的下表面与包封层的下表平面齐平。
2.如权利要求1所述的集合式小型化贴片压敏电阻,其特征在于:所述的压敏芯片为多晶半导体压敏芯片,多晶半导体压敏芯片为圆形、方形或等边多边形。
3.如权利要求1所述的集合式小型化贴片压敏电阻,其特征在于:所述的导电引脚与导电电极之间通过高温无铅焊料焊接。
4.如权利要求1所述的集合式小型化贴片压敏电阻,其特征在于:所述的包封层为低应力环氧树脂、陶瓷或其他耐高温绝缘材料。
5.如权利要求1所述的集合式小型化贴片压敏电阻,其特征在于:所述的压敏芯片、导电引脚以及包封层封装成立式SMD结构的元件。
6.如权利要求1所述的集合式小型化贴片压敏电阻,其特征在于:所述的包封层的下表平面上设置有凹槽,所述的导电引脚弯折成型后位于凹槽内并且导电引脚弯折成型后的下表面与包封层的下表平面齐平。
7.如权利要求6所述的集合式小型化贴片压敏电阻,其特征在于:所述的导电引脚的弯折方向相同或不相同;导电引脚根据应用独立引出或连接引出。
8.如权利要求7所述的集合式小型化贴片压敏电阻,其特征在于:置于相邻的两个压敏芯片之间的导电引脚与置于最外侧压敏芯片外侧的导电引脚分别形成引出通路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911077012.3A CN110931192A (zh) | 2019-11-06 | 2019-11-06 | 集合式小型化贴片压敏电阻 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911077012.3A CN110931192A (zh) | 2019-11-06 | 2019-11-06 | 集合式小型化贴片压敏电阻 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110931192A true CN110931192A (zh) | 2020-03-27 |
Family
ID=69853381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911077012.3A Pending CN110931192A (zh) | 2019-11-06 | 2019-11-06 | 集合式小型化贴片压敏电阻 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110931192A (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203085305U (zh) * | 2012-12-28 | 2013-07-24 | 深圳顺络电子股份有限公司 | 一种压敏电阻 |
CN204991698U (zh) * | 2015-08-12 | 2016-01-20 | 深圳市槟城电子有限公司 | 一种半导体芯片集成元件 |
CN106128666A (zh) * | 2016-08-30 | 2016-11-16 | 广西新未来信息产业股份有限公司 | 一种多脚直插式塑料封装压敏电阻器 |
CN106783782A (zh) * | 2017-01-11 | 2017-05-31 | 广东百圳君耀电子有限公司 | 多引脚贴片元件及其制作方法 |
CN107705950A (zh) * | 2017-10-10 | 2018-02-16 | 叶金洪 | 一种直插式压敏电阻的表面贴装方法 |
CN207690581U (zh) * | 2018-01-22 | 2018-08-03 | 广东至敏电子有限公司 | 一种卧式贴片塑胶壳体压敏电阻器 |
CN208922800U (zh) * | 2018-08-30 | 2019-05-31 | 广东鸿志电子科技有限公司 | 一种立式贴片化元件结构 |
CN110091049A (zh) * | 2019-04-16 | 2019-08-06 | 天津锦泰勤业精密电子有限公司 | 一种电池组连接件压焊定位方法和压焊方法 |
CN209388800U (zh) * | 2019-03-26 | 2019-09-13 | 程志秋 | 一种灌封型壳式结构及电子元器件 |
CN210837329U (zh) * | 2019-11-06 | 2020-06-23 | 兴勤(常州)电子有限公司 | 一种贴片式集成压敏电阻 |
-
2019
- 2019-11-06 CN CN201911077012.3A patent/CN110931192A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203085305U (zh) * | 2012-12-28 | 2013-07-24 | 深圳顺络电子股份有限公司 | 一种压敏电阻 |
CN204991698U (zh) * | 2015-08-12 | 2016-01-20 | 深圳市槟城电子有限公司 | 一种半导体芯片集成元件 |
CN106128666A (zh) * | 2016-08-30 | 2016-11-16 | 广西新未来信息产业股份有限公司 | 一种多脚直插式塑料封装压敏电阻器 |
CN106783782A (zh) * | 2017-01-11 | 2017-05-31 | 广东百圳君耀电子有限公司 | 多引脚贴片元件及其制作方法 |
CN107705950A (zh) * | 2017-10-10 | 2018-02-16 | 叶金洪 | 一种直插式压敏电阻的表面贴装方法 |
CN207690581U (zh) * | 2018-01-22 | 2018-08-03 | 广东至敏电子有限公司 | 一种卧式贴片塑胶壳体压敏电阻器 |
CN208922800U (zh) * | 2018-08-30 | 2019-05-31 | 广东鸿志电子科技有限公司 | 一种立式贴片化元件结构 |
CN209388800U (zh) * | 2019-03-26 | 2019-09-13 | 程志秋 | 一种灌封型壳式结构及电子元器件 |
CN110091049A (zh) * | 2019-04-16 | 2019-08-06 | 天津锦泰勤业精密电子有限公司 | 一种电池组连接件压焊定位方法和压焊方法 |
CN210837329U (zh) * | 2019-11-06 | 2020-06-23 | 兴勤(常州)电子有限公司 | 一种贴片式集成压敏电阻 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10224149B2 (en) | Bulk MLCC capacitor module | |
US9805872B2 (en) | Multiple MLCC modules | |
US20050184387A1 (en) | Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection | |
US8593825B2 (en) | Apparatus and method for vertically-structured passive components | |
JP5756466B2 (ja) | 金属薄膜表面実装ヒューズ | |
CN210837329U (zh) | 一种贴片式集成压敏电阻 | |
CN202121318U (zh) | 一种直流电路的过压保护模组 | |
US5337216A (en) | Multichip semiconductor small outline integrated circuit package structure | |
TWI420988B (zh) | 垂直結構被動元件的裝置和方法 | |
KR100577965B1 (ko) | 디스크 바리스터 및 그 제조방법 | |
CN105047640B (zh) | 一种端口防护电路集成封装件及其制造方法 | |
CN110931192A (zh) | 集合式小型化贴片压敏电阻 | |
US10446488B1 (en) | Vertically-connected packageless fuse device | |
KR101409827B1 (ko) | 서지용 에스엠디 퓨즈 및 그 제조방법 | |
CN208143194U (zh) | 带有esd保护功能的电感器 | |
CN210142549U (zh) | 一种贴片式并联压敏电阻器 | |
US7969711B2 (en) | Multiple electronic components: combination capacitor and Zener diode | |
CN212136443U (zh) | 双向贴片瞬态电压抑制二极管 | |
CN211700247U (zh) | 一种双向贴片瞬态电压抑制二极管 | |
CN200990508Y (zh) | 过电流及过电压保护集成块装置 | |
US6078092A (en) | Resettable fuse integrated circuit package | |
CN210805376U (zh) | 一种金电极结构的微型热敏电阻器及封装模块 | |
CN212967694U (zh) | 一种双芯双通路的半导体浪涌防护器件 | |
CN210142586U (zh) | 一种贴片式单片串联陶瓷电容器 | |
CN212811289U (zh) | Tvs过压保护器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |