CN110912410A - 一种轻载检测及功率管部分导通控制方法及电路 - Google Patents

一种轻载检测及功率管部分导通控制方法及电路 Download PDF

Info

Publication number
CN110912410A
CN110912410A CN201911156319.2A CN201911156319A CN110912410A CN 110912410 A CN110912410 A CN 110912410A CN 201911156319 A CN201911156319 A CN 201911156319A CN 110912410 A CN110912410 A CN 110912410A
Authority
CN
China
Prior art keywords
power tube
voltage
output
inverter chain
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911156319.2A
Other languages
English (en)
Other versions
CN110912410B (zh
Inventor
赵志伟
温镓俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Nanyun Microelectronics Co ltd
Original Assignee
Shenzhen Nanyun Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Nanyun Microelectronics Co ltd filed Critical Shenzhen Nanyun Microelectronics Co ltd
Priority to CN201911156319.2A priority Critical patent/CN110912410B/zh
Publication of CN110912410A publication Critical patent/CN110912410A/zh
Application granted granted Critical
Publication of CN110912410B publication Critical patent/CN110912410B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H02M1/0035—Control circuits allowing low power mode operation, e.g. in standby mode using burst mode control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供了一种轻载检测及功率管部分导通控制方法及电路。应用于功率管为多管并联使用的场合，本发明的方法包括的步骤为：电压检测步骤，检测功率管导通时的漏极电压，将漏极电压信号与设有回差的电压检测阈值进行比较，输出比较结果信号；驱动控制步骤，根据电压检测步骤输出的比较结果信号产生驱动信号，进行功率管全部导通或者部分导通的控制；功率管输出步骤，根据驱动控制步骤输出的驱动信号对功率管的导通控制，输出功率管的漏极电压。本发明通过检测功率管的漏极电压，判断变换器处在轻载时，进而关掉部分功率管，使功率管导通内阻变大，进而降低变换器的输出电压，缩小轻负载和重载时的输出电压压差，改善负载调整率。

Description

一种轻载检测及功率管部分导通控制方法及电路
技术领域
本发明涉及DC-DC隔离变换器技术领域，特别涉及一种轻载检测及功率管部分导通控制方法及电路，尤其适用于隔离变压器驱动器。
背景技术
目前市面上常见的隔离变压器驱动器，大多采用推挽拓扑结构或者全桥拓扑结构，其电路结构简单，工作时变压器双向激磁，磁芯的利用率高，因此该变换器具有体积小、效率高且动态响应好的优点，在低电压输入、大电流输出以及输入输出需要电气隔离的场合被广泛应用。
图1所示电路是现有技术中常见的一种全桥式变换器，其采用了全桥电路结构，控制器1的GND端口与地连接，其D1端口在内部与控制器1的一侧桥臂功率管的漏极连接，在外部与绕组NP的一端连接，同样的，D2端口在内部与控制器1的另一侧桥臂功率管的漏极连接，在外部与绕组NP的另一端连接，输入滤波电容CIN连接于电压输入端VIN和地GND之间，对输入电压进行滤波，输出整流二极管D1、D2的阳极分别与耦合变压器T1的副边线圈Ns1和Ns2的两个端头连接，其阴极连接至输出端Vo+，耦合变压器T1的副边线圈Ns1和Ns2的中心抽头连接至输出端Vo-，CO为输出滤波电容，RO为输出负载，其两端分别连接于输出端Vo+和Vo-之间。
其中控制器1的输出端口D1和D2的典型波形如图2所示，D1和D2是准互补波形，占空比接近50％，存在D1 off和D2 off共有时间，即死区时间tDT。死区时间tDT的设置是为了防止桥臂共通造成的从电源到地的大电流通路，造成控制器损坏。图1的基本工作原理是，如图2的波形可知，在选择的开关周期Tsw内，控制器1内部的功率管交替导通，即D1和D2呈准互补波形。稳态运行时，在开关周期Tsw的一半TON，即D1 off和D2 on期间，耦合变压器T1绕组同名端的电位相对于非同名端变为正。二极管D2变为反向偏置而二极管D1变为正向偏置。二极管D1使全部负载电流流过副边绕组Ns1。当输入电压加载到耦合变压器T1原边时，折回的负载电流加上变压器原边的励磁电流将流过控制器1内部的功率管。在死区tDT阶段,即D1 off和D2 off共有时间，控制器1内部的所有功率管均关断。在开关周期Tsw的另一半TON期间，即D1 on和D2 off期间，绕组同名端的极性相对于非同名端将变为负。二极管D1将变为反向偏置而二极管D2变为正向偏置。二极管D2使全部的负载电流流经副边绕组Ns2。当输入电压加载到耦合变压器T1原边时，折回的负载电流加上变压器原边励磁电流将流过控制器1内部的功率管。
图3所示电路是现有技术中常见的一种推挽式变换器，其采用了推挽电路结构，与图1的区别是，控制器2的VCC端口与耦合变压器T1的原边线圈Np1和Np2的中心抽头连接，其D1和D2端口分别与耦合变压器T1的原边线圈Np1和Np2的两个端头连接。其D1和D2准互补交替工作的工作原理基本同全桥式变换器，这里不再赘述。
从基本原理分析可知，现有技术中无论是全桥式变换器，还是推挽式变换器，根据电感的伏秒平衡原理，耦合变压器T1的副边输出电压Vo+可以用公式(1)来表示：
Figure BDA0002284899310000021
其中Ns/Np为耦合变压器T1的副边线圈和原边线圈的匝数比；VVCC为控制器VCC端口的电压，其值等于输入VIN的电压；VMOS为控制器内部功率管的导通压降，可以用公式(2)来表示：
VMOS＝IPRI×Rds (2)
其中Rdson为功率管的导通内阻，IPRI为流过功率管的电流，可以用公式(3)来表示：
Figure BDA0002284899310000022
其中IOUT为负载电流，LP为耦合变压器T1的原边感量；VNP(DCR)为耦合变压器T1的原边线圈直流电阻上的压降，可以用公式(4)来表示：
VNP(DCR)＝IPRI×RNP(DCR) (4)
其中RNP(DCR)为耦合变压器T1原边线圈的直流电阻；D为控制器的占空比，可以用公式(5)来表示：
D＝TON×fSW (5)
其中TON为控制器内部功率管的导通时间，fsw为控制器的工作频率；VDiode为输出整流二极管的压降，可以用公式(6)来表示：
Figure BDA0002284899310000023
其中IF是输出整流二极管正向导通时的电流，其大小与负载电流IOUT相等，IS是PN结的反向饱和电流，k是玻耳兹曼常数k＝1.381×10-23J/K，T是绝对温度，单位为K，q为电子电量q＝1.6×10-19C；VNS(DCR)为耦合变压器T1的副边线圈直流电阻上的压降，可以用公式(7)来表示：
VNS(DCR)＝IOUT×RNS(DCR) (7)
其中RNS(DCR)为耦合变压器T1副边线圈的直流电阻。联立(1)到(7)式可得到输出电压VO+的最终表达式，如公式(8)所示：
Figure BDA0002284899310000031
从公式(8)可以看出，在控制器的输入电压VVCC，耦合变压器T1的匝比NS/NP、原边感量LP，温度T和控制器的占空比D一定的情况下，输出电压VO+会随着负载IOUT的增加而降低，进而会造成变换器的负载调整率降低。负载调整率(LOAD REGULATION)是指电源负载的变化会引起电源输出的变化，表现为：负载增加时，输出降低；相反负载减少时，则输出升高。负载调整率是衡量电源好坏的指标。好的电源负载变化引起的输出变化较小，通常指标为3％-5％。负载调整率＝(空载时输出电压-满载时输出电压)/(额定负载时输出电压)*100％，这是稳压电源的一项重要指标，体现当负载电流变化时稳压电源的输出电压相应的变化情况，通常以输出电流从0变化到额定最大电流时，输出电压的变化量和输出电压的百分比值来表示。例如某5V直流稳压电源的输出电流从0增加到最大电流1A，它的输出电压从5V降到了4.50V，降落值0.5V除以标称输出电压5V，得到10％，这就是该电源的负载调整率。
目前市面上常见的隔离变压器的驱动控制器芯片，负载调整率都比较差，例如TI(德州仪器)的芯片SN6501、SN6505，Maxim(美信半导体)的芯片MAX256、MAX258等，根据其规格书上提供的典型测试曲线，不难发现其负载调整率是10％～15％，此芯片应用到隔离变压器驱动器中容易导致输出电流随负载电压的改变波动范围比较大，导致驱动器的输出性能下降。这对于负载调整率要求比较高的电源将不再适合。
因而现有技术还有待改进和提高。
发明内容
鉴于上述现有技术的缺点和局限性，本发明要解决的第一个技术问题是：提供一种轻载检测及功率管部分导通控制方法，改善负载调整率，进一步的，提高轻载工作效率，同时抑制变换器处在空载时的输出电压飘高的问题。
与此相应，本发明要解决的第二个技术问题是：提供一种利用上述方法的轻载检测及功率管部分导通控制电路。
本申请的发明构思为：通过检测功率管的漏极电压，判断变换器处在轻载时，进而关掉部分功率管，使功率管导通内阻变大，进而降低变换器的输出电压，缩小轻负载和重载时的输出电压压差，从而改善了负载调整率、提高了轻载工作效率，同时也抑制了变换器处在空载时的输出电压飘高的问题。
本发明解决上述第一个技术问题的技术方案是：
一种轻载检测及功率管部分导通控制方法，应用于功率管为多管并联使用的场合，包括如下步骤：
电压检测步骤，检测功率管导通时的漏极电压，将漏极电压信号与设有回差的电压检测阈值进行比较，输出比较结果信号；
驱动控制步骤，根据电压检测步骤输出的比较结果信号产生驱动信号，进行功率管全部导通或者部分导通的控制，即在功率管的漏极电压信号的电压值高于电压检测阈值时，驱动功率管全部导通；在功率管的漏极电压信号的电压值低于电压检测阈值时，选择驱动功率管部分导通；
功率管输出步骤，根据驱动控制步骤输出的驱动信号对功率管的导通控制，输出功率管的漏极电压。
作为上述技术方案的改进，其特征在于：将漏极电压信号进行电平移位后再与设有回差的电压检测阈值进行比较。
优选地，电平移位是通过基准电流在电阻上产生压降再叠加到功率管的漏极电压上实现的。
优选地，电压检测阈值是通过基准电流在电阻上产生压降而产生。
优选地，电压检测阈值的回差是通过两路开关和逻辑控制选择不同的电压实现的。
优选地，输出比较结果信号是采用比较器将漏极电压信号与电压检测阈值进行比较，输出的信号通过锁存器整形滤波，在功率管导通结束的前一刻通过D触发器进行锁存，并输出最终的比较结果信号。
优选地，在驱动控制步骤，产生八路驱动信号控制四个P型功率管和四个N型功率管的导通与关断。
优选地，在驱动控制步骤，产生四路驱动信号控制四个N型功率管的导通与关断。
对于全桥驱动器应用的电路，优选地，在功率管输出步骤，根据驱动控制步骤产生的驱动信号，交叉选择上下桥臂功率管中并联的多管全部导通或者部分导通，输出两路功率管漏极电压信号。
对于半桥或者推挽驱动器应用的电路，优选地，在功率管输出步骤，根据驱动控制步骤产生的驱动信号，选择一只功率管中并联的多管全部导通或者部分导通，输出两路功率管漏极电压信号。
对应地，本发明解决上述第二个技术问题的技术方案是：
一种轻载检测及功率管部分导通控制电路，其特征在于：包括：功率管单元、电压检测单元和驱动控制单元；
功率管单元的各输入端与驱动控制单元的各输出端对应连接，功率管单元的各输出端与电压检测单元的各输入端对应连接，电压检测单元的输出端与驱动控制单元的输入端连接；
所述的功率管单元，包括至少一只由多管并联组成的功率管，受驱动控制单元输出的驱动信号所控制，并将其漏极电压信号输出；
所述的电压检测单元，检测功率管单元导通时的功率管的漏极电压信号，将漏极电压信号与设有回差的电压检测阈值进行比较，并输出比较结果信号；
所述的驱动控制单元，根据电压检测单元输出的比较结果信号产生驱动信号，对功率管单元的功率管进行全部导通或者部分导通的控制，即在功率管的漏极电压信号的电压值高于电压检测阈值时，驱动功率管全部导通；在功率管的漏极电压信号的电压值低于电压检测阈值时，选择驱动功率管部分导通。
作为上述技术方案的改进，其特征在于：将漏极电压信号进行电平移位后再与设有回差的电压检测阈值进行比较。
作为功率管单元的一种具体的实施方式，其特征在于：包括PMOS管PM1_m、PM1_n、PM2_m、PM2_n，NMOS管NM1_m、NM1_n、NM2_m、NM2_n；各PMOS管和各NMOS管的栅极作为功率管单元的各输入端；PMOS管PM1_m、PM1_n的源极接低压电源VCC，其漏极与NMOS管NM1_m、NM1_n的漏极连接，此连接交汇点形成节点，该节点的信号作为功率管单元的第一输出端；PMOS管PM2_m、PM2_n的源极接低压电源VCC，其漏极与NMOS管NM2_m、NM2_n的漏极连接，此连接交汇点形成节点，该节点的信号作为功率管单元的第二输出端；PMOS管PM1_m、PM1_n、PM2_m、PM2_n的栅极分别输入驱动信号DRv_P1m、DRv_P1n、DRv_P2m、DRv_P2n；NMOS管NM1_m、NM1_n、NM2_m、NM2_n的栅极分别输入驱动信号DRv_N2m、DRv_N2n、DRv_N1m、DRv_N1n；NMOS管NM1_m、NM1_n、NM2_m、NM2_n的源极接在一起，都接参考电位地；所有NMOS管的衬底都与参考电位地连接，所有PMOS管的衬底都与VCC连接。
对于功率管单元输出两路功率管漏极电压信号的情况，作为电压检测单元102的一种具体的实施方式，其特征在于：包括电流源IB1、IB2、IB3和IB4，电阻R1、R2、R3、R4、R5和R6，NMOS管NM1、NM2、NM3和NM4，比较器CMP1、CMP2，锁存器LATH1、LATH2，D触发器DFF1和DFF2，非门not1、not2，与非门nand；低压电源VCC经电流源IB1与电阻R1的一端连接，电阻R1的另一端接参考电位地，低压电源VCC经电流源IB2与电阻R2的一端连接，同时与NMOS管NM1的漏极连接，电阻R2的另一端与电阻R3的一端连接，同时与NMOS管NM2的漏极连接，电阻R3的另一端为电压检测单元102的第一输入端，用于输入功率管单元101的第一输出信号，比较器CMP1的正相输入端与电阻R1的一端连接，比较器CMP1的负相输入端与NMOS管NM1、NM2的源极连接，比较器CMP1的输出端与锁存器LATH1的输入端连接，锁存器LATH1的输出端与D触发器DFF1的数据输入端D连接，D触发器DFF1的信号输入端CP_L用于输入驱动信号Ton_H1，D触发器DFF1的复位输入端Clr_L用于输入使能信号ENP，D触发器DFF1的输出端Q和与非门nand的第一输入端连接；低压电源VCC经电流源IB3与电阻R4的一端连接，电阻R4的另一端接参考电位地，低压电源VCC经电流源IB4与电阻R5的一端连接，同时与NM3的漏极连接，电阻R5的另一端与电阻R6的一端连接，同时与NMOS管NM4的漏极连接，电阻R6的另一端为电压检测单元102的第二输入端，用于输入功率管单元101的第二输出信号，比较器CMP2的正相输入端与电阻R4的一端连接，比较器CMP2的负相输入端与NMOS管NM3、NM4的源极连接，比较器CMP2的输出端VO2与锁存器LATH2的输入端连接，锁存器LATH2的输出端与D触发器DFF2的数据输入端D连接，D触发器DFF2的信号输入端CP_L用于输入驱动信号Ton_H2连接，D触发器DFF2的复位输入端Clr_L用于输入使能信号ENP，D触发器DFF2的输出端Q和与非门nand的第二输入端连接，与非门nand的输出端作为电压检测单元102的输出端；与非门nand的输出端分别和非门not1、not2的输入端连接，非门not1的输入端和NM1的栅极连接，非门not1的输出端和NM2的栅极连接，非门not2的输入端和NM3的栅极连接，非门not2的输出端和NM4的栅极连接；所有NMOS管的衬底都与参考电位地连接。
对于功率管单元中的功率管为四只，每只为两管并联的情况，作为驱动控制单元103的一种具体的实施方式，其特征在于：包括NMOS管NM5、NM6、NM7和NM8，PMOS管PM1、PM2、PM3和PM4，锁存器LATH3和LATH4，非门not3、not4、not5、not6、not7和not8，与非门nand2和nand3，反相器链1、反相器链2、反相器链3、反相器链4、反相器链5、反相器链6、反相器链7和反相器链8；锁存器LATH3的输入端用于输入驱动信号Ton_H1，锁存器LATH3的输出端与反相器链1、反相器链2的输入端连接，同时和与非门nand2的第一输入端连接，与非门nand2的第二输入端为驱动控制单元103的输入端，连接至电压检测单元102的输出端，与非门nand2的输出端和非门not3的输入端连接，非门not3的输出端和反相器链3、反相器链4的输入端连接，反相器链1的输出端与PMOS管PM1的栅极连接，PMOS管PM1的源极接低压电源VCC，反相器链2的输出端与NMOS管NM5的栅极连接，NMOS管NM5的源极接地，NMOS管NM5的漏极和PMOS管PM1的漏极连接，同时和非门not4的输入端连接，此连接交汇点形成节点，作为驱动控制单元103的第一输出端，非门not4的输出端作为驱动控制单元103的第二输出端，反相器链3的输出端与PMOS管PM2的栅极连接，PMOS管PM2的源极接低压电源VCC，反相器链4的输出端与NMOS管NM6的栅极连接，NMOS管NM6的源极接地，NMOS管NM6的漏极和PMOS管PM2的漏极连接，同时和非门not5的输入端连接，此连接交汇点形成节点，作为驱动控制单元103的第三输出端，非门not5的输出端作为驱动控制单元103的第四输出端；锁存器LATH4的输入端用于输入驱动信号Ton_H2，锁存器LATH4的输出端与反相器链5、反相器链6的输入端连接，同时和与非门nand3的第一输入端连接，与非门nand3的第二输入端连接至电压检测单元102的输出端，与非门nand3的输出端和非门not8的输入端连接，非门not8的输出端和反相器链7、反相器链8的输入端连接，反相器链5的输出端与PMOS管PM3的栅极连接，PMOS管PM3的源极接低压电源VCC，反相器链6的输出端与NMOS管NM7的栅极连接，NMOS管NM7的源极接地，NMOS管NM7的漏极和PMOS管PM3的漏极连接，同时和非门not6的输入端连接，此连接交汇点形成节点，作为驱动控制单元103的第五输出端，非门not6的输出端，作为驱动控制单元103的第六输出端，反相器链7的输出端与PMOS管PM4的栅极连接，PMOS管PM4的源极接低压电源VCC，反相器链8的输出端与NMOS管NM8的栅极连接，NMOS管NM8的源极接地，NMOS管NM8的漏极和PMOS管PM4的漏极连接，同时和非门not7的输入端连接，此连接交汇点形成节点，作为驱动控制单元103的第七输出端，非门not7的输出端，作为驱动控制单元103的第八输出端；所有NMOS管的衬底都与参考电位地连接，所有PMOS管的衬底都与VCC连接。
作为所述的功率管单元101的一种具体的实施方式，其特征在于：包括NMOS管NM1_m、NM1_n、NM2_m和NM2_n；各NMOS管的栅极作为功率管单元101的各输入端；NMOS管NM1_m、NM1_n、NM2_m、NM2_n的源极接在一起，都接参考电位地；所有NMOS管的衬底都与参考电位地连接；NMOS管NM1_m、NM1_n的漏极相连接作为功率管单元101的第一输出端；NMOS管NM2_m、NM2_n的漏极相连接作为功率管单元101的第二输出端。
对于功率管单元中的功率管为两只，每只为两管并联的情况，作为驱动控制单元103的一种具体的实施方式，其特征在于：包括NMOS管NM5、NM6、NM7和NM8，PMOS管PM1、PM2、PM3和PM4，锁存器LATH3和LATH4，非门not3和not8，与非门nand2和nand3，反相器链1、反相器链2、反相器链3、反相器链4、反相器链5、反相器链6、反相器链7和反相器链8；锁存器LATH3的输入端用于输入驱动信号Ton_H1，锁存器LATH3的输出端与反相器链1、反相器链2的输入端连接，同时和与非门nand2的第一输入端连接，与非门nand2的第二输入端为驱动控制单元103的输入端，连接至电压检测单元102的输出端，与非门nand2的输出端和非门not3的输入端连接，非门not3的输出端和反相器链3、反相器链4的输入端连接，反相器链1的输出端与PMOS管PM1的栅极连接，PMOS管PM1的源极接低压电源VCC，反相器链2的输出端与NMOS管NM5的栅极连接，NMOS管NM5的源极接地，NMOS管NM5的漏极和PMOS管PM1的漏极连接，此连接交汇点形成节点，作为驱动控制单元103的第一个输出端，反相器链3的输出端与PMOS管PM2的栅极连接，PMOS管PM2的源极接低压电源VCC，反相器链4的输出端与NMOS管NM6的栅极连接，NMOS管NM6的源极接地，NMOS管NM6的漏极和PMOS管PM2的漏极连接，此连接交汇点形成节点，作为驱动控制单元103的第二个输出端；锁存器LATH4的输入端用于输入驱动信号Ton_H2，锁存器LATH4的输出端与反相器链5、反相器链6的输入端连接，同时和与非门nand3的第一输入端连接，与非门nand3的第二输入端连接至电压检测单元102的输出端，与非门nand3的输出端和非门not8的输入端连接，非门not8的输出端和反相器链7、反相器链8的输入端连接，反相器链5的输出端与PMOS管PM3的栅极连接，PMOS管PM3的源极接低压电源VCC，反相器链6的输出端与NMOS管NM7的栅极连接，NMOS管NM7的源极接地，NMOS管NM7的漏极和PMOS管PM3的漏极连接，此连接交汇点形成节点，作为驱动控制单元103的第三个输出端，反相器链7的输出端与PMOS管PM4的栅极连接，PMOS管PM4的源极接低压电源VCC，反相器链8的输出端与NMOS管NM8的栅极连接，NMOS管NM8的源极接地，NMOS管NM8的漏极和PMOS管PM4的漏极连接，此连接交汇点形成节点，作为驱动控制单元103的第四个输出端；所有NMOS管的衬底都与参考电位地连接，所有PMOS管的衬底都与VCC连接。
术语含义说明：
功率管为多管并联：指的是功率管中包括多只并联的功率管，如本申请图6的PMOS管PM1_m和PM1_n两只功率管并联组成全桥变换器中上桥臂中的一只功率管、PMOS管PM2_m和PM2_n两只功率管并联组成全桥变换器中上桥臂中的另一只功率管、NMOS管NM1_m和NM1_n两只功率管并联组成全桥变换器中下桥臂中的一只功率管、NMOS管NM2_m和NM2_n两只功率管并联组成全桥变换器中下桥臂中的另一只功率管；
功率管全部导通：指的是多管并联的功率管中并联的多管全部导通，如图6中由PMOS管PM1_m和PM1_n两只功率管并联组成的功率管，全部导通指的是其中的PMOS管PM1_m和PM1_n都导通；
功率管部分导通：指的是多管并联的功率管中并联的多管至少有一个不导通，如图6中由PMOS管PM1_m和PM1_n两只功率管并联组成的功率管，部分导通指的是其中的PMOS管PM1_m和PM1_n有一个不导通；
交叉选择上下桥臂功率管：指的是在全桥变换器中上桥臂和下桥臂各选择一只功率管，且选择的功率管无连接关系，即选择的功率管处于对角线的位置，如在图6中上桥臂选择了PMOS管PM1_m和PM1_n两只功率管并联组成的功率管，那么下桥臂就应该选择NMOS管NM2_m和NM2_n两只功率管并联组成的功率管。
以应用于全桥变换器驱动器的电路为例，本发明的简要工作原理为：当检测到功率管导通时的漏极电压较高时，输出比较结果信号为高电平，表示变换器所带负载为重载，驱动控制单元交叉选择上下桥臂功率管中并联的多管全部导通，即选择下文图6中对角线上的两个P型功率管和两个N型功率管全部开通；当检测到导通时的漏极电压较低时，输出比较结果信号翻转为低电平，表示变换器所带负载为轻载，驱动控制单元交叉选择上下桥臂功率管中并联的多管部分导通，即选择下文图6中对角线上的一个P型功率管和一个N型功率管开通。重载时控制功率管全部导通，由于功率管导通的个数多，相当于功率管的尺寸大，则功率管的导通内阻较小；轻载时控制功率管部分导通，由于功率管导通的个数减少，相当于功率管的尺寸变小，则功率管的导通内阻变大，由公式(8)可知，导通内阻Rdson的变大会使轻载时变换器的输出电压降低，导通内阻Rdson的减小会使重载时变换器的输出电压升高，进而缩小了轻载时和重载时输出电压的压差，改善了负载调整率。
本发明具体的工作原理和相关分析将在下文具体实施方式部分详细描述。所述的各方案或技术特征的原理、作用及带来的有益效果相同，在此不再赘述。
以上对本发明的方法和电路各技术方案及技术特征的原理、作用等进行了分析，现将本发明的有益效果总结如下：
1、有效地改善电源的负载调整率问题，当电源负载变化时，其输出电压变化较小，提高电源的输出驱动性能。
2、轻载时控制功率管部分导通，使功率管的导通内阻变大，但同时使功率管的寄生输入电容减小，有效的选择控制导通的功率管个数，使驱动损耗的减小量大于导通损耗的增加量，则可有效地提高电源的轻载效率。
3、抑制了电源空载输出电压飘高问题，通过控制功率管部分导通，空载时功率管的导通内阻Rdson增加，进而使空载时的电源输出电压降低，有效地抑制了电源空载输出电压飘高，对级联应用缩小了后一级的输入电压范围，解决了客户应用过程中出现的宽输入电压范围造成的常规电源无法使用的痛点。
附图说明
图1为现有技术全桥变换器典型应用电路的电路示意图；
图2为现有技术控制器的输出端口D1和D2典型波形示意图；
图3为现有技术推挽变换器典型应用电路的电路示意图；
图4为应用了本发明的控制器100的全桥变换器典型应用的电路示意图；
图5为本发明实施例一的控制器100的轻载检测及功率管部分导通控制电路原理框图；
图6为本发明实施例一的功率管单元101的电路原理图；
图7为本发明实施例一的电压检测单元102的电路原理图；
图8为本发明实施例一的电压检测单元102的Ton_H1和Ton_H2典型波形；
图9为本发明实施例一的电压检测单元102的电压检测阈值高斯分布情况；
图10为本发明实施例一的电压检测单元102的电路仿真波形图；
图11为本发明实施例一的驱动控制单元103的电路原理图；
图12为本发明实施例一的驱动控制单元103的电路仿真波形图之一；
图13为本发明实施例一的驱动控制单元103的电路仿真波形图之二；
图14为本发明实施例一的功率管单元101的电路仿真波形图；
图15为应用了本发明的控制器100的全桥变换器的负载调整率随功率管内阻的变化曲线；
图16为应用了本发明的控制器100的全桥变换器的轻载工作效率随功率管内阻的变化曲线；
图17为应用了本发明的控制器200的推挽变换器典型应用的电路示意图；
图18为本发明实施例二的功率管单元201的电路原理图；
图19为本发明实施例二的驱动控制单元203的电路原理图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
第一实施例
如图4所示为应用了本发明轻载检测及功率管部分导通控制电路的控制器在全桥变换器驱动器应用的电路示意图。如图4所示，控制器100的GND端口与地连接，D1端口在控制器100内部与功率管PM1_m、PM1_n和NM1_m、NM1_n的漏极连接，外部与绕组NP的一端连接，同样的，D2端口在内部与功率管PM2_m、PM2_n和NM2_m、NM2_n的漏极连接，外部与绕组NP的另一端连接，输入滤波电容CIN连接于控制器100的电压输入端VCC和地之间，对输入电压VIN进行滤波，输出整流二极管D1、D2的阳极分别与耦合变压器T1的副边线圈Ns1和Ns2的两个端头连接，其阴极连接至输出端Vo+，耦合变压器T1的副边线圈Ns1和Ns2的中心抽头连接至输出端Vo-，CO为输出滤波电容，RO为输出负载，其两端分别连接于输出端Vo+和Vo-之间。其中绕组Ns1和Ns2的匝数相等，即Ns1＝Ns2。
图5所示为本发明实施例一的控制器100中的轻载检测及功率管部分导通控制电路的电路原理图。控制器100的其它电路，例如低压电源VCC产生电路，基准电压Vref产生电路，偏置电流源IBIAS、振荡器OSC等，有很多种电路结构，且与本发明无关，下文不做说明，图5也并未示出。在本发明中，低压电源VCC是由变换器输入电压VIN降压得到的芯片的工作电压，即是给控制器100内部其它子模块供电的电压源。实施例一选取的低压电源VCC＝5V。
如图5所示，本发明的轻载检测及功率管部分导通控制电路，包括功率管单元101、电压检测单元102和驱动控制单元103。
功率管单元101的第一输入端与驱动控制单元103的第一输出端连接，功率管单元101的第二输入端与驱动控制单元103的第二输出端连接，功率管单元101的第一输出端与电压检测单元102的第一输入端连接，功率管单元101的第二输出端与电压检测单元102的第二输入端连接；
电压检测单元102的输出端与驱动控制单元103的输入端连接。
需要说明的是图5作为本发明应用于全桥驱动器的实施例，全桥驱动器有4个功率管，每个功率管均为多管并联组成，因此功率管单元101实际上至少有8个输入端，驱动控制单元103的输出端数量与此对应，从而才能为各功率管中并联的多管提供驱动信号，由于功率管单元101与驱动控制单元103之间的连接线太多，故用省略号表示。
如图6所示，本发明实施例一的功率管单元101的电路原理图。功率管单元101包括PMOS管PM1_m、PM1_n、PM2_m、PM2_n，NMOS管NM1_m、NM1_n、NM2_m、NM2_n。各PMOS管和各NMOS管的栅极作为功率管单元101的各输入端。PMOS管PM1_m、PM1_n的源极接低压电源VCC，其漏极与NMOS管NM1_m、NM1_n的漏极连接，此连接交汇点形成节点，本发明中该节点的信号作为功率管单元101的第一输出信号，称为功率管漏极电压D1。PMOS管PM2_m、PM2_n的源极接低压电源VCC，其漏极与NMOS管NM2_m、NM2_n的漏极连接，此连接交汇点形成节点，本发明中该节点的信号作为功率管单元101的第二输出信号，称为功率管漏极电压D2。PMOS管PM1_m、PM1_n、PM2_m、PM2_n的栅极分别与输入信号DRv_P1m、DRv_P1n、DRv_P2m、DRv_P2n连接。NMOS管NM1_m、NM1_n、NM2_m、NM2_n的栅极分别与输入信号DRv_N2m、DRv_N2n、DRv_N1m、DRv_N1n连接。NMOS管NM1_m、NM1_n、NM2_m、NM2_n的源极接在一起，都接参考电位地。所有NMOS管的衬底都与参考电位地连接，所有PMOS管的衬底都与VCC连接。
由于功率管PM1_m和PM2_m；PM1_n和PM2_n是完全相同的PMOS管，功率管NM1_m和NM2_m；NM1_n和NM2_n也是完全相同的NMOS管，功率管PM1_m和NM2_m栅极的驱动信号DRv_P1m、DRv_N1m是频率相同，电位相反的驱动信号，功率管PM1_n和NM2_n栅极的驱动信号DRv_P1n、DRv_N1n是频率相同，电位相反的驱动信号，功率管PM2_m和NM1_m栅极的驱动信号DRv_P2m、DRv_N2m是频率相同，电位相反的驱动信号，功率管PM2_n和NM1_n栅极的驱动信号DRv_P2n、DRv_N2n是频率相同，电位相反的驱动信号。根据全桥拓扑可知，PM1_m、PM1_n和NM2_m、NM2_n是一个桥臂上的四个MOS管，PM2_m、PM2_n和NM1_m、NM1_n是另一个桥臂上的四个MOS管，由于两支桥臂上的MOS管交替导通，因此节点D1和D2也是准互补的时序信号。
如图7所示，本发明实施例一的电压检测单元102的电路原理图。电压检测单元102包括电流源IB1、IB2、IB3和IB4，电阻R1、R2、R3、R4、R5和R6，NMOS管NM1、NM2、NM3和NM4，比较器CMP1、CMP2，锁存器LATH1、LATH2，D触发器DFF1和DFF2，非门not1、not2，与非门nand。低压电源VCC经电流源IB1与电阻R1的一端连接，电阻R1的另一端与输入信号S1(功率管单元101中NMOS管NM1_m、NM1_n的源极电压接地)连接，低压电源VCC经电流源IB2与电阻R2的一端连接，同时与NM1的漏极连接，电阻R2的另一端与电阻R3的一端连接，同时与NM2的漏极连接，电阻R3的另一端与输入信号D1连接，比较器CMP1的正相输入端与电阻R1的一端连接，此连接交汇点形成节点，本发明中该节点的信号称为VP1，比较器CMP1的负相输入端与NM1、NM2的源极连接，此连接交汇点形成节点，本发明中该节点的信号称为VN1，比较器CMP1的输出端VO1与锁存器LATH1的输入端连接，锁存器LATH1的输入端与比较器CMP1的输出端VO1连接，其输出端VO_1与D触发器DFF1的数据输入端D连接，D触发器DFF1的数据输入端D与锁存器LATH1的输出端VO_1连接，D触发器DFF1的信号输入端CP_L与输入信号Ton_H1连接，D触发器DFF1的复位输入端Clr_L与输入使能信号ENP连接，D触发器DFF1的输出端Q和与非门nand的第一输入端连接，作为信号D1_H。低压电源VCC经电流源IB3与电阻R4的一端连接，电阻R4的另一端与输入信号S2(功率管单元101中NMOS管NM2_m和NM2_n的源极接地)连接，低压电源VCC经电流源IB4与电阻R5的一端连接，同时与NM3的漏极连接，电阻R5的另一端与电阻R6的一端连接，同时与NM4的漏极连接，电阻R6的另一端与输入信号D2连接，比较器CMP2的正相输入端与电阻R4的一端连接，此连接交汇点形成节点，本发明中该节点的信号称为VP2，比较器CMP2的负相输入端与NM3、NM4的源极连接，此连接交汇点形成节点，本发明中该节点的信号称为VN2，比较器CMP2的输出端VO2与锁存器LATH2的输入端连接，锁存器LATH2的输入端与比较器CMP2的输出端VO2连接，其输出端VO_2与D触发器DFF2的数据输入端D连接，D触发器DFF2的数据输入端D与锁存器LATH2的输出端VO_2连接，D触发器DFF2的信号输入端CP_L与输入信号Ton_H2连接，D触发器DFF2的复位输入端Clr_L与输入使能信号ENP连接，D触发器DFF2的输出端Q和与非门nand的第二输入端连接，作为信号D2_H，与非门nand的输出端作为电压检测单元102的输出端，称为Load_EN。Load_EN分别和非门not1、not2的输入端连接，非门not1的输入端和NM1的栅极连接，非门not1的输出端和NM2的栅极连接，非门not2的输入端和NM3的栅极连接，非门not2的输出端和NM4的栅极连接。所有NMOS管的衬底都与参考电位地连接。
本实施例在检测功率管导通时的漏极电压时，要将漏极电压进行电平移位后再与电压检测阈值进行比较，然后输出比较结果信号。电平移位是通过基准电流在电阻上产生压降再叠加到功率管的漏极电压上实现的，目的是将功率管导通时的较低的漏极电压经过升压后满足电压检测比较器的共模输入范围。电压检测阈值可通过基准电流在电阻上产生压降而产生，电压检测阈值需要设有回差，可通过两路开关和逻辑控制选择不同的电压。输出的比较结果信号，通过将比较器的比较结果信号通过锁存器整形滤波后，在功率管导通结束的前一刻通过D触发器进行锁存，由于功率管部分的漏极电压输出有两路，所以需要将两路的锁存信号进行逻辑控制整合，即将两路的锁存信号通过与非门，输出最终的比较结果信号Load_EN。
如图8所示，Ton_H1和Ton_H2是控制器100内部振荡器OSC产生的两路准互补驱动信号。电压检测单元102的电压检测阈值，可用公式(9)来表示：
Figure BDA0002284899310000141
其中，IB1＝IB3，IB2＝IB4，R1＝R4，R2＝R5，R3＝R6，由于轻载检测功率管部分导通后的导通内阻Rdson增加，所以导致在相同负载下的功率管漏极电压上升，所以电压检测阈值要设回差，保证功率管部分导通后的漏极检测电压经电平移位后的值相差不大，实现检测的可靠性。此回差值可用公式(10)来表示：
Figure BDA0002284899310000142
仿真电压检测阈值VTH_LightLoad的高斯分布情况，如图9所示，采样100种数据，均值为14.388mV，标准差为2.22483mV，落在11mV～19mV之间的数据占比94％，符合＞90％的设计指标。
如图10所示，为本发明实施例一的电压检测单元102的电路仿真波形图，从波形图可以看出，经过电平移位后的电压VN1超过了VP1，在Ton_H1的下降沿检测，同理经过电平移位后的电压VN2超过了VP2，在Ton_H2的下降沿检测，最终Load_EN由高电平翻转为低电平，Load_EN翻转为低电平后，由于回差的存在，VN1和VN2的值在Ton_H1和Ton_H2下降沿的前一时刻检测到的值都相应减小，减小的值就是回差值。
如图11所示，本发明实施例一的驱动控制单元103的电路原理图。驱动控制单元103包括NMOS管NM5、NM6、NM7和NM8，PMOS管PM1、PM2、PM3和PM4，锁存器LATH3和LATH4，非门not3、not4、not5、not6、not7和not8，与非门nand2和nand3，反相器链1、反相器链2、反相器链3、反相器链4、反相器链5、反相器链6、反相器链7和反相器链8。输入信号Ton_H1与锁存器LATH3的输入端连接，LATH3的输出端与反相器链1、反相器链2的输入端连接，同时和与非门nand2的第一输入端连接，与非门nand2的第二输入端与输入信号Load_EN连接，与非门nand2的输出端和非门not3的输入端连接，非门not3的输出端和反相器链3、反相器链4的输入端连接，反相器链1的输出端与PMOS管PM1的栅极连接，PM1的源极接低压电源VCC，反相器链2的输出端与NMOS管NM5的栅极连接，NM5的源极接地，NM5的漏极和PM1的漏极连接，同时和非门not4的输入端连接，此连接交汇点形成节点，本发明中该节点的信号称为Drv_N1m，作为驱动控制单元103的第一输出端，非门not4的输出端，称为Drv_P1m，作为驱动控制单元103的第二输出端，反相器链3的输出端与PMOS管PM2的栅极连接，PM2的源极接低压电源VCC，反相器链4的输出端与NMOS管NM6的栅极连接，NM6的源极接地，NM6的漏极和PM2的漏极连接，同时和非门not5的输入端连接，此连接交汇点形成节点，本发明中该节点的信号称为Drv_N1n，作为驱动控制单元103的第三输出端，非门not5的输出端，称为Drv_P1n，作为驱动控制单元103的第四输出端。输入信号Ton_H2与锁存器LATH4的输入端连接，LATH4的输出端与反相器链5、反相器链6的输入端连接，同时和与非门nand3的第一输入端连接，与非门nand3的第二输入端与输入信号Load_EN连接，与非门nand3的输出端和非门not8的输入端连接，非门not8的输出端和反相器链7、反相器链8的输入端连接，反相器链5的输出端与PMOS管PM3的栅极连接，PM3的源极接低压电源VCC，反相器链6的输出端与NMOS管NM7的栅极连接，NM7的源极接地，NM7的漏极和PM3的漏极连接，同时和非门not6的输入端连接，此连接交汇点形成节点，本发明中该节点的信号称为Drv_N2m，作为驱动控制单元103的第五输出端，非门not6的输出端，称为Drv_P2m，作为驱动控制单元103的第六输出端，反相器链7的输出端与PMOS管PM4的栅极连接，PM4的源极接低压电源VCC，反相器链8的输出端与NMOS管NM8的栅极连接，NM8的源极接地，NM8的漏极和PM4的漏极连接，同时和非门not7的输入端连接，此连接交汇点形成节点，本发明中该节点的信号称为Drv_N2n，作为驱动控制单元103的第七输出端，非门not7的输出端，称为Drv_P2n，作为驱动控制单元103的第八输出端。所有NMOS管的衬底都与参考电位地连接，所有PMOS管的衬底都与VCC连接。
反相器链是指由不同尺寸的单级反相器串联构成不同级数的具有一定驱动能力的缓冲器。其为公知技术，具体内部结构不再赘述。
驱动控制单元103的工作原理，描述如下：两路输出信号Ton_H1和Ton_H2是准互补的驱动信号(图11中驱动控制单元103中的Ton_H1和Ton_H2可以与图7中电压检测单元102中的Ton_H1和Ton_H2共用，因此附图标记没有做区分)，当输入信号Load_EN(电压检测单元102的输出信号)为低电平时，表示经过电压检测单元102后判断变换器负载为轻载，此时控制PMOS管PM2的栅极为高电平，则PM2不导通，控制NM6的栅极为高电平，则NM6导通，所以Drv_N1n为低电平，Drv_P1n为高电平；同理Drv_N2n为低电平，Drv_P2n为高电平，将Drv_N1n，Drv_P1n，Drv_N2n和Drv_P2n输入到功率管单元101中，则功率管NM2_n，PM1_n，NM1_n，PM2_n都处于关断状态。另一方面由于Drv_N1m，Drv_P1m，Drv_N2m和Drv_P2m只受输入信号Ton_H1和Ton_H2控制，所以将这些驱动信号输入到功率管单元101中，功率管NM2_m，PM1_m和NM1_m，PM2_m呈准互补导通状态；
当输入信号Load_EN(电压检测单元102的输出信号)为高电平时，表示经过电压检测单元102后判断变换器负载为重载，此时Load_EN不起作用，所有的驱动输出信号Drv_N1n，Drv_P1n，Drv_N2n，Drv_P2n，Drv_N1m，Drv_P1m，Drv_N2m和Drv_P2m只受输入信号Ton_H1和Ton_H2控制，所以将这些驱动输出信号输入到功率管单元101中，功率管NM2_n，NM2_m，PM1_m，PM1_n和NM1_m，NM1_n，PM2_m，PM2_n呈准互补导通状态。
如图12和图13所示，为本发明实施例一的驱动控制单元103的电路仿真波形图，结合波形分析，进一步可知，当检测到导通时的漏极电压较高时，Load_EN为高电平，表示变换器所带负载为重载，驱动全部功率管导通；当检测到导通时的漏极电压较低时，Load_EN翻转为低电平，表示变换器所带负载为轻载，驱动部分功率管导通。如图14所示，可以进一步看出，当功率管部分导通时，由于功率管导通内阻Rdson的增大，使检测到的D1和D2电压值较高。由公式(8)可知，导通内阻Rdson的变大会使轻载时变换器的输出电压降低，导通内阻Rdson的减小会使重载时变换器的输出电压升高，进而缩小了轻载时和重载时输出电压的压差，提高了负载调整率；同时，空载时变换器的输出电压也相应降低，抑制了空载电压飘高问题；另一方面，功率管的导通损耗可由公式(11)来表示：
Figure BDA0002284899310000161
其中，Rdson是功率管的导通电阻，IRMS是功率管电流波形的有效值，IOUT为负载电流，NS/NP为副边绕组和原边绕组的匝比，D为控制器的占空比。
功率管的驱动损耗可由公式(12)来表示：
Figure BDA0002284899310000162
其中，VVCC为低压电源VCC的电压值，CISS为功率管的输入寄生电容，Cgd为功率管的栅漏寄生电容，fsw为控制器的工作频率。
从公式(11)和(12)可以看出，损耗和Rdson与CISS有直接联系，这两值与功率管的尺寸有关，其中Rdson和CISS的表达式如公式(13)和(14)所示：
Figure BDA0002284899310000163
Figure BDA0002284899310000164
其中，μ为电子迁移率，Cox为单位面积的栅氧化层电容，VGS是功率管的栅源电压，VTH是功率管的阈值电压，W是功率管导电沟道的总宽度，L是功率管导电沟道的总长度。
由公式(11)、(12)、(13)、(14)可知，功率管的尺寸越小，Rdson越大，而同时CISS越小，从而影响功率管的损耗，控制功率管导通的个数，使导通损耗的增加量小于驱动损耗的减少量，进而可以提高轻载下的工作效率。
实测应用了本发明的控制器100的全桥变换器在轻载时的性能如表一所示：
表一
Figure BDA0002284899310000171
由表一可见，变换器在轻载时随功率管内阻的增加，负载调整率有所改善，工作效率也有所提升，但是功率管内阻增加过多，会导致导通损耗增加量大于驱动损耗减少量，所以效率会有所下降，有效的控制轻载下功率管的导通个数，即控制功率管的导通内阻，可以使负载调整率改善的同时，提高轻载工作效率。如图15所示，为根据表一绘制的应用了本实施例的控制器100的全桥变换器的负载调整率随功率管内阻的变化曲线；如图16所示，为根据表一绘制的应用了本实施例的控制器100的全桥变换器的轻载工作效率随功率管内阻的变化曲线。从图15和图16，可以更加清晰和形象的看出应用了本实施例的控制器100的全桥变换器在轻载时，有效的控制功率管部分导通的个数，即控制功率管的导通内阻大小，负载调整率有所改善，工作效率也有所提升。
第二实施例
本发明第二实施例的控制器200中的轻载检测及功率管部分导通控制电路的电路原理图与图5相同，故不重复绘制。
如图17所示为应用了本发明轻载检测及功率管部分导通控制电路的控制器的推挽驱动器应用的电路示意图，与实施例一的不同之处在于控制器200的VCC端口与耦合变压器T1的原边线圈Np1和Np2的中心抽头连接，D1端口在控制器200内部与功率管NM1_m和NM1_n的漏极连接，D2端口控制器200内部与功率管NM2_m和NM2_n的漏极连接，其D1和D2端口分别与耦合变压器T1的原边线圈Np1和Np2的两个端头连接。
图18所示，为本发明实施例二的功率管单元201的电路原理图。与实施例一的不同之处在于少了四个PMOS管PM1_m、PM1_n、PM2_m、PM2_n，即所有PM1_m、PM1_n、PM2_m、PM2_n的连接关系不再存在。NMOS管NM1_m、NM1_n的漏极直接作为功率管单元101的第一输出信号，称为功率管漏极电压D1。NMOS管NM2_m、NM2_n的漏极直接作为功率管单元101的第二输出信号，称为功率管漏极电压D2。
第二实施例的功率管单元201也输出两路功率管漏极电压信号，因此第二实施例的电压检测单元与第一实施例相同，在此不赘述。
图19所示，为本发明实施例二的驱动控制单元203的电路原理图。与实施例一的不同之处在于少了四个非门not4、not5、not6和not7，同时少了四个输出端Drv_P1m、Drv_P2m、Drv_P1n和Drv_P2n。在实施例二中，由于控制器200是推挽拓扑的应用，不需要PMOS管的驱动信号，所以驱动控制单元203只产生四个NMOS管的驱动信号即可。
实施例二的具体电路原理及有益效果与实施例一相同，这里不再赘述。
以上仅是本发明的优选实施例，应当指出的是，上述优选实施例不应视为对本发明的限制，还应认识到，本发明可应用于其它更为广泛的范围中，另外，本发明对于只有一个功率管的DC-DC隔离变换器也是适用的，只是此时的功率管单元输出一路功率管漏极电压信号，相较于第一实施例电压检测单元需要减少一路，由于功率管数量减少，驱动控制单元所需要产生的驱动信号路数也会相应减少。按照本发明的上述内容，利用本领域的普通技术知识和惯用手段，在不脱离本发明上述基本技术思想前提下，本发明还可以做出其它多种形式的修改、替换或变更，均落在本发明权利保护范围之内。

Claims (17)

1.一种轻载检测及功率管部分导通控制方法，应用于功率管为多管并联使用的场合，包括如下步骤：
电压检测步骤，检测功率管导通时的漏极电压，将漏极电压信号与设有回差的电压检测阈值进行比较，输出比较结果信号；
驱动控制步骤，根据电压检测步骤输出的比较结果信号产生驱动信号，进行功率管全部导通或者部分导通的控制，即在功率管的漏极电压信号的电压值高于电压检测阈值时，驱动功率管全部导通；在功率管的漏极电压信号的电压值低于电压检测阈值时，选择驱动功率管部分导通；
功率管输出步骤，根据驱动控制步骤输出的驱动信号对功率管的导通控制，输出功率管的漏极电压。
2.根据权利要求1所述的方法，其特征在于：将漏极电压信号进行电平移位后再与设有回差的电压检测阈值进行比较。
3.根据权利要求2所述的方法，其特征在于：电平移位是通过基准电流在电阻上产生压降再叠加到功率管的漏极电压上实现的。
4.根据权利要求1所述的方法，其特征在于：电压检测阈值是通过基准电流在电阻上产生压降而产生。
5.根据权利要求1所述的方法，其特征在于：电压检测阈值的回差是通过两路开关和逻辑控制选择不同的电压实现的。
6.根据权利要求1所述的方法，其特征在于：输出比较结果信号是采用比较器将漏极电压信号与电压检测阈值进行比较，输出的信号通过锁存器整形滤波，在功率管导通结束的前一刻通过D触发器进行锁存，并输出最终的比较结果信号。
7.根据权利要求1所述的方法，其特征在于：在驱动控制步骤，产生八路驱动信号控制四个P型功率管和四个N型功率管的导通与关断。
8.根据权利要求1所述的方法，其特征在于：在驱动控制步骤，产生四路驱动信号控制四个N型功率管的导通与关断。
9.根据权利要求1所述的方法，其特征在于：对于全桥驱动器应用的电路，在功率管输出步骤，根据驱动控制步骤产生的驱动信号，交叉选择上下桥臂功率管中并联的多管全部导通或者部分导通，输出两路功率管漏极电压信号。
10.根据权利要求1所述的方法，其特征在于：对于半桥或者推挽驱动器应用的电路，在功率管输出步骤，根据驱动控制步骤产生的驱动信号，选择一只功率管中并联的多管全部导通或者部分导通，输出两路功率管漏极电压信号。
11.一种轻载检测及功率管部分导通控制电路，其特征在于：包括：功率管单元、电压检测单元和驱动控制单元；
功率管单元的各输入端与驱动控制单元的各输出端对应连接，功率管单元的各输出端与电压检测单元的各输入端对应连接，电压检测单元的输出端与驱动控制单元的输入端连接；
所述的功率管单元，包括至少一只由多管并联组成的功率管，受驱动控制单元输出的驱动信号所控制，并将其漏极电压信号输出；
所述的电压检测单元，检测功率管单元导通时的功率管的漏极电压信号，将漏极电压信号与设有回差的电压检测阈值进行比较，并输出比较结果信号；
所述的驱动控制单元，根据电压检测单元输出的比较结果信号产生驱动信号，对功率管单元的功率管进行全部导通或者部分导通的控制，即在功率管的漏极电压信号的电压值高于电压检测阈值时，驱动功率管全部导通；在功率管的漏极电压信号的电压值低于电压检测阈值时，选择驱动功率管部分导通。
12.根据权利要求11所述的轻载检测及功率管部分导通控制电路，其特征在于：将漏极电压信号进行电平移位后再与设有回差的电压检测阈值进行比较。
13.根据权利要求11或12所述的轻载检测及功率管部分导通控制电路，其特征在于：所述的功率管单元，包括PMOS管PM1_m、PM1_n、PM2_m、PM2_n，NMOS管NM1_m、NM1_n、NM2_m、NM2_n；各PMOS管和各NMOS管的栅极作为功率管单元的各输入端；PMOS管PM1_m、PM1_n的源极接低压电源VCC，其漏极与NMOS管NM1_m、NM1_n的漏极连接，此连接交汇点形成节点，该节点的信号作为功率管单元的第一输出端；PMOS管PM2_m、PM2_n的源极接低压电源VCC，其漏极与NMOS管NM2_m、NM2_n的漏极连接，此连接交汇点形成节点，该节点的信号作为功率管单元的第二输出端；PMOS管PM1_m、PM1_n、PM2_m、PM2_n的栅极分别输入驱动信号DRv_P1m、DRv_P1n、DRv_P2m、DRv_P2n；NMOS管NM1_m、NM1_n、NM2_m、NM2_n的栅极分别输入驱动信号DRv_N2m、DRv_N2n、DRv_N1m、DRv_N1n；NMOS管NM1_m、NM1_n、NM2_m、NM2_n的源极接在一起，都接参考电位地；所有NMOS管的衬底都与参考电位地连接，所有PMOS管的衬底都与VCC连接。
14.根据权利要求11或12所述的轻载检测及功率管部分导通控制电路，其特征在于：对于功率管单元输出两路功率管漏极电压信号的情况，所述的电压检测单元，包括电流源IB1、IB2、IB3和IB4，电阻R1、R2、R3、R4、R5和R6，NMOS管NM1、NM2、NM3和NM4，比较器CMP1、CMP2，锁存器LATH1、LATH2，D触发器DFF1和DFF2，非门not1、not2，与非门nand；低压电源VCC经电流源IB1与电阻R1的一端连接，电阻R1的另一端接参考电位地，低压电源VCC经电流源IB2与电阻R2的一端连接，同时与NMOS管NM1的漏极连接，电阻R2的另一端与电阻R3的一端连接，同时与NMOS管NM2的漏极连接，电阻R3的另一端为电压检测单元的第一输入端，用于输入功率管单元的第一输出信号，比较器CMP1的正相输入端与电阻R1的一端连接，比较器CMP1的负相输入端与NMOS管NM1、NM2的源极连接，比较器CMP1的输出端与锁存器LATH1的输入端连接，锁存器LATH1的输出端与D触发器DFF1的数据输入端D连接，D触发器DFF1的信号输入端CP_L用于输入驱动信号Ton_H1，D触发器DFF1的复位输入端Clr_L用于输入使能信号ENP，D触发器DFF1的输出端Q和与非门nand的第一输入端连接；低压电源VCC经电流源IB3与电阻R4的一端连接，电阻R4的另一端接参考电位地，低压电源VCC经电流源IB4与电阻R5的一端连接，同时与NM3的漏极连接，电阻R5的另一端与电阻R6的一端连接，同时与NMOS管NM4的漏极连接，电阻R6的另一端为电压检测单元的第二输入端，用于输入功率管单元的第二输出信号，比较器CMP2的正相输入端与电阻R4的一端连接，比较器CMP2的负相输入端与NMOS管NM3、NM4的源极连接，比较器CMP2的输出端VO2与锁存器LATH2的输入端连接，锁存器LATH2的输出端与D触发器DFF2的数据输入端D连接，D触发器DFF2的信号输入端CP_L用于输入驱动信号Ton_H2连接，D触发器DFF2的复位输入端Clr_L用于输入使能信号ENP，D触发器DFF2的输出端Q和与非门nand的第二输入端连接，与非门nand的输出端作为电压检测单元的输出端；与非门nand的输出端分别和非门not1、not2的输入端连接，非门not1的输入端和NM1的栅极连接，非门not1的输出端和NM2的栅极连接，非门not2的输入端和NM3的栅极连接，非门not2的输出端和NM4的栅极连接；所有NMOS管的衬底都与参考电位地连接。
15.根据权利要求11或12所述的轻载检测及功率管部分导通控制电路，其特征在于：对于功率管单元中的功率管为四只，每只为两管并联的情况，所述的驱动控制单元，包括NMOS管NM5、NM6、NM7和NM8，PMOS管PM1、PM2、PM3和PM4，锁存器LATH3和LATH4，非门not3、not4、not5、not6、not7和not8，与非门nand2和nand3，反相器链1、反相器链2、反相器链3、反相器链4、反相器链5、反相器链6、反相器链7和反相器链8；锁存器LATH3的输入端用于输入驱动信号Ton_H1，锁存器LATH3的输出端与反相器链1、反相器链2的输入端连接，同时和与非门nand2的第一输入端连接，与非门nand2的第二输入端为驱动控制单元的输入端，连接至电压检测单元的输出端，与非门nand2的输出端和非门not3的输入端连接，非门not3的输出端和反相器链3、反相器链4的输入端连接，反相器链1的输出端与PMOS管PM1的栅极连接，PMOS管PM1的源极接低压电源VCC，反相器链2的输出端与NMOS管NM5的栅极连接，NMOS管NM5的源极接地，NMOS管NM5的漏极和PMOS管PM1的漏极连接，同时和非门not4的输入端连接，此连接交汇点形成节点，作为驱动控制单元的第一输出端，非门not4的输出端作为驱动控制单元的第二输出端，反相器链3的输出端与PMOS管PM2的栅极连接，PMOS管PM2的源极接低压电源VCC，反相器链4的输出端与NMOS管NM6的栅极连接，NMOS管NM6的源极接地，NMOS管NM6的漏极和PMOS管PM2的漏极连接，同时和非门not5的输入端连接，此连接交汇点形成节点，作为驱动控制单元的第三输出端，非门not5的输出端作为驱动控制单元的第四输出端；锁存器LATH4的输入端用于输入驱动信号Ton_H2，锁存器LATH4的输出端与反相器链5、反相器链6的输入端连接，同时和与非门nand3的第一输入端连接，与非门nand3的第二输入端连接至电压检测单元的输出端，与非门nand3的输出端和非门not8的输入端连接，非门not8的输出端和反相器链7、反相器链8的输入端连接，反相器链5的输出端与PMOS管PM3的栅极连接，PMOS管PM3的源极接低压电源VCC，反相器链6的输出端与NMOS管NM7的栅极连接，NMOS管NM7的源极接地，NMOS管NM7的漏极和PMOS管PM3的漏极连接，同时和非门not6的输入端连接，此连接交汇点形成节点，作为驱动控制单元的第五输出端，非门not6的输出端，作为驱动控制单元的第六输出端，反相器链7的输出端与PMOS管PM4的栅极连接，PMOS管PM4的源极接低压电源VCC，反相器链8的输出端与NMOS管NM8的栅极连接，NMOS管NM8的源极接地，NMOS管NM8的漏极和PMOS管PM4的漏极连接，同时和非门not7的输入端连接，此连接交汇点形成节点，作为驱动控制单元的第七输出端，非门not7的输出端，作为驱动控制单元的第八输出端；所有NMOS管的衬底都与参考电位地连接，所有PMOS管的衬底都与VCC连接。
16.根据权利要求11或12所述的轻载检测及功率管部分导通控制电路，其特征在于：所述的功率管单元，包括NMOS管NM1_m、NM1_n、NM2_m和NM2_n；各NMOS管的栅极作为功率管单元的各输入端；NMOS管NM1_m、NM1_n、NM2_m、NM2_n的源极接在一起，都接参考电位地；所有NMOS管的衬底都与参考电位地连接；NMOS管NM1_m、NM1_n的漏极相连接作为功率管单元的第一输出端；NMOS管NM2_m、NM2_n的漏极相连接作为功率管单元的第二输出端。
17.根据权利要求11或12所述的轻载检测及功率管部分导通控制电路，其特征在于：对于功率管单元中的功率管为两只，每只为两管并联的情况，所述的驱动控制单元，包括NMOS管NM5、NM6、NM7和NM8，PMOS管PM1、PM2、PM3和PM4，锁存器LATH3和LATH4，非门not3和not8，与非门nand2和nand3，反相器链1、反相器链2、反相器链3、反相器链4、反相器链5、反相器链6、反相器链7和反相器链8；锁存器LATH3的输入端用于输入驱动信号Ton_H1，锁存器LATH3的输出端与反相器链1、反相器链2的输入端连接，同时和与非门nand2的第一输入端连接，与非门nand2的第二输入端为驱动控制单元的输入端，连接至电压检测单元的输出端，与非门nand2的输出端和非门not3的输入端连接，非门not3的输出端和反相器链3、反相器链4的输入端连接，反相器链1的输出端与PMOS管PM1的栅极连接，PMOS管PM1的源极接低压电源VCC，反相器链2的输出端与NMOS管NM5的栅极连接，NMOS管NM5的源极接地，NMOS管NM5的漏极和PMOS管PM1的漏极连接，此连接交汇点形成节点，作为驱动控制单元的第一个输出端，反相器链3的输出端与PMOS管PM2的栅极连接，PMOS管PM2的源极接低压电源VCC，反相器链4的输出端与NMOS管NM6的栅极连接，NMOS管NM6的源极接地，NMOS管NM6的漏极和PMOS管PM2的漏极连接，此连接交汇点形成节点，作为驱动控制单元的第二个输出端；锁存器LATH4的输入端用于输入驱动信号Ton_H2，锁存器LATH4的输出端与反相器链5、反相器链6的输入端连接，同时和与非门nand3的第一输入端连接，与非门nand3的第二输入端连接至电压检测单元的输出端，与非门nand3的输出端和非门not8的输入端连接，非门not8的输出端和反相器链7、反相器链8的输入端连接，反相器链5的输出端与PMOS管PM3的栅极连接，PMOS管PM3的源极接低压电源VCC，反相器链6的输出端与NMOS管NM7的栅极连接，NMOS管NM7的源极接地，NMOS管NM7的漏极和PMOS管PM3的漏极连接，此连接交汇点形成节点，作为驱动控制单元的第三个输出端，反相器链7的输出端与PMOS管PM4的栅极连接，PMOS管PM4的源极接低压电源VCC，反相器链8的输出端与NMOS管NM8的栅极连接，NMOS管NM8的源极接地，NMOS管NM8的漏极和PMOS管PM4的漏极连接，此连接交汇点形成节点，作为驱动控制单元的第四个输出端；所有NMOS管的衬底都与参考电位地连接，所有PMOS管的衬底都与VCC连接。
CN201911156319.2A 2019-11-22 2019-11-22 一种轻载检测及功率管部分导通控制方法及电路 Active CN110912410B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911156319.2A CN110912410B (zh) 2019-11-22 2019-11-22 一种轻载检测及功率管部分导通控制方法及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911156319.2A CN110912410B (zh) 2019-11-22 2019-11-22 一种轻载检测及功率管部分导通控制方法及电路

Publications (2)

Publication Number Publication Date
CN110912410A true CN110912410A (zh) 2020-03-24
CN110912410B CN110912410B (zh) 2023-08-18

Family

ID=69818772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911156319.2A Active CN110912410B (zh) 2019-11-22 2019-11-22 一种轻载检测及功率管部分导通控制方法及电路

Country Status (1)

Country Link
CN (1) CN110912410B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097924A (zh) * 2011-02-11 2011-06-15 华为技术有限公司 一种并联同步整流管的驱动控制电路和开关电源
CN102801317A (zh) * 2012-08-16 2012-11-28 电子科技大学 自适应分段驱动dc-dc变换器
CN102891599A (zh) * 2012-10-12 2013-01-23 无锡新硅微电子有限公司 提高dc-dc变换器轻载效率的方法及电路
CN103401423A (zh) * 2013-07-29 2013-11-20 电子科技大学 一种自适应分段驱动dc-dc变换器
CN106533187A (zh) * 2016-11-25 2017-03-22 广州金升阳科技有限公司 驱动控制方法及电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097924A (zh) * 2011-02-11 2011-06-15 华为技术有限公司 一种并联同步整流管的驱动控制电路和开关电源
CN102801317A (zh) * 2012-08-16 2012-11-28 电子科技大学 自适应分段驱动dc-dc变换器
CN102891599A (zh) * 2012-10-12 2013-01-23 无锡新硅微电子有限公司 提高dc-dc变换器轻载效率的方法及电路
CN103401423A (zh) * 2013-07-29 2013-11-20 电子科技大学 一种自适应分段驱动dc-dc变换器
CN106533187A (zh) * 2016-11-25 2017-03-22 广州金升阳科技有限公司 驱动控制方法及电路

Also Published As

Publication number Publication date
CN110912410B (zh) 2023-08-18

Similar Documents

Publication Publication Date Title
CN105226919B (zh) 一种功率mosfet的软驱动方法及电路
CN101826810A (zh) 一种用于开关电源的同步整流电路
JP5564697B2 (ja) パワーコンバータで用いるためのスイッチング回路
JPWO2015079762A1 (ja) 整流装置
KR100886231B1 (ko) 비대칭 멀티 컨버터 전원 공급기 및 이를 작동시키는 방법
CN207732627U (zh) 一种宽电压输入的igbt驱动电源
CN115149928A (zh) 工艺温度计电压不敏感高精度振荡器电路
US11973440B2 (en) Isolated DC/DC converter with secondary-side full bridge diode rectifier and asymmetrical auxiliary capacitor
TW202119745A (zh) 升壓轉換器
US11336191B1 (en) Power supply device with low loss
CN110912410B (zh) 一种轻载检测及功率管部分导通控制方法及电路
CN110957926A (zh) 一种轻载检测及降频控制方法及电路
TWM591640U (zh) 單階雙切式寬輸入範圍電源轉換電路
TWI805407B (zh) 能減弱振鈴的升降壓切換式電源電路及其控制方法
CN115833582B (zh) 升降压变换器及其控制器和控制方法
Qu et al. A 2.8-MHz 96.1%-peak-efficiency 1.4-μs-settling-time fully soft-switched LED driver with 0.08–1 dimming range
TWI704757B (zh) 升壓轉換器
TW202308274A (zh) 多相電壓轉換器及其控制器、積體電路及溫度報告方法
CN109728711B (zh) 一种接触器节电器电路及其控制方法
CN210780559U (zh) 单阶双切式宽输入范围电源转换电路
Ning et al. Feasibility and limitation of DC/DC multilevel converter power ICs using standard CMOS transistors
CN113241944A (zh) 同步升压dc-dc转换器的真关断电路及控制方法
TWI714355B (zh) 單階雙切式寬輸入範圍電源轉換電路
TWI715464B (zh) 降壓轉換器
TWI812354B (zh) 高效率之電源供應器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant