CN110911483B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110911483B
CN110911483B CN201811451853.1A CN201811451853A CN110911483B CN 110911483 B CN110911483 B CN 110911483B CN 201811451853 A CN201811451853 A CN 201811451853A CN 110911483 B CN110911483 B CN 110911483B
Authority
CN
China
Prior art keywords
electrode
conductive layer
layer
nitride semiconductor
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811451853.1A
Other languages
English (en)
Other versions
CN110911483A (zh
Inventor
洪洪
吉冈启
杉山亨
岩井正明
细川直范
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN110911483A publication Critical patent/CN110911483A/zh
Application granted granted Critical
Publication of CN110911483B publication Critical patent/CN110911483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/404Multiple field plate structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

实施方式提供一种开关特性优异的半导体装置。实施方式的半导体装置具备:第1氮化物半导体层;位于第1氮化物半导体层上、且与第1氮化物半导体层相比带隙更大的第2氮化物半导体层;位于第1氮化物半导体层上、且与第1氮化物半导体层电连接的第1电极;位于第1氮化物半导体层上、且与第1氮化物半导体层电连接的第2电极;位于第1电极与第2电极之间的栅极电极;与第1电极连接的第1场板电极;与第1电极电连接、且位于栅极电极与第2电极之间的第2场板电极;位于栅极电极上的第1导电层;和位于第1导电层上的第2导电层。栅极电极与第2场板电极之间的第1距离小于第1导电层与第2场板电极之间的第2距离,且小于等于第2导电层与第2场板电极之间的第3距离。

Description

半导体装置
相关申请
本申请享受以日本专利申请第2018-174319号(申请日:2018年9月18日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
在开关电源电路及反演电路等电路中,使用晶体管及二极管等半导体元件。对于这些半导体元件要求高耐压及低通态电阻。而且,在耐压和通态电阻的关系中,具有由元件材料决定的折衷选择关系。
随着技术开发的进歩,半导体元件直到主要元件材料即硅的极限附近都实现了低通态电阻。为了进一步提高耐压,且进一步降低通态电阻,元件材料的变更是必要的。通过采用氮化镓及氮化铝镓等氮化物半导体作为半导体元件的元件材料,能够改善由元件材料决定的折衷选择关系。因此,半导体元件的飞跃般的高耐压化及低通态电阻化是可能的。
作为采用氮化物半导体的晶体管的开关效率的特性指数,已知有按通态电阻标准化了的栅极·漏极间电荷量Ron·QGD。为了提高开关效率,一直要求降低Ron·QGD
发明内容
本发明的实施方式提供一种开关特性优异的半导体装置。
实施方式的半导体装置具备:第1氮化物半导体层;位于第1氮化物半导体层上、且与第1氮化物半导体层相比带隙更大的第2氮化物半导体层;位于第1氮化物半导体层上、且与第1氮化物半导体层电连接的第1电极;位于第1氮化物半导体层上、且与第1氮化物半导体层电连接的第2电极;位于第1电极与第2电极之间的栅极电极;与第1电极连接的第1场板电极;与第1电极电连接、且位于栅极电极与第2电极之间的第2场板电极;位于栅极电极上的第1导电层;和位于第1导电层上的第2导电层。从第1电极朝着第2电极的方向上的栅极电极与第2场板电极之间的第1距离小于从第1电极朝着第2电极的方向上的第1导电层与第2场板电极之间的第2距离,且小于等于从第1电极朝着第2电极的方向上的第2导电层与第2场板电极之间的第3距离。
附图说明
图1是第1实施方式的半导体装置的示意剖视图。
图2是第1实施方式的作用及效果的说明图。
图3是第1实施方式的作用及效果的说明图。
图4是第2实施方式的半导体装置的示意剖视图。
图5是第3实施方式的半导体装置的示意剖视图。
具体实施方式
以下,参照附图对本发明的实施方式进行说明。再者,在以下的说明中,对于同一或类似的构件标记同一符号,对于一度说明过的构件有时将其说明省略。
本说明书中,“氮化物半导体层”包含“GaN系半导体”。所谓“GaN系半导体”,是氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)及具备它们的中间组成的半导体的总称。
本说明书中,所谓“不掺杂”,意味着杂质浓度为1×1015cm-3以下。
本说明书中,为了示出部件等的位置关系,将图面的上方向记述为“上”,将图面的下方向记述为“下”。本说明书中,“上”、“下”的概念不一定是表示与重力方向的关系的用语。
(第1实施方式)
第1实施方式的半导体装置具备:第1氮化物半导体层;位于第1氮化物半导体层上、且与第1氮化物半导体层相比带隙更大的第2氮化物半导体层;位于第1氮化物半导体层上、且与第1氮化物半导体层电连接的第1电极(源极);位于第1氮化物半导体层上、且与第1氮化物半导体层电连接的第2电极(漏极);位于第1电极(源极)与第2电极(漏极)之间的栅极电极;与第1电极(源极)连接的第1场板电极(SFP1);与第1电极(源极)电连接、且位于栅极电极与第2电极(漏极)之间的第2场板电极(SFP2);位于栅极电极上的第1导电层;和位于第1导电层上的第2导电层。从第1电极(源极)朝着第2电极(漏极)的方向上的栅极电极与第2场板电极的第1距离(d1)小于从第1电极(源极)朝着第2电极(漏极)的方向上的从第1导电层的第2电极(漏极)侧的端面到第2场板电极的距离即第2距离(d2)。第1距离(d1)为从第1电极(源极)朝着第2电极(漏极)的方向上的从第2导电层的第2电极(漏极)侧的端面到第2场板电极的距离即第3距离(d3)以下。
图1是第1实施方式的半导体装置的示意剖视图。半导体装置为采用了GaN系半导体的HEMT(High Electron Mobility Transistor,高电子迁移率晶体管)100。
HEMT100具备:基板1、缓冲层2、沟道层3(第1氮化物半导体层)、阻挡层4(第2氮化物半导体层)、源极电极5(第1电极)、栅极电极6、漏极电极7(第2电极)、第1场板电极8、第2场板电极9、第1导电层10、第2导电层11及层间绝缘层12。
基板1例如由硅(Si)形成。除硅以外,例如也可采用蓝宝石(Al2O3)及碳化硅(SiC)。
基板1上设有缓冲层2。缓冲层2具备缓和基板1与沟道层3之间的晶格失配的功能。缓冲层2例如由氮化铝镓(AlWGa1-WN(0<W≤1))的多层结构形成。
沟道层3设在缓冲层2上。沟道层3也称为电子移动层。沟道层3例如为不掺杂的氮化铝镓(AlXGa1-XN(0≤X<1))。更具体地讲,例如为不掺杂的氮化镓(GaN)。沟道层3的膜厚例如为0.1μm以上且10μm以下。
阻挡层4设在沟道层3上。阻挡层4也称为电子供给层。阻挡层4的带隙比沟道层3的带隙大。阻挡层4例如为不掺杂的氮化铝镓(AlYGa1-YN(0<Y≤1、X<Y))。更具体地讲,例如为不掺杂的Al0.25Ga0.75N。阻挡层4的膜厚例如为2nm以上且100nm以下。
沟道层3与阻挡层4之间为异质结界面。异质结界面上形成二维电子气(2DEG),成为HEMT100的载流子。
第1电极5例如为源极电极。源极电极5设在沟道层3及阻挡层4上。源极电极5与沟道层3及阻挡层4电连接。源极电极5例如直接与阻挡层4相接。
源极电极5例如为金属电极。源极电极5例如为钛(Ti)和铝(Al)的叠层结构。优选源极电极5与阻挡层4之间为欧姆接触。
栅极电极6设在沟道层3及阻挡层4上。栅极电极6与沟道层3及阻挡层4电连接。栅极电极6例如直接与阻挡层4相接。栅极电极6设在源极电极5与漏极电极7之间。
栅极电极6例如为氮化钛(TiN)。
在栅极电极6与阻挡层之间,设有未图示的栅极绝缘膜,也可将半导体装置100规定为MIS(金属绝缘体半导体:Metal Insulator Semiconductor)型HEMT。栅极绝缘层例如为氧化物或氧氮化物。栅极绝缘层例如为氧化硅、氧化铝、氧氮化硅或氧氮化铝。
漏极电极7设在沟道层3及阻挡层4上。漏极电极7与沟道层3及阻挡层4电连接。漏极电极7例如与阻挡层4相接。
漏极电极7例如为金属电极。漏极电极7例如为钛(Ti)和铝(Al)的叠层结构。优选漏极电极7与阻挡层4之间为欧姆接触。
源极电极5和漏极电极7的距离例如为5μm以上且30μm以下。
再者,也可将源极电极5及漏极电极7规定为直接与沟道层3相接的结构。
第1场板电极8与源极电极5电连接,向漏极电极7方向延伸,位于栅极电极6的上方。第1场板电极8缓和横向的电场。第1场板电极8与源极电极5为同电位。在第1场板电极8的延伸部分与第2氮化物半导体层4之间,设有栅极电极6、第1导电层10、第2导电层11及第2场板电极9。
第2场板电极9与源极电极5电连接,与沟道层3及阻挡层4分离地位于栅极电极6与漏极电极7之间。第2场板电极9缓和横向的电场。层间绝缘膜12位于第2场板电极9与阻挡层4之间。第2场板电极9与源极电极5为同电位。第1场板电极8的漏极电极7侧的端面与第2场板电极9的漏极电极7侧的端面相比位于漏极电极7侧。
第1导电层10位于栅极电极6上,与栅极电极6电连接。第1导电层10为栅极电极6和第2导电层11的接点。在图1的剖视图中,第1导电层10直接与栅极电极6及第2导电层11电连接。第1导电层10位于栅极电极6与第2导电层11之间。第1导电层10的宽度(从源极电极5朝着漏极电极7的方向的距离)小于栅极电极6的宽度。例如,第1导电层10的宽度为栅极电极6的宽度的0.5倍以下。
第1导电层10例如为金属层。第1导电层10例如为铝。第1导电层10的比电阻(Ωmohm·m)比栅极电极6的比电阻(Ωm ohm·m)小。通过第1导电层10与栅极电极6相比为低电阻,能够降低从栅极电极6到第2导电层11的全部构件的电阻。从低电阻化的观点出发,优选第1导电层10的比电阻(Ωm ohm·m)为栅极电极6的比电阻(Ωm ohm·m)的二分之一以下。
第2导电层11位于第1导电层10上,与第1导电层10电连接。在图1的剖视图中,第2导电层11直接与第1导电层10电连接。第2导电层11位于第1场板电极8与第1导电层10之间。
第2导电层11例如为金属层。第2导电层11例如为铝。第2导电层11的比电阻(Ωmohm·m)比栅极电极6的比电阻(Ωm ohm·m)小。通过第2导电层11与栅极电极6相比为低电阻,能够降低从栅极电极6到第2导电层11的全部构件的电阻。从低电阻化的观点出发,优选第1导电层10的比电阻(Ωm ohm·m)及第2导电层11的比电阻(Ωm ohm·m)为栅极电极6的比电阻(Ωm ohm·m)的二分之一以下。
通过设置第1导电层10及第2导电层11,能够一面降低QGD,一面使电场分布良好。第1导电层10及第2导电层11的漏极电极7侧的端面,与栅极电极6的漏极电极7侧的端面相比位于源极电极5侧。也就是说,在栅极电极6上没有设置场板电极。通过采用栅极场板电极,能够抑制栅极-漏极间的电场的峰值,但QGD增加。通过采用电场实施方式的构成,能够抑制栅极-漏极间的电场的峰值,另外降低QGD。通过抑制栅极-漏极间的电场的峰值,能够抑制电场集中。而且,半导体装置100通过降低栅极-漏极间的电场的峰值,降低QGD,而使开关特性优异。
图2和图3中示出第1实施方式的作用及效果的说明图。图2及图3为比较方式和实施方式的模拟结果。图2是表示QGD(纵轴)和VGS(横轴)的关系的曲线图。图3示出从栅极电极6朝漏极电极7方向(横轴)的电场分布(纵轴)。将省略了第2场板电极9、并采用了栅极场板电极的半导体装置作为比较方式。从图2及图3确认:实施方式的半导体装置100降低了QGD,同时具有良好的电场分布。
为了抑制栅极-漏极间的电场的峰值,另外降低QGD,而优选满足以下的关系。优选从源极电极5朝着漏极电极7的方向上的栅极电极6(漏极电极7侧的端面)与第2场板电极9(第2场板电极9的源极电极5侧的端面)之间的第1距离(d1)小于从源极电极5朝着漏极电极7的方向上的第1导电层10(漏极电极7侧的端面)与第2场板电极9(第2场板电极9的源极电极5侧的端面)之间的第2距离(d2)。另外,优选第1距离(d1)为从源极电极5朝着漏极电极7的方向上的第2导电层11(漏极电极7侧的端面)与第2场板电极9(第2场板电极9的源极电极5侧的端面)之间的第3距离(d3)以下。换句话讲,优选满足d1≤d3及d1<d2。
第2导电层11的漏极电极7侧的端部也可以位于源极电极5侧。此时,优选满足0.0μm≤d3-d1≤0.3μm。(d3-d1)变得过大时,从第2导电层11到栅极电极6间的导电性降低,因此不优选。
优选第2导电层11的厚度(从沟道层3朝着阻挡层4的方向的距离)为栅极电极6的厚度的10倍以上。通过采用相对于栅极电极6充分厚的第2导电层11,使从第2导电层11到栅极电极6间的电阻降低。
如果第2导电层11的宽度(从源极电极5朝着漏极电极7的方向的距离)窄,则低电阻化的效果低。因而,优选第2导电层11的源极电极5侧的端面与栅极电极6的源极电极5侧的端面相比位于源极电极5侧。
从抑制栅极-漏极间的电场的峰值的观点出发,优选从沟道层3朝着阻挡层4的方向上的栅极电极6的上表面(第1导电层10侧的端面)与沟道层3(沟道层3的第1导电层10侧的端面)之间的第4距离(d4)为从沟道层3朝着阻挡层4的方向上的第2场板电极9(沟道层3侧的端面)与沟道层3(沟道层3的第1导电层10侧的端面)之间的第5距离(d5)以下。换句话讲,优选满足d4≤d5。如果d5过大,则第2场板电极9过于靠近第1场板电极8,第2场板电极9的电场分散效果容易降低。因而,优选满足0.2d5≤d4≤d5。从能够抑制电流崩塌的观点出发,也优选满足这些关系。
从抑制栅极-漏极间的电场的峰值的观点出发,优选第3距离(d3)为0.1μm以上且2.5μm以下,优选从源极电极5朝着漏极电极7的方向上的从第2场板电极9的漏极电极7侧的端面到漏极电极7(漏极电极7的源极电极5侧的面)的距离即第6距离(d6)为2.0μm以上且20.0μm以下。
从降低从第2导电层11到栅极电极6间的电阻的观点出发,优选第2导电层11向源极电极5延伸的部分更长。因此,从源极电极5朝着漏极电极7的方向上的第2导电层11(源极电极5侧的端面)与栅极电极6(源极电极5侧)之间的第7距离(d7)优选为从源极电极5朝着漏极电极7的方向上的栅极电极6的宽度W的0.2倍以上。换句话说,优选满足d7≥0.2·W。从同一观点出发,更优选满足d7≥0.3·W。另外,如果第2导电层11向源极电极5延伸的部分过长,则栅极-源极间容量Cgs增加,是不优选的。因此,优选满足0.2·W≤d7≤0.9·W。
层间绝缘膜12例如为氧化物、氮化物。层间绝缘膜12例如为硅氧化物(SiO2)、硅氮化物(SiN)或高介电常数(high-k)材料等。作为high-k材料,可列举氧化铪(HfO2)等。
半导体层、半导体区域的元素的种类、元素浓度例如可通过SIMS(二级离子质谱分析:Secondary Ion Mass Spectrometry)、EDX(能量色散X射线光谱分析:EnergyDispersive X-ray Spectroscopy)进行测定。此外,元素浓度的相对的高低例如可从通过SCM(扫描式电容显微镜:Scanning Capacitance Microscopy)求出的载流子浓度的高低来判断。此外,杂质区的深度、厚度、宽度、间隔等距离例如可通过SIMS来求出。此外,杂质区的深度、厚度、宽度、间隔等距离例如也可从SCM图像和原子探针图像的比较图像来求出。
(第2实施方式)
第2实施方式的半导体装置是第1实施方式的半导体装置的变形例。图4中示出第2实施方式的半导体装置101的示意剖视图。第2实施方式的半导体装置101除了满足d1<d2<d3、且第2场板电极9为多段以外,与第1实施方式的半导体装置100共通。如果第2场板电极9为多段,则优选进一步降低电场分布的偏差。栅极电极6、第1导电层10及第2导电层11的端面的位置关系与第1实施方式不同,但是即使在第2实施方式中,通过与第1实施方式同样地降低栅极-漏极间的电场的峰值,降低QGD,也能够提供开关特性优异的半导体装置101。
(第3实施方式)
第3实施方式的半导体装置是第1实施方式的半导体装置的变形例。图5中示出第3实施方式的半导体装置102的示意剖视图。第3实施方式的半导体装置102除了满足d1<d2、d1<d3及d2=d3,具有底面位于沟道层3中的沟槽(凹缝),在栅极电极6与阻挡层4(沟道层3)之间进一步具备栅极绝缘膜13,栅极电极6位于沟槽内以外,与第1实施方式的半导体装置100共通。通过沟槽的底面位于沟道层3内,而将栅极电极6下的二维电子气消灭。通过规定为此形态,半导体装置102可实现常关操作。即使在栅极电极6的结构不同的第3实施方式中,通过与第1实施方式同样地降低栅极-漏极间的电场的峰值,降低QGD,也能够提供开关特性优异的半导体装置102。
对本发明的几个实施方式进行了说明,但这些实施方式是作为例子而提示出的,其意图并非限定发明的范围。这些新颖的实施方式能够以其它各种方式实施,在不脱离发明的主旨的范围内,可以进行各种省略、置换、变更。例如,也可以将一实施方式的构成要素置换或变更为其它实施方式的构成要素。这些实施方式和其变形包含于发明的范围、主旨中,同时包含于权利要求书中记载的发明和其均等的范围内。

Claims (6)

1.一种半导体装置,其具备:
第1氮化物半导体层,
第2氮化物半导体层,其位于所述第1氮化物半导体层上,与所述第1氮化物半导体层相比带隙更大,
第1电极,其位于所述第1氮化物半导体层上,与所述第1氮化物半导体层电连接,
第2电极,其位于所述第1氮化物半导体层上,与所述第1氮化物半导体层电连接,
栅极电极,其位于所述第1电极与所述第2电极之间,
第1场板电极,其与所述第1电极连接,
第2场板电极,其与所述第1电极电连接,且位于所述栅极电极与所述第2电极之间,
第1导电层,其位于所述栅极电极上,和
第2导电层,其位于所述第1导电层上;
从所述第1电极朝着第2电极的方向上的所述栅极电极与所述第2场板电极之间的第1距离小于从所述第1电极朝着第2电极的方向上的所述第1导电层与所述第2场板电极之间的第2距离,且小于等于从所述第1电极朝着第2电极的方向上的所述第2导电层与所述第2场板电极之间的第3距离;
所述第2导电层的靠近所述第1电极侧的端面比所述栅极电极的靠近所述第1电极侧的端面更加靠近所述第1电极侧。
2.根据权利要求1所述的半导体装置,其中,所述第1导电层及所述第2导电层的比电阻小于所述栅极电极的比电阻。
3.根据权利要求1或2所述的半导体装置,其中,所述第2导电层的厚度为所述栅极电极的厚度的10倍以上。
4.根据权利要求1或2所述的半导体装置,其中,从所述第1氮化物半导体层朝着所述第2氮化物半导体层的方向上的从所述栅极电极的上表面到所述第1氮化物半导体层之间的第4距离小于等于从所述第1氮化物半导体层朝着所述第2氮化物半导体层的方向上的从所述第2场板电极到所述第1氮化物半导体层之间的第5距离。
5.根据权利要求1或2所述的半导体装置,其中,所述第3距离为0.1μm以上且2.5μm以下;
从所述第1电极朝着第2电极的方向上的所述第2场板电极与所述第2电极之间的第6距离为2.0μm以上且20.0μm以下。
6.根据权利要求1或2所述的半导体装置,其中,从所述第1电极朝着所述第2电极的方向上的所述第2导电层的所述第1电极侧的端面与所述栅极电极的所述第1电极侧的端面之间的第7距离为从所述第1电极朝着所述第2电极的方向上的所述栅极电极的宽度的0.2倍以上。
CN201811451853.1A 2018-09-18 2018-11-30 半导体装置 Active CN110911483B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-174319 2018-09-18
JP2018174319A JP7021038B2 (ja) 2018-09-18 2018-09-18 半導体装置

Publications (2)

Publication Number Publication Date
CN110911483A CN110911483A (zh) 2020-03-24
CN110911483B true CN110911483B (zh) 2023-11-07

Family

ID=69773297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811451853.1A Active CN110911483B (zh) 2018-09-18 2018-11-30 半导体装置

Country Status (3)

Country Link
US (1) US10868163B2 (zh)
JP (1) JP7021038B2 (zh)
CN (1) CN110911483B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020150193A (ja) 2019-03-15 2020-09-17 株式会社東芝 半導体装置
US10930745B1 (en) * 2019-11-27 2021-02-23 Vanguard International Semiconductor Corporation Semiconductor structure
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity
US11923424B2 (en) * 2020-12-31 2024-03-05 Nxp B.V. Semiconductor device with conductive elements formed over dielectric layers and method of fabrication therefor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950945A (zh) * 2004-05-11 2007-04-18 美商克立股份有限公司 具有多个场板的宽能带隙晶体管
JP2008085117A (ja) * 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2017220508A (ja) * 2016-06-06 2017-12-14 サンケン電気株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
JP2007294769A (ja) * 2006-04-26 2007-11-08 Toshiba Corp 窒化物半導体素子
JP5649347B2 (ja) 2010-07-20 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置
JP2014072379A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9306014B1 (en) * 2013-12-27 2016-04-05 Power Integrations, Inc. High-electron-mobility transistors
JP2015170821A (ja) 2014-03-10 2015-09-28 古河電気工業株式会社 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路
JP2016058691A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置
JP6704789B2 (ja) * 2016-05-24 2020-06-03 ローム株式会社 半導体装置
US20180076310A1 (en) * 2016-08-23 2018-03-15 David Sheridan Asymmetrical blocking bidirectional gallium nitride switch
TWI613814B (zh) * 2016-11-29 2018-02-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950945A (zh) * 2004-05-11 2007-04-18 美商克立股份有限公司 具有多个场板的宽能带隙晶体管
JP2008085117A (ja) * 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2017220508A (ja) * 2016-06-06 2017-12-14 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
JP2020047741A (ja) 2020-03-26
US20200091331A1 (en) 2020-03-19
CN110911483A (zh) 2020-03-24
US10868163B2 (en) 2020-12-15
JP7021038B2 (ja) 2022-02-16

Similar Documents

Publication Publication Date Title
US9406792B2 (en) Semiconductor device having GaN-based layer
CN110911483B (zh) 半导体装置
US9490324B2 (en) N-polar III-nitride transistors
US8933461B2 (en) III-nitride enhancement mode transistors with tunable and high gate-source voltage rating
CN107359196B (zh) 半导体装置
JP7500789B2 (ja) 半導体装置
US8941149B2 (en) Semiconductor device
US20130062671A1 (en) Nitride semiconductor device
TW201633538A (zh) 半導體裝置
CN103003930B (zh) 场效应晶体管
US9865724B1 (en) Nitride semiconductor device
US12119396B2 (en) Semiconductor device
JP6728123B2 (ja) 半導体装置、電源回路、及び、コンピュータ
US12002858B2 (en) Semiconductor device
US20240113175A1 (en) Semiconductor device
JP2022053101A (ja) 半導体装置
JP2017201715A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant