CN110911409B - 非挥发性存储器及其形成方法 - Google Patents

非挥发性存储器及其形成方法 Download PDF

Info

Publication number
CN110911409B
CN110911409B CN201811085070.6A CN201811085070A CN110911409B CN 110911409 B CN110911409 B CN 110911409B CN 201811085070 A CN201811085070 A CN 201811085070A CN 110911409 B CN110911409 B CN 110911409B
Authority
CN
China
Prior art keywords
dielectric layer
layer
graphene
graphene strip
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811085070.6A
Other languages
English (en)
Other versions
CN110911409A (zh
Inventor
刘埃森
蔡滨祥
林进富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201811085070.6A priority Critical patent/CN110911409B/zh
Priority to US16/170,061 priority patent/US10504594B1/en
Publication of CN110911409A publication Critical patent/CN110911409A/zh
Application granted granted Critical
Publication of CN110911409B publication Critical patent/CN110911409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/50—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using actuation of electric contacts to store the information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C23/00—Digital stores characterised by movement of mechanical parts to effect storage, e.g. using balls; Storage elements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/35—Material including carbon, e.g. graphite, grapheme

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种非挥发性存储器及其形成方法，其中该非挥发性存储器包含有一背电极、一第一石墨烯带状层、一介电层、一第二石墨烯带状层以及一多孔介电层。背电极设置于一基底中。第一石墨烯带状层设置于基底上。介电层覆盖第一石墨烯带状层，但暴露出第一石墨烯带状层的一部分。第二石墨烯带状层，设置于第一石墨烯带状层上方，其中第二石墨烯带状层包含一悬臂部连接二末端部，且悬臂部位于第一石墨烯带状层暴露出的部分正上方。多孔介电层设置于介电层上且密封悬臂部。

Description

非挥发性存储器及其形成方法
技术领域
本发明涉及一种非挥发性存储器及其形成方法，且特别是涉及一种应用石墨烯的非挥发性存储器及其形成方法。
背景技术
非挥发性存储装置一向是各种电子信息产品中不可或缺的重要构筑方块，尤其是随着现代信息产业的快速发展，各种信息产品的体积重量都已大幅缩减，甚至成为可携式的产品。像是电性可抹除只读存储器(EEPROM)及闪存存储器(flash memory)这样轻薄短小、没有机械装置、不需机械动作而能够以电子的方式快速写入(或所谓的规划，program)、抹除、读取数据的存储装置，也就成为现代信息产品中最重要的非挥发性存储装置之一。
发明内容
本发明提出一种非挥发性存储器及其形成方法，其以石墨烯成长于绝缘层上而形成非挥发性存储器，如此可简化制作工艺并改善结构的稳固性及制作工艺良率。
本发明提供一种非挥发性存储器，包含有一背电极、一第一石墨烯带状层、一介电层、一第二石墨烯带状层以及一多孔介电层。背电极设置于一基底中。第一石墨烯带状层设置于基底上。介电层覆盖第一石墨烯带状层，但暴露出第一石墨烯带状层的一部分。第二石墨烯带状层，设置于第一石墨烯带状层上方，其中第二石墨烯带状层包含一悬臂部连接二末端部，且悬臂部位于第一石墨烯带状层暴露出的部分正上方。多孔介电层设置于介电层上且密封悬臂部。
本发明提供一种形成非挥发性存储器的方法，包含有下述步骤。首先，依序形成一第一石墨烯带状层、一第一介电层、一第二石墨烯带状层、一第二介电层以及一多孔介电层于一基底上。接着，形成一硬掩模层覆盖多孔介电层但暴露出多孔介电层的一部分。接续，进行一处理制作工艺，移除多孔介电层暴露出的部分正下方的第二介电层的一部分以及第一介电层的一部分，因而由多孔介电层暴露出的部分正下方的第二石墨烯带状层的部分形成第二石墨烯带状层的一悬臂部。
基于上述，本发明提出一种非挥发性存储器及其形成方法，其包含一第一石墨烯带状层设置于一基底上；一介电层覆盖第一石墨烯带状层，但暴露出第一石墨烯带状层的一部分；一第二石墨烯带状层，设置于第一石墨烯带状层上方，其中第二石墨烯带状层包含一悬臂部连接二末端部，且悬臂部位于第一石墨烯带状层暴露出的部分正上方。如此，在施加电压改变悬臂部的弯曲度时，即可得到逻辑状态的“0”或“1”。相较于现有例如纳米碳管等形成非挥发性存储器，本发明的石墨烯带状层易于直接成长于例如氧化层等绝缘层上，实务上可使制作工艺更容易且结构更完整，进而改善制作工艺良率。
再者，本发明依序形成一第一石墨烯带状层、一第一介电层、一第二石墨烯带状层、一第二介电层以及一多孔介电层于一基底上；形成一硬掩模层覆盖多孔介电层但暴露出多孔介电层的一部分；再进行一处理制作工艺，移该多孔介电层暴露出的部分正下方的第二介电层的一部分以及第一介电层的一部分，因而由多孔介电层暴露出的部分正下方的第二石墨烯带状层的部分形成第二石墨烯带状层的一悬臂部。如此一来，本发明可经由处理制作工艺直接穿透多孔介电层而移除部分的第一介电层及第二介电层，并形成第二石墨烯带状层的悬臂部。此制作工艺简单。无静电荷累积而导致的静摩擦阻力，因而在读取/写入时无静摩擦阻力造成的信息错误。石墨烯带状层之间可具有较小间距且石墨烯带状层具有低形变，能使非挥发性存储器具有高读取/写入速率。
附图说明
图1为本发明优选实施例中形成非挥发性存储器的方法的剖面示意图；
图2为本发明优选实施例中形成非挥发性存储器的方法的剖面示意图；
图3为本发明优选实施例中形成非挥发性存储器的方法的剖面示意图；
图4为本发明优选实施例中形成非挥发性存储器的方法的剖面示意图；
图5为本发明优选实施例中形成非挥发性存储器的方法的剖面示意图；
图6为本发明优选实施例中形成非挥发性存储器的方法的剖面示意图；
图7为本发明优选实施例中形成非挥发性存储器的方法的剖面示意图；
图8为本发明优选实施例中形成非挥发性存储器的方法的剖面示意图；
图9为本发明优选实施例中形成非挥发性存储器的方法的剖面示意图；
图10为本发明优选实施例中形成非挥发性存储器的方法的俯视示意图。
主要元件符号说明
10：背电极
20：第一石墨烯带状层
20a：末端部
30：介电层
32、32a、32b：第一介电层
20’、32’、32a’、34’、50’：部分
34、34a：第二介电层
40：第二石墨烯带状层
40’：弯曲部
40a：悬臂部
40b：末端部
50：多孔介电层
60：硬掩模层
100：非挥发性存储器
110：基底
112：底材
114：介电层
120：绝缘层
C1：第一接触插塞
C2：第二接触插塞
P：处理制作工艺
Q：图案化光致抗蚀剂
R：凹槽
具体实施方式
图1-图9绘示本发明优选实施例中形成非挥发性存储器的方法的剖面示意图。图10绘示本发明优选实施例中形成非挥发性存储器的方法的俯视示意图。如图1所示，提供一基底110，其中基底110例如是一硅基底、一含硅基底(例如SiC)、一三五族基底(例如GaN)、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)、一硅覆绝缘(silicon-on-insulator，SOI)基底或一含外延层的基底等半导体基底。基底110包含一底材112以及一介电层114于底材112上，而一背电极10位于介电层114中。介电层114可例如为一氧化层，而背电极10可例如为铜等导电材料，但本发明不以此为限。形成介电层114及背电极10的方法，可例如为先全面覆盖一介电层(未绘示)，蚀刻介电层而形成一凹槽，再将背电极10填入凹槽中，但本发明不限于此。接着，形成一绝缘层120覆盖介电层114及背电极10。绝缘层120可例如为一氧化层，但本发明不以此为限。
如图2所示，形成一第一石墨烯带状层20于绝缘层120上。详细而言，可先全面覆盖一第一石墨烯层(未绘示)于绝缘层120上，再图案化第一石墨烯层以形成第一石墨烯带状层20，如图10所示，为本发明优选实施例中形成非挥发性存储器的方法的俯视示意图。相较于现有例如纳米碳管，本发明的第一石墨烯带状层20易于直接成长于例如氧化层等绝缘层120上，实务上可使制作工艺更容易且结构更完整，进而改善制作工艺良率。第一石墨烯层可例如以通入甲烷为前驱物并搭配通入氢等钝气等制作工艺成长于绝缘层120上，但本发明不以此为限。
如图3所示，形成一第一介电层32于第一石墨烯带状层20上。在一优选实施例中，第一介电层32为一第一紫外光解离介电层。更佳者，第一介电层32为一第一紫外光感光介电层，其可在照射紫外光后断键成小分子气体而解离移除。在一实施例中，可再图案化第一介电层32，使第一介电层32与下方的第一石墨烯带状层20切齐，或者，前述的图案化第一石墨烯层以形成第一石墨烯带状层20的步骤，可改在此步骤一并图案化第一介电层32及第一石墨烯层，以形成第一石墨烯带状层20及第一介电层32，形成如图10的结构，但本发明不以此为限。
如图4-图5所示，形成一凹槽R于一第一介电层32a中。详细而言，可如图4所示，先形成一图案化光致抗蚀剂Q于第一介电层32上，并暴露出第一介电层32的一部分32’。接着，如图5所示，蚀刻第一介电层32的部分32’，以形成凹槽R于第一介电层32a中。随即，移除图案化光致抗蚀剂Q。在一实施例中，第一介电层32的部分32’可例如以一湿蚀刻制作工艺移除，但本发明不以此为限。
如图6所示，形成一第二石墨烯带状层40于第一介电层32a上。详细而言，可先全面覆盖一第二石墨烯层(未绘示)于第一介电层32a上，再图案化第二石墨烯层，以形成第二石墨烯带状层40，如图10所示的结构。此时，第一介电层32已形成为具有凹槽R的第一介电层32a，而第二石墨烯带状层40则形成于第一介电层32a上。第一介电层32a具有凹槽R，因而第二石墨烯带状层40的一弯曲部40’则形成于凹槽R上。图10仅为第一石墨烯带状层20、第一介电层32a及第二石墨烯带状层40的一实施例，本发明不限于此。
如图7所示，形成一第二介电层34于第一介电层32a及第二石墨烯带状层40上。在本实施例中，第二介电层34全面覆盖第一介电层32a及第二石墨烯带状层40。在一优选实施例中，第二介电层34为一第二紫外光解离介电层。更佳者，第二介电层34为一第二紫外光感光介电层，其可在照射紫外光后断键成小分子气体而解离移除。
如图8所示，形成一多孔介电层50于第二介电层34上，使后续自第一介电层32a及第二介电层34解离的气体能移除。在一优选实施例中，多孔介电层50可例如为一超低介电常数介电层，但本发明不限于此。接着，形成一硬掩模层60覆盖多孔介电层50但暴露出多孔介电层50的一部分50’。在本实施例中，硬掩模层60为一不透明硬掩模层，以搭配一紫外光照射制作工艺，能移除暴露出的多孔介电层50的部分50’正下方的第一介电层32a及第二介电层34。较佳者，硬掩模层60为一金属硬掩模层，但本发明不以此为限。接续，进行一处理制作工艺P，移除多孔介电层50暴露出的部分50’正下方的第二介电层34的一部分34’以及第一介电层32a的一部分32a’，因而由多孔介电层50暴露出的部分50’正下方的第二石墨烯带状层40形成一悬臂部40a，以及一第一介电层32b及一第二介电层34a，如图9所示，其中悬臂部40a包含弯曲部40’，而弯曲部40’较第二石墨烯带状层40的二末端部40b靠近第一石墨烯带状层20。如此一来，可经由施加电压改变悬臂部40a的弯曲度，而得到逻辑状态的“0”或“1”。多孔介电层50则密封悬臂部40a，但不接触悬臂部40a，避免第一石墨烯带状层20及第二石墨烯带状层40暴露于大气中。处理制作工艺P可例如为一紫外光照射制作工艺，但本发明不以此为限。
在进行处理制作工艺P之后，形成第一接触插塞C1连接第二石墨烯带状层40的二末端部40b，及形成第二接触插塞C2连接第一石墨烯带状层20的二末端部20a。第一接触插塞C1及第二接触插塞C2可例如由铜或铝等金属形成，但本发明不以此为限。如此，形成一非挥发性存储器100。
承上，非挥发性存储器100可例如包含背电极10设置于基底110中；第一石墨烯带状层20设置于基底110上；介电层30覆盖第一石墨烯带状层20，但暴露出第一石墨烯带状层20的一部分20’；第二石墨烯带状层40设置于第一石墨烯带状层20上方，其中第二石墨烯带状层40包含一悬臂部40a连接二末端部40b，且悬臂部40a位于第一石墨烯带状层20暴露出的部分20’正上方；多孔介电层50设置于一介电层30上且密封悬臂部40a，但多孔介电层50不接触悬臂部40a。介电层30由下而上包含堆叠的第一介电层32b以及第二介电层34a，且第二石墨烯带状层40的二末端部40b分别夹置于第一介电层32b以及第二介电层34a之间。在本实施例中，背电极10可例如为一字线，第一接触插塞C1电连接位线，而第二接触插塞C2电连接释放线。
综上所述，本发明提出一种非挥发性存储器及其形成方法，其包含一第一石墨烯带状层设置于基底上；一介电层覆盖第一石墨烯带状层，但暴露出第一石墨烯带状层的一部分；一第二石墨烯带状层，设置于第一石墨烯带状层上方，其中第二石墨烯带状层包含一悬臂部连接二末端部，且悬臂部位于第一石墨烯带状层暴露出的部分正上方。如此，在施加电压改变悬臂部的弯曲度，即可得到逻辑状态的“0”或“1”。相较于现有例如纳米碳管形成的非挥发性存储器，本发明的第一石墨烯带状层易于直接成长于例如氧化层等绝缘层上，实务上可使制作工艺更容易且结构更完整，进而改善制作工艺良率。多孔介电层则设置于介电层上而密封悬臂部，但不接触悬臂部，避免第一石墨烯带状层及第二石墨烯带状层暴露于大气中。
再者，本发明可依序形成一第一石墨烯带状层、一第一介电层、一第二石墨烯带状层、一第二介电层以及一多孔介电层于一基底上；形成一硬掩模层覆盖多孔介电层但暴露出多孔介电层的一部分；再进行一处理制作工艺，移除多孔介电层暴露出的部分正下方的第二介电层的一部分以及第一介电层的一部分，因而由多孔介电层暴露出的部分正下方的第二石墨烯带状层的部分形成第二石墨烯带状层的一悬臂部。如此一来，本发明可经由处理制作工艺直接移除部分的第一介电层及第二介电层，而形成第二石墨烯带状层的悬臂部。此制作工艺简单。无静电荷累积而导致的静摩擦阻力，因而在读取/写入时无静摩擦阻力造成的信息错误。石墨烯带状层之间可具有较小间距且石墨烯带状层具有低形变，能使非挥发性存储器具有高读取/写入速率。
较佳者，第一介电层及第二介电层可例如为紫外光解离介电层。更佳者，第一介电层及第二介电层可例如紫外光感光介电层，而处理制作工艺可例如为一紫外光照射制作工艺，部分的第一介电层及第二介电层可经由照射紫外光而解离移除，但本发明不以此为限。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种非挥发性存储器，其特征在于，包含有：
背电极，设置于基底中；
第一石墨烯带状层，设置于该基底上；
介电层，覆盖该第一石墨烯带状层的一部分，但暴露出该第一石墨烯带状层的另一部分；
第二石墨烯带状层，设置于该第一石墨烯带状层上方，其中该第二石墨烯带状层包含悬臂部连接二末端部，且该悬臂部位于该第一石墨烯带状层被暴露出的该另一部分正上方；以及
多孔介电层，设置于该介电层上且密封该悬臂部。
2.如权利要求1所述的非挥发性存储器，其中该介电层包含紫外光解离介电层，其中该紫外光解离介电层由下而上包含堆叠的第一紫外光解离介电层以及第二紫外光解离介电层，且该二末端部分别夹置于该第一紫外光解离介电层以及该第二紫外光解离介电层之间。
3.如权利要求2所述的非挥发性存储器，其中该紫外光解离介电层包含紫外光感光介电层。
4.如权利要求1所述的非挥发性存储器，其中该多孔介电层密封该悬臂部，但不接触该悬臂部。
5.如权利要求1所述的非挥发性存储器，其中该多孔介电层包含超低介电常数介电层。
6.如权利要求1所述的非挥发性存储器，还包含：
第一接触插塞连接该第二石墨烯带状层的该二末端部，而第二接触插塞连接该第一石墨烯带状层的二末端部。
7.如权利要求6所述的非挥发性存储器，其中该背电极包含字线，该些第一接触插塞电连接位线，而该些第二接触插塞电连接释放线。
8.如权利要求1所述的非挥发性存储器，其中该悬臂部包含弯曲部，其中该弯曲部较该二末端部靠近该第一石墨烯带状层。
9.一种形成非挥发性存储器的方法，包含有：
依序形成第一石墨烯带状层、第一介电层、第二石墨烯带状层、第二介电层以及多孔介电层于基底上；
形成硬掩模层覆盖该多孔介电层但暴露出该多孔介电层的部分；以及
进行处理制作工艺，移除该多孔介电层暴露出的该部分正下方的该第二介电层的一部分以及该第一介电层的一部分，因而由该多孔介电层暴露出的该部分正下方的该第二石墨烯带状层的该部分形成该第二石墨烯带状层的悬臂部。
10.如权利要求9所述的形成非挥发性存储器的方法，其中该多孔介电层密封该悬臂部，但不接触该悬臂部。
11.如权利要求9所述的形成非挥发性存储器的方法，其中该多孔介电层包含超低介电常数介电层，而该第一介电层包含第一紫外光解离介电层，且该第二介电层包含第二紫外光解离介电层。
12.如权利要求11所述的形成非挥发性存储器的方法，其中该第一紫外光解离介电层包含第一紫外光感光介电层，且该第二紫外光解离介电层包含第二紫外光感光介电层。
13.如权利要求9所述的形成非挥发性存储器的方法，其中该处理制作工艺包含紫外光照射制作工艺。
14.如权利要求9所述的形成非挥发性存储器的方法，其中该硬掩模层包含不透明硬掩模层。
15.如权利要求14所述的形成非挥发性存储器的方法，其中该硬掩模层包含金属硬掩模层。
16.如权利要求9所述的形成非挥发性存储器的方法，形成该第一石墨烯带状层的步骤包含：
全面覆盖第一石墨烯层于该基底上；以及
图案化该第一石墨烯层以形成该第一石墨烯带状层。
17.如权利要求9所述的形成非挥发性存储器的方法，其中该悬臂部包含弯曲部，其中该弯曲部较该第二石墨烯带状层的二末端部靠近该第一石墨烯带状层。
18.如权利要求17所述的形成非挥发性存储器的方法，在形成该第一介电层之后，还包含：
蚀刻该第一介电层的一部分，以形成凹槽于该第一介电层中，以及在形成该第二石墨烯带状层时形成该第二石墨烯带状层的该弯曲部于该凹槽上。
19.如权利要求9所述的形成非挥发性存储器的方法，形成该第二石墨烯带状层的步骤包含：
全面覆盖第二石墨烯层于该第一介电层上；以及
图案化该第二石墨烯层，以形成该第二石墨烯带状层。
20.如权利要求9所述的形成非挥发性存储器的方法，在进行该处理制作工艺之后，还包含：
移除该硬掩模层；以及
形成第一接触插塞连接该第二石墨烯带状层的二末端部，及形成第二接触插塞连接该第一石墨烯带状层的二末端部。
CN201811085070.6A 2018-09-18 2018-09-18 非挥发性存储器及其形成方法 Active CN110911409B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811085070.6A CN110911409B (zh) 2018-09-18 2018-09-18 非挥发性存储器及其形成方法
US16/170,061 US10504594B1 (en) 2018-09-18 2018-10-25 Non-volatile memory and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811085070.6A CN110911409B (zh) 2018-09-18 2018-09-18 非挥发性存储器及其形成方法

Publications (2)

Publication Number Publication Date
CN110911409A CN110911409A (zh) 2020-03-24
CN110911409B true CN110911409B (zh) 2022-05-03

Family

ID=68766075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811085070.6A Active CN110911409B (zh) 2018-09-18 2018-09-18 非挥发性存储器及其形成方法

Country Status (2)

Country Link
US (1) US10504594B1 (zh)
CN (1) CN110911409B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102823009A (zh) * 2010-03-04 2012-12-12 佛罗里达大学研究基金会公司 包括电渗透源极层的半导体设备及其制造方法
CN103915496A (zh) * 2013-01-08 2014-07-09 三星电子株式会社 石墨烯电子器件及其制造方法
CN104409629A (zh) * 2014-11-29 2015-03-11 国网河南省电力公司南阳供电公司 一种基于石墨烯氧化物的阻变随机存储器
CN105023969A (zh) * 2015-06-11 2015-11-04 上海电力学院 一种基于金属纳米结构的光吸收增强型石墨烯晶体管
CN105702630A (zh) * 2014-11-26 2016-06-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105810682A (zh) * 2014-12-17 2016-07-27 力晶科技股份有限公司 非挥发性存储单元、与非型非挥发性存储器及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7113426B2 (en) 2003-03-28 2006-09-26 Nantero, Inc. Non-volatile RAM cell and array using nanotube switch position for information state
US20100147657A1 (en) 2004-11-02 2010-06-17 Nantero, Inc. Nanotube esd protective devices and corresponding nonvolatile and volatile nanotube switches
US7446044B2 (en) 2005-09-19 2008-11-04 California Institute Of Technology Carbon nanotube switches for memory, RF communications and sensing applications, and methods of making the same
JP5641484B2 (ja) * 2009-08-31 2014-12-17 国立大学法人九州大学 グラフェン薄膜とその製造方法
US8456902B2 (en) * 2010-04-27 2013-06-04 The University Corporation Inc. at California State University Northridge Graphene-based switching elements using a diamond-shaped nano-patch and interconnecting nano-ribbons
US8964491B2 (en) * 2012-02-23 2015-02-24 OCZ Storage Solutions Inc. Graphene-based memory devices and methods therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102823009A (zh) * 2010-03-04 2012-12-12 佛罗里达大学研究基金会公司 包括电渗透源极层的半导体设备及其制造方法
CN103915496A (zh) * 2013-01-08 2014-07-09 三星电子株式会社 石墨烯电子器件及其制造方法
CN105702630A (zh) * 2014-11-26 2016-06-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN104409629A (zh) * 2014-11-29 2015-03-11 国网河南省电力公司南阳供电公司 一种基于石墨烯氧化物的阻变随机存储器
CN105810682A (zh) * 2014-12-17 2016-07-27 力晶科技股份有限公司 非挥发性存储单元、与非型非挥发性存储器及其制造方法
CN105023969A (zh) * 2015-06-11 2015-11-04 上海电力学院 一种基于金属纳米结构的光吸收增强型石墨烯晶体管

Also Published As

Publication number Publication date
US10504594B1 (en) 2019-12-10
CN110911409A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
CN103563080A (zh) 具有嵌入的栅电极的自对准碳电子装置
KR100953034B1 (ko) 반도체 소자 및 이의 제조 방법
JP2002280467A (ja) Ｓｏｎｏｓフラッシュメモリ素子及びその形成方法
US20080318382A1 (en) Methods for fabricating tunneling oxide layer and flash memory device
CN101399205A (zh) 制作快闪存储器的方法
US6855966B2 (en) Floating gate and fabricating method of the same
US7811888B2 (en) Method for fabricating semiconductor memory device
CN110911409B (zh) 非挥发性存储器及其形成方法
EP3185280A1 (en) Semiconductor device and related manufacturing method
US6569736B1 (en) Method for fabricating square polysilicon spacers for a split gate flash memory device by multi-step polysilicon etch
CN105513954B (zh) 半导体器件的形成方法
US20090246510A1 (en) Metallic nanocrystal patterning
TWI606575B (zh) 自對準多重圖案化的半導體元件及其製程
TWI395290B (zh) 快閃記憶體及其製造方法
CN108987402A (zh) 存储元件的制造方法
CN101345216A (zh) 制作快闪存储器的方法
KR20090048544A (ko) 간이화한 피치 더블링 프로세스 플로우
US6759300B2 (en) Method for fabricating floating gate
CN105633022B (zh) 闪存存储器的制作方法
US11723198B2 (en) Method for manufacturing semiconductor device
KR100932341B1 (ko) 플래시 메모리 소자의 형성 방법
TWI251339B (en) Method of manufacturing a split-gate flash memory device
CN100411150C (zh) 非易失性存储器的制造方法
WO2007114559A1 (en) Self-aligned flash memory cell and method of manufacturing the same
KR100474739B1 (ko) 비휘발성 메모리 셀의 경사진 플로팅 게이트 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant