CN110908849A - 低成本内置自测试中心测试 - Google Patents

低成本内置自测试中心测试 Download PDF

Info

Publication number
CN110908849A
CN110908849A CN201910593405.3A CN201910593405A CN110908849A CN 110908849 A CN110908849 A CN 110908849A CN 201910593405 A CN201910593405 A CN 201910593405A CN 110908849 A CN110908849 A CN 110908849A
Authority
CN
China
Prior art keywords
duts
bist
test
communication links
output data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910593405.3A
Other languages
English (en)
Other versions
CN110908849B (zh
Inventor
彼得·巴伦
元驰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN110908849A publication Critical patent/CN110908849A/zh
Application granted granted Critical
Publication of CN110908849B publication Critical patent/CN110908849B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2247—Verification or detection of system hardware configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2257—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using expert systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0028—Serial attached SCSI [SAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0032—Serial ATA [SATA]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本公开涉及低成本内置自测试中心测试。内置自测试(BIST)中心自动测试设备(ATE)框架可以包括主控制器和一个或多个测试器单元。主机控制器可以被配置为接收发起对多个被测设备(DUT)的测试的一个或多个输入。一个或多个测试器单元可以包括多个通用异步接收器‑发送器(UART)通信链路。UART通信链路可以被配置为发送用于发起和控制多个DUT中的内置自测试(BIST)的一个或多个命令。UART通信链路还可以被配置为从多个DUT接收BIST的测试输出数据。主机控制器还可以配置为输出BIST的测试输出数据。

Description

低成本内置自测试中心测试
技术领域
本公开总体涉及低成本内置自测试中心测试。
背景技术
计算系统为现代社会的进步做出了重大贡献，并在许多应用中被用于实现有利的结果。诸如台式个人计算机(PC)、膝上型PC、平板PC、上网本、智能电话、服务器等之类的许多设备在娱乐、教育、商业和科学的大多数领域中提高了生产率并降低了通信和分析数据的成本。计算设备的一个常见方面是计算设备和/或其组件的自动化大量测试。
参考图1，示出了根据传统技术的自动测试设备(ATE)框架。ATE框架被配置为提供多个被测设备(DUT)的功能测试。ATE框架可以包括主机控制器105、通信背板1110、一个或多个测试器单元115-115m、以及一个或多个设备接口板120a-120m。通信背板110可以被配置为将一个或多个测试器单元115-115m通信地耦合到主机控制器105。一个或多个设备接口板120a-120m可以被配置为经由DUT 125a-125n的连接器130a-130n将多个DUT 125a-125n耦合到相应的一个或多个测试器单元115a-115m。连接器130a-130n可以包括一个或多个标准串行通信链路，例如，串行连接小型计算机系统接口(SAS)或串行AT附件(SATA)通信。
一个或多个测试器单元115a-115m被配置为生成测试模式并对DUT执行复杂测试过程，并从DUT收集测试结果，以及处理结果。但是，一些客户不需要这种级别的复杂和详尽的测试。因此，持续需要自动测试设备(ATE)框架，其提供更简单的更便宜的DUT测试。
发明内容
通过参考以下描述和附图可以最好地理解本技术，这些附图用于示出本技术的针对被测设备(DUT)的低成本内置自测试(BIST)中心大量测试的实施例。
在一个实施例中，自动测试设备(ATE)框架可以包括主机控制器和一个或多个测试器单元。在各方面，主机控制器可以被配置为接收发起对多个DUT的测试的一个或多个输入。一个或多个测试器单元可以包括多个通用异步接收器-发送器(UART)通信链路。UART可以被配置为发送一个或多个命令，用于在到多个DUT的相应串行通信链路上发起和控制内置自测试(BIST)。
多个DUT可以包括BIST电路，其被配置为在串行通信链路上从一个或多个测试器单元接收用于发起和控制BIST的一个或多个命令。BIST电路可以生成测试输入数据，并使用测试输入数据执行BIST以生成测试输出数据。BIST电路还可以被配置为在串行通信链路上将测试输出数据发送到一个或多个测试器单元。
在各方面，一个或多个测试器单元的UART可以被配置为从多个DUT接收BIST的测试输出数据。主机控制器可以配置为存储和/或显示BIST的测试输出数据。
在另一实施例中，自动测试方法可以包括接收发起对多个被测设备(DUT)的测试的一个或多个输入。DUT可以是基于串行连接小型计算机系统接口(SAS)的固态驱动器(SSD)、基于串行AT附件(SATA)的固态驱动器(SSD)、或类似设备。该方法还可以包括发送用于发起和控制内置自测试(BIST)的命令，其中，命令由多个通用异步接收器-发送器(UART)在多个相应的串行通信链路上发送到多个DUT。该方法还可以包括接收BIST的测试输出数据，其中，测试输出数据由多个UART在多个串行通信链路上从多个DUT接收。然后，自动测试方法可以以输出BIST的测试输出数据结束。
提供本发明内容是以便以简化形式介绍一些概念，这些概念将在下面的具体实施方式中进一步描述。本发明内容不意图标识所要求保护的主题的关键特征或必要特征，也不意图用于限制所要求保护的主题的范围。
附图说明
在附图的图中，通过示例而非限制的方式示出了本技术的实施例，并且其中，相同的附图标记指代类似的元件，并且其中：
图1示出了根据传统技术的自动测试设备(ATE)框架。
图2示出了根据本技术的各方面的ATE框架。
图3示出了根据本技术的各方面的自动测试方法。
具体实施方式
现在将详细参考本技术的实施例，其示例在附图中示出。虽然将结合这些实施例描述本技术，但是应该理解，它们并不旨在将本发明限制于这些实施例。相反，本发明旨在覆盖替代、修改和等同物，其可以包括在由所附权利要求限定的本发明的范围内。此外，在本技术的以下详细描述中，阐述了许多具体细节以便提供对本技术的透彻理解。然而，应该理解，可以在没有这些具体细节的情况下实践本技术。在其他情况下，未详细描述公知的方法、过程、组件和电路，以免不必要地模糊本技术的各方面。
以下的本技术的一些实施例是根据对一个或多个电子设备内的数据的操作的例程、模块、逻辑块和其他符号表示来呈现的。描述和表示是本领域技术人员用来最有效地将他们工作的实质传达给本领域其他技术人员的手段。例程、模块、逻辑块等在此并且通常被设想为产生期望结果的自洽的过程或指令序列。这些过程包括对物理量的物理操纵。通常，尽管不是必须的，但这些物理操纵采用能够在电子设备中存储、传输、比较和以其他方式操纵的电信号或磁信号的形式。出于方便的原因，并且参考共同使用，参考本技术的实施例，这些信号被称为数据、位、值、元素、符号、字符、术语、数字、字符串等。
然而，应该记住，所有这些术语都应被解释为参考物理操纵和量，并且仅仅是方便的标记，并应当根据本领域常用的术语进一步解释。除非从以下讨论中明确指出，否则应理解，通过对本技术的讨论，利用诸如“接收”等之类术语的讨论指的是电子设备的动作和过程，例如，操纵和转换数据的电子计算设备。数据被表示为电子设备的逻辑电路、寄存器、存储器等内的物理(例如，电子)量，并且被转换成类似地表示为电子设备内的物理量的其他数据。
在本申请中，对反意连接词的使用旨在包括连接词。使用定冠词或不定冠词并不是为了表示基数。具体地，对“该”对象或“一个”对象的引用也旨在表示可能的多个这样的对象之一。还应理解，本文使用的措辞和术语是出于描述的目的，不应视为限制。
图2示出了根据本技术的各方面的自动测试设备(ATE)框架。ATE框架可以包括主机控制器205、通信背板210、一个或多个测试器单元215a-215m、以及一个或多个设备接口板(DIB)220a-220m。一个或多个测试器单元215a-215m通常也称为测试器基元或测试器切片。通信背板210可以被配置为将一个或多个测试器单元215a-215m通信地耦合到主机控制器205。
在各方面，测试器单元215a-215m可以包括多个处理单元(PU)板225a-225x，其可以经由驱动器235耦合到多个现场可编程阵列(FPGA)测试板230a-230y。相应的一个或多个测试器单元215a-215m的多个PU板225a-225x中的给定的一个PU板可以执行嵌入式操作系统(OS)240a-240m的实例。在一个实现方式中，嵌入式OS 240a-240m可以是基于Linux的OS。在一个实现方式中，ATE框架可以包括嵌入式OS 240a-240m的多达32个实例，并且ATE框架可以包括多达32个测试器单元215a-215m。
一个或多个DIB 220a-220m可以被配置为经由DUT 245a-245n的连接器250a-250n将多个被测设备(DUT)245a-245n耦合到相应的一个或多个测试器单元215a-215m的FPGA测试板230a-230y。DUT 245a-245n可以包括串行连接小型计算机系统接口(SAS)或串行AT附件(SATA)通信接口，因此被称为基于SAS或SATA的DUT。在一个实现方式中，DUT245a-245n可以是基于SAS或SATA的固态驱动器(SSD)。连接器250a-250n可以包括SAS或SATA通信链路。连接器250a-250n还可以从一个或多个测试器单元215a-215m向多个DUT 245a-245n提供一个或多个供电电位。不同的设备接口板可以被配置为支持不同的DUT 245a-245n。例如，设备接口板的不同实例可以支持具有不同形状因子、不同连接器等的DUT。因此，可以通过简单地更改设备接口板来重新配置ATE框架以测试DUT的许多不同变体。类似地，ATE框架的一个测试器单元可以利用设备接口板的一个实例来测试DUT的一个实例，而另一测试器单元可以利用设备接口板的另一实例来测试DUT的另一实例。
在各方面，ATE框架还可以包括多个通用异步接收器发送器(UART)通信链路255a-255n，其将多个DUT 244a-244n通信地耦合到多个FPGA测试器板230a-230y。UART通信链路255a-255n可以是单独的串行通信链路，或者可以通过DUT 245a-245n的连接器250a-250n进行耦合。在一个实现方式中，多达64个DUT 245a-245n可以耦合到每个测试器单元215a-215m。嵌入式OS 240可以被配置为提供以下功能：通过相应的UART通信链路255a-255n：1)与测试器单元215a-215m内的PU板225a-225x进行通信，2)与FPGA测试器板230a-230y进行通信，以及3)与DUT245a-245n进行通信。
在各方面，DUT 245a-245n包括内置自测试(BIST)电路260a-260n。BIST电路260a-260n可以是任何设计，可以是商业设计或专有设计。与DUT集成的BIST电路260a-260n可以被配置为基于其自己的测试算法生成测试输入数据(例如，测试模式)，并将测试信号应用于DUT 245a-245n。BIST电路260a-260n还可以配置为捕获测试输出数据。BIST电路260a-260n可以执行DUT 245a-245n内部的大部分或全部测试功能。
将参考图3进一步描述ATE框架的操作，图3示出了根据本技术的各方面的自动测试方法。该方法或其部分可以实现为计算设备可执行指令(例如，计算机程序)，其存储在计算设备可读介质(例如，计算机存储器)中并由计算设备(例如，处理器)执行。
在310处，该自动测试方法可以包括接收发起对多个DUT 245a-245n的测试的一个或多个输入。在一个实现方式中，主机控制器205可以接收发起对多个DUT 245a-245n的测试的一个或多个用户输入。在320处，响应于所接收的发起对DUT 245a-245n的测试的输入，一个或多个测试器单元215a-215m可以发送一个或多个命令，用于通过DUT 245a-245n的BIST电路260a-260n在到多个DUT 245a-245n的多个串行通信链路255a-255n上发起和控制BIST。在一个实现方式中，用于发起和控制BIST的命令可以从一个或多个测试器单元215a-215m的多个FPGA测试器板230a-230y中的UART发送到DUT 245a-245n。在另一实现方式中，用于发起和控制BIST的命令可以从一个或多个DIB 220a-220m中的UART发送。
在330处，用于发起和控制BIST的命令可以由多个DUT 245a-245n从ATE框架接收。在一个实现方式中，多个DUT 245a-245n中的UART电路可以在多个UART通信链路255a-255n上从一个或多个测试器单元215a-215m的多个FPGA测试器板230a-230y接收用于发起和控制BIST的命令。在另一实现方式中，可以从一个或多个DIB 220a-220m中的UART接收命令。在340处，多个DUT 245a-245n的BIST电路260a-260n可以响应于所接收的用于发起和控制BIST的命令而生成测试输入数据。在一个实现方式中，BIST电路260a-260n可以根据所接收的用于发起和控制BIST的命令生成一个或多个测试模式。在350处，BIST电路260a-260n可以使用测试输入数据执行多个DUT 245a-245n的BIST以生成测试输出数据。在一个实现方式中，BIST电路260a-260n可以将输入测试模式应用于DUT 245a-245n，并将得到的测试模式与预期测试模式进行比较，以确定通过/未通过的结果以生成测试输出数据。在360处，DUT 245a-245n可以在串行通信链路255a-255n上将测试输出数据发送到ATE框架的相应的测试器单元215a-215m。在一个实现方式中，多个DUT 245a-245n中的UART电路可以将测试输出数据发送到一个或多个测试器单元215a-215m的FPGA测试器板230a-230y。
在370处，BIST的测试输出数据可以由一个或多个测试器单元215a-215m在多个UART通信链路255a-255n上从多个DUT 245a-245n接收。在一个实现方式中，测试器单元215a-215m的多个FPGA测试器板230a-230y可以从多个相应的DUT 245a-245n接收BIST的测试输出数据。在380处，可以输出BIST的测试输出数据。在一个实现方式中，输出BIST的测试输出数据可以包括下列项中的一项或多项：由主机控制器205存储测试输出数据、由主机控制器205向用户显示测试输出数据、在主机控制器205的打印机上打印测试输出数据。
本技术的各方面有利地不利用设备接口板220a-220m与多个DUT245a-245n之间的标准DUT连接器250a-250n来与相应的FPGA测试器板230a-230y进行通信。相反，使用UART串行通信链路255a-255n来在DUT 245a-245n和相应的测试器单元215a-215m之间进行通信，从而大大减少了ATE框架所需的功能。ATE框架可以有利地提供大量DUT测试，其中，测试算法和测试数据在采用内置BIST功能和电路的DUT中内部地执行和/或生成。由于发起DUT的BIST和从BIST接收测试输出数据所需的功能减少，ATE框架可以以显著更低的成本实现。此外，对UART通信链路的使用可以有利地降低系统复杂性和成本。另外，测试器单元215a-215m可以有利地架在一起以用于DUT 245a-245n的大量测试，从而提供对诸如SSD之类的大量DUT 245a-245n的非常经济的测试。
已经出于说明和描述的目的呈现了本技术的特定实施例的前述描述。它们并非旨在穷举或将本发明限制于所公开的精确形式，并且明显地，根据上述教导可以进行许多修改和变化。选择和描述实施例是为了最佳地解释本技术的原理及其实际应用，从而使得本领域的其他技术人员能够最佳地利用本技术和具有适合于预期的特定用途的各种修改的各种实施例。本发明的范围旨在由所附权利要求及其等同物限定。

Claims (20)

1.一种自动测试设备(ATE)框架，包括：
主机控制器，被配置为接收用于发起对多个被测设备(DUT)的测试的一个或多个输入；
一个或多个测试器单元，包括多个通用异步接收器-发送器(UART)通信链路，所述多个UART通信链路被配置为：
发送用于发起和控制所述多个DUT中的内置自测试(BIST)的一个或多个命令，并且
从所述多个DUT接收所述BIST的测试输出数据；并且
所述主机控制器还被配置为输出所述BIST的测试输出数据。
2.根据权利要求1所述的ATE框架，还包括：
一个或多个设备接口板(DIB)，被配置为将给定类型的所述多个DUT耦合到所述一个或多个测试器单元。
3.根据权利要求2所述的ATE框架，其中，所述一个或多个DIB包括所述多个UART。
4.根据权利要求2所述的ATE框架，还包括：
多个标准DUT连接器，被配置为将所述多个DUT耦合到所述一个或多个DIB。
5.根据权利要求4所述的ATE框架，其中，所述多个标准DUT连接器包括小型计算机系统接口(SAS)通信链路。
6.根据权利要求4所述的ATE框架，其中，所述多个标准DUT连接器包括串行AT附件(SATA)通信链路。
7.根据权利要求1所述的ATE框架，其中，所述一个或多个测试器单元包括：
多个处理单元(PU)板，其中，所述一个或多个测试器单元中的每一个测试器单元的所述多个PU板中的给定的一个PU板被配置为实现嵌入式操作系统(OS)；
多个现场可编程阵列(FPGA)测试板；
一个或多个驱动器，将所述多个FPGA测试板通信地耦合到所述多个PU板；并且
其中，所述嵌入式OS被配置为通过相应UART通信链路与所述多个PU板进行通信、与所述多个FPGA测试板进行通信、以及与所述多个DUT进行通信。
8.根据权利要求7所述的ATE框架，其中，所述多个FPGA测试板包括所述多个UART。
9.根据权利要求1所述的ATE框架，还包括：
所述多个DUT包括BIST电路，其中，所述BIST电路被配置为，
在所述多个UART通信链路中的相应UART通信链路上接收用于发起和控制所述BIST电路的所述BIST的一个或多个命令，
响应于用于发起和控制所述BIST的一个或多个命令，生成测试输入数据，
使用所述测试输入数据来执行所述BIST电路的所述BIST以生成所述测试输出数据，以及
在所述多个UART通信链路中的相应UART通信链路上发送所述测试输出数据。
10.根据权利要求9所述的ATE框架，其中，所述多个DUT包括基于串行连接小型计算机系统接口(SAS)的固态驱动器(SSD)。
11.根据权利要求9所述的ATE框架，其中，所述多个DUT包括基于串行AT附件(SATA)的固态驱动器(SSD)。
12.根据权利要求1所述的ATE框架，还包括：
通信背板，被配置为将所述一个或多个测试器单元通信地耦合到所述主机控制器。
13.一种自动测试方法，包括：
接收用于发起对多个被测设备(DUT)的测试的一个或多个输入；
由多个通用异步接收器-发送器(UART)在多个串行通信链路上向所述多个DUT发送用于发起和控制内置自测试(BIST)的一个或多个命令；
由所述多个UART在所述多个串行通信链路上从所述多个DUT接收所述BIST的测试输出数据；以及
输出所述BIST的测试输出数据。
14.根据权利要求13所述的自动测试方法，还包括：
由主机控制器接收用于发起对所述多个DUT的测试的一个或多个输入。
15.根据权利要求13所述的自动测试方法，还包括：
由设备接口板(DIB)的所述多个通用异步接收器-发送器(UART)在所述多个串行通信链路上向所述多个DUT发送用于发起和控制所述BIST的一个或多个命令；并且
由所述DIB的所述多个UART在所述多个串行通信链路上从所述多个DUT接收所述BIST的测试输出数据。
16.根据权利要求13所述的自动测试方法，还包括：
由一个或多个测试器单元的所述多个通用异步接收器-发送器(UART)在所述多个串行通信链路上向所述多个DUT发送用于发起和控制所述BIST的一个或多个命令；并且
由所述一个或多个测试器单元的所述多个UART在所述多个串行通信链路上从所述多个DUT接收所述BIST的测试输出数据。
17.根据权利要求13所述的自动测试方法，还包括：
由主机控制器输出所述BIST的测试输出数据。
18.根据权利要求13所述的自动测试方法，还包括：
由所述多个DUT的相应UART接收用于发起和控制所述BIST的一个或多个命令；
响应于接收到的用于发起和控制所述BIST的一个或多个命令，由所述多个DUT中的相应DUT生成所述测试输入数据；
响应于接收到的用于发起和控制所述BIST的一个或多个命令，使用所述测试输入数据在所述多个DUT中的相应DUT上执行所述BIST；以及
由所述多个DUT的相应UART在所述多个串行通信链路上发送所述测试输出数据。
19.根据权利要求18所述的自动测试方法，其中，所述多个DUT包括基于串行连接小型计算机系统接口(SAS)的固态驱动器(SSD)。
20.根据权利要求18所述的自动测试方法，其中，所述多个DUT包括基于串行AT附件(SATA)的固态驱动器(SSD)。
CN201910593405.3A 2018-09-18 2019-07-03 自动测试设备和方法 Active CN110908849B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/134,792 US10761138B2 (en) 2018-09-18 2018-09-18 Low cost built-in-self-test centric testing
US16/134,792 2018-09-18

Publications (2)

Publication Number Publication Date
CN110908849A true CN110908849A (zh) 2020-03-24
CN110908849B CN110908849B (zh) 2024-02-23

Family

ID=69773932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910593405.3A Active CN110908849B (zh) 2018-09-18 2019-07-03 自动测试设备和方法

Country Status (3)

Country Link
US (1) US10761138B2 (zh)
KR (1) KR102162704B1 (zh)
CN (1) CN110908849B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI790683B (zh) * 2020-11-16 2023-01-21 日商愛德萬測試股份有限公司 測試系統組配適配器及測試系統

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11899550B2 (en) 2020-03-31 2024-02-13 Advantest Corporation Enhanced auxiliary memory mapped interface test systems and methods
US11500575B2 (en) * 2020-09-23 2022-11-15 Micron Technology, Inc. Pattern generation for multi-channel memory array
KR20220124584A (ko) * 2021-03-03 2022-09-14 에스케이하이닉스 주식회사 호스트, 이와 통신하는 메모리 시스템 및 이들을 포함하는 컴퓨팅 시스템
US20220382668A1 (en) * 2021-05-28 2022-12-01 Advantest Corporation Systems and methods for concurrent and automated testing of zoned namespace solid state drives
CN115575792B (zh) * 2022-09-08 2023-06-30 杭州国磊半导体设备有限公司 一种多背板架构的ate测试设备
US20240176757A1 (en) * 2022-11-30 2024-05-30 Advantest Corporation Automatic test equipment architecture providing odd sector size support

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273809A1 (en) * 2004-04-21 2006-12-07 Formfactor, Inc. Method of designing an application specific probe card test system
CN101893684A (zh) * 2010-02-10 2010-11-24 哈尔滨工业大学 基于片上系统soc的bist通用基础测试模块及测试系统及利用此系统的测试方法
US20140229782A1 (en) * 2011-10-25 2014-08-14 Jochen Rueter Automatic Test Equipment
US20140253099A1 (en) * 2013-03-11 2014-09-11 Samsung Electronics Co., Ltd. Semiconductor device on device interface board and test system using the same
KR20150113937A (ko) * 2015-04-03 2015-10-08 주식회사 호서텔넷 Dut를 테스트하는 방법
CN105229481A (zh) * 2013-02-21 2016-01-06 爱德万测试公司 具有存储器上的加速以及用于fpga块内自动模式生成的加速的测试器
CN105378494A (zh) * 2013-02-21 2016-03-02 爱德万测试公司 具有用于独立测试多个dut的多个基于fpga的硬件加速器块的测试体系架构
US20160306006A1 (en) * 2015-04-16 2016-10-20 HGST, Inc. Self-testing a storage device via system management bus interface
US20180003764A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Systems and methods for wireless device testing
US20180196103A1 (en) * 2013-02-21 2018-07-12 Advantest Corporation Test architecture with an fpga based test board to simulate a dut or end-point

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551844B1 (en) * 1997-01-15 2003-04-22 Formfactor, Inc. Test assembly including a test die for testing a semiconductor product die
US6429029B1 (en) * 1997-01-15 2002-08-06 Formfactor, Inc. Concurrent design and subsequent partitioning of product and test die
US7222261B2 (en) * 2002-06-19 2007-05-22 Teradyne, Inc. Automatic test equipment for design-for-test (DFT) and built-in-self-test circuitry
US20060132167A1 (en) * 2004-12-22 2006-06-22 Jian Chen Contactless wafer level burn-in
CN101501517B (zh) * 2006-08-04 2013-02-06 爱德万测试(新加坡)私人有限公司 具有通用和专门资源的块的测试模块
US8358147B2 (en) * 2008-03-05 2013-01-22 Stmicroelectronics S.R.L. Testing integrated circuits
US8386209B2 (en) * 2008-06-20 2013-02-26 University Of Limerick Testing system
US8694276B2 (en) * 2011-01-20 2014-04-08 Texas Instruments Incorporated Built-in self-test methods, circuits and apparatus for concurrent test of RF modules with a dynamically configurable test structure
US8639981B2 (en) * 2011-08-29 2014-01-28 Apple Inc. Flexible SoC design verification environment
US8788886B2 (en) * 2011-08-31 2014-07-22 Apple Inc. Verification of SoC scan dump and memory dump operations

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273809A1 (en) * 2004-04-21 2006-12-07 Formfactor, Inc. Method of designing an application specific probe card test system
CN101893684A (zh) * 2010-02-10 2010-11-24 哈尔滨工业大学 基于片上系统soc的bist通用基础测试模块及测试系统及利用此系统的测试方法
US20140229782A1 (en) * 2011-10-25 2014-08-14 Jochen Rueter Automatic Test Equipment
CN105229481A (zh) * 2013-02-21 2016-01-06 爱德万测试公司 具有存储器上的加速以及用于fpga块内自动模式生成的加速的测试器
CN105378494A (zh) * 2013-02-21 2016-03-02 爱德万测试公司 具有用于独立测试多个dut的多个基于fpga的硬件加速器块的测试体系架构
US20180196103A1 (en) * 2013-02-21 2018-07-12 Advantest Corporation Test architecture with an fpga based test board to simulate a dut or end-point
US20140253099A1 (en) * 2013-03-11 2014-09-11 Samsung Electronics Co., Ltd. Semiconductor device on device interface board and test system using the same
KR20150113937A (ko) * 2015-04-03 2015-10-08 주식회사 호서텔넷 Dut를 테스트하는 방법
US20160306006A1 (en) * 2015-04-16 2016-10-20 HGST, Inc. Self-testing a storage device via system management bus interface
US20180003764A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Systems and methods for wireless device testing

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KAUR, M. AND SINGH, G.: ""Area Overhead and Delay Analysis for Built-In-Self-Test (BIST) Technique"", 《 INTERNATIONAL JOURNAL OF RECENT TRENDS IN ENGINEERING》., vol. 2, no. 7, 31 January 2009 (2009-01-31), pages 89 - 91 *
夏继军: ""基于时钟的数字电路可重构BIST设计研究"", 《仪表技术与传感器》, no. 01, 31 January 2017 (2017-01-31) *
许波;赵佳;: "一种FPGA与PC通信方法及其应用", 《电子测量技术》, no. 02, 23 January 2018 (2018-01-23) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI790683B (zh) * 2020-11-16 2023-01-21 日商愛德萬測試股份有限公司 測試系統組配適配器及測試系統
US11867720B2 (en) 2020-11-16 2024-01-09 Advantest Corporation Test system configuration adapter systems and methods

Also Published As

Publication number Publication date
KR20200032650A (ko) 2020-03-26
KR102162704B1 (ko) 2020-10-07
CN110908849B (zh) 2024-02-23
US20200088790A1 (en) 2020-03-19
US10761138B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
CN110908849B (zh) 自动测试设备和方法
US9310427B2 (en) High speed tester communication interface between test slice and trays
US7231560B2 (en) Apparatus and method for testing motherboard having PCI express devices
US20160259005A1 (en) System debug using an all-in-one connector
CN108475227B (zh) 测试功能组件及数据调试方法
CN115210589A (zh) 一种芯片测试装置及测试方法
US20090083022A1 (en) Embedded bus emulation
US20080294939A1 (en) Debugging device and method using the lpc/pci bus
CN107908582A (zh) 串口切换装置和存储设备
US20130268708A1 (en) Motherboard test device and connection module thereof
US11828787B2 (en) Eye diagram capture test during production
US9213616B2 (en) Automated test platform utilizing status register polling with temporal ID
US9285427B2 (en) Testing apparatus and testing method of electronic device
US9430349B2 (en) Scalable test platform in a PCI express environment with direct memory access
CN103698686A (zh) 一种信号测试方法及设备
CN108919006A (zh) 接口扩展模组、老化测试系统、老化测试方法及存储介质
CN104407882A (zh) 一种板卡装置
US9430348B2 (en) Scalable test platform in a PCI express environment with direct memory access
US9904759B1 (en) System for concurrent target diagnostics field
US11009547B2 (en) Device and method for testing a computer system
US20150293828A1 (en) Testing apparatus, testing system and testing method thereof
US9702933B1 (en) System and method for concurrent interconnection diagnostics field
CN108205444B (zh) 一种高效ctp程序烧录测试处理系统
CN113468028B (zh) 用于计算设备的设备管理方法、计算设备、装置和介质
CN112015602A (zh) 调试装置及具有所述调试装置的电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment