CN110908829A - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN110908829A
CN110908829A CN201910481263.1A CN201910481263A CN110908829A CN 110908829 A CN110908829 A CN 110908829A CN 201910481263 A CN201910481263 A CN 201910481263A CN 110908829 A CN110908829 A CN 110908829A
Authority
CN
China
Prior art keywords
memory
information
checkpoint
info
mandatory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910481263.1A
Other languages
English (en)
Inventor
李宗珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110908829A publication Critical patent/CN110908829A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1438—Restarting or rejuvenating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/24—Classification techniques
    • G06F18/243—Classification techniques relating to the number of classes
    • G06F18/2431—Multiple classes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Data Mining & Analysis (AREA)
  • Computer Security & Cryptography (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Evolutionary Biology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种存储器系统，包括：存储器装置，包括多个存储块；存储器；数据分类器，将存储在存储器中的检查点信息分类为选择性信息和强制性信息；以及检查点部件，控制存储器装置定期地执行将选择性信息和强制性信息编程在存储块中的检查点操作，其中检查点部件控制存储器装置通过在对选择性信息进行编程之后对强制性信息进行编程来执行检查点操作。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2018年9月17日提交的申请号为10-2018-0110929的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
本发明的各个实施例涉及一种存储器系统，并且更特别地，涉及一种能够有效地执行检查点(check-pointing)操作的存储器系统以及操作该存储器系统的方法。
背景技术
计算机环境范例已经转变成使计算系统能够被随时随地使用的普适计算。因此，诸如移动电话、数码相机以及膝上型计算机的便携式电子装置的使用已经迅速增加。通常，这些便携式电子装置使用具有一个或多个用于存储数据的存储器装置的存储器系统。存储器系统可以用作便携式电子装置的主存储器装置或辅助存储器装置。
与硬盘装置相比，由于存储器系统不具有移动部件，因此它们提供优良的稳定性和耐用性、高信息访问速度以及低功耗。具有这些优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡和固态硬盘(SSD)。
发明内容
本发明的实施例涉及一种通过将检查点信息分类成选择性信息和强制性信息来执行检查点操作的存储器系统。
根据本发明的实施例，一种存储器系统包括：存储器装置，包括多个存储块；存储器；数据分类器，适于将存储在存储器中的检查点信息分类为选择性信息和强制性信息；以及检查点部件，适于控制存储器装置定期地执行将选择性信息和强制性信息编程在存储块中的检查点操作，其中检查点部件控制存储器装置通过在对选择性信息进行编程之后对强制性信息进行编程来执行检查点操作。
根据本发明的另一实施例，一种操作存储器系统的方法，包括：将存储在存储器中的检查点信息分类为选择性信息和强制性信息；以及定期地执行将选择性信息和强制性信息编程到存储块中的检查点操作，其中通过在对选择性信息进行编程之后对强制性信息进行编程来执行检查点操作。
根据本发明的另一实施例，一种存储器系统包括：存储器装置；控制器，适于控制存储器装置周期性地执行首先存储选择性信息，然后存储强制性信息的检查点操作；并且当发生突然断电时，控制存储器装置读取最近存储的强制性信息，然后通过读取根据读取的强制性信息的选择性信息来恢复由于突然断电而中断的操作。
附图说明
图1是示出包括根据本发明的实施例的存储器系统的数据处理系统的示例的框图。
图2是示出在根据本发明的实施例的存储器系统中使用的超级存储块的框图。
图3是示出检查点操作的框图。
图4是描述根据现有技术的检查点操作的流程图。
图5示出用于描述根据现有技术的检查点操作的存储块。
图6是描述根据本发明的实施例的存储器系统的操作进程的流程图。
图7是详细描述根据本发明实施例的检查点操作的流程图。
图8示出用于描述根据本发明的实施例的检查点操作的存储块。
图9是根据本发明的实施例的存储器系统的框图。
图10示出根据本发明的实施例的将选择性信息和强制性信息检查点处理(check-pointing)操作到一个超级存储块中的检查点操作。
图11是示出操作恢复部件的组成元件的框图。
图12是示出存储器装置，诸如在图1中所示的存储器系统中采用的存储器装置的配置的示意图。
图13是示出存储器装置中的存储块，诸如图1中所示的存储器装置中的存储块中的存储器单元阵列的配置的电路图。
图14是示出根据本发明的实施例的存储器系统的存储器装置的结构的框图。
图15至图23是示意性地示出根据本发明的各个实施例的数据处理系统的应用的示图。
具体实施方式
下面将参照附图更详细地描述本发明的各个实施例。然而，本发明可以不同的形式来体现，并且不应被理解为限于本文阐述的实施例。相反，提供这些实施例使得本公开彻底且完整，并且将向本领域技术人员充分传达本发明的范围。在整个公开中，相同的附图标记在本发明的各个附图和实施例中指代相同的部件。
注意的是，对“实施例”、“另一实施例”等的参考不一定仅指一个实施例，并且对任何这种词语的不同参考不一定针对相同的实施例。
将理解的是，虽然本文可以使用术语“第一”和/或“第二”等来描述各个元件，但是这些元件不受这些术语的限制。这些术语仅用于将一个元件与另外具有相同或相似名称的另一元件区分。例如，在不脱离本发明的教导的情况下，一个示例中的第一元件可以在另一示例中被称为第二元件，反之亦然。
将理解的是，当一个元件被称为“连接”或“联接”至另一元件时，它可以直接连接或联接至另一元件或者在其间也可以存在一个或多个中间元件。相反，应该理解的是，当元件被称为“直接联接”或“直接连接”至另一元件时，不存在中间元件。应该以相同的方式解释元件之间的关系的其它表达，诸如“在……之间”、“直接在……之间”、“与…相邻”、“直接与…相邻”。
本文使用的术语仅用于描述特定实施例的目的，并不旨在限制本发明。在本公开中，除非上下文另有明确说明，否则单数形式旨在包括复数形式，反之亦然。除非另有说明或从上下文中明确指出单数形式，否则如在本申请以及所附权利要求书中使用的术语通常应该被理解为“一个或多个”。将进一步理解的是，当在本说明书中使用时，术语“包括”、“包含”，“具有”和其它开放式转换术语指定陈述特征、数字、步骤、操作、元件、组件和/或它们的组合的存在，但是不排除一个或多个其它特征、数字、步骤、操作、元件、组件和/或它们的组合的存在或添加。
上述实施例仅用于理解本公开的目的；本公开的范围不应限于上述实施例。如本领域技术人员将根据本公开理解的是，可以基于本公开的技术精神进行各种修改，并且这些修改旨在成为本发明的一部分。
除非另有定义，否则本文使用的包括技术或科学术语的全部术语具有与本发明所属领域的技术人员通常理解的含义相同的含义。除非在本公开中另外定义，否则不应以理想的或过于正式的方式解释这些术语。
将参照附图详细地描述本发明的各个实施例。
图1是示出包括根据本发明的实施例的存储器系统110的数据处理系统100的框图。
参照图1，数据处理系统100可以包括可操作地联接至存储器系统110的主机102。
主机102可以包括诸如移动电话、MP3播放器和膝上型计算机的各种便携式电子装置中的任意一种或诸如台式计算机、游戏机、TV和投影仪的各种非便携式电子装置中的任意一种。
主机102可以包括至少一个OS(操作系统)或多个操作系统。主机102可以运行OS以对存储器系统110执行与用户请求对应的操作。此处，主机102可以将与用户请求对应的多个命令提供至存储器系统110。因此，存储器系统110可以执行与多个命令对应，即与用户请求对应的某些操作。OS可以管理并控制主机102的全部功能和操作。OS可以使用数据处理系统100或存储器系统110来支持主机102和用户之间的操作。
存储器系统110可以响应于来自主机102的请求来操作或执行特定功能或操作，并且特别地，可以存储待由主机102访问的数据。存储器系统110可以用作主机102的主存储器系统或辅助存储器系统。根据主机接口的协议，存储器系统110可以利用可与主机102电联接的各种类型的存储装置中的任何一种来实施。存储器系统110的非限制性示例包括固态硬盘(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)。
存储器系统110可以包括各种类型的存储装置。这种存储装置的非限制性示例包括诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置和诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器的非易失性存储器装置。
存储器系统110可以包括存储器装置150和控制器130。
控制器130和存储器装置150可以被集成到单个半导体装置中，该单个半导体装置可以包括在如上所述的各种类型的存储器系统中的任意一种中。例如，控制器130和存储器装置150可以被集成为单个半导体装置以构成SSD，PCMCIA(个人计算机存储卡国际协会)卡，包括迷你-SD、微型-SD和SDHC的SD卡和UFS装置。存储器系统110可以被配置为计算机、智能电话、便携式游戏机、或构成计算系统的各种部件中的一个的一部分。
存储器装置150可以是即使在不供应电力时也可保留所存储的数据的非易失性存储器装置。存储器装置150可以通过写入操作存储从主机102提供的数据，并且通过读取操作将所存储的数据输出至主机102。在实施例中，存储器装置150可以包括多个存储器管芯(未示出)，并且每个存储器管芯可以包括多个平面(未示出)。每个平面可以包括多个存储块152至156，存储块152至156中的每一个可以包括多个页面，多个页面中的每一个可以包括联接至字线的多个存储器单元。在实施例中，存储器装置150可以是具有三维(3D)堆叠结构的闪速存储器。
稍后将参照图12至图14更详细地描述包括三维堆叠结构的存储器装置150的结构。
控制器130可以响应于来自主机102的请求来控制存储器装置150。例如，控制器130可以将从存储器装置150读取的数据提供至主机102，并且将从主机102提供的数据存储在存储器装置150中。为了该操作，控制器130可以控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。
更具体地，控制器130可以包括主机接口(I/F)132、处理器134、存储器接口142以及存储器144，其全部通过内部总线可操作地联接或接合。如稍后参照图9所描述，处理器134可以包括数据分类器902、检查点部件904和操作恢复部件906。
主机接口132可以处理主机102的命令和数据。主机接口132可以通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。主机接口132可以经由固件，即主机接口层(HIL)来驱动，以用于与主机102交换数据。
存储器接口142可以用作控制器130和存储器装置150之间的存储器/存储接口，使得控制器130可响应于来自主机102的请求来控制存储器装置150。
存储器144可以用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。
存储器144可以是易失性存储器。例如，存储器144可以是静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)。存储器144可以设置在控制器130的内部或外部。图1示出设置在存储器130内部的存储器144。在实施例中，存储器144可以是具有用于在存储器144和控制器130之间传送数据的存储器接口的外部易失性存储器。
如上所述，存储器144可以包括编程存储器、数据存储器、写入缓冲器/高速缓存、读取缓冲器/高速缓存、数据缓冲器/高速缓存、映射缓冲器/高速缓存，以存储执行主机102和存储器装置150之间的数据写入操作和数据读取操作所需的一些数据以及控制器130和存储器装置150执行这些操作所需的其它数据。
处理器134可以控制存储器系统110的全部操作。处理器134可以使用固件来控制存储器系统110的全部操作。固件可以称为闪存转换层(FTL)。处理器134可以利用微处理器或中央处理单元(CPU)来实施。
例如，控制器130可以通过处理器134对存储器装置150执行由主机102请求的操作，其中处理器134被实施为微处理器、CPU等。而且，控制器130可以通过处理器134对存储器装置150执行后台操作，处理器134可以被实施为微处理器或CPU。对存储器装置150执行的后台操作可以包括将存储在存储器装置150的存储块152至156之中的一些存储块中的数据复制并处理到其它存储块的操作，例如垃圾收集(GC)操作；在存储块152至156中的选择存储块之间交换数据的操作，例如损耗均衡(WL)操作；将存储在控制器130中的映射数据存储在存储块152至156中的操作，例如映射清除操作，或管理存储器装置150中的坏块的操作，例如检测并处理存储器装置150中的存储块152至156之中的坏块的坏块管理操作。
图2是示出在根据本发明的实施例的存储器系统中使用的超级存储块的示图。
图2详细示出根据本发明的实施例的图1中所示的存储器装置150的组成元件。
存储器装置150可以包括多个存储块BLOCK000至BLOCK00N、BLOCK010至BLOCK01N、BLOCK100至BLOCK10N以及BLOCK110至BLOCK11N。
另外，存储器装置150可以包括能够通过第零通道CH0输入/输出数据的第一存储器管芯DIE0和能够通过第一通道CH1输入/输出数据的第二存储器管芯DIE1。第零通道CH0和第一通道CH1可以交错(interleaving)方案输入/输出数据。
第一存储器管芯DIE0可以包括分别与多个通路WAY0和WAY1对应的多个平面PLANE00和PLANE01。通路WAY0和WAY1可以通过共享第零通道CH0以交错方案输入/输出数据。
第二存储器管芯DIE1可以包括分别与多个通路WAY2和WAY3对应的多个平面PLANE10和PLANE11。通路WAY2和WAY3可以通过共享第零通道CH1以交错方案输入/输出数据。
第一存储器管芯DIE0的第一平面PLANE00可以包括存储器装置150中的多个存储块之中的设定数量的存储块，例如BLOCK000至BLOCK00N。
第一存储器管芯DIE0的第二平面PLANE01可以包括存储器装置150中的多个存储块之中的设定数量的存储块，例如BLOCK010至BLOCK01N。
第二存储器管芯DIE1的第一平面PLANE10可以包括存储器装置150中的多个存储块之中的设定数量的存储块，例如BLOCK100至BLOCK10N。
第二存储器管芯DIE1的第二平面PLANE11可以包括存储器装置150中的多个存储块之中的设定数量的存储块，例如BLOCK110至BLOCK11N。
以这种方式，存储器装置150中的多个存储块可以根据它们的物理位置以及它们使用的通路和通道而被划分成组。
虽然结合本发明的所示实施例描述了两个存储器管芯DIE0和DIE1包括在存储器装置150中，并且两个平面PLANE00和PLANE01/PLANE10和PLANE11包括在各自的存储器管芯DIE0和DIE1中，但是本公开不限于此。在其它实施例中，根据系统设计考虑，多于或少于两个的存储器管芯可以包括在存储器装置150中，并且多于或少于两个的平面可以包括在各自的存储器管芯中。可以根据这种设计考虑来不同地调整包括在各个平面中的存储块的数量。
代替基于存储块的物理位置，诸如存储器管芯DIE0和DIE1或者平面PLANE00和PLANE01/PLANE10和PLANE11，来划分存储器装置150中的多个存储块，控制器130可以基于哪些存储块被同时选择并操作来划分多个存储块。换言之，控制器130可以通过对能够被同时选择的存储块进行分组并由此将分组的存储块划分为超级存储块，来基于它们的物理位置管理位于不同的管芯或不同的平面中的多个存储块。
可以根据系统设计考虑由控制器130以各种方式执行将存储块分组为超级存储块的同时选择方案。此处，如下将举例说明三个同时选择方案。
第一种方案是对来自第一存储器管芯DIE0的第一平面PLANE00的任意存储块BLOCK000和来自第二平面PLANE01的任意存储块BLOCK010进行分组，并且将分组的存储块BLOCK000和BLOCK010作为单个超级存储块A1来管理。当将第一种方案应用到第二存储器管芯DIE1时，控制器130可以对来自第二存储器管芯DIE1的第一平面PLANE10的任意存储块BLOCK100和来自第二平面PLANE11的任意存储块BLOCK110进行分组，并且将分组的存储块BLOCK100和BLOCK110作为单个超级存储块A2来管理。
第二种方案是对来自第一存储器管芯DIE0的第一平面PLANE00的任意存储块BLOCK002和来自第二存储器管芯DIE1的第一平面PLANE10的任意存储块BLOCK102进行分组，并且将分组的存储块BLOCK002和BLOCK102作为单个超级存储块B1来管理。另外，根据第二种方案，控制器130可以对来自第一存储器管芯DIE0的第二平面PLANE01的任意存储块BLOCK012和来自第二存储器管芯DIE1的第二平面PLANE11的任意存储块BLOCK112进行分组，并且将分组的存储块BLOCK012和BLOCK112作为单个超级存储块B2来管理。
第三种方案是对来自第一存储器管芯DIE0的第一平面PLANE00的任意存储块BLOCK001、来自第一存储器管芯DIE0的第二平面PLANE01的任意存储块BLOCK011、来自第二存储器管芯DIE1的第一平面PLANE10的任意存储块BLOCK101和来自第二存储器管芯DIE1的第二平面PLANE11的任意存储块BLOCK111进行分组并且将分组的存储块BLOCK001、BLOCK011、BLOCK101和BLOCK111作为单个超级存储块C来管理。
控制器130可以通过交错方案，例如通道交错方案、存储器管芯交错方案、存储器芯片交错方案或通路交错方案，基本上同时选择包括在各个超级存储块中的可同时选择的存储块。
图3是示出检查点操作的框图。
存储器装置150可以在控制器130的控制下执行将存储在存储器144中的检查点信息CP_INFO定期地(periodically)编程到存储块152中的检查点操作。检查点信息CP_INFO可以是存储器系统110执行上面参照图1描述的后台操作或根据来自主机102的请求的操作所需的数据。当由于诸如突然断电的特定事件的发生而中断电源时，存储器装置150可以基于存储在存储块152中的检查点信息而恢复由于突然断电而中断的操作。因此，控制器130可以不需要从一开始恢复中断操作，而是可以基于最近存储的有效检查点信息CP_INFO，从突然断电的时间开始恢复中断操作。例如，在突然断电之后，控制器130可以控制存储器装置150读取最近存储的有效检查点信息CP_INFO，并且将检查点信息CP_INFO加载到存储器144中。控制器130可以控制存储器装置150基于加载的检查点信息CP_INFO恢复中断操作。
如图3的时间线302所示，存储器装置150可以在控制器130的控制下定期地执行检查点操作。例如，存储器装置150可以在控制器130的控制下，在第一检查点时间CP1至第四检查点时间CP4执行检查点操作。当在第四检查点时间CP4之后发生突然断电时，控制器130可以控制存储器装置150从存储块152读取在第四检查点时间CP4的检查点处理的检查点信息CP_INFO，并且基于第四检查点时间CP4的检查点信息CP_INFO来恢复中断操作。因此，由于控制器130控制存储器装置150执行检查点操作，因此即使发生突然断电，控制器130也可以控制存储器装置150不从一开始重新启动中断操作，而是基于刚好在发生突然断电之前的第四检查点时间CP4的检查点信息CP_INFO来恢复中断操作。
图4是描述根据现有技术的检查点操作的流程图。
在步骤S402中，控制器130可以控制存储器装置150定期地执行检查点操作。控制器130可以在多个检查点时间中的每一个向存储器装置150提供存储在存储器144中的检查点信息CP_INFO。存储器装置150可以将提供的检查点信息CP_INFO编程到存储块中。检查点信息CP_INFO可以包括选择性信息SEL_INFO和强制性信息MAN_INFO。选择性信息SEL_INFO可以是执行后台操作或根据主机102的请求的操作所需的数据，并且强制性信息MAN_INFO可以是选择性信息SEL_INFO的映射信息。映射信息可以是包括与选择性信息SEL_INFO的逻辑地址相对应的物理地址的L2P(逻辑到物理)信息。存储器装置150可以将用于对选择性信息SEL_INFO和强制性信息MAN_INFO彼此区分的标识符存储在存储检查点信息CP_INFO的存储块中。例如，存储器装置150可以将标识符和相应的强制性信息MAN_INFO或选择性信息SEL_INFO编程在相同页面中。存储器装置150可以通过使用在每一个页面中的所存储的标识符，在中断操作的恢复操作期间将强制性信息MAN_INFO与选择性信息SEL_INFO区分。根据现有技术，当执行检查点操作时，存储器装置150可以按照随机顺序对选择性信息SEL_INFO和强制性信息MAN_INFO进行编程。
图5示出用于描述根据现有技术的检查点操作的存储块。
在上下文中，假设检查点信息CP_INFO包括第一选择性信息SEL_INFO1至第三选择性信息SEL_INFO3和强制性信息MAN_INFO。
根据现有技术，存储器装置150可以通过按照随机顺序将第一选择性信息SEL_INFO1至第三选择性信息SEL_INFO3和强制性信息MAN_INFO编程在存储块502中来执行检查点操作。可以按照第一选择性信息SEL_INFO1、强制性信息MAN_INFO、第二选择性信息SEL_INFO2和第三选择性信息SEL_INFO3的顺序对图5中所示的存储块502进行编程。
返回参照图4，在步骤S404中，控制器130可以感测突然断电。当发生突然断电时，存储在易失性存储器144中的检查点信息CP_INFO丢失，因此在恢复电力供应时不可用。另一方面，在恢复电力供应之后，可以保留存储在非易失性存储块502中的检查点信息CP_INFO。
在步骤S406中，控制器130可以搜索并检索存储在存储块502中的强制性信息MAN_INFO。该强制性信息MAN_INFO可以是最新检查点信息CP_INFO的强制性信息。控制器130可以基于以下方法来搜索并检索强制性信息MAN_INFO：从距开放块的空页面最近的页面至距开放块的空页面最远的页面来顺序地搜索。根据现有技术，由于选择性信息SEL_INFO和强制性信息MAN_INFO按照随机顺序被编程在存储块502中，因此强制性信息MAN_INFO可能不被存储在距开放块502的空页面最近的页面中。因此，在发生突然断电的情况下，从开放块502的空页面开始搜索并检索强制性信息MAN_INFO需要花费很长时间。
返回参照图5，当在对第三选择性信息SEL_INFO3进行编程的过程中间发生突然断电时，控制器130可以通过从距开放块502的空页面EMPTY最近的页面510至距开放块502的空页面EMPTY最远的页面540顺序地搜索来搜索强制性信息MAN_INFO。根据现有技术，由于按照随机顺序对选择性信息SEL_INFO和强制性信息MAN_INFO进行检查点处理，因此强制性信息MAN_INFO可能不被存储在距开放块502的空页面EMPTY最近的页面中。因此，仅在检测到第三选择性信息SEL_INFO3和第二选择性信息SEL_INFO2的标识符，然后检测到强制性信息MAN_INFO的标识符之后，控制器130才可以结束搜索进程。
返回参照图4，在步骤S408中，控制器130可以控制存储器装置150读取检索到的强制性信息MAN_INFO。
当存储器装置150成功地读取强制性信息MAN_INFO(步骤S408中为“是”)时，在步骤S410中，控制器130可以控制存储器装置150基于读取的强制性信息MAN_INFO来读取选择性信息SEL_INFO。例如，如上所述，由于强制性信息MAN_INFO是选择性信息SEL_INFO的映射数据，因此控制器130可以从读取的强制性信息MAN_INFO获得选择性信息SEL_INFO的地址信息。
当存储器装置150未能读取强制性信息MAN_INFO(步骤S408中为“否”)时，在步骤S416中，控制器130可以控制存储器装置150，以基于通过在最新检查点操作之前执行的检查点操作而有效地存储的先前检查点信息Previous CP_INFO来恢复中断操作，其中通过最新检查点操作存储了最新检查点信息CP_INFO。
当存储器装置150成功地读取选择性信息SEL_INFO(步骤S412中为“是”)时，控制器130可以控制存储器装置150基于通过在步骤S402中执行的最新检查点操作而存储的最新检查点信息CP_INFO来恢复中断操作。当存储器装置150未能读取选择性信息SEL_INFO(步骤S412中为“否”)时，在步骤S416中，控制器130可以控制存储装置150基于先前检查点信息Previous CP_INFO来恢复中断操作。
根据现有技术，即使成功地读取强制性信息MAN_INFO，也可能无法保证选择性信息SEL_INFO的完整性。因此，必须执行完整性检查操作以检查是否根据步骤S410和步骤S412成功地读取了选择性信息SEL_INFO。由于即使成功地编程了构成检查点信息CP_INFO的所有信息，也必须执行检查选择性信息SEL_INFO的完整性的完整性检查操作，因此直到恢复中断操作之前需要很长时间，这存在问题。
返回参照图5，根据现有技术，由于存储器装置150按照随机顺序检查点处理第一选择性信息SEL_INFO1至第三选择性信息SEL_INFO3和强制性信息MAN_INFO，因此在突然断电之后，即使存储器装置150成功地读取强制性信息MAN_INFO，也不能保证第二选择性信息SEL_INFO2和第三选择性信息SEL_INFO3的完整性。例如，当存储器装置150成功地对强制性信息MAN_INFO进行编程并且在对第二选择性信息SEL_INFO2进行编程时发生突然断电时，存储器装置150也可以成功地读取强制性信息MAN_INFO。另一方面，当存储器装置150读取第二选择性信息SEL_INFO2和第三选择性信息SEL_INFO3时，可能发生读取失败。因此，根据现有技术，即使在突然断电之后成功地读取了强制性信息MAN_INFO，也可能必须另外执行检查选择性信息SEL_INFO的完整性的操作，以便检查构成检查点信息CP_INFO的所有信息的完整性，这存在问题。
图6是描述根据本发明的实施例的存储器系统110的操作进程的流程图。
在步骤S602中，控制器130可以控制存储器装置150定期地执行检查点操作。控制器130可以通过以下来执行检查点操作：将存储在存储器144中的检查点信息CP_INFO分类为选择性信息SEL_INFO和强制性信息MAN_INFO，然后将所有选择性信息SEL_INFO编程到存储块中，并且在最后编程强制性信息MAN_INFO。
图7是描述检查点操作的详细步骤的流程图。
步骤S602可以包括将选择性信息SEL_INFO和强制性信息MAN_INFO彼此区分的步骤S702、对选择性信息SEL_INFO进行编程的步骤S704以及对强制性信息MAN_INFO进行编程的步骤S706。
在步骤S702中，控制器130可以执行将存储在存储器144中的检查点信息CP_INFO分类为选择性信息SEL_INFO和强制性信息MAN_INFO的操作。控制器130可以基于存储在存储器装置150内部的单独空间，例如不同的存储块中的标识符来执行操作。根据本发明的实施例，强制性信息MAN_INFO可以是选择性信息SEL_INFO的映射信息，并且控制器130可以控制存储器装置150基于选择性信息SEL_INFO执行后台操作并且根据主机102的请求执行前台操作。
在步骤S704中，在检查点操作期间，控制器130可以控制存储器装置150将选择性信息SEL_INFO编程在存储块中。控制器130可以控制存储器装置150基于标识符对多个选择性信息之中、构成检查点信息CP_INFO的所有选择性信息SEL_INFO执行检查点操作，并且控制存储器装置150按照随机顺序执行检查点操作。
在步骤S706中，控制器130可以在步骤S704完成之后对强制性信息MAN_INFO进行检查点处理。根据本发明的实施例，由于控制器130根据以下方法执行检查点操作：首先对选择性信息SEL_INFO进行编程，之后对强制性信息MAN_INFO进行编程，因此在发生突然断电之后，搜索并检索强制性信息MAN_INFO可能花费很短的时间。当成功地读取强制性信息MAN_INFO时，可以保证选择性信息SEL_INFO的完整性。
图8示出用于描述根据本发明的实施例的检查点操作的存储块。
在本说明书的上下文中，并且通过示例的方式，检查点信息CP_INFO包括第一选择性信息SEL_INFO1至第三选择性信息SEL_INFO3和强制性信息MAN_INFO。
控制器130可以执行首先将第一选择性信息SEL_INFO1至第三选择性信息SEL_INFO3编程到存储块802中，然后将强制性信息MAN_INFO编程到存储块802中的检查点操作。图8中所示的存储块802可以示出存储器装置150按照第一选择性信息SEL_INFO1至第三选择性信息SEL_INFO3和强制性信息MAN_INFO的顺序，将第一选择性信息SEL_INFO1至第三选择性信息SEL_INFO3和强制性信息MAN_INFO编程到存储块802中的状态。
返回参照图6，在步骤S604中，控制器130可以感测突然断电。在发生突然断电的情况下，当恢复电力供应时，存储在易失性存储器144中的检查点信息CP_INFO丢失。另一方面，在恢复电力供应之后，可以保留存储在非易失性存储块802中的检查点信息CP_INFO。
在步骤S606中，控制器130可以搜索并检索存储在存储块中的强制性信息MAN_INFO。控制器130可以搜索并检索最新检查点信息CP_INFO的强制性信息MAN_INFO。如上所述，控制器130可以通过从距开放块的空页面最近的页面至距开放块的空页面最远的页面顺序地搜索，来检索强制性信息MAN_INFO。根据本发明的实施例，由于控制器130可以控制存储器装置150在对选择性信息SEL_INFO进行编程之后对强制性信息MAN_INFO进行编程，因此检查点信息CP_INFO的强制性信息MAN_INFO可以被编程在距开放块的空页面最近的页面。因此，根据本发明的实施例，在突然断电之后，控制器130搜索并检索强制性信息MAN_INFO所花费的时间可以缩短。
返回参照图8，当在对强制性信息MAN_INFO进行编程之后发生突然断电时，控制器130可以通过从距开放块802的空页面EMPTY最近的页面810至距开放块802的空页面EMPTY最远的页面840顺序地搜索，来检索强制性信息MAN_INFO。根据本发明的实施例，由于控制器130控制存储器装置150在最后对检查点信息CP_INFO的强制性信息MAN_INFO执行检查点操作，因此控制器130可以通过从距开放块802的空页面EMPTY最近的页面810检测到强制性信息MAN_INFO，而无需搜索存储第一选择性信息SEL_INFO1至第三选择性信息SEL_INFO3的页面820至页面840，从而快速地完成检索。
返回参照图6，在步骤S608中，控制器130可以控制存储器装置150读取检索的强制性信息MAN_INFO。
当存储器装置150成功地读取强制性信息MAN_INFO(步骤S608中为“是”)时，在步骤S614中，控制器130可以控制存储器装置150基于通过在步骤S602中执行的最新检查点操作而存储的最新检查点信息CP_INFO来恢复中断操作。
当存储器装置150未能读取强制性信息MAN_INFO(步骤S608中为“否”)时，在步骤S616中，控制器130可以控制存储器装置150基于通过在最新检查点操作之前执行的检查点操作而有效地存储的先前检查点信息Previous CP_INFO来恢复中断操作，其中最新检查点信息CP_INFO通过最新检查点操作而被存储。
根据本发明的实施例，因为通过首先对选择性信息SEL_INFO进行编程然后对强制性信息MAN_INFO进行编程来执行检查点操作，所以强制性信息MAN_INFO的完整性可以保证选择性信息SEL_INFO的完整性。因此，当在发生突然断电之后成功地读取了强制性信息MAN_INFO时，可以认为突然断电没有影响包括被成功读取的强制性信息MAN_INFO的检查点信息CP_INFO，而无需另外地执行用于检查选择性信息SEL_INFO的完整性的完整性检查操作。因此，当在发生突然断电之后成功地读取了强制性信息MAN_INFO时，控制器130可以控制存储器装置150基于检查点信息CP_INFO直接恢复中断操作。以这种方式，可以快速地恢复中断操作。
图9是根据本发明的实施例的存储器系统110的框图。图9示意性地示出在图1的数据处理系统100中的、与本发明相关的组成元件。
上面参照图1描述的处理器134可以包括数据分类器902、检查点部件904和操作恢复部件906。
数据分类器902可以将存储在存储器144中的检查点信息CP_INFO分类为选择性信息SEL_INFO和强制性信息MAN_INFO。数据分类器902可以基于存储在存储器装置150内的单独空间，例如不同的存储块中的标识符来执行操作。根据本发明的实施例，强制性信息MAN_INFO可以是选择性信息SEL_INFO的映射信息，并且选择性信息SEL_INFO可以是用于存储器装置150执行后台操作或根据主机102的请求执行前台操作的信息。数据分类器902可以向检查点部件904提供选择性信息SEL_INFO和强制性信息MAN_INFO。
检查点部件904可以控制存储器装置150对提供的选择性信息SEL_INFO和强制性信息MAN_INFO执行检查点操作。在检查点操作期间，检查点部件904可以通过将检查点命令CP_CMD提供至存储器装置150，控制存储器装置150在每个检查点时间对构成检查点信息CP_INFO的所有选择性信息SEL_INFO执行检查点操作，然后对强制性信息MAN_INFO执行检查点操作。根据本发明的实施例，检查点部件904可以控制存储器装置150将选择性信息SEL_INFO和强制性信息MAN_INFO检查点处理到一个超级存储块中，从而提高检查点操作的速度。
图10示出根据本发明实施例的将选择性信息SEL_INFO和强制性信息MAN_INFO检查点操作到一个超级存储块中的检查点操作。
如上面参照图2所述，存在基于超级存储块对存储块进行分组和管理的各种方法。在图10的实施例中，存储器装置150包括第一存储器管芯DIE1至第四存储器管芯DIE4，并且第一存储器管芯DIE1至第四存储器管芯DIE4中的每一个包括一个平面。而且，结合所示实施例，检查点信息CP_INFO包括第一选择性信息SEL_INFO1至第三选择性信息SEL_INFO3和强制性信息MAN_INFO。
控制器130可以将第一存储器管芯DIE1的平面1002中的一个任意存储块1010、第二存储器管芯DIE2的平面1004中的一个任意存储块1020、第三存储器管芯DIE3的平面1006中一个任意存储块1030以及第四存储器管芯DIE4的平面1008中的一个任意存储块1040放成一组，并且将它们作为一个超级存储块1500来管理。
检查点部件904可以控制存储器装置150将第一选择性信息SEL_INFO1至第三选择性信息SEL_INFO3和强制性信息MAN_INFO检查点处理到一个超级存储块1500中。存储器装置150可以在检查点部件904的控制下，将第一选择性信息SEL_INFO1编程到第一存储器管芯DIE1中的存储块1010中、将第二选择性信息SEL_INF02编程到第二存储器管芯DIE2中的存储块1020中并且将第三选择性信息SEL_INFO3编程到第三存储器管芯DIE3中的存储块1030中。根据本发明的实施例，检查点部件904可以通过控制存储器装置150根据交错方案将第一选择性信息SEL_INFO1至第三选择性信息SEL_INFO3检查点处理到一个超级存储块1500中，来提高编程操作的速度。当对第一选择性信息SEL_INFO1至第三选择性信息SEL_INFO3执行的检查点操作完成时，检查点部件904可以将强制性信息MAN_INFO编程到第四存储器管芯DIE4中的存储块1040中。
返回参照图9，当发生突然断电时，突然断电信号SPO_SIG从突然断电感测部件(未示出)被提供至操作恢复部件906。操作恢复部件906可以检查被检查点处理的检查点信息CP_INFO的完整性，并且通过将操作命令OP_CMD提供至存储器装置150来控制存储器装置150恢复中断操作。操作恢复部件906可以搜索并检索存储在存储块中的强制性信息MAN_INFO，并且控制存储器装置150读取强制性信息MAN_INFO。当在突然断电之后成功地读取了强制性信息MAN_INFO时，操作恢复部件906可以控制存储器装置150基于检查点信息CP_INFO来恢复中断操作。当读取强制性信息MAN_INFO的操作失败时，操作恢复部件906可以控制存储器装置150基于从先前检查点操作获得的检查点信息来恢复中断操作。
图11是示出操作恢复部件906的组成元件的框图。
操作恢复部件906可以包括搜索部件1102、完整性检查器1104和操作执行部件1106。
当提供突然断电信号SPO_SIG时，搜索部件1102可以搜索并检索存储在存储块中的强制性信息MAN_INFO。搜索部件1102可以搜索在通过最新检查点操作而存储的最新检查点信息CP_INFO中的强制性信息MAN_INFO。搜索部件1102可以通过从距开放块的空页面最近的页面至距开放块的空页面最远的页面顺序地搜索来检索强制性信息MAN_INFO。根据本发明的实施例，由于检查点部件904控制存储器装置150在存储器装置150对选择性信息SEL_INFO进行编程之后对强制性信息MAN_INFO进行编程，因此检查点信息CP_INFO的强制性信息MAN_INFO可以被存储在距开放块的空页面最近的页面。因此，根据本发明的实施例，在突然断电之后，搜索部件1102搜索并检索强制性信息MAN_INFO所需的时间可以缩短。搜索部件1120可以向完整性检查器1104提供检索的强制性信息MAN_INFO。
完整性检查器1104可以控制存储器装置150读取检索的强制性信息MAN_INFO。当成功地读取强制性信息MAN_INFO时，完整性检查器1104可以向操作执行部件1106提供成功信号SIG_SUCCESS。当读取强制性信息MAN_INFO的操作失败时，完整性检查器1104可以读取从紧接的先前检查点操作获得的先前检查点信息，并且将失败信号SIG_FAIL与先前检查点信息一起提供至操作执行部件1106。
操作执行部件1106可以控制存储器装置150基于与成功信号SIG_SUCCESS一起提供的最新检查点信息CP_INFO来恢复中断操作。操作执行部件1106可以根据提供的失败信号SIG_FAIL，控制存储器装置150基于从紧接的先前检查点操作获得的检查点信息来恢复中断操作。
参照图12至图14更详细地描述根据本发明实施例的存储器系统中的存储器装置。
图12是示出存储器装置，例如存储器装置150的示意图。图13是示出存储器装置150中的存储块330的存储器单元阵列的配置的电路图。图14是示出存储器装置150的3D结构的示意图。
参照图12，存储器装置150可以包括多个存储块BLOCK0(210)至BLOCKN-1(240)，其中N是大于1的整数。BLOCK0至BLOCKN-1中的每一个包括多个页面，例如2M个页面或M个页面，页面的数量可以根据电路设计而变化，M是大于1的整数。页面中的每一个可以包括联接至多个字线WL的多个存储器单元。
而且，各个存储块BLOCK0至BLOCKN-1中的存储器单元可以是存储一位数据的单层单元(SLC)存储块和存储两位数据的多层单元(MLC)存储块中的一个或多个。因此，根据可以在存储块中的存储器单元中的每一个中表达或存储的位的数量，存储器装置150可以包括SLC存储块或MLC存储块。SLC存储块可以包括由每一个存储一位数据的存储器单元实现的多个页面。SLC存储块通常可以比MLC存储块具有更高的数据计算能力以及更高的耐用性。MLC存储块可以包括由每一个存储多位(例如，两位或更多位)数据的存储器单元实现的多个页面。MLC存储块通常可以具有比SLC存储块更大的数据存储空间，即更高的集成密度。在另一实施例中，存储器装置150可以包括多个三层单元(TLC)存储块。在又一实施例中，存储器装置150可以包括多个四层单元(QLC)存储块。TLC存储块可以包括由每一个能够存储三位数据的存储器单元实现的多个页面。QLC存储块可以包括由每一个能够存储四位数据的存储器单元实现的多个页面。
存储器装置150可以由诸如以下的任意一种非易失性存储器来实施：相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM(ReRAM))、铁电随机存取存储器(FRAM)、自旋转移力矩磁性随机存取存储器(STT-RAM(STT-MRAM))中的。
存储块210、220、230、240可以通过编程操作存储从主机102传送的数据，并且可以通过读取操作将所存储的数据传送至主机102。
参照图13，存储块330可以包括联接至多个相应位线BL0至BLm-1的多个单元串340。每列的单元串340可以包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。多个存储器单元MC0至MCn-1可以串联地联接在漏极选择晶体管DST和源极选择晶体管SST之间。在实施例中，存储器单元晶体管MC0至MCn-1中的每一个可以由能够存储多个位的数据信息的MLC来实现。单元串340中的每一个可以电联接至多个BL0至BLm-1之中的相应位线。例如，如图13所示，第一单元串联接至第一位线BL0，并且最后单元串联接至最后位线BLm-1。
虽然图13示出NAND闪速存储器单元，但是本公开不限于此。注意的是，存储器单元可以是NOR闪速存储器单元、包括组合在其中的两种或多种存储器单元的混合闪速存储器单元。而且，注意的是，存储器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置，或包括作为电荷存储层的绝缘层的电荷撷取闪存(CTF)存储器装置。
存储器装置150可以进一步包括电压供给部310，其生成包括根据操作模式而供给至字线的编程电压、读取电压和通过电压的不同字线电压。电压供给部310的电压生成操作可以由控制电路(未示出)控制。在控制电路的控制下，电压供给部310选择存储器单元阵列的存储块(或扇区)中的至少一个，选择被选择存储块的字线中的至少一个，并且根据需要将字线电压提供至被选择字线和未选择字线。
存储器装置150可以包括由控制电路控制的读取/写入电路320。在验证/正常读取操作期间，读取/写入电路320可以作为用于从存储器单元阵列读取(感测和放大)数据的感测放大器而操作。在编程操作期间，读取/写入电路320可以作为根据待被存储在存储器单元阵列中的数据而将电压或电流供给至位线的写入驱动器而操作。在编程操作期间，读取/写入电路320可以从缓冲器(未示出)接收待存储到存储器单元阵列中的数据并且可以根据接收的数据来驱动位线。读取/写入电路320可以包括分别与列(或位线)或列对(或位线对)对应的多个页面缓冲器322至326。页面缓冲器322至326中的每一个可以包括多个锁存器(未示出)。
存储器装置150可以由2D或3D存储器装置来实现。特别地，如图14所示，存储器装置150可由具有3D堆叠结构的非易失性存储器装置来实现。当存储器装置150具有3D结构时，存储器装置150可以包括多个存储块BLK0至BLKN-1。此处，图14是示出图1所示的存储器装置150中的存储块152、154和156的框图。存储块152、154和156中的每一个可以3D结构(或垂直结构)来实现。例如，存储块152、154和156可以单独地并共同地呈三维结构，其中在三维结构中尺寸在第一方向至第三方向，例如，x轴方向、y轴方向和z轴方向上延伸。
包括在存储器装置150中的每个存储块330可以包括在第二方向上延伸的多个NAND串NS以及在第一方向和第三方向上延伸的多个NAND串NS。此处，NAND串NS中的每一个可以联接至位线BL、至少一个串选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚设字线DWL和公共源极线CSL，并且NAND串NS中的每一个可以包括多个晶体管结构TS。
简言之，在存储器装置150的存储块152、154和156之中的每个存储块330可以联接至多个位线BL、多个串选择线SSL、多个接地选择线GSL、多个字线WL、多个虚设字线DWL和多个公共源极线CSL，每个存储块330可以包括多个NAND串NS。而且，在每个存储块330中，一个位线BL可以联接至多个NAND串NS以在一个NAND串NS中实现多个晶体管。而且，每个NAND串NS的串选择晶体管SST可以联接至对应位线BL，并且每个NAND串NS的接地选择晶体管GST可以联接至公共源极线CSL。此处，存储器单元MC可以设置在每个NAND串NS的串选择晶体管SST和接地选择晶体管GST之间。换言之，多个存储器单元可以实现在存储器装置150的存储块152、154和156中的每个存储块330中。
在下文中，将参照图15至图23详细地描述根据本发明的实施例的应用包括如上所述的存储器装置150和控制器130的存储器系统110的数据处理系统和电子装置。
图15是示意性地示出包括根据实施例的存储器系统的数据处理系统的另一示例的示图。图15示意性示出可以应用存储器系统的存储卡系统。
参照图15，存储卡系统6100可以包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可以电连接至通过非易失性存储器实施的存储器装置6130，并且配置成访问通过非易失性存储器实施的存储器装置6130。例如，存储器控制器6120可以被配置成控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可以被配置成提供存储器装置6130和主机之间的接口连接并且使用固件控制存储器装置6130。也就是说，存储器控制器6120可以对应于参照图1描述的存储器系统110的控制器130，并且存储器装置6130可以对应于参照图1描述的存储器系统110的存储器装置150。
因此，存储器控制器6120可以包括RAM、处理器、主机接口、存储器接口和错误校正部件。
存储器控制器6120可以通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1所述，存储器控制器6120可以被配置成通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、WIFI以及蓝牙。因此，存储器系统和数据处理系统可以应用于包括移动电子装置的有线/无线电子装置。
存储器装置6130可以通过非易失性存储器来实施。例如，存储器装置6130可通过诸如以下的各种非易失性存储器装置中的任意一种来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移力矩磁性RAM(STT-RAM)。
存储器控制器6120和存储器装置6130可以被集成至单个半导体装置中以形成固态硬盘(SSD)。而且，存储器控制器6120以及存储器装置6130可以被如此集成以形成诸如以下的存储卡：PC卡(PCMCIA：个人计算机存储卡国际协会)、标准闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)和/或通用闪存(UFS)。
图16是示意性地示出包括根据实施例的存储器系统的数据处理系统的另一示例的示图。
参照图16，数据处理系统6200可以包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图16中所示的数据处理系统6200可以用作诸如存储卡(CF、SD、微型-SD等)或USB装置的存储介质，如参照图1描述的。存储器装置6230可以对应于图1所示的存储器系统110中的存储器装置150，并且存储器控制器6220可以对应于图1所示的存储器系统110中的控制器130。
存储器控制器6220可以响应于主机6210的请求来控制对存储器装置6230的读取操作、写入操作或擦除操作。存储器控制器6220可以包括一个或多个CPU 6221、诸如RAM6222的缓冲存储器、ECC电路6223、主机接口6224以及诸如NVM接口6225的存储器接口。
CPU 6221可以控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。RAM 6222可以根据CPU 6221的控制进行操作，并且可以用作工作存储器、缓冲存储器或高速缓存存储器。当RAM 6222用作工作存储器时，由CPU6221处理的数据可以临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可以用于缓冲从主机6210传输到存储器装置6230的数据，或从存储器装置6230传输到主机6210的数据。当RAM6222用作高速缓存存储器时，RAM 6222可以辅助存储器装置6230以高速运转。
ECC电路6223可以生成用于校正从存储器装置6230提供的数据的失效位或错误位的ECC(错误校正码)。ECC电路6223可对被提供至存储器装置6230的数据执行错误校正编码，由此形成具有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ECC电路6223可以对从存储器装置6230输出的数据执行错误校正解码。ECC电路6223可以使用奇偶校验位来校正错误。ECC电路6223可以使用LDPC码、BCH码、涡轮码、里德-所罗门码、卷积码、RSC或诸如TCM或BCM的编码调制来校正错误。
存储器控制器6220可以通过主机接口6224与主机6210交换数据。存储器控制器6220可以通过NVM接口6225与存储器装置6230交换数据。主机接口6224可以通过PATA总线、SATA总线、SCSI、USB、PCIe或NAND接口而连接到主机6210。存储器控制器6220可利用诸如WiFi或长期演进(LTE)的移动通信协议而具有无线通信功能。存储器控制器6220可以连接到外部装置，例如主机6210或另一外部装置，并且然后与外部装置交换数据。特别地，由于存储器控制器6220被配置成根据各种通信协议中的一种或多种来与外部装置进行通信，因此存储器系统和数据处理系统可以应用于有线/无线电子装置，特别是移动电子装置。
图17是示意性地示出包括根据实施例的存储器系统的数据处理系统的另一示例的示图。图17示意性示出应用存储器系统的SSD。
参照图17，SSD 6300可以包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可以对应于图1的存储器系统110中的控制器130，并且存储器装置6340可以对应于图1的存储器系统中的存储器装置150。
更具体地，控制器6320可以通过多个通道CH1至CHi连接至存储器装置6340。控制器6320可以包括一个或多个处理器6321、缓冲存储器6325、ECC电路6322、主机接口6324和例如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可以临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器NVM提供的数据。此外，缓冲存储器6325可以临时存储多个闪速存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可由诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的各种易失性存储器，或者由诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器中的任意一种实现。图17示出缓冲存储器6325被实现在控制器6320中。然而，缓冲存储器6325可以在控制器6320的外部。
ECC电路6322可以在编程操作期间计算待被编程到存储器装置6340的数据的ECC值，在读取操作期间基于ECC值来对从存储器装置6340读取的数据执行错误校正操作，并且在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可以提供与诸如主机6310的外部装置的接口连接功能，并且非易失性存储器接口6326可以提供与通过多个通道连接的存储器装置6340的接口连接功能。
此外，可以提供可应用图1的存储器系统110的多个SSD 6300来实现数据处理系统，例如，RAID(独立磁盘冗余阵列)系统。RAID系统可以包括多个SSD 6300和用于控制多个SSD 6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可以根据多个RAID级别，即，从主机6310提供的写入命令的RAID级别信息，在SSD 6300中选择一个或多个存储器系统或SSD 6300，并且将对应于写入命令的数据输出到选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取操作时，RAID控制器可以根据多个RAID级别，即，从主机6310提供的读取命令的RAID级别信息，在SSD 6300中选择一个或多个存储器系统或SSD 6300，并且将从所选择的SSD 6300读取的数据提供至主机6310。
图18是示意性地示出根据实施例的包括存储器系统的数据处理系统的另一示例的示图。图18示意性地示出应用了存储器系统的嵌入式多媒体卡(eMMC)。
参照图18，eMMC 6400可以包括控制器6430和通过一个或多个NAND闪速存储器实施的存储器装置6440。控制器6430可以对应于图1的存储器系统110中的控制器130。存储器装置6440可以对应于图1的存储器系统110中的存储器装置150。
更具体地，控制器6430可以通过多个通道而连接至存储器装置6440。控制器6430可以包括一个或多个内核6432、主机接口6431和诸如NAND接口6433的存储器接口。
内核6432可以控制eMMC 6400的全部操作，主机接口6431可以提供控制器6430和主机6410之间的接口功能，并且NAND接口6433可以提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可以用作并行接口，例如参照图1所描述的MMC接口。此外，主机接口6431可以用作串行接口，例如(UHS(超高速)-I/UHS-II)接口。
图19至图22是示意性地示出包括根据实施例的存储器系统的数据处理系统的其它示例的示图。图19至图22示意性地示出可以应用存储器系统的UFS(通用闪存)系统。
参照图19至图22，UFS系统6500、6600、6700、6800可以分别包括主机6510、6610、6710、6810，UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830。主机6510、6610、6710、6810可以用作有线/无线电子装置或特别是移动电子装置的应用处理器，UFS装置6520、6620、6720、6820可以用作嵌入式UFS装置，并且UFS卡6530、6630、6730、6830可以用作外部嵌入式UFS装置或可移除UFS卡。
各个UFS系统6500、6600、6700、6800中的主机6510、6610、6710、6810，UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可以通过UFS协议与外部装置，例如有线/无线电子装置或者特别是移动电子装置通信。UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可由图1所示的存储器系统110实现。例如，在UFS系统6500、6600、6700、6800中，UFS装置6520、6620、6720、6820可以参照图16至图18描述的数据处理系统6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730、6830可以参照图15描述的存储卡系统6100的形式来实施。
此外，在UFS系统6500、6600、6700、6800中，主机6510、6610、6710、6810，UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可以通过例如MIPI(移动产业处理器接口)中的MIPI M-PHY和MIPI UniPro(统一协议)的UFS接口彼此通信。此外，UFS装置6520、6620、6720、6820与UFS卡6530、6630、6730、6830可以通过除UFS协议以外的各种协议，例如UFD、MMC、SD、迷你-SD和微型-SD中的任意一种彼此通信。
在图19所示的UFS系统6500中，主机6510、UFS装置6520以及UFS卡6530中的每一个可以包括UniPro。主机6510可执行交换操作，以与UFS装置6520和UFS卡6530通信。特别地，主机6510可以在UniPro处通过例如L3交换的链路层交换来与UFS装置6520或UFS卡6530通信。UFS装置6520和UFS卡6530可以通过主机6510的UniPro处的链路层交换来彼此通信。在所示实施例中，一个UFS装置6520和一个UFS卡6530连接到主机6510。然而，多个UFS装置和UFS卡可并联或以星型形式连接至主机6410。星型形式是将单个装置与多个装置联接以集中操作的布置。多个UFS卡可并联或以星型形式连接至UFS装置6520，或者串联或以链型形式连接至UFS装置6520。
在图20所示的UFS系统6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可以包括UniPro。主机6610可以通过执行交换操作的交换模块6640，例如，通过在UniPro处执行例如L3交换的链路层交换的交换模块6640，与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可以在UniPro处通过交换模块6640的链路层交换来彼此通信。在所示实施例中，一个UFS装置6620和一个UFS卡6630连接到交换模块6640。然而，多个UFS装置和UFS卡可并联或以星型形式连接至交换模块6640。多个UFS卡可串联或以链型形式连接至UFS装置6620。
在图21所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可以包括UniPro。主机6710可以通过执行交换操作的交换模块6740，例如通过在UniPro处执行例如L3交换的链路层交换的交换模块6740，与UFS装置6720或UFS卡6730通信。UFS装置6720和UFS卡6730可以在UniPro处通过交换模块6740的链路层交换来彼此通信。交换模块6740可在UFS装置6720内部或外部与UFS装置6720集成为一个模块。在所示实施例中，一个UFS装置6720和一个UFS卡6730连接到交换模块6740。然而，每个都包括交换模块6740和UFS装置6720的多个模块可并联或以星型形式连接至主机6710。在另一示例中，多个模块可串联或以链型形式彼此连接。此外，多个UFS卡可并联或以星型形式连接至UFS装置6720。
在图22所示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可以包括M-PHY和UniPro。UFS装置6820可执行交换操作，以与主机6810和UFS卡6830通信。特别地，UFS装置6820可以通过用于与主机6810通信的M-PHY和UniPro模块之间的交换操作和用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标ID(标识符)交换操作，来与主机6810或UFS卡6830通信。主机6810和UFS卡6830可以通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来彼此通信。在所示实施例中，一个UFS装置6820连接到主机6810和一个UFS卡6830连接到UFS装置6820。然而，多个UFS装置可并联或以星型形式连接至主机6810，或串联或以链型形式连接至主机6810。多个UFS卡可并联或以星型形式连接至UFS装置6820，或串联或以链型形式连接至UFS装置6820。
图23是示意性地示出包括根据本发明的实施例的存储器系统的数据处理系统的另一示例的示图。图23示意性地示出可以应用存储器系统的用户系统。
参照图23，用户系统6900可以包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地，应用处理器6930可以驱动在例如OS的用户系统6900中的部件，并且包括控制用户系统6900中包括的部件的控制器、接口、图形引擎。应用处理器6930可被设置为片上系统(SoC)。
存储器模块6920可以用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块6920可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDRAM、LPDDR2 SDRAM或LPDDR3 SDRAM的易失性RAM，或诸如PRAM、ReRAM、MRAM或FRAM的非易失性RAM。例如，可以基于POP(堆叠式封装)来封装和安装应用处理器6930和存储器模块6920。
网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信协议，还可支持诸如以下的各种无线通信协议：码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(Wimax)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置，特别是移动电子装置通信。因此，根据本发明的实施例，存储器系统和数据处理系统可以应用于有线/无线电子装置。网络模块6940可被包括在应用处理器6930中。
存储模块6950可以存储数据，例如从应用处理器6930接收到的数据，并且然后可以将存储的数据传输到应用处理器6930。存储模块6950可由诸如以下的非易失性半导体存储器装置实现：相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3D NAND闪存，并且存储模块6950可被设置为用户系统6900的诸如存储卡或外部驱动器的可移除存储介质。存储模块6950可以对应于参照图1描述的存储器系统110。此外，存储模块6950可以被实施为如上参照图17至图22所述的SSD、eMMC和UFS。
用户接口6910可以包括用于将数据或命令输入到应用处理器6930或用于将数据输出到外部装置的接口。例如，用户接口6910可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、发光二极管(LED)、扬声器和马达的用户输出接口。
此外，当图1的存储器系统110应用于用户系统6900的移动电子装置时，应用处理器6930可以控制移动电子装置的全部操作，并且网络模块6940可以用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可以在移动电子装置的显示/触摸模块上显示由处理器6930处理的数据或支持从触摸面板接收数据的功能。
根据本发明的实施例，在突然断电之后，存储器系统可以快速地恢复由于突然断电而被暂停或中断的操作。
虽然已经针对具体实施例说明并描述了本发明，但是根据本公开，对于本领域技术人员显而易见的是，在不脱离如所附权利要求中限定的本公开的精神和范围的情况下，可以进行各种改变和修改。

Claims (20)

1.一种存储器系统，包括：
存储器装置，包括多个存储块；
存储器；
数据分类器，将存储在所述存储器中的检查点信息分类为选择性信息和强制性信息；以及
检查点部件，控制所述存储器装置定期地执行将所述选择性信息和所述强制性信息编程在所述存储块中的检查点操作，
其中所述检查点部件控制所述存储器装置通过在对所述选择性信息进行编程之后对所述强制性信息进行编程来执行所述检查点操作。
2.根据权利要求1所述的存储器系统，进一步包括操作恢复部件，当发生突然断电时，所述操作恢复部件基于被编程在所述存储块中的所述检查点信息来恢复由于突然断电而中断的操作。
3.根据权利要求1所述的存储器系统，其中所述检查点部件以交错方案将所述选择性信息和所述强制性信息编程到一个超级块中。
4.根据权利要求1所述的存储器系统，其中所述数据分类器基于标识符信息来执行数据分类操作。
5.根据权利要求2所述的存储器系统，其中当发生突然断电时，所述操作恢复部件通过检索并读取所述强制性信息来执行检查所述强制性信息的完整性的完整性检查操作。
6.根据权利要求5所述的存储器系统，其中当成功地读取所述强制性信息时，所述操作恢复部件基于包括所述强制性信息的所述检查点信息来恢复中断的操作。
7.根据权利要求1所述的存储器系统，其中所述选择性信息是执行后台操作或根据请求的操作所需的数据。
8.根据权利要求3所述的存储器系统，其中所述检查点部件在对所述选择性信息进行编程之后对所述强制性信息进行编程。
9.根据权利要求1所述的存储器系统，其中所述强制性信息是所述选择性信息的映射信息。
10.根据权利要求1所述的存储器系统，其中所述存储器是易失性存储器。
11.一种操作存储器系统的方法，包括：
将存储在存储器中的检查点信息分类为选择性信息和强制性信息；以及
定期地执行将所述选择性信息和所述强制性信息编程到存储块中的检查点操作，
其中通过在对所述选择性信息进行编程之后对所述强制性信息进行编程来执行所述检查点操作。
12.根据权利要求11所述的方法，进一步包括：
当发生突然断电时，基于被编程在所述存储块中的所述检查点信息来恢复由于突然断电而中断的操作。
13.根据权利要求11所述的方法，其中在执行所述检查点操作时，
以交错方案将所述选择性信息和所述强制性信息编程到一个超级块中。
14.根据权利要求11所述的方法，其中基于标识符信息来执行分类操作。
15.根据权利要求12所述的方法，其中恢复中断的操作包括当发生突然断电时，通过检索并读取所述强制性信息来执行检查所述强制性信息的完整性的完整性检查操作。
16.根据权利要求15所述的方法，其中基于包括所述强制性信息的所述检查点信息来恢复所述中断的操作。
17.根据权利要求11所述的方法，其中所述选择性信息是执行后台操作或根据请求的操作所需的数据。
18.根据权利要求13所述的方法，其中在对所述选择性信息进行编程之后对所述强制性信息进行编程。
19.根据权利要求11所述的方法，其中所述强制性信息是所述选择性信息的映射信息。
20.根据权利要求11所述的方法，其中所述存储器是易失性存储器。
CN201910481263.1A 2018-09-17 2019-06-04 存储器系统及其操作方法 Withdrawn CN110908829A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0110929 2018-09-17
KR1020180110929A KR20200031886A (ko) 2018-09-17 2018-09-17 메모리 시스템 및 그것의 동작방법

Publications (1)

Publication Number Publication Date
CN110908829A true CN110908829A (zh) 2020-03-24

Family

ID=69773163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910481263.1A Withdrawn CN110908829A (zh) 2018-09-17 2019-06-04 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US11087856B2 (zh)
KR (1) KR20200031886A (zh)
CN (1) CN110908829A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11144406B2 (en) * 2018-12-12 2021-10-12 SK Hynix Inc. Memory system performing check pointing operation and operating method thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038555A (zh) * 2006-03-15 2007-09-19 戴尔产品有限公司 用于对系统bios本地及远程更新及配置的独立于芯片组的方法
CN101180680A (zh) * 2005-05-26 2008-05-14 三星电子株式会社 包括用于获得元数据的应用程序的信息存储介质及获得元数据的设备和方法
US20130173954A1 (en) * 2012-01-02 2013-07-04 Samsung Electronics Co., Ltd. Method of managing bad storage region of memory device and storage device using the method
US20140095437A1 (en) * 2012-09-28 2014-04-03 Samsung Electronics Co., Ltd. Computing system and related data management method thereof
US20150270005A1 (en) * 2014-03-20 2015-09-24 Samsung Electronics Co., Ltd. Memory system and operation method thereof
CN107102815A (zh) * 2016-02-22 2017-08-29 爱思开海力士有限公司 存储器系统及其操作方法
CN107346214A (zh) * 2016-05-04 2017-11-14 爱思开海力士有限公司 存储器系统及其操作方法
CN107766257A (zh) * 2016-08-19 2018-03-06 爱思开海力士有限公司 存储器系统及其操作方法
CN108389602A (zh) * 2017-02-02 2018-08-10 爱思开海力士有限公司 存储器系统及其操作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8452929B2 (en) 2005-04-21 2013-05-28 Violin Memory Inc. Method and system for storage of data in non-volatile media
CN102016808B (zh) 2008-05-01 2016-08-10 惠普发展公司，有限责任合伙企业 将检查点数据存储于非易失性存储器中
KR102226367B1 (ko) * 2014-01-02 2021-03-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 불휘발성 메모리 시스템

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180680A (zh) * 2005-05-26 2008-05-14 三星电子株式会社 包括用于获得元数据的应用程序的信息存储介质及获得元数据的设备和方法
CN101038555A (zh) * 2006-03-15 2007-09-19 戴尔产品有限公司 用于对系统bios本地及远程更新及配置的独立于芯片组的方法
US20130173954A1 (en) * 2012-01-02 2013-07-04 Samsung Electronics Co., Ltd. Method of managing bad storage region of memory device and storage device using the method
US20140095437A1 (en) * 2012-09-28 2014-04-03 Samsung Electronics Co., Ltd. Computing system and related data management method thereof
US20150270005A1 (en) * 2014-03-20 2015-09-24 Samsung Electronics Co., Ltd. Memory system and operation method thereof
CN107102815A (zh) * 2016-02-22 2017-08-29 爱思开海力士有限公司 存储器系统及其操作方法
CN107346214A (zh) * 2016-05-04 2017-11-14 爱思开海力士有限公司 存储器系统及其操作方法
CN107766257A (zh) * 2016-08-19 2018-03-06 爱思开海力士有限公司 存储器系统及其操作方法
CN108389602A (zh) * 2017-02-02 2018-08-10 爱思开海力士有限公司 存储器系统及其操作方法

Also Published As

Publication number Publication date
US20200090778A1 (en) 2020-03-19
US11087856B2 (en) 2021-08-10
KR20200031886A (ko) 2020-03-25

Similar Documents

Publication Publication Date Title
CN107562649B (zh) 存储器系统及其操作方法
CN109947358B (zh) 存储器系统及其操作方法
CN107491396B (zh) 存储器系统及其操作方法
CN109213622B (zh) 存储系统及其操作方法
CN108268212B (zh) 控制器及操作方法
CN107450845B (zh) 存储器系统及其操作方法
CN110347330B (zh) 存储器系统及其操作方法
CN108121665B (zh) 存储器系统及其操作方法
CN110322920B (zh) 控制器及控制器的操作方法
CN110750207B (zh) 存储器系统及其操作方法
CN109697171B (zh) 控制器及其操作方法
CN110308867B (zh) 存储器系统及其操作方法
CN107562653B (zh) 存储器系统及其操作方法
CN111309638B (zh) 存储器系统及其操作方法
CN109933468B (zh) 存储器系统及其操作方法
CN108733616B (zh) 包括多处理器的控制器及其操作方法
CN110910941B (zh) 存储器系统及其操作方法
CN111324552B (zh) 存储器系统及其操作方法
US11048625B2 (en) Memory system and operating method thereof
CN110045914B (zh) 存储器系统及其操作方法
CN111078584A (zh) 存储器系统及其操作方法
CN110765029A (zh) 控制器及用于操作该控制器的方法
CN110556152A (zh) 存储器装置、其操作方法以及包括其的存储器系统
CN111078583A (zh) 存储器系统及其操作方法
CN111367827A (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200324

WW01 Invention patent application withdrawn after publication