CN111309638B

CN111309638B - 存储器系统及其操作方法

Info

Publication number: CN111309638B
Application number: CN201911133915.9A
Authority: CN
Inventors: 李周映
Original assignee: SK Hynix Inc
Current assignee: SK Hynix Inc
Priority date: 2018-12-12
Filing date: 2019-11-19
Publication date: 2023-04-21
Anticipated expiration: 2039-11-19
Also published as: CN111309638A; US11093390B2; KR20200072139A; US20200192796A1

Abstract

本申请涉及一种存储器系统。该存储器系统包括：存储器装置；短超级块检测单元，适于在执行重新映射操作之后原始超级块中仍存在一个或多个初始坏块，并且原始超级块内的初始坏块的数量等于或小于预定阈值时，利用原始超级块中包括的存储块来形成短超级块；位图生成单元，适于生成位图，该位图表示短超级块中包括的存储块中的每一个是正常块还是初始坏块；以及处理器，适于控制存储器装置基于位图对短超级块中包括的存储块之中的正常块同时执行正常操作。

Description

存储器系统及其操作方法

相关申请的交叉引用

本申请要求于2018年12月12日提交的申请号为10-2018-0159971的韩国专利申请的优先权，其内容通过引用整体并入本文。

技术领域

本发明的各个实施例涉及一种存储器系统，且更特别地，涉及一种有效地形成超级块的存储器系统以及操作存储器系统的方法。

背景技术

计算机环境范例已经转变成能够随时随地使用计算系统的普适计算。因此，诸如移动电话、数码相机和膝上型计算机的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有存储数据的一个或多个存储器装置的存储器系统。存储器系统可用作便携式电子装置的主存储器装置或辅助存储器装置。

与硬盘装置相比，因为存储器系统不具有移动部件，所以存储器系统提供优良的稳定性、耐久性、高信息访问速度和低功耗。具有这种优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡以及固态驱动器(SSD)。

发明内容

本发明的实施例涉及一种存储器系统，该存储器系统可形成包括初始坏块的短超级块，并且可基于表示存储块是否具有完整性的位图来同时访问短超级块中包括的正常块。

根据本发明的实施例，一种存储器系统包括：存储器装置；短超级块检测单元，适于在执行重新映射操作之后原始超级块中仍存在一个或多个初始坏块，并且原始超级块内的初始坏块的数量等于或小于预定阈值时，利用原始超级块中包括的存储块来形成短超级块；位图生成单元，适于生成位图，该位图表示短超级块中包括的存储块之中的每一个是正常块还是初始坏块；以及处理器，适于控制存储器装置基于位图对短超级块中包括的存储块之中的正常块同时执行正常操作。

根据本发明的另一实施例，一种操作存储器系统的方法包括：在执行重新映射操作之后原始超级块中仍存在一个或多个初始坏块，并且原始超级块内的初始坏块的数量等于或小于预定阈值时，利用原始超级块中包括的存储块来形成短超级块；生成位图，该位图表示短超级块中包括的存储块之中的每一个是正常块还是初始坏块的位图；并且基于位图对短超级块中包括的存储块之中的正常块同时执行正常操作。

根据本发明的另一实施例，一种控制器的操作方法，该控制器用于控制存储器装置，该存储器装置包括从不同平面选择的多个存储块，该存储块包括一个或多个正常块和一个或多个初始坏块，该操作方法包括：识别正常块和初始坏块；并且访问作为超级块的正常块。

根据以下结合附图的具体描述，本发明的这些和其它特征及优点对于本发明领域的技术人员将变得显而易见。

附图说明

图1是示出根据本发明的实施例的包括存储器系统的数据处理系统的框图。

图2是示出根据本发明的实施例的存储器系统中使用的超级存储块的示例的框图。

图3是示出超级块组和备用组的示例的框图。

图4是根据现有技术的当超级块组包括初始坏块时形成超级存储块的方法的流程图。

图5是示出利用正常块替换初始坏块的操作的框图。

图6是示出根据现有技术方法形成超级存储块时出现的问题的框图。

图7是根据本发明的实施例的存储器系统110的操作的流程图。

图8是示出根据本发明的实施例的短超级块的框图。

图9示出根据本发明的实施例的位图。

图10是示出根据本发明的实施例的存储器系统110的框图。

图11是示出包括图1所示的存储器系统中采用的多个存储块的存储器装置的配置的示图。

图12是示出图1所示的存储器装置中的存储块的存储器单元阵列的配置的电路图。

图13是示出根据本发明的实施例的存储器系统的存储器装置的结构的框图。

图14至图22是示意性地示出根据本发明的各个实施例的数据处理系统的应用的示图。

具体实施方式

以下将参照附图更详细地描述本发明的各个实施例。然而，本发明可以不同形式实现，并且不应被解释为限于本文阐述的实施例。相反的，提供这些实施例以便使本公开将是彻底的且完整的，并且将本发明的范围全面地传达给本领域的技术人员。在整个公开中，相同的附图标记在整个本发明的各个附图和实施例中表示相同的部件。

应注意的是，对“实施例”的参考不一定意味着仅针对一个实施例，并且对“实施例”的不同参考不一定针对相同的实施例。将理解的是，当元件被称为“联接”或“连接”到另一元件时，其可以直接联接或连接到另一元件，或者在其间可存在中间元件。相反地，应理解的是，当元件被称为“直接联接”或“直接连接”到另一元件时，则不存在中间元件。应以相同的方式来解释描述元件之间的关系的其它表述，诸如“在……之间”、“直接在……之间”、“相邻于”或“直接相邻于”。

所述实施例仅用于理解本公开的技术精神的目的，并且本公开的范围不应限于所述实施例。对于本公开所属领域的技术人员显而易见的是，除了所述实施例之外，还可基于本公开的技术精神进行其它修改。

在下文中，将参照附图详细描述本发明的各个实施例。

图1是示出根据本发明的实施例的包括存储器系统110的数据处理系统100的框图。

参照图1，数据处理系统100可包括被可操作地联接到存储器系统110的主机102。

主机102可包括诸如移动电话、MP3播放器和膝上型计算机的各种便携式电子装置中的任意一种或诸如台式计算机、游戏机、TV和投影仪的各种非便携式电子装置中的任意一种。

主机102可包括至少一个OS(操作系统)或多个操作系统。主机102可执行OS以对存储器系统110执行与用户的请求相对应的操作。此处，主机102可向存储器系统110提供与用户请求相对应的多个命令。因此，存储器系统110可执行与多个命令相对应的某些操作，即执行与用户请求相对应的某些操作。OS可管理和控制主机102的全部功能和操作。OS可支持主机102和使用数据处理系统100或存储器系统110的用户之间的操作。

存储器系统110可响应于来自主机102的请求来操作或执行具体的功能或操作，并且特别地，可存储待由主机102访问的数据。存储器系统110可用作主机102的主存储器系统或辅助存储器系统。根据主机接口的协议，存储器系统110可利用与主机102电联接的各种类型的存储装置中的任意一种来实施。存储器系统110的非限制性示例包括固态驱动器(SSD)、多媒体卡(MMC)和嵌入式MMC(eMMC)。

存储器系统110可包括各种类型的存储装置。这种存储装置的非限制性示例包括诸如DRAM动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置和诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器的非易失性存储器装置。

存储器系统110可包括存储器装置150和控制器130。

控制器130和存储器装置150可集成到单个半导体装置中，该单个半导体装置可被包括在如上所述的各种类型的存储器系统中的任意一种中。例如，控制器130和存储器装置150可被集成为单个半导体装置以构成SSD，PCMCIA(个人计算机存储卡国际协会)卡，包括迷你-SD、微型-SD和SDHC的SD卡，以及UFS装置。存储器系统110可被配置成计算机、智能电话、便携式游戏机或配置计算系统的各个组件中的一个的一部分。

存储器装置150可以是即使不供应电力也可保留其中存储的数据的非易失性存储器装置。存储器装置150可通过写入操作存储从主机102提供的数据，并且通过读取操作将存储在其中的数据输出到主机102。在实施例中，存储器装置150可包括多个存储器管芯(未示出)，每个存储器管芯可包括多个平面(未示出)。每个平面可包括多个存储块152至156，存储块中的每一个可包括多个页面，页面中的每一个可包括联接到字线的多个存储器单元。在实施例中，存储器装置150可以是具有三维(3D)堆叠结构的闪速存储器。

在本文中，稍后将参照图11至图13描述存储器装置150的结构和存储器装置150的三维立体堆叠结构。

控制器130可响应于来自主机102的请求来控制存储器装置150。例如，控制器130可将从存储器装置150读取的数据提供到主机102，并将由主机102提供的数据存储到存储器装置150中。对于该操作，控制器130可控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。

具体地，控制器130可包括主机接口(I/F)132、处理器134、存储器接口142和存储器144，其全部经由内部总线可操作地联接或接合。如稍后参照图10所描述的，控制器130可进一步包括坏块检测单元1002、重新映射单元1004、短超级块检测单元1006和位图生成单元1008。坏块检测单元1002、重新映射单元1004、短超级块检测单元1006和位图生成单元1008包括其各自的操作和功能所需的所有电路、系统、软件、固件和装置。

主机接口132可处理主机102的命令和数据。主机接口132可通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)和电子集成驱动器(IDE)。主机接口132可经由固件，即主机接口层(HIL)驱动以与主机102交换数据。

存储器接口142可用作控制器130与存储器装置150之间的存储器/存储接口，使得控制器130可响应于来自主机102的请求来控制存储器装置150。

存储器144可用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。

存储器144可以是易失性存储器。例如，存储器144可以是静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)。存储器144可被设置在控制器130的内部或外部。图1示出了设置在控制器130内部的存储器144。在实施例中，存储器144可以是具有在存储器144和控制器130之间传送数据的存储器接口的外部易失性存储器。

如上所述，存储器144可包括程序存储器、数据存储器、写入缓冲器/高速缓存、读取缓冲器/高速缓存、数据缓冲器/高速缓存和映射缓冲器/高速缓存，以存储在主机102和存储器装置150之间执行数据写入操作和读取操作所需的一些数据以及控制器130和存储器装置150执行这些操作所需的其它数据。

处理器134可控制存储器系统110的全部操作。处理器134可使用固件来控制存储器系统110的全部操作。固件可被称为闪存转换层(FTL)。处理器134可利用微处理器或中央处理单元(CPU)来实施。

例如，控制器130可通过被实施为微处理器或CPU等的处理器134在存储器装置150中执行主机102请求的操作。而且，控制器130可通过可被实施为微处理器或CPU的处理器134对存储器装置150执行后台操作。对存储器装置150执行的后台操作可包括：将存储在存储器装置150的存储块152至156之中的一些存储块中的数据复制到其它存储块并进行处理的操作，例如垃圾收集(GC)操作；在存储块152至156之间或存储块152至156的数据之间执行交换的操作，例如损耗均衡(WL)操作；将存储在控制器130中的映射数据存储在存储块152至156中的操作，例如映射清除(flush)操作；或管理存储器装置150的坏块的操作，例如检测在存储器装置150的存储块152至156之中的坏块并对其进行处理的坏块管理操作。

图2是示出根据本发明的实施例的存储器系统中使用的超级存储块的示例的示图。

图2详细示出根据本发明的实施例的图1所示的存储器系统110的组成元件之中的存储器装置150的组成元件。

存储器装置150可包括多个存储块BLOCK000至BLOCK00N、BLOCK010至BLOCK01N、BLOCK100至BLOCK10N以及BLOCK110至BLOCK11N。

另外，存储器装置150可包括能够通过第零通道CH0输入/输出数据的第零存储器管芯DIE0和能够通过第一通道CH1输入/输出数据的第一存储器管芯DIE1。第零通道CH0和第一通道CH1可以交织方案输入/输出数据。

第零存储器管芯DIE0可包括分别对应于多个通路WAY0和WAY1的多个平面PLANE00和PLANE01。通路WAY0和WAY1可通过共享第零通道CH0以交织方案输入/输出数据。

第一存储器管芯DIE1可包括分别对应于多个通路WAY2和WAY3的多个平面PLANE10和PLANE11。通路WAY2和WAY3可通过共享第一通道CH1以交织方案输入/输出数据。

第零存储器管芯DIE0的第一平面PLANE00可包括多个存储块BLOCK000至BLOCK00N、BLOCK010至BLOCK01N、BLOCK100至BLOCK10N和BLOCK110至BLOCK11N之中的预定数量的存储块BLOCK000至BLOCK00N。

第零存储器管芯DIE0的第二平面PLANE01可包括多个存储块BLOCK000至BLOCK00N、BLOCK010至BLOCK01N、BLOCK100至BLOCK10N和BLOCK110至BLOCK11N之中的预定数量的存储块BLOCK010至BLOCK01N。

第一存储器管芯DIE1的第一平面PLANE10可包括多个存储块BLOCK000至BLOCK00N、BLOCK010至BLOCK01N、BLOCK100至BLOCK10N和BLOCK110至BLOCK11N之中的预定数量的存储块BLOCK100至BLOCK10N。

第一存储器管芯DIE1的第二平面PLANE11可包括多个存储块BLOCK000至BLOCK00N、BLOCK010至BLOCK01N、BLOCK100至BLOCK10N和BLOCK110至BLOCK11N之中的预定数量的存储块BLOCK110至BLOCK11N。

以这种方式，存储器装置150中包括的多个存储块BLOCK000至BLOCK00N、BLOCK010至BLOCK01N、BLOCK100至BLOCK10N以及BLOCK110至BLOCK11N可根据其物理位置及其使用的通路和通道而被划分成组。

虽然在本发明的实施例中描述了存储器装置150中包括两个存储器管芯DIE0和DIE1，存储器管芯DIE0和DIE1中分别包括两个平面PLANE00和PLANE01/PLANE10和PLANE11，并且平面PLANE00和PLANE01/PLANE10和PLANE11中分别包括预定数量的存储块BLOCK000至BLOCK00N、BLOCK010至BLOCK01N、BLOCK100至BLOCK10N和BLOCK110至BLOCK11N，但是本发明不限于该方式。实际上，根据系统设计者的决定，存储器装置150中可包括比两个更多或更少的存储器管芯，各个存储器管芯中可包括比两个更多或更少的平面。另外，根据系统设计者的决定，可不同地调整各个平面中包括预定数量的存储块。

不同于根据诸如存储器管芯DIE0和DIE1或平面PLANE00和PLANE01/PLANE10和PLANE11的物理位置来划分存储器装置150中包括的多个存储块BLOCK000至BLOCK00N、BLOCK010至BLOCK01N、BLOCK100至BLOCK10N和BLOCK110至BLOCK11N，控制器130可基于其中被同时选择和操作的存储块来划分多个存储块BLOCK000至BLOCK00N、BLOCK010至BLOCK01N、BLOCK100至BLOCK10N以及BLOCK110至BLOCK11N。换言之，控制器130可通过对多个存储块之中能够被同时选择的存储块进行分组并且由此将分组的存储块划分为超级存储块，来管理基于其物理位置而位于不同管芯或不同平面中的多个存储块。

根据系统设计者的决定，可以各种方式执行通过控制器130将存储块分组为超级存储块的同时选择方案。在本文中，将如下例示三种同时选择方案。

第一种方案是将来自存储器装置150中包括的存储器管芯DIE0和DIE1之中的第零存储器管芯DIE0的第一平面PLANE00的任意存储块BLOCK000和第二平面PLANE01的任意存储块BLOCK010进行分组并且将分组的存储块BLOCK000和BLOCK010作为单个超级存储块A1进行管理。当第一种方式被应用到存储器装置150中包括的存储器管芯DIE0和DIE1之中的第一存储器管芯DIE1时，控制器130可以对来自第一存储器管芯DIE1的第一平面PLANE10的任意存储块BLOCK100和第二平面PLANE11的任意存储块BLOCK110进行分组并且将分组的存储块BLOCK100和BLOCK110作为单个超级存储块A2进行管理。

第二种方案是将来自第零存储器管芯DIE0的第一平面PLANE00的任意存储块BLOCK002和来自第一存储器管芯DIE1的第一平面PLANE10的任意存储块BLOCK102进行分组并且将分组的存储块BLOCK002和BLOCK102作为单个超级存储块B1进行管理。另外，根据第二种方式，控制器130可将来自第零存储器管芯DIE0的第二平面PLANE01的任意存储块BLOCK012和来自第一存储器管芯DIE1的第二平面PLANE11的任意存储块BLOCK112进行分组，并将分组的存储块BLOCK012和BLOCK112作为单个超级存储块B2进行管理。

第三种方案是将来自第零存储器管芯DIE0的第一平面PLANE00的任意存储块BLOCK001、来自第零存储器管芯DIE0的第二平面PLANE01的任意存储块BLOCK011、来自第一存储器管芯DIE1的第一平面PLANE10的任意存储块BLOCK101和来自第一存储器管芯DIE1的第二平面PLANE11的任意存储块BLOCK111进行分组并且将分组的存储块BLOCK001、BLOCK011、BLOCK101和BLOCK111作为单个超级存储块C进行管理。

通过例如通道交织方案、存储器管芯交织方案、存储器芯片交织方案或通路交织方案的交织方案，控制器130可基本上同时选择包括在各个超级存储块中的同时可选择的存储块。

图3是示出超级块组和备用组的示例的框图。

根据图3的示例，控制器130利用第一管芯DIE1中包括的第一至第四平面PLANE1至PLANE4中的每一个中包括的存储块来形成一个超级存储块。

控制器130可利用第一至第四平面PLANE1至PLANE4的每一个中包括的存储块之中具有相同索引的存储块来形成一个超级存储块。在第一至第四平面PLANE1至PLANE4中的每一个中包括的存储块之中位于相同行的存储块可共享相同索引。例如，如图3所示，分别被包括在第一至第四平面PLANE1至PLANE4中的第一存储块BLK_11至BLK_14可共享第一索引INDEX_1，并且控制器130可利用分别被包括在第一至第四平面PLANE1至PLANE4中的第一存储块BLK_11至BLK_14来形成第一超级存储块SB_1。以类似的方式，控制器130可形成分别与第二至第N索引INDEX_2至INDEX_N相对应的第二至第N超级存储块SB_2至SB_N。控制器130可利用第一至第N超级存储块SB_1至SB_N来形成超级块组SUPER_GROUP。超级块组SUPER_GROUP可包括在制造工序之后执行的测试中被检测为坏块的存储块(在下文中，称为初始坏块)，稍后将描述的备用组SPARE_GROUP与此不同。

控制器130可利用第一至第四平面PLANE1至PLANE4中包括的存储块之中除超级块组SUPER_GROUP中包括的存储块之外的剩余存储块来形成备用组SPARE_GROUP。备用组SPARE_GROUP中包括的存储块可仅包括在制造工序之后执行的测试中的正常块。例如，控制器130可使用第一平面PLANE1中包括的存储块之中的第一至第N存储块BLK_11至BLK_N1来形成超级块组SUPER_GROUP，并且可使用第1'至第M'存储块BLK'_11至BLK'_M1来形成备用组SPARE_GROUP。因为第1'至第M'存储块BLK'_11至BLK'_M1都是在制造工序之后执行的测试中被确定为正常块的块，所以保证第1'至第M'存储块BLK'_11至BLK'_M1具有完整性(integrity)。另一方面，可能不一定保证第一至第N存储块BLK_11至BLK_N1具有完整性。

如稍后将描述的，根据现有技术，仅当第一至第四平面PLANE1至PLANE4中包括的存储块之中具有相同索引的所有存储块都被确定为正常块时，控制器130才可利用这些存储块来形成超级存储块。当在第一至第四平面PLANE1至PLANE4中包括的存储块之中存在作为初始坏块的存储块时，控制器130可执行重新映射操作，利用备用组SPARE_GROUP中包括的存储块之中与初始坏块相同的平面中包括的存储块来替换初始坏块。当具有相同索引的所有存储块被确定为正常块时，控制器130可通过执行重新映射操作来利用这些存储块形成超级存储块。

在步骤S402中，控制器130可检测超级块组SUPER_GROUP中包括的存储块之中的初始坏块INI_BAD_BLK。如以上参照图3所述，初始坏块INI_BAD_BLK可以是在制造工序之后执行的测试中被确定为坏块的存储块。当具有相同索引的所有存储块都是正常块时，控制器130可利用具有相同索引的正常存储块形成超级存储块。因此，控制器130可利用共享除超级块组SUPER_GROUP中被检测为初始坏块INI_BAD_BLK的存储块的索引之外的剩余索引的存储块来形成与剩余索引相对应的超级存储块。

在步骤S404中，控制器130可利用备用组SPARE_GROUP中包括的存储块之中与初始坏块属于相同平面的备用存储块来替换在步骤S402中被检测为初始坏块INI_BAD_BLK的存储块。控制器130可执行重新映射操作，将初始坏块INI_BAD_BLK的地址映射到备用组SPARE_GROUP中包括的备用存储块的地址，以便利用备用组SPARE_GROUP中包括的备用存储块来替换初始坏块INI_BAD_BLK。当作为执行重新映射操作的结果，确定共享被检测为初始坏块INI_BAD_BLK的存储块的索引的存储块都是正常块时，控制器130可利用替换初始坏块INI_BAD_BLK的备用存储块以及与初始坏块INI_BAD_BLK具有相同索引的正常存储块来形成超级存储块。

图5是示出利用正常块替换初始坏块的操作的框图。

在图5的示例中，第一管芯DIE1包括第一至第四平面PLANE1至PLANE4，并且第一至第四平面PLANE1至PLANE4中的每一个包括六个存储块。

控制器130可检测作为超级块组SUPER_GROUP中包括的存储块之中的初始坏块INI_BAD_BLK的存储块。例如，控制器130可检测第一平面PLANE1中包括的第二存储块BLK_21、第二平面PLANE2中包括的第三存储块BLK_32、第三平面PLANE3中包括的第一存储块BLK_13和第四平面PLANE4中包括的第四存储块BLK_44为初始坏块INI_BAD_BLK。然后，控制器130可利用备用组SPARE_GROUP中包括的备用存储块之中分别与初始坏块BLK_21、BLK_32、BLK_13和BLK_44属于相同平面的备用存储块来替换初始坏块BLK_21、BLK_32、BLK_13和BLK_44。

例如，控制器130可通过将第二存储块BLK_21的地址映射到备用组SPARE_GROUP中包括的备用存储块之中的、第一平面PLANE1中包括的第五存储块BLK_51，利用备用块来替换被检测为初始坏块INI_BAD_BLK的第二存储块BLK_21。控制器130可执行重新映射操作，利用备用组SPARE_GROUP中包括的备用块BLK_51、BLK_52、BLK_53和BLK_54来替换初始坏块BLK_21、BLK_32、BLK_13和BLK_44中的每一个，以便将备用块BLK_51、BLK_52、BLK_53和BLK_54包括在超级块组SUPER_GROUP中。因为作为重新映射操作的结果，第一至第四索引INDEX1至INDEX4中的每一个中包括的所有存储块都是正常块，所以控制器130可形成分别与第一至第四索引INDEX1至INDEX4相对应的超级存储块。

重新参照图4，在步骤S402和S404中形成超级存储块之后，在步骤S406中，控制器130可控制存储器装置150以超级存储块为单位来执行编程操作或擦除操作(在下文中，称为正常操作NORMAL_OP)。超级存储块中包括的存储块是在物理上不同的存储块，但它们可在逻辑上作为一个存储块来操作。例如，控制器130可控制存储器装置150对超级存储块中包括的存储块同时执行正常操作NORMAL_OP。控制器130可通过控制存储器装置150以超级存储块为单位来执行正常操作NORMAL_OP来提高正常操作NORMAL_OP的性能。

图6是示出根据现有技术在形成超级存储块时出现的问题的框图。

如以上参照图4和图5所述，根据现有技术，当具有相同索引的所有存储块是正常块时，控制器130可利用这些存储块来形成超级存储块。因此，在初始坏块INI_BAD_BLK所属的索引的情况下，存在以下问题：由于属于该索引的存储块之中的初始坏块INI_BAD_BLK，控制器130可能不能利用剩余的正常块来形成超级存储块，因此存储器空间被浪费。如上所述，根据现有技术，在控制器130通过执行重新映射操作以利用备用组SPARE_GROUP中包括的备用块来替换初始坏块INI_BAD_BLK时，控制器130可获得存储器空间。然而，因为备用组SPARE_GROUP中包括的备用块的数量有限，所以即使在执行重新映射操作之后，超级块组SUPER_GROUP中仍可能存在初始坏块INI_BAD_BLK。特别地，在初始坏块集中在特定平面中的情况下，可通过执行重新映射操作获得的存储器空间的大小可能较小。

在图6中，作为示例将选取并描述以下情况：超级块组SUPER_GROUP中包括的初始坏块INI_BAD_BLK的数量为4，但是初始坏块INI_BAD_BLK集中在第一平面PLANE1中。

控制器130可检测到第一平面PLANE1中包括的第一至第四存储块BLK_11至BLK_41作为初始坏块INI_BAD_BLK。虽然第一平面PLANE1中包括的初始坏块BLK_11至BLK_41的数量为4，但是备用组SPARE_GROUP中包括的备用存储块之中、初始坏块BLK_11至BLK_41所属的第一平面PLANE1中包括的备用存储块BLK_51至BLK_61的数量仅仅为2。因此，控制器130可通过重新映射操作利用两个备用块BLK_51至BLK_61来仅替换两个初始坏块INI_BAD_BLK。

例如，控制器130可利用第五存储块BLK_51和第六存储块BLK_61来替换第一平面PLANE1中包括的初始坏块BLK11至BLK41之中的第一存储块BLK_11和第二存储块BLK_21。第一平面PLANE1中剩余的初始坏块BLK_31至BLK_41可能仍保持在超级块组SUPER_GROUP中。因此，由于剩余的初始坏块BLK_31至BLK_41，控制器130不能利用共享第三索引INDEX3和第四索引INDEX4的存储块来形成超级存储块，这导致存储器空间浪费的问题。

根据本发明的实施例，即使在执行重新映射操作之后，超级块组SUPER_GROUP仍包括初始坏块INI_BAD_BLK时，控制器130可利用共享初始坏块INI_BAD_BLK所属索引的存储块来形成短超级存储块。

例如，即使初始坏块INI_BAD_BLK集中在特定平面上，控制器130也可通过控制存储器装置150访问短超级存储块中的正常块来获得更多的存储器空间。

图7是根据本发明的实施例的存储器系统110的操作的流程图。

在步骤S702中，控制器130可检测超级块组SUPER_GROUP中包括的初始坏块INI_BAD_BLK。如上所述，初始坏块INI_BAD_BLK可以是在制造工序之后执行的测试中被确定为坏块的存储块。控制器130可将初始坏块INI_BAD_BLK的地址信息存储在单独的存储空间中。

在步骤S704中，控制器130可利用与初始坏块INI_BAD_BLK相同平面的备用块SPARE_BLK来替换初始坏块INI_BAD_BLK。如前面参照图3所述，备用组SPARE_GROUP可仅包括正常块。因此，替换初始坏块INI_BAD_BLK的备用块SPARE_BLK是备用组SPARE_GROUP中包括的存储块之中、与初始坏块INI_BAD_BLK属于相同的平面的存储块。控制器可通过参考在步骤S702中单独存储的初始坏块INI_BAD_BLK的地址信息将初始坏块INI_BAD_BLK的地址映射到备用块SPARE_BLK的地址来执行重新映射操作。控制器130可根据重新映射操作将备用块SPARE_BLK包括在超级块组SUPER_GROUP中。控制器130可根据重新映射操作将所改变的地址信息存储在单独的存储空间中。

在步骤S706中，尽管进行了重新映射操作，但是控制器130仍可检查在超级块组SUPER_GROUP中是否保持初始坏块INI_BAD_BLK。当在超级块组SUPER_GROUP中未保持初始坏块INI_BAD_BLK时，即，当超级块组SUPER_GROUP根据在步骤S704中执行的重新映射操作而仅包括正常块(步骤S706中为“否”)时，控制器130可利用SUPER_GROUP中包括的存储块之中共享相同索引的正常存储块来形成超级块组。

当尽管进行了重新映射操作，在超级块组SUPER_GROUP中仍保持初始坏块INI_BAD_BLK(步骤S706中为“是”)时，在步骤S708中，控制器130可检测短超级块候选组SHORT_SB_CANDID。控制器130可利用与超级块组SUPER_GROUP中包括的初始坏块INI_BAD_BLK具有相同索引的存储块来形成一个短超级块候选。对于每个索引，控制器130可检测单个短超级块候选块，并且可能存在不同平面的一个或多个初始坏块INI_BAD_BLK。因此，具有每个索引的单个短超级块候选可与一个或多个初始坏块INI_BAD_BLK相对应。

在步骤S710中，控制器130可将与短超级块候选组SHORT_SB_CANDID中的每个短超级块候选相对应的初始坏块INI_BAD_BLK的数量与预定阈值TH进行比较。当与短超级块候选组SHORT_SB_CANDID中的短超级块候选相对应的初始坏块INI_BAD_BLK的数量大于预定阈值TH(步骤S710中为“是”)时，控制器130可将短超级块候选内的所有存储块指定为坏块。

在步骤S712中，当与短超级块候选相对应的初始坏块INI_BAD_BLK的数量等于或小于预定阈值TH(步骤S710中为“否”)时，控制器130可利用与短超级块候选块相对应的正常存储块来形成短超级块SHORT_SB。如以上参照图9所述，控制器130可生成位图，该位图表示短超级块SHORT_SB中包括的存储块是正常块还是初始坏块INI_BAD_BLK。控制器130可基于所生成的位图来控制存储器装置150仅访问短超级块SHORT_SB中包括的存储块之中的正常块。

图8是示出根据本发明的实施例的短超级块的框图。

图8示例性地示出在图5所示的示例中执行重新映射操作之后第一管芯DIE1中包括的超级块组SUPER_GROUP。图8示出以下状态：根据重新映射操作，图5所示超级块组SUPER_GROUP中的第一平面PLANE1中包括的第一存储块BLK_11和第二存储块BLK_21被备用存储块，即平面PLANE1中包括的第五存储块BLK_51和第六存储块BLK_61替换。

因为第一索引INDEX1的存储块BLK_51、BLK_12、BLK_13和BLK_14都是正常块，所以控制器130可利用存储块BLK_51、BLK_12、BLK_13和BLK_14来形成第一超级存储块NORMAL_SB1。类似地，因为第二索引INDEX2的存储块BLK_61、BLK_22、BLK_23和BLK_24都是正常块，所以控制器130可利用存储块BLK_61、BLK_22、BLK_23和BLK_24来形成第二超级存储块NORMAL_SB2。

因为第一平面PLANE1中包括的第三索引INDEX3的第三存储块BLK_31是初始坏块INI_BAD_BLK，所以控制器130可将具有第三索引INDEX3的存储块BLK_31、BLK_32、BLK_33和BLK_34指定为第一短超级块候选。当第一短超级块候选中包括的初始坏块INI_BAD_BLK的数量等于或小于预定阈值TH时，控制器130可利用第一短超级块候选中包括的存储块BLK_31、BLK_32、BLK_33和BLK_34来形成第一短超级SHORT_SB1。例如，当预定阈值TH为2时，因为第一短超级块候选中包括的初始坏块BLK31的数量为1，其小于预定阈值TH，所以控制器130可利用第一短超级块候选块中包括的存储块BLK_31、BLK_32、BLK_33和BLK_34来形成第一短超级块SHORT_SB1。类似地，控制器130可利用具有第四索引INDEX4的存储块BLK_41、BLK_42、BLK_43和BLK_44来形成第二短超级块SHORT_SB2。控制器130可生成位图，该位图表示超级块组SUPER_GROUP中包括的短超级块SHORT_SB1和SHORT_SB2以及超级存储块NORMAL_SB1和NORMAL_SB2中包括的存储块是正常块还是初始坏块INI_BAD_BLK。

图9示出根据本发明的实施例的位图。

为了方便，作为示例将选取并描述与参照图8描述的超级块组SUPER_GROUP相对应的位图902。

控制器130可生成位图902，该位图902表示超级块组SUPER_GROUP中包括的短超级块SHORT_SB1和SHORT_SB2以及超级存储块NORMAL_SB1和NORMAL_SB2中包括的存储块是否具有完整性。位图902可包括与超级存储块NORMAL_SB1和NORMAL_SB2的数量和短超级块SHORT_SB1和SHORT_SB2的数量之和相同的行。而且，位图902可包括与形成超级存储块NORMAL_SB1和NORMAL_SB2以及短超级块SHORT_SB1和SHORT_SB2中的每一个的存储块的数量相同的列。例如，位图902可包括四行，其数量与图8所示的超级块组SUPER_GROUP中包括的超级存储块NORMAL_SB1和NORMAL_SB2的数量和短超级块SHORT_SB1和SHORT_SB2的数量之和相同，并且可包括四列，其数量与形成超级存储块NORMAL_SB1和NORMAL_SB2以及短超级块SHORT_SB1和SHORT_SB2中的每一个的存储块的数量相同。

根据本发明的实施例，当形成超级存储块NORMAL_SB1和NORMAL_SB2以及短超级块SHORT_SB1和SHORT_SB2中的每一个的存储块之中的一个存储块是正常块时，控制器130可在位图902中的与该存储块相对应的元素中记录值“1”。而且，当形成超级存储块NORMAL_SB1和NORMAL_SB2以及短超级块SHORT_SB1和SHORT_SB2中的每一个的存储块之中的一个存储块是初始坏块INI_BAD_BLK时，控制器130可在位图902中与该存储块相对应的元素中记录值“0”。

例如，因为第一短超级块SHORT_SB1中包括的第三存储块BLK_31是初始坏块INI_BAD_BLK，所以控制器130可在位图902中的第三行和第一列的元素中记录值“0”，该第三行与第三存储块BLK_31所属的第三索引INDEX3相对应，并且第一列与第三存储块BLK_31所属的第一平面PLANE1相对应。而且，因为第二短超级块SHORT_SB2中包括的第四存储块BLK_42是正常块，所以控制器130可在位图902中的第四行和第二列的元素中记录值“1”，第四行与第四存储块BLK_42所属的第四索引INDEX4相对应，并且第二列与第四存储块BLK_42所属的第二平面PLANE2相对应。

重新参照图7，在步骤S714中，控制器130可控制存储器装置150基于参照图9描述的位图902而仅访问短超级块SHORT_SB中包括的存储块之中的正常块。存储器装置150可在控制器130的控制下以短超级块为单位来执行正常操作NORMAL_OP。存储器装置150可通过对短超级块SHORT_SB中包括的正常块同时执行编程操作或擦除操作来提高编程操作或擦除操作的性能。

例如，当从主机102提供多个编程命令和编程数据时，控制器130可在位图902中检测短超级块SHORT_SB中包括的正常块的数量。控制器130可基于检测到的短超级块SHORT_SB中包括的正常块的数量，计算可被同时编程到短超级块SHORT_SB中包括的正常块中的数据的大小。控制器130可控制存储器装置150通过向存储器装置150提供具有以上计算的数据大小的编程数据、与所计算的数据大小相对应的编程命令以及与编程数据相对应的编程命令，来同时将编程数据编程到短超级块SHORT_SB中包括的正常块中。

根据本发明的实施例，当初始坏块INI_BAD_BLK集中在特定平面上，并且即使在执行重新映射操作之后仍存在初始坏块INI_BAD_BLK并且具有索引的初始坏块INI_BAD_BLK的数量等于或小于预定阈值TH时，控制器130仍可利用具有该索引的正常存储块来形成短超级块SHORT_SB。控制器130可生成位图，该位图表示短超级块SHORT_SB中包括的存储块是正常块还是初始坏块INI_BAD_BLK，并且控制器130可控制存储器装置150仅访问短超级块SHORT_SB中包括的存储块之中的正常块，以执行正常操作NORMAL_OP。因此，控制器130可通过使用短超级块中包括的正常块执行正常操作NORMAL_OP而获得更多的存储器空间

图10是示出根据本发明的实施例的存储器系统110的框图。图10仅示意性地示出图1的数据处理系统100中与本发明相关的组成元件。

控制器130可进一步包括坏块检测单元1002、重新映射单元1004、短超级块检测单元1006及位图生成单元1008。

坏块检测单元1002可检测超级块组SUPER_GROUP中包括的初始坏块INI_BAD_BLK。初始坏块INI_BAD_BLK可以是在制造工序之后执行的测试中被确定为坏块的存储块。坏块检测单元1002可向重新映射单元1004提供关于检测的初始坏块的地址信息INFO_BAD。

重新映射单元1004可基于所提供的关于初始坏块的地址信息INFO_BAD，利用备用块SPARE_BLK来替换初始坏块INI_BAD_BLK。备用组SPARE_GROUP可仅包括正常块，并且备用块SPARE_BLK可以是备用组SPARE_GROUP中包括的存储块之中与初始坏块INI_BAD_BLK属于相同平面的存储块。重新映射单元1004可参考关于初始坏块的地址信息INFO_BAD，并且执行重新映射操作，将初始坏块INI_BAD_BLK的地址映射到备用块SPARE_BLK的地址。根据重新映射操作，重新映射单元1004可将备用块SPARE_BLK包括在超级块组SUPER_GROUP中。重新映射单元1004可根据重新映射操作来向短超级块检测单元1006提供关于所改变的地址的信息INFO_REMAP。

当在执行重新映射操作之后原始超级块中仍保持一个或多个初始坏块并且原始超级块内的初始坏块的数量等于或小于预定阈值时，短超级块检测单元1006可利用原始超级块中包括的存储块来形成短超级块。

当超级块组SUPER_GROUP仍包括初始坏块INI_BAD_BLK时，短超级块检测单元1006可基于提供的根据重新映射操作改变的地址的信息INFO_REMAP来检测短超级块候选组SHORT_SB_CANDID。短超级块检测单元1006可利用与超级块组SUPER_GROUP中包括的初始坏块INI_BAD_BLK具有相同索引的存储块来形成一个超级块候选。短超级块检测单元1006可检测分别与超级块组SUPER_GROUP中包括的初始坏块INI_BAD_BLK相对应的一组短超级块候选，作为短超级块候选组SHORT_SB_CANDID。

短超级块检测单元1006可将与短超级块候选组SHORT_SB_CANDID中的每个短超级块候选相对应的初始坏块INI_BAD_BLK的数量与预定阈值TH进行比较。当与短超级块候选相对应的初始坏块INI_BAD_BLK的数量等于或小于预定阈值TH时，短超级块检测单元1006可利用短超级块候选中包括的存储块来形成短超级块SHORT_SB。短超级块检测单元1006可向位图生成单元1008提供关于所形成的短超级块SHORT_SB的信息INFO_SSB。

位图生成单元1008可生成位图，该位图表示短超级块中包括的存储块中的每一个是正常块还是初始坏块。

位图生成单元1008可基于所提供的关于短超级块的信息INFO_SSB来生成位图，该位图表示短超级块SHORT_SB中包括的存储块是正常块还是初始坏块INI_BAD_BLK。根据本发明的实施例，如以上参照图9所述，当形成超级存储块NORMAL_SB1和NORMAL_SB2以及短超级块SHORT_SB1和SHORT_SB2中的每一个的存储块之中的一个存储块是正常块时，位图生成单元1008可在位图902中的与该存储块相对应的元素中记录值“1”。而且，当形成超级存储块NORMAL_SB1和NORMAL_SB2以及短超级块SHORT_SB1和SHORT_SB2中的每一个的存储块之中的一个存储块是初始坏块INI_BAD_BLK时，位图生成单元1008可在位图902中的与该存储块相对应的元素中记录值“0”。位图生成单元1008可向处理器134提供关于所生成的位图的信息INFO_BITMAP。

处理器134可控制存储器装置150基于位图对短超级块中包括的正常块同时执行正常操作。

处理器134可控制存储器装置150基于所提供的关于位图的信息INFO_BITMAP来仅访问短超级块SHORT_SB中包括的存储块之中的正常块。存储器装置150可在处理器134的控制下以短超级块为单位来执行正常操作NORMAL_OP。存储器装置150可通过对短超级块SHORT_SB中包括的正常块同时执行编程操作或擦除操作来提高编程操作或擦除操作的性能。

在下文中，将参照图11至图13更详细地描述根据本发明的实施例的存储器系统中的存储器装置。

图11是示出存储器装置150的示意图。图12是示出存储器装置150中的存储块330的存储器单元阵列的配置的电路图。图13是示出存储器装置150的3D结构的示意图。

参照图11，存储器装置150可包括多个存储块BLOCK0至BLOCKN-1，其中N为大于1的整数。块BLOCK0至BLOCKN-1中的每一个可包括多个页面，例如2^M或M个页面，页面的数量可根据电路设计而变化，M是大于1的整数。页面中的每一个可包括联接到多个字线WL的多个存储器单元。

而且，各个存储块BLOCK0至BLOCKN-1中的存储器单元可以是存储1位数据的单层单元(SLC)存储块或存储2位数据的多层单元(MLC)存储块中的一种或多种。因此，存储器装置150可根据在存储块中的每一个存储器单元表示或存储的位的数量而包括SLC存储块或MLC存储块。SLC存储块可包括由每个存储一位数据的存储器单元实现的多个页面。SLC存储块通常可比MLC存储块具有更高的数据计算性能和更高的耐用性。MLC存储块可包括由每个存储多位(例如，2位或更多位)数据的存储器单元实现的多个页面。MLC存储块通常可比SLC存储块具有更大的数据存储空间，即更高的集成密度。在另一实施例中，存储器装置150可包括多个三层单元(TLC)存储块。在又一实施例中，存储器装置150可包括多个四层单元(QLC)存储块。TLC存储块可包括由每个能够存储3位数据的存储器单元实现的多个页面。QLC存储块可包括由每个能够存储4位数据的存储器单元实现的多个页面。

存储器装置150可由以下中的任意一种非易失性存储器来实施：相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM(ReRAM))、铁电随机存取存储器(FRAM)、自旋转移力矩磁性随机存取存储器(STT-RAM或STT-MRAM)。

存储块210、220、230和240可通过编程操作来存储从主机102传送的数据，并且可通过读取操作来将存储在其中的数据传送到主机102。

参照图12，存储块330可包括联接到多个相应位线BL0至BLm-1的多个单元串340。每列的单元串340可包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。多个存储器单元MC0至MCn-1可串联联接在漏极选择晶体管DST和源极选择晶体管SST之间。在实施例中，存储器单元晶体管MC0至MCn-1的每一个可通过能够存储多位数据信息的MLC来实施。单元串340中的每一个可被电联接到多个位线BL0至BLm-1中的相应位线。例如，如图13所示，第一单元串联接到第一位线BL0，并且最后单元串联接到最后位线BLm-1。

虽然图12示出了NAND闪速存储器单元，但本公开不限于此。应注意的是，存储器单元可以是NOR闪速存储器单元，或包括组合在其中的两种或更多种存储器单元的混合闪速存储器单元。另外，应注意的是，存储器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置，或是包括作为电荷存储层的绝缘层的电荷撷取闪存(CTF)存储器装置。

存储器装置150可进一步包括生成不同的字线电压的电压供应装置310，不同的字线电压包括根据操作模式供应至字线的编程电压、读取电压和通过电压。电压供应装置310的电压生成操作可由控制电路(未示出)来控制。电压供应装置310可在控制电路的控制下根据需要选择存储器单元阵列的存储块(或扇区)中的至少一个、选择所选择的存储块的字线中的至少一个并且将字线电压提供到所选择的字线和未选择的字线。

存储器装置150可包括由控制电路控制的读取/写入电路320。在验证/正常读取操作期间，读取/写入电路320可作为用于从存储器单元阵列读取(感测和放大)数据的读出放大器而操作。在编程操作期间，读取/写入电路320可作为根据待被存储在存储器单元阵列中的数据向位线提供电压或电流的写入驱动器。在编程操作期间，读取/写入电路320可从缓冲器(未示出)接收待被存储到存储器单元阵列中的数据，并根据接收的数据驱动位线。读取/写入电路320可包括分别与列(或位线)或列对(或位线对)相对应的多个页面缓冲器322至326。页面缓冲器322至326中的每一个可包括多个锁存器(未示出)

存储器装置150可通过2D或3D存储器装置来实施。特别地，如图13所示，存储器装置150可通过具有3D堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3D结构时，存储器装置150可包括多个存储块BLK0至BLKN-1。在本文中，图13是示出图1所示的存储器装置150的存储块152、154和156的框图。存储块152、154和156中的每一个可以3D结构(或竖直结构)来实现。例如，存储块152、154和156可包括在例如x轴方向、y轴方向和z轴方向的第一方向至第三方向上延伸的三维结构的结构。

存储器装置150中包括的每个存储块330可包括在第二方向上延伸的多个NAND串NS以及在第一方向和第三方向上延伸的多个NAND串NS。在本文中，NAND串NS中的每一个可联接到位线BL、至少一个串选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚设字线DWL和公共源极线CSL，并且NAND串NS中的每一个可包括多个晶体管结构TS。

简而言之，存储器装置150的存储块152、154和156中的每一个存储块330可以联接到多个位线BL、多个串选择线SSL、多个接地选择线GSL、多个字线WL、多个虚设字线DWL和多个公共源极线CSL，并且每个存储块330可包括多个NAND串NS。而且，在每个存储块330中，一个位线BL可联接到多个NAND串NS，以在一个NAND串NS中实现多个晶体管。而且，每个NAND串NS的串选择晶体管SST可联接到对应的位线BL，并且每个NAND串NS的接地选择晶体管GST可联接到公共源极线CSL。在本文中，存储器单元MC可被设置在每个NAND串NS的串选择晶体管SST和接地选择晶体管GST之间。换言之，可以在存储器装置150的存储块152、154和156的每个存储块330中实现多个存储器单元。

在下文中，将参照图14至图22详细描述根据本发明的实施例的应用包括存储器装置150和控制器130的、以上参照图1至图13描述的存储器系统110的数据处理系统和电子装置。

图14是示意性地示出根据实施例的包括存储器系统的数据处理系统的另一示例的示图。图14示意性地示出了可应用存储器系统的存储卡系统。

参照图14，存储卡系统6100可包括存储器控制器6120、存储器装置6130和连接器6110。

具体地，存储器控制器6120可电连接到由非易失性存储器实施的存储器装置6130并被配置为访问存储器装置6130。例如，存储器控制器6120可被配置成控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可被配置为提供存储器装置6130和主机之间的接口并且使用用于控制存储器装置6130的固件。也就是说，存储器控制器6120可与参照图1描述的存储器系统110的控制器130相对应，并且存储器装置6130可与参照图1描述的存储器系统110的存储器装置150相对应。

因此，存储器控制器6120可包括RAM、处理器、主机接口、存储器接口和错误校正组件。

存储器控制器6120可通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1所述，存储器控制器6120可被配置成通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、WIFI以及蓝牙。因此，根据本实施例的存储器系统和数据处理系统可应用于有线/无线电子装置，或者特别是移动电子装置。

存储器装置6130可通过非易失性存储器来实施。例如，存储器装置6130可由诸如以下的各种非易失性存储器装置来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋转移力矩磁性RAM(STT-MRAM)。

存储器控制器6120和存储器装置6130可被集成到单个半导体装置中以形成固态驱动器(SSD)。而且，存储器控制器6120和存储器装置6130可被集成以形成诸如以下的存储卡：PC卡(PCMCIA：个人计算机存储卡国际协会)、紧凑式闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)和/或通用闪存(UFS)。

图15是示意性地示出根据实施例的包括存储器系统的数据处理系统的另一示例的示图。

参照图15，数据处理系统6200可包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图15所示的数据处理系统6200可作为如参照图1所描述的诸如存储卡(CF、SD、微型SD等)或USB装置的存储介质。存储器装置6230可与图1所示的存储器系统110中的存储器装置150相对应，并且存储器控制器6220可与图1所示的存储器系统110中的控制器130相对应。

存储器控制器6220可响应于主机6210的请求来控制存储器装置6230的读取操作、写入操作或擦除操作。存储器控制器6220可包括一个或多个CPU 6221、诸如RAM 6222的缓冲存储器、ECC电路6223、主机接口6224和诸如NVM接口6225的存储器接口。

CPU 6221可控制存储器装置6230的全部操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。RAM 6222可根据CPU 6221的控制来操作且用作工作存储器、缓冲存储器或高速缓存存储器。当RAM 6222用作工作存储器时，由CPU 6221处理的数据可以临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可用于缓冲从主机6210传送到存储器装置6230的数据，反之亦然。当RAM 6222用作高速缓存存储器时，RAM6222可以辅助低速存储器装置6230以高速运转。

ECC电路6223可生成用于校正从存储器装置6230提供的数据的失效位或错误位的ECC(错误校正码)。ECC电路6223可对提供到存储器装置6230的数据执行错误校正编码，从而形成具有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ECC电路6223可对从存储器装置6230输出的数据执行错误校正解码。ECC电路6223可使用奇偶校验位来校正错误。ECC电路6223可使用LDPC码、BCH码、turbo码、里德-所罗门码、卷积码、RSC或诸如TCM或BCM的编码调制来校正错误。

存储器控制器6220可通过主机接口6224将数据传送至主机6210/从主机6210接收数据。存储器控制器6220可通过NVM接口6225将数据传送到存储器装置6230/从存储器装置6230接收数据。主机接口6224可通过PATA总线、SATA总线、SCSI、USB、PCIe或NAND接口连接到主机6210。存储器控制器6220可利用诸如WiFi或长期演进(LTE)的移动通信协议具有无线通信功能。存储器控制器6220可连接到外部装置，例如主机6210或另一外部装置，然后向外部装置传送数据/从外部装置接收数据。特别地，由于存储器控制器6220被配置成根据各种通信协议中的一种或多种与外部装置通信，因此根据实施例的存储器系统和数据处理系统可被应用于有线/无线电子装置，特别是移动电子装置。

图16是示意性地示出根据实施例的包括存储器系统的数据处理系统的另一示例的示图。图16示意性地示出可应用存储器系统的SSD。

参照图16，SSD 6300可包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可与于图1的存储器系统110中的控制器130相对应，并且存储器装置6340可与图1的存储器系统中的存储器装置150相对应。

具体地，控制器6320可通过多个通道CH1至CHi连接到存储器装置6340。控制器6320可包括一个或多个处理器6321、缓冲存储器6325、ECC电路6322、主机接口6324以及诸如非易失性存储器接口6326的存储器接口。

缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器NVM提供的数据。进一步地，缓冲存储器6325可临时存储多个闪速存储器NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可由诸如DRAM、SDRAM、DDRSDRAM、LPDDR SDRAM和GRAM的各种易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器中的任意一种来实施。图16示出缓冲存储器6325被实施在控制器6320中。然而，缓冲存储器6325可在控制器6320的外部。

ECC电路6322可在编程操作期间计算待被编程到存储器装置6340的数据的ECC值，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。

主机接口6324可提供与诸如主机6310的外部装置的接口功能，并且非易失性存储器接口6326可提供与通过多个通道连接的存储器装置6340的接口功能。

此外，可设置可应用图1的存储器系统110的多个SSD 6300来实施数据处理系统，例如，RAID(独立磁盘冗余阵列)系统。RAID系统可包括多个SSD 6300和用于控制多个SSD6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可根据多个RAID级别，即，从SSD 6300中的主机6310提供的写入命令的RAID级别信息，来选择一个或多个存储器系统或SSD 6300，并将与写入命令相对应的数据输出到所选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取操作时，RAID控制器可根据多个RAID级别，即，从SSD 6300中的主机6310提供的读取命令的RAID级别信息，选择一个或多个存储器系统或SSD 6300，以将从所选择的SSD 6300读取的数据提供到主机6310。

图17是示意性地示出根据实施例的包括存储器系统的数据处理系统的另一示例的示图。图17示意性地示出可应用存储器系统的嵌入式多媒体卡(eMMC)。

参照图17，eMMC 6400可包括控制器6430和通过一个或多个NAND闪速存储器实施的存储器装置6440。控制器6430可与图1的存储器系统110的控制器130相对应。存储器装置6440可与图1的存储器系统110中的存储器装置150相对应。

具体地，控制器6430可通过多个通道连接到存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口6431和诸如NAND接口6433的存储器接口。

内核6432可控制eMMC 6400的全部操作，主机接口6431可提供控制器6430与主机6410之间的接口功能，并且NAND接口6433可提供存储器装置6440与控制器6430之间的接口功能。例如，主机接口6431可作为并行接口，例如参照图1描述的MMC接口。此外，主机接口6431可用作串行接口，例如UHS(超高速-I/UHS-II)接口。

图18至图21是示意性地示出根据实施例的包括存储器系统的数据处理系统的其它示例的示图。图18至图21示意性地示出可应用存储器系统的UFS(通用闪存)系统。

参照图18至图21，UFS系统6500、6600、6700、6800可分别包括主机6510、6610、6710和6810，UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830。主机6510、6610、6710、6810可用作有线/无线电子装置，特别是移动电子装置的应用处理器，UFS装置6520、6620、6720、6820可用作嵌入式UFS装置，并且UFS卡6530、6630、6730、6830可用作外部嵌入式UFS装置或可移除UFS卡。

在各个UFS系统6500、6600、6700、6800中的主机6510、6610、6710、6810、UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可通过UFS协议与例如有线/无线电子装置，特别是移动电子装置的外部装置通信，并且UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可由图1所示的存储器系统110来实施。例如，在UFS系统6500、6600、6700、6800中，UFS装置6520、6620、6720、6820可以参照图15至图17描述的数据处理系统6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730、6830可以参照图14描述的存储卡系统6100的形式来实施。

此外，在UFS系统6500、6600、6700、6800中，主机6510、6610、6710、6810，UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可通过UFS接口，例如，MIPI(移动行业处理器接口)中的MIPI M-PHY和MIPI UniPro(统一协议)彼此通信。此外，UFS装置6520、6620、6720、6820以及UFS卡6530、6630、6730、6830可通过除UFS协议之外的例如UFD、MMC、SD、迷你SD和微型SD的各种协议中的任意一种彼此通信。

在图18所示的UFS系统6500中，主机6510、UFS装置6520以及UFS卡6530中的每一个可包括UniPro。主机6510可执行交换操作，以与UFS装置6520和UFS卡6530通信。特别地，主机6510可通过UniPro处的诸如L3交换的链路层交换与UFS装置6520或UFS卡6530通信。UFS装置6520和UFS卡6530可通过主机6510的UniPro处的链路层交换来彼此通信。在所示实施例中，将一个UFS装置6520和一个UFS卡6530连接到主机6510。然而，多个UFS装置和UFS卡可并联或以星型形式连接至主机6510。星型形式是单个装置与多个装置联接以进行集中操作的布置。多个UFS卡可并联或以星型形式连接到UFS装置6520，或者串联或以链型形式连接到UFS装置6520。

在图19所示的UFS系统6600中，主机6610、UFS装置6620以及UFS卡6630中的每一个可包括UniPro。主机6610可通过执行交换操作的交换模块6640，例如通过在UniPro处执行例如L3交换的链路层交换的交换模块6640，与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可通过在UniPro处的交换模块6640的链路层交换来彼此通信。在所示实施例中，一个UFS装置6620和一个UFS卡6630连接到交换模块6640。然而，多个UFS装置和UFS卡可并联或以星型形式连接至交换模块6640。多个UFS卡可串联或以链型形式连接至UFS装置6620。

在图20所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可包括UniPro。主机6710可通过执行交换操作的交换模块6740，例如通过在UniPro处执行例如L3交换的链路层交换的交换模块6740，与UFS装置6720或UFS卡6730通信。UFS装置6720和UFS卡6730可通过UniPro处的交换模块6740的链路层交换来彼此通信。交换模块6740可在UFS装置6720的内部或外部与UFS装置6720集成为一个模块。在所示实施例中，一个UFS装置6720和一个UFS卡6730连接到交换模块6740。然而，每个包括交换模块6740和UFS装置6720的多个模块可以并联或以星型形式连接到主机6710。在另一示例中，多个模块可串联或以链型形式连接到彼此。此外，多个UFS卡可并联或以星型形式连接到UFS装置6720。

在图21所示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可包括M-PHY和UniPro。UFS装置6820可执行交换操作，以与主机6810和UFS卡6830通信。特别地，UFS装置6820可通过用于与主机6810通信的M-PHY和UniPro模块和用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标ID(标识符)交换操作，来与主机6810或UFS卡6830通信。主机6810和UFS卡6830可通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来彼此通信。在所示实施例中，一个UFS装置6820连接到主机6810并且一个UFS卡6830连接到UFS装置6820。然而，多个UFS装置可并联或以星型形式连接到主机6810，或者串联或以链型形式连接到主机6810。多个UFS卡可并联或以星型形式连接到UFS装置6820，或者串联或以链型形式连接到UFS装置6820。

图22是示意性地示出根据实施例的包括存储器系统的数据处理系统的另一示例的示图。图22是示意性地示出可应用存储器系统的用户系统的示图。

参照图22，用户系统6900可包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。

具体地，应用处理器6930可驱动用户系统6900中的诸如OS的组件，并且包括控制用户系统6900中包括的组件的控制器、接口和图形引擎。应用处理器6930可被设置为片上系统(SoC)。

存储器模块6920可作为用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块6920可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM的易失性RAM或诸如PRAM、ReRAM、MRAM和FRAM的非易失性RAM。例如，可基于POP(堆叠式封装)，来封装和安装应用处理器6930和存储器模块6920。

网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，而且还可支持诸如以下的各种无线通信协议：码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(Wimax)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置，特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可应用于有线/无线电子装置。网络模块6940可被包括在应用处理器6930中。

存储模块6950可存储数据，例如从应用处理器6930接收的数据，然后可将所存储的数据传送到应用处理器6930。存储模块6950可由例如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3D NAND闪存的非易失性半导体存储器装置来实施，并且可被设置为诸如用户系统6900的存储卡或外部驱动器的可移除存储介质。存储模块6950可与参照图1描述的存储器系统110相对应。此外，存储模块6950可被实施为如以上参照图16至图21所述的SSD、eMMC和UFS。

用户接口6910可包括用于将数据或命令输入到应用处理器6930或用于将数据输出到外部装置的接口。例如，用户接口6910可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器的用户输出接口。

此外，当图1的存储器系统110被应用于用户系统6900的移动电子装置时，应用处理器6930可控制移动电子装置的全部操作，并且网络模块6940可用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可在移动电子装置的显示/触摸模块上显示通过处理器6930处理的数据，或支持从触摸面板接收数据的功能。

根据本发明的实施例，存储器系统可通过形成包括初始坏块的短超级块来获得存储器空间。

虽然已经针对具体实施例描述了本发明，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可进行各种改变和修改。

Claims

1.一种存储器系统，包括：

存储器装置，包括多个超级块；

重新映射单元，通过将包括在所述多个超级块中的坏超级块的初始坏块的地址映射到包括在备用组中的正常块的地址，来形成重新映射超级块；

短超级块检测单元，当在形成所述重新映射超级块之后所述多个超级块中剩余一个或多个坏超级块并且剩余的坏超级块内的所述初始坏块的数量等于或小于预定阈值时，形成具有包括在所述剩余的坏超级块中的存储块的短超级块；

位图生成单元，生成位图，所述位图表示所述多个超级块中的每一个中包括的存储块中的每一个是正常块还是所述初始坏块；以及

处理器，通过参考所述位图，基于所述超级块的正常块的数量，对用于访问所述多个超级块中的一个超级块的命令进行交织，并且控制所述存储器装置同时对所述正常块执行命令操作。

2.根据权利要求1所述的存储器系统，进一步包括初始坏块检测单元，检测原始所述超级块内的所述初始坏块并且生成所述初始坏块的地址信息。

3.根据权利要求1所述的存储器系统，其中所述初始坏块是在制造工序之后执行的测试中被确定为坏块的存储块。

4.根据权利要求1所述的存储器系统，其中所述备用组中包括的所述正常块与对应的初始坏块属于相同的平面。

5.根据权利要求1所述的存储器系统，其中当所述短超级块中包括的第一存储块是所述正常块时，所述位图生成单元在所述位图中的与所述第一存储块相对应的元素中记录值“1”。

6.根据权利要求1所述的存储器系统，其中当所述短超级块中包括的第二存储块是所述初始坏块时，所述位图生成单元在所述位图中的与所述第二存储块相对应的元素中记录值“0”。

7.根据权利要求1所述的存储器系统，其中所述命令操作是编程操作或擦除操作。

8.根据权利要求1所述的存储器系统，其中当原始所述超级块内的所述初始坏块的数量大于所述预定阈值时，所述短超级块检测单元将原始所述超级块中包括的存储块作为坏块进行处理。

9.一种操作存储器系统的方法，所述存储器系统包括多个超级块，所述方法包括：

通过将包括在所述多个超级块中的坏超级块的初始坏块的地址映射到包括在备用组中的正常块的地址，来形成重新映射超级块；

当在形成所述重新映射超级块之后所述多个超级块中剩余一个或多个坏超级块并且剩余的坏超级块内的所述初始坏块的数量等于或小于预定阈值时，形成具有包括在所述剩余的坏超级块中的存储块的短超级块；

生成位图，所述位图表示所述多个超级块中包括的存储块中的每一个是正常块还是所述初始坏块；

通过参考所述位图，基于所述超级块的正常块的数量，对用于访问所述多个超级块中的一个超级块的命令进行交织，

同时对所述正常块执行命令操作。

10.根据权利要求9所述的方法，进一步包括检测原始所述超级块内的所述初始坏块并且生成所述初始坏块的地址信息。

11.根据权利要求9所述的方法，其中所述初始坏块是在制造工序之后执行的测试中被确定为坏块的存储块。

12.根据权利要求9所述的方法，其中所述备用组中的包括的所述正常块与对应的初始坏块中的每一个属于相同的平面。

13.根据权利要求9所述的方法，其中生成所述位图包括：当所述短超级块中包括的第一存储块是所述正常块时，在所述位图中的与所述第一存储块相对应的元素中记录值“1”。

14.根据权利要求9所述的方法，其中生成所述位图包括：当所述短超级块中包括的第二存储块是所述初始坏块时，在所述位图中的与所述第二存储块相对应的元素中记录值“0”。

15.根据权利要求9所述的方法，其中所述命令操作是编程操作或擦除操作。

16.根据权利要求9所述的方法，进一步包括：当原始所述超级块内的所述初始坏块的数量大于所述预定阈值时，将原始所述超级块中包括的存储块作为坏块进行处理。