CN111367827B - 存储器系统及其操作方法 - Google Patents

Abstract

本文描述了存储器系统及其操作方法。一种存储器系统包括：存储器装置；运行时坏块检测器，适于将超级存储器块的信息存储在坏列表中，每个超级存储器块包括运行时坏块；位图管理器，适于生成表示每个超级存储器块中的存储器块的完整性信息的位图；短超级块管理器，适于每当逻辑单元配置命令从主机被接收时，基于坏列表和位图来在超级存储器块之中将具有的运行时坏块的数目小于或等于阈值的超级存储器块指定为短超级存储器块；以及处理器，适于控制存储器装置以基于位图来同时访问形成指定的短超级存储器块的存储器块之中的正常块并且执行正常操作。

Description

存储器系统及其操作方法

相关申请的交叉引用

本申请要求于2018年12月26日提交的韩国专利申请No.10-2018-0169486的优先权，其全部内容通过引用合并于此。

技术领域

本发明的各个实施例涉及存储器系统，并且更具体地涉及用于有效地形成超级块的存储器系统以及用于操作该存储器系统的方法。

背景技术

计算机环境范例已经转移到普适计算，这使得可以随时随地使用计算系统。结果，诸如移动电话、数码相机和膝上型计算机等的便携式电子装置的使用迅速增加。这些便携式电子装置通常使用具有一个或多个存储器装置的存储器系统来存储数据。存储器系统可以用作便携式电子装置的主存储器装置或辅助存储器装置。

与硬盘装置相比，由于没有移动部件，存储器系统具有出色的稳定性、耐用性、高信息访问速度和低功耗。具有这种优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储器卡以及固态驱动器(SSD)。

发明内容

本发明的实施例涉及存储器系统，其能够形成包括运行时坏块的短超级块并且基于表示关于正常块和坏块的信息的位图来访问短超级块中的正常块。

根据本发明的实施例，一种存储器系统包括：存储器装置；运行时坏块检测器，适于将超级存储器块的信息存储在坏列表中，每个超级存储器块包括运行时坏块；位图管理器，适于生成表示超级存储器块中的每个超级存储器块中的存储器块的完整性信息的位图；短超级块管理器，适于每当逻辑单元配置命令从主机被接收时，基于坏列表和位图来在超级存储器块之中将具有的运行时坏块的数目小于或等于阈值的超级存储器块指定为短超级存储器块；以及处理器，适于控制存储器装置以基于位图来同时访问形成指定的短超级存储器块的存储器块之中的正常块并且执行正常操作。

根据本发明的另一实施例，一种用于操作存储器系统的方法，包括：将超级存储器块的信息存储在坏列表中，每个超级存储器块的信息包括运行时坏块；生成表示超级存储器块中的每个超级存储器块中的存储器块的完整性信息的位图；每当逻辑单元配置命令从主机被接收时，基于坏列表和位图来将超级存储器块之中的具有的运行时坏块的数目小于或等于阈值的超级存储器块指定为短超级存储器块；以及基于位图来同时访问形成指定的短超级存储器块的存储器块之中的正常块并且执行正常操作。

根据本发明的另一实施例，一种存储器系统，包括：存储器装置，包括多个超级存储器块；以及控制器，适于：在多个超级存储器块之中检测各自包括至少一个坏块的坏超级存储器块；在坏超级存储器块之中确定短超级存储器块，短超级存储器块具有的坏块的数目小于或等于阈值；以及对短超级存储器块的正常块同时执行正常操作。

附图说明

图1是示出根据本发明的实施例的包括存储器系统的数据处理系统的框图。

图2是示出根据本发明的实施例的在存储器系统中使用的超级存储器块的概念的框图。

图3是示出重新映射操作的图。

图4是示出存储由于重新映射操作而更新的地址信息的表的图。

图5是示出由于重新映射操作而改变的擦除/写入循环的说明图。

图6是示出根据本发明的实施例的存储器系统的操作的流程图。

图7是示出根据本发明的实施例的生成坏列表BAD_LIST的过程的图。

图8是示出根据本发明的实施例的生成位图的过程的图。

图9是示出根据本发明的实施例的存储器系统的框图。

图10是示出图1所示的存储器系统中采用的存储器装置的示例性配置的示意图。

图11是示出图1所示的存储器装置中的存储器块的存储器单元阵列的示例性配置的电路图。

图12是示出根据本发明的实施例的存储器系统的存储器装置的结构的框图。

图13至图21是示意性地示出根据本发明的各个实施例的数据处理系统的示例性应用的图。

具体实施方式

下面参考附图更详细地描述本发明的各种实施例。然而，本发明可以以不同的形式实施，并且不应当被解释为限于本文中阐述的实施例。相反，提供这些实施例是为了使得本公开透彻和完整，并且将本发明的范围充分地传达给本领域技术人员。贯穿本公开，在本发明的各个附图和实施例中，相同的附图标记指代相同的部分。

注意，在整个说明书中，对“一个实施例”、“另一实施例”等的引用不一定仅表示一个实施例，并且对任何这样的短语的不同引用不一定是针对相同的实施例。

应当理解，尽管在本文中可以使用术语“第一”和/或“第二”来标识各种要素，但是这些要素不应当受这些术语的限制。这些术语仅用于区分一个要素和另一要素。例如，在不脱离本公开的教导的情况下，在一个实例中的第一要素可以在另一实例中被称为第二要素，反之亦然。

应当理解，当一个元件被称为“耦合”或“连接”到另一元件时，它可以直接耦合或连接到另一元件，或者在它们之间可以存在一个或多个中间元件。相反，应当理解，当一个元件被称为“直接耦合”或“直接连接”到另一元件时，不存在中间元件，表达元件之间的关系的其他表述(诸如“在……之间”、“直接在……之间”、“与……相邻”或“直接与……相邻”)应当以相同的方式解释。

本文中使用的术语仅出于描述特定实施例的目的，而非旨在进行限制。在本公开中，单数形式旨在包括复数形式，反之亦然，除非上下文另外明确指出。还应当理解，当在本说明书中使用时，诸如“包括”、“包含”、“具有”等开放式术语指定所述特征、数字、步骤、操作、元件、部件和/或其组合的存在，但是不排除一个或多个其他特征、数字、步骤、操作、元件、部件和/或其组合的存在或增加。

下述实施例仅出于理解本公开的技术精神的目的；本发明的范围不应当限于所公开的实施例。对于本领域技术人员将很清楚的是，除了所公开的实施例之外，还可以根据本公开做出各种其他实施例。

除非另有定义，否则本文中使用的包括技术和科学术语在内的所有术语具有与本公开所属领域的普通技术人员通常所理解的相同的含义。除非在本公开中另外定义，否则这些术语不应当以理想的或过度正式的方式解释。

下面参考附图详细描述本发明的各种实施例。

图1是示出根据本发明的实施例的包括存储器系统110的数据处理系统100的框图。

参考图1，数据处理系统100可以包括可操作地耦合到存储器系统110的主机102。

主机102可以包括各种便携式电子装置(诸如移动电话、MP3播放器和膝上型计算机)中的任何一种或者各种非便携式电子装置(诸如台式计算机、游戏机、电视(TV)和投影仪)中的任何一种。

主机102可以包括一个操作系统(OS)或多个操作系统。主机102可以执行OS以在存储器系统110上执行与用户的请求相对应的操作。这里，主机102可以向存储器系统110提供与用户的请求相对应的多个命令。因此，存储器系统110可以执行与多个命令相对应的特定操作，即，与用户的请求相对应的操作。OS可以管理和控制主机102的整体功能和操作。OS可以使用数据处理系统100或存储器系统110来支持主机102与用户之间的操作。

存储器系统110可以响应于来自主机102的请求而操作或执行特定功能或操作。特别地，存储器系统110可以存储要由主机102访问的数据。存储器系统110可以用作主机102的主存储器系统或辅助存储器系统。存储器系统110可以根据主机接口的协议而利用可以与主机102电耦合的各种类型的存储装置中的任何一种来实现。存储器系统110的非限制性示例包括固态驱动器(SSD)、多媒体卡(MMC)和嵌入式MMC(eMMC)。

存储器系统110可以包括各种类型的存储装置中的任何一种。这样的存储装置的非限制性示例包括易失性存储器装置(诸如动态随机存取存储器(DRAM)和静态RAM(SRAM))以及非易失性存储器装置(诸如只读存储器(ROM)、掩码ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻RAM(RRAM)和闪存)。

存储器系统110可以包括控制器130和存储器装置150。

控制器130和存储器装置150可以集成到单个半导体装置中，该单个半导体装置可以被包括在上述各种类型的存储器系统中的任何一个中。例如，控制器130和存储器装置150可以集成为单个半导体装置以构成固态驱动器(SSD)、个人计算机存储器卡国际协会(PCMCIA)卡、安全数字(SD)卡(例如，迷你SD、微型SD和SD高容量(SDHC))或通用闪存(UFS)装置。存储器系统110可以被配置作为计算机、智能电话、便携式游戏机或构成计算系统的各种部件之一的一部分。

存储器装置150可以是即使不供电也可以保留存储数据的非易失性存储器装置。存储器装置150可以通过写入操作存储从主机102提供的数据，并且可以通过读取操作将存储在其中的数据输出到主机102。在一个实施例中，存储器装置150可以包括多个存储器管芯(未示出)，并且每个存储器管芯可以包括多个平面(未示出)。每个平面可以包括多个存储器块152至156，每个存储器块可以包括多个页，每个页可以包括耦合到字线的多个存储器单元。在一个实施例中，存储器装置150可以是具有3维(3D)堆叠结构的闪存。

下面将参考图10至图12更详细地描述存储器装置150的结构和存储器装置150的三维立体堆叠结构。

控制器130可以响应于来自主机102的请求而控制存储器装置150。例如，控制器130可以将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。对于该操作，控制器130可以控制存储器装置150的读取、写入、编程和擦除操作。

更具体地，控制器130可以包括主机接口(I/F)132、处理器134、存储器接口142和存储器144，它们均经由内部总线可操作地耦合或接合。如下面参考图9所述，控制器130可以进一步包括运行时坏块(RTBB)检测器902、位图管理器904和短超级块管理器906。

主机接口132可以处理主机102的命令和数据。主机接口132可以通过各种接口协议中的一种或多种与主机102通信，接口协议诸如通用串行总线(USB)、多媒体卡(MMC)、外围部件互连快速(PCI-e或PCIe)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)和集成驱动器电子器件(IDE)。主机接口132可以经由固件(即，用于与主机102交换数据的主机接口层(HIL))来被驱动。

存储器接口142可以用作控制器130与存储器装置150之间的存储器/存储接口，使得控制器130可以响应于来自主机102的请求而控制存储器装置150。

存储器144可以用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。

存储器144可以是易失性存储器。例如，存储器144可以是静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)。存储器144可以设置在控制器130内部或外部。在一个实施例中，如图1所示，存储器144可以设置在控制器130内。在另一实施例中，存储器144可以是具有用于在存储器144与控制器130之间传输数据的存储器接口的外部易失性存储器。

如上所述，存储器144可以包括程序存储器、数据存储器、写缓冲器/高速缓存、读缓冲器/高速缓存、数据缓冲器/高速缓存和映射缓冲器/高速缓存以存储在主机102与存储器装置150之间执行数据写入和读取操作所需要的一些数据以及控制器130和存储器装置150执行这些操作所需要的其他数据。

处理器134可以控制存储器系统110的整体操作。处理器134可以使用固件来控制存储器系统110的整体操作。固件可以被称为闪存转换层(FTL)。处理器134可以利用微处理器或中央处理单元(CPU)来实现。

例如，控制器130可以通过处理器134来执行存储器装置150中的主机102所请求的操作。此外，控制器130可以通过处理器134在存储器装置150上执行后台操作。后台操作可以包括将存储器装置150的存储器块152至156之中的一些存储器块中存储的数据复制和处理到其他存储器块中的操作(即，垃圾收集(GC)操作)、在存储器块152至156中的选定块之间交换数据的操作(即，损耗均衡(WL)操作)、将存储在控制器130中的映射数据存储在存储器块152至156中的操作(即，映射刷新操作)、或者管理存储器装置150的坏块的操作(即，检测和处理存储器装置150中的存储器块152至156之中的坏块的坏块管理操作)。

图2是示出根据本发明的实施例的在存储器系统中使用的超级存储器块的概念的图。

注意，图2详细示出了与涉及超级存储器块的描述有关的存储器装置150的某些组成元件。为了清楚起见，省略了存储器装置150的其他元件。

参考图2，存储器装置150可以包括多个存储器块，例如，BLOCK000至BLOCK00N、BLOCK010至BLOCK01N、BLOCK100至BLOCK10N以及BLOCK110至BLOCK11N。

另外，存储器装置150可以包括能够通过第零通道CH0输入和输出数据的第一存储器管芯DIE0和能够通过第一通道CH1输入和输出数据的第二存储器管芯DIE1。第零通道CH0和第一通道CH1可以以交错方案输入和输出数据。

第一存储器管芯DIE0可以包括分别对应于多个路径(例如，WAY0和WAY1)的多个平面(例如，PLANE00和PLANE01)。路径WAY0和WAY1可以通过共享第零通道CH0以交错方案输入和输出数据。

第二存储器管芯DIE1可以包括分别对应于多个路径(例如，WAY2和WAY3)的多个平面(例如，PLANE10和PLANE11)。路径WAY2和WAY3可以通过共享第一通道CH1以交错方案输入和输出数据。

第一存储器管芯DIE0的第一平面PLANE00可以包括存储器装置150中的多个存储器块之中的预定数目的存储器块，例如，BLOCK000至BLOCK00N。

第一存储器管芯DIE0的第二平面PLANE01可以包括存储器装置150的多个存储器块之中的预定数目的存储器块，例如，BLOCK010至BLOCK01N。

第二存储器管芯DIE1的第一平面PLANE10可以包括存储器装置150的多个存储器块之中的预定数目的存储器块，例如，BLOCK100至BLOCK10N。

第二存储器管芯DIE1的第二平面PLANE11可以包括存储器装置150的多个存储器块之中的预定数目的存储器块，例如，BLOCK110至BLOCK11N。

以这种方式，存储器装置150中的多个存储器块可以根据它们的物理位置以及它们对路径和通道的使用而被划分为组。

尽管图2示出了其中在存储器装置150中包括两个存储器管芯并且在每个存储器管芯中包括两个平面的布置，但是本发明不限于此。可替代地，根据系统设计考虑，存储器装置150中可以包括比两个更多或更少的存储器管芯，每个存储器管芯中可以包括比两个更多或更少的平面。此外，还可以根据系统设计考虑来调节每个平面中包括的存储器块的数目。

代替基于存储器块的物理位置划分存储器块，可替代地，控制器130可以基于被同时选择和操作的存储器块来划分多个存储器块BLOCK000至BLOCK00N、BLOCK010至BLOCK01N、BLOCK100至BLOCK10N以及BLOCK110至BLOCK11N。换言之，控制器130可以通过对能够同时选择的存储器块进行分组来管理位于不同管芯或不同平面中的多个存储器块，从而将分组的存储器块划分为超级存储器块。

可以根据系统设计考虑，以各种方式执行由控制器130将存储器块分组为超级存储器块的同时选择方案。本文中，以下将例示三种同时选择方案。

第一方案是将来自第一存储器管芯DIE0的第一平面PLANE00的任意存储器块BLOCK000和第二平面PLANE01的任意存储器块BLOCK010进行分组，并且将分组的存储器块BLOCK000和BLOCK010作为单个超级存储器块A1进行管理。当将第一方案应用于第二存储器管芯DIE1时，控制器130可以将来自第一平面PLANE10的任意存储器块BLOCK100和来自第二平面PLANE11的任意存储器块BLOCK110进行分组，并且将分组的存储器块BLOCK100和BLOCK110作为单个超级存储器块A2进行管理。

第二方案是将来自第一存储器管芯DIE0的第一平面PLANE00的任意存储器块BLOCK002和来自第二存储器管芯DIE1的第一平面PLANE10的任意存储器块BLOCK102进行分组，并且将分组的存储器块BLOCK002和BLOCK102作为单个超级存储器块B1进行管理。另外，根据第二种方式，控制器130可以将来自第一存储器管芯DIE0的第二平面PLANE01的任意存储器块BLOCK012和来自第二存储器管芯DIE1的第二平面PLANE11的任意存储器块BLOCK112进行分组，并且将分组的存储器块BLOCK012和BLOCK112作为单个超级存储器块B2进行管理。

第三方案是将来自第一存储器管芯DIE0的第一平面PLANE00的任意存储器块BLOCK001、来自第一存储器管芯DIE0的第二平面PLANE01的任意存储器块BLOCK011、来自第二存储器管芯DIE1的第一平面PLANE10的任意存储器块BLOCK101和来自第二存储器管芯DIE1的第二平面PLANE11的任意存储器块BLOCK111进行分组，并且将分组的存储器块BLOCK001、BLOCK011、BLOCK101和BLOCK111作为单个超级存储器块C进行管理。

各个超级存储器块中的同时可选择的存储器块可以由控制器130通过交错方案同时选择，例如，通道交错方案、存储器管芯交错方案、存储芯片交错方案或路径交错方案。

当存储器装置150重复执行编程操作和擦除操作时，在制造之后执行的测试中，最初被确定为正常的一个或多个存储器块随后可能被检测为异常。由于重复的编程操作和擦除操作而变为异常的存储器块可以被定义为运行时坏块RTBB。如先前参考图2描述的，控制器130可以控制存储器装置150以同时访问超级存储器块中的所有存储器块并且基于超级存储器块的单位来执行编程操作或擦除操作(其中任何一个可以被视为正常操作)。当超级存储器块中的存储器块之中出现运行时坏块RTBB时，存储器装置150可能无法基于超级存储器块的单位来执行正常操作NORMAL_OP。

控制器130可以控制存储器装置150以仅针对仅由正常块形成的超级存储器块而基于超级存储器块来执行正常操作NORMAL_OP。因此，当在超级存储器块中的存储器块之中出现运行时坏块RTBB时，控制器130可以将包括运行时坏块RTBB的牺牲超级存储器块作为坏块进行处理，并且控制存储器装置150不访问牺牲超级存储器块。当控制器130将包括运行时坏块RTBB的牺牲超级存储器块作为坏块进行处理时，控制器130可能不能使用正常块，这些正常块是牺牲超级存储器块中除了运行时坏块RTBB以外的存储器块，从而浪费了存储器空间。

为了避免这种浪费的存储器空间，控制器130可以将一个牺牲超级存储器块中的运行时坏块RTBB替换为另一不同牺牲超级存储器块中的目标正常块。牺牲超级块可以包括至少一个运行时坏块RTBB。而且，目标正常块可以是在与运行时坏块RTBB所属的平面相同的相对平面位置的正常块。如稍后参考图3和图4描述，控制器130可以执行重新映射操作以用于将运行时坏块RTBB的地址映射到目标正常块的地址，并且可以以表的形式单独存储由于重新映射操作而获取的改变后的地址。

图3示出了重新映射操作。

描述了由第一管芯DIE1至第三管芯DIE3中的每个管芯中的两个平面中的每个平面中的存储器块之中共享相同索引的存储器块形成的超级存储器块。例如，控制器130可以形成第一超级存储器块SB1以包括共享第一索引INDEX1的存储器块。在该示例中，这样的存储器块包括DIE1的PLANE11的BLK111；DIE1的PLANE21的BLK121；DIE2的PLANE12的BLK112；DIE2的PLANE22的BLK122；DIE3的PLANE13的BLK113；以及DIE3的PLANE23的BLK123。类似地，控制器130可以形成第二超级存储器块SB1至第四超级存储器块SB4以分别包括第一管芯DIE1至第三管芯DIE3中的存储器块之中共享第二索引INDEX2至第四索引INDEX4的存储器块。

图3示出了运行时坏块RTBB发生的状态。参考图3，由控制器130检测到的RTBB包括在第一管芯DIE1的PLANE21中的并且在第一超级存储器块SB1中的存储器块BLK121；在第二管芯DIE2的PLANE12中的并且在第二超级存储器块SB2中的存储器块BLK212；在第一管芯DIE1的PLANE11中的存储器块BLK311；以及分别被包括在第三管芯DIE3的第一平面PLANE13和第二平面PLANE23中的并且在第三超级存储器块SB3中的存储器块BLK313和BLK323。

控制器130可以检测具有正常块的牺牲超级存储器块以替换第一超级存储器块SB1中的运行时坏块BLK121以便执行重新映射操作。控制器130可以指定每个包括至少一个运行时坏块RTBB的一个或多个剩余超级存储器块(即，不包括SB1)，作为牺牲超级块候选组。例如，控制器130可以在牺牲超级块候选组的超级存储器块之中选择其存储器块在与运行时坏块BLK121所属的平面PLANE21相同的平面中的一个或多个超级存储器块。控制器130可以在以上选择的超级存储器块之中指定任意超级存储器块作为牺牲超级存储器块。

例如，控制器130可以将每个包括至少一个运行时坏块RTBB的第二超级存储器块SB2和第三超级存储器块SB3指定为牺牲超级块候选组。第一超级存储器块SB1中的运行时坏块BLK121可以属于第二平面PLANE21。第二超级存储器块SB2和第三超级存储器块SB3中的第二平面PLANE21中的存储器块BLK221和BLK321可以分别是正常块。因此，控制器130可以任意地选择第二超级存储器块SB2，并且然后将第二超级存储器块SB2指定为牺牲超级存储器块。

控制器130可以执行重新映射操作，将第一超级存储器块SB1中的运行时坏块BLK121的地址映射到检测到的牺牲超级存储器块中在与运行时坏块BLK121所属的平面相同的平面中的正常块的地址。例如，控制器130可以执行重新映射操作，将第一超级存储器块SB1中的运行时坏块BLK121的地址映射到被指定为牺牲超级存储器块的第二超级存储器块SB2的第二平面PLANE21中的正常块BLK221的地址。

当第一超级存储器块SB1作为重新映射操作的结果仅包括正常存储器块时，控制器130可以以相同的方式执行重新映射操作，将第二超级存储器块SB2中的运行时坏块RTBB替换为正常块。例如，控制器130可以执行重新映射操作，将第三超级存储器块SB3中的存储器块之中在第一管芯DIE1的第二平面PLANE21中的正常块BLK321的地址和在第二管芯DIE2的第一平面PLANE12中的正常块BLK312的地址映射到第二超级存储器块SB2中的存储器块之中在第一管芯DIE1的第二平面PLANE21中的运行时坏块BLK121的地址和在第二管芯DIE2的第一平面PLANE12中的运行时坏块BLK212的地址。根据重新映射操作，第二超级存储器块SB2中的所有存储器块由于重新映射操作而可以变为正常块，并且控制器130可以以表格形式存储由于重新映射操作而改变的地址，这将在下面参考图4进行描述。

图4示出了存储由于重新映射操作而更新的地址信息的表402。

参考图4，表402可以对应于上述第一超级存储器块SB1至第四超级存储器块SB4。表402可以表示关于由于重新映射操作而获取的改变后的地址的信息。

图1的控制器130可以执行重新映射操作，将第一超级存储器块SB1中的运行时坏块BLK121的地址映射到第二超级存储器块SB2中的存储器块之中在运行时坏块BLK121所属的第一管芯DIE1的第二平面PLANE21中的正常块BLK221的地址，并且然后将由于重新映射操作而获取的改变后的地址存储在表402中。例如，控制器130可以通过以下方式初始化表402：将第一超级存储器块SB1中的存储器块的地址存储在表402的第一行的字段中，并且将第一管芯DIE1的第二平面PLANE21中的运行时坏块BLK121的地址存储在位于表402的第一行且第二列的元素中。在执行重新映射操作之后，控制器130可以利用第二超级存储器块SB2中的存储器块之中在运行时坏块BLK121所属的第一管芯DIE1的第二平面PLANE21中的正常块BLK221的地址来更新位于表402的第一行且第二列的元素。

类似地，控制器130可以执行重新映射操作，将第二超级存储器块SB2中的运行时坏块BLK121和BLK212的地址分别映射到第三超级存储器块SB3中的正常块BLK321和BLK312的地址，并且然后将由于重新映射操作而获取的改变后的地址存储在表402中。例如，控制器130可以分别利用第三超级存储器块SB3中的正常块BLK321和BLK312的地址来更新位于第二行且第二列的元素以及位于第二行且第三列的元素。如上所述，控制器130可以通过在超级存储器块之间执行重新映射操作来获取更宽的存储器空间。然而，重新映射操作可能引起担心，因为每个超级存储器块的擦除/写入循环可能改变。

图5示出了擦除/写入循环由于重新映射操作而改变。

参考图5，第一表502和第二表504可以对应于先前描述的第一超级存储器块SB1至第四超级存储器块SB4。第一表502可以表示在执行重新映射操作之前的每个存储器块的擦除/写入循环，并且第二表504可以表示在重新映射操作之后的每个存储器块的擦除/写入循环。

控制器130可以基于超级存储器块的擦除/写入循环EW_SB来确定超级存储器块的磨损状态，该擦除/写入循环EW_SB是超级存储器块中的存储器块的擦除/写入循环之和。例如，当超级存储器块的擦除/写入循环EW_SB大于或等于可以被预先确定的阈值时，控制器130可以选择超级存储器块中的所有存储器块作为损耗均衡目标块。超级存储器块的擦除/写入循环EW_SB可以是用于确定是否执行上述操作(诸如损耗均衡操作等)的重要标准。当控制器130执行重新映射操作，交换属于不同超级存储器块的存储器块的地址时，如以上参考图3和4所述，每个超级存储器块的擦除/写入循环EW_SB可能改变，这是有问题的。

例如，参考图5所示的第一表502和第二表504，在重新映射操作之前的第一超级存储器块SB1的擦除/写入循环EW_SB是150，在重新映射操作之后的第一超级存储器块SB1的擦除/写入循环EW_SB可以是160。换言之，在重新映射操作之后的第一超级存储器块SB1的擦除/写入循环EW_SB可以增加10。同样，在重新映射操作之后，第二超级存储器块SB2的擦除/写入循环EW_SB可以减少60，并且在重新映射操作之后，第三超级存储器块SB3的擦除/写入循环EW_SB可以增加50。

根据本发明的实施例，控制器130可以形成包括运行时坏块RTBB的短超级块。以这种方式，即使在运行时坏块RTBB发生时，也可以防止发生每个超级存储器块的擦除/写入循环改变的担心，以及确保更大的存储器空间。

图6是示出根据本发明的实施例的存储器系统110的操作的流程图。

参考图6，在步骤S602中，每当运行时坏块RTBB出现时，控制器130可以将包括运行时坏块RTBB的超级存储器块包括在坏列表BAD_LIST中。控制器130可以控制存储器装置150不访问形成坏列表BAD_LIST中的超级存储器块的存储器块，这将在稍后参考图7进行描述。

在步骤S604中，控制器130可以生成表示超级存储器块中的存储器块的完整性信息的位图BIT_MAP。控制器130可以在位图BIT_MAP中显示或以其他方式指示作为正常块的存储器块和作为运行时坏块RTBB的存储器块，以区分正常块与RTBB。例如，如稍后将参考图8描述，控制器130可以在位图BIT_MAP中将与正常块相对应的元素指定为值“1”，并且将与运行时坏块RTBB相对应的元素指定为值“0”。

图7示出了根据本发明的实施例的生成坏列表BAD_LIST的过程。

作为示例，图7示出了以与前文已经描述的图3相同的方式形成超级存储器块的情况。图7示出了运行时坏块RTBB发生的存储器块与图3中相同的情况。

控制器130可以将第一超级存储器块SB1中的存储器块之中在第一管芯DIE1的第二平面PLANE21中的存储器块BLK121检测为运行时坏块RTBB。控制器130可以将包括运行时坏块BLK121的第一超级存储器块SB1包括在第一坏列表702中。类似地，控制器130可以将其每个包括一个或多个运行时坏块RTBB的第二超级存储器块SB2和第三超级存储器块SB3包括在第一坏列表702中。如稍后将描述，控制器130可以从第一坏列表702中删除第一坏列表702中的超级存储器块之中被指定为短超级存储器块SHORT_SB的超级存储器块，并且未被指定为短超级存储器块SHORT_SB的超级存储器块可以保留在第二坏列表704中。

图8示出了根据本发明的实施例的生成位图的过程。

作为示例，进一步描述与以上参考图7描述的超级存储器块相对应的位图802。

控制器130可以生成表示第一超级存储器块SB1至第四超级存储器块SB4中的存储器块的完整性的位图802。位图802可以包括与第一超级存储器块SB1至第四超级存储器块SB4的数目之和一样多的行。而且，位图802可以包括与形成第一超级存储器块SB1至第四超级存储器块SB4中的每个超级存储器块的存储器块的数目一样多的列。例如，位图802可以包括四行，一行针对第一超级存储器块SB1至第四超级存储器块SB4中的每一个，并且包括与形成第一超级存储器块SB1至第四超级存储器块SB4中的每个超级存储器块的存储器块的数目相对应的六列。

根据本发明的实施例，对于第一超级存储器块SB1至第四超级存储器块SB4中的每个超级存储器块中的每个正常存储器块，控制器130可以在位图802中与该存储器块相对应的元素中存储值“1”。此外，对于第一超级存储器块SB1至第四超级存储器块SB4中的每个超级存储器块中的作为运行时坏块RTBB的每个存储器块，控制器130可以在位图802中与该存储器块相对应的元素中存储值“0”。

由于第一超级存储器块SB1中的第二存储器块BLK121是运行时坏块RTBB，控制器130可以在位图802中位于与第二存储器块BLK121所属的第一超级存储器块SB1相对应的第一行且与第二存储器块BLK121所属的第一管芯DIE1的第二平面PLANE21相对应的第二列处的元素中存储值“0”。此外，由于第二超级存储器块SB2中的第二存储器块BLK221是正常块，控制器130可以在位图802中位于与第二存储器块BLK221所属的第二超级存储器块SB2相对应的第二行且与第二存储器块BLK221所属的第一管芯DIE1的第二平面PLANE21相对应的第二列处的元素中存储值“1”。

再次参考图6，在步骤S606中，响应于从主机102提供的逻辑单元配置命令LUC_CMD，控制器130可以将坏列表BAD_LIST中的每个超级存储器块中的运行时坏块的数目#RTBB与阈值TH进行比较。阈值TH可以是预先确定的。每当从主机102提供逻辑单元配置命令LUC_CMD时，控制器130可以更新逻辑单元信息，逻辑单元信息包括针对基于主机102的逻辑地址的各种设置值。根据本发明的实施例，当坏列表BAD_LIST中的超级存储器块中的运行时坏块的数目#RTBB大于阈值TH(步骤S606中的“是”)时，控制器130可以使超级存储器块保留在坏列表BAD_LIST中。

在步骤S608中，当坏列表BAD_LIST中的超级存储器块中的运行时坏块的数目#RTBB小于或等于阈值TH(步骤S606中的“否”)时，控制器130可以将超级存储器块指定为短超级块SHORT_SB。控制器130可以在利用超级存储器块中的存储器块形成短超级块SHORT_SB之后更新在步骤S604中生成的位图BIT_MAP，并且从坏列表BAD_LIST中删除超级存储器块。

再次参考图7，控制器130可以将第一坏列表702中的第一超级存储器块SB1至第三超级存储器块SB3中的每个超级存储器块中的运行时坏块的数目#RTBB与阈值TH进行比较。控制器130可以将第一超级存储器块SB1至第三超级存储器块SB3中的每个超级存储器块中的#RTBB小于或等于阈值TH的超级存储器块指定为短超级块SHORT_SB。

当阈值TH为2时，控制器130可以将第一超级存储器块SB1至第三超级存储器块SB3之中的第一超级存储器块SB1和第二超级存储器块SB2指定为短超级块SHORT_SB，因为SB1和SB2中的每一个具有少于2个的RTBB。控制器130可以从第一坏列表702中删除被指定为短超级块SHORT_SB的第一超级存储器块SB1和第二超级存储器块SB2。在该示例中，第三超级存储器块SB3中的运行时坏块BLK311、BLK313和BLK323的数目为3，其大于为2的阈值TH。因此，控制器130可以使第三超级存储器块SB3保留在第一坏列表702中。由于图7所示的第二坏列表704表示在控制器130已经从第一坏列表702删除了第一超级存储器块SB1和第二超级存储器块SB2之后的状态，第二坏列表704可以包括第三超级存储器块SB3。

再次参考图6，在步骤S610中，控制器130可以控制存储器装置150以基于如上所述的位图802来同时访问短超级块SHORT_SB中的存储器块之中的正常存储器块。存储器装置150可以在控制器130的控制下基于短超级块的单位来执行正常操作NORMAL_OP。存储器装置150可以对短超级块SHORT_SB中的正常块同时执行编程操作或擦除操作，以基于短超级块的单位来执行正常操作NORMAL_OP，以便提高编程操作或擦除操作的性能。

当从主机102提供多个编程命令和编程数据时，控制器130可以检测位图802中的短超级块SHORT_SB中的正常块的数目。控制器130可以基于短超级块SHORT_SB中的正常块的检测到的数目来计算可以同时编程到短超级块SHORT_SB中的正常块中的数据的大小。控制器130可以将与计算出的数据大小相对应的编程数据和与该编程数据相对应的编程命令提供给存储器装置150，并且控制存储器装置150将编程数据同时编程在短超级块SHORT_SB中的正常块中。

根据本发明的实施例，当由于重复执行编程操作或擦除操作而导致运行时坏块RTBB发生时，控制器130可以利用包括运行时坏块RTBB的超级存储器块中的存储器块来形成短超级块SHORT_SB，而不执行交换被包括在不同超级存储器块中的存储器块的地址的重新映射操作。控制器130可以生成表示短超级块SHORT_SB中的存储器块是正常块还是运行时坏块RTBB的位图。通过控制存储器装置150以基于所生成的位图来仅访问短超级块SHORT_SB中的存储器块之中作为正常块的存储器块并且执行正常操作NORMAL_OP，控制器130可以在保持每个超级存储器块的擦除/写入循环的同时确保更大的存储器空间。

图9是示出根据本发明的实施例的存储器系统110的框图。作为示例，图9仅示意性地示出了与以下描述有关的图1的那些组成元件。为了清楚起见，省略了一些元件。

参考图9，控制器130可以进一步包括运行时坏块(RTBB)检测器902、位图管理器904和短超级块管理器906。

RTBB检测器902可以检测运行时坏块RTBB。运行时坏块RTBB可以是随着存储器装置150重复执行编程操作或擦除操作而生成的异常存储器块。每当检测到运行时坏块RTBB时，RTBB检测器902可以搜索包括运行时坏块RTBB的超级存储器块。在坏列表BAD_LIST中搜索超级存储器块之后，RTBB检测器902可以将关于运行时坏块的信息INFO_BAD和关于坏列表的信息INFO_BADLIST提供给位图管理器904和短超级块管理器906。

位图管理器904可以基于所提供的运行时坏块信息INFO_BAD来生成位图。位图可以表示超级存储器块中的存储器块的完整性。根据本发明的实施例，如先前参考图8所述，位图管理器904可以通过在形成位图802的元素之中在与正常块相对应的元素中存储值“1”并且在与运行时坏块RTBB相对应的元素中存储值“0”，来以区分它们的方式显示或另外地指示正常块和运行时坏块RTBB。位图管理器904可以将关于所生成的位图的信息INFO_BITMAP提供给短超级块管理器906。

主机接口132可以接收从主机102提供的逻辑单元配置命令LUC_CMD，并且更新包括针对基于主机102的逻辑地址的各种设置值的逻辑单元信息。主机接口132可以响应于所提供的逻辑单元配置命令LUC_CMD而向短超级块管理器906提供触发信号SIG_TRIG。根据本发明的实施例，每当主机接口132从主机102接收到逻辑单元配置命令LUC_CMD时，主机接口132可以向短超级块管理器906提供触发信号SIG_TRIG，并且短超级块管理器906可以响应于所提供的触发信号SIG_TRIG而形成短超级块，如下所述。

短超级块管理器906可以响应于所提供的触发信号SIG_TRIG而指定短超级块。基于所提供的坏块列表信息INFO_BADLIST，当坏列表BAD_LIST中的超级存储器块中的运行时坏块的数目#RTBB小于或等于阈值TH时，短超级块管理器906可以将该超级存储器块指定为短超级块SHORT_SB。短超级块管理器906可以在利用超级存储器块中的存储器块形成短超级块SHORT_SB之后更新所提供的位图信息INFO_BITMAP，并且从坏列表BAD_LIST中删除超级存储器块。当坏列表BAD_LIST中的超级存储器块中的运行时坏块的数目#RTBB大于阈值TH时，短超级块管理器906可以使该超级存储器块保留在坏列表BAD_LIST中。短超级块管理器906可以向处理器134提供更新后的位图信息INFO_BITMAP'和关于短超级块的信息INFO_SSB。

处理器134可以控制存储器装置150以基于所提供的位图信息INFO_BITMAP'来仅访问短超级块SHORT_SB中的存储器块之中的正常存储器块。存储器装置150可以在处理器134的控制下基于短超级块的单位来执行正常操作NORMAL_OP。存储器装置150可以通过对短超级块SHORT_SB中包括的正常块同时执行编程操作或擦除操作来提高编程操作或擦除操作的性能。

根据本发明的实施例的存储器系统100中的存储器装置150的附加特征在下面参考图10至图12更详细地描述。

图10是示出存储器装置150的示意图。图11是示出存储器装置150中的存储器块330的存储器单元阵列的示例性配置的电路图。图12是示出存储器装置150的示例性三维(3D)结构的示意图。

参考图10，存储器装置150可以包括多个存储器块BLOCK0至BLOCKN-1，其中N是大于1的整数。块BLOCK0至BLOCKN-1中的每一个可以包括多个页，例如2^M或M个页，页的数目可以根据电路设计而变化，M是大于1的整数。每个页可以包括耦合到多个字线WL的多个存储器单元。

存储器块BLOCK0至BLOCKN-1中的每一个由存储器单元组成。给定块中的每个存储器单元可以是存储1位数据的单级单元(SLC)或存储2位数据的多级单元(MLC)。因此，取决于可以在存储器块中的每个存储器单元中表达或存储的位数，存储器装置150可以包括包含SLC的存储器块(即，SLC存储器块)或包含MLC的存储器块(即，MLC存储器块)。SLC存储器块可以包括由SLC存储器单元实施的多个页。与MLC存储器块相比，SLC存储器块通常可以具有更高的数据计算性能和更高的耐用性。MLC存储器块可以包括由MLC存储器单元实施的多个页。MLC存储器块通常可以比SLC存储器块具有更大的数据存储空间，即，更高的集成密度。在另一实施例中，存储器装置150可以包括多个三级单元(TLC)存储器块。TCL存储器块可以包括多个页，这些页由每个能够存储3位数据的存储器单元实施。在又一实施例中，存储器装置150可以包括多个四级单元(QLC)存储器块。QLC存储器块可以包括多个页，这些页由每个能够存储4位数据的存储器单元实施。

代替非易失性存储器，存储器装置150可以由相变随机存取存储器(PCRAM)、电阻随机存取存储器(RRAM或ReRAM)、铁电随机存取存储器(FRAM)和自旋转移力矩磁性随机存取存储器(STT-RAM或STT-MRAM)中的任何一种来实现。

存储器块210、220、230、240可以通过编程操作存储从主机102传输的数据，并且可以通过读取操作将存储在其中的数据传输到主机102。

参考图11，代表性存储器块330可以包括耦合到多个对应位线BL0至BLm-1的多个单元串340。每一列的单元串340可以包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。在漏极选择晶体管DST与源极选择晶体管SST之间，可以串联耦合多个存储器单元MC0至MCn-1。在一个实施例中，存储器单元晶体管MC0至MCn-1中的每一个可以由能够存储多个位的数据信息的MLC来实施。每个单元串340可以电耦合到多个位线BL0至BLm-1之中的对应位线。例如，如图11所示，第一单元串耦合到第一位线BL0，并且最后的单元串耦合到最后的位线BLm-1。

尽管图11示出了NAND闪存单元，但是本发明不限于此。注意，存储器单元可以是NOR闪存单元，或者是包括组合在其中的两种或更多种类型的存储器单元的混合闪存单元。此外，应当注意，存储器装置150可以是包括导电浮栅作为电荷存储层的闪存装置或包括绝缘层作为电荷存储层的电荷陷阱闪存(CTF)存储器装置。

存储器装置150可以进一步包括电压源310，该电压源310根据操作模式生成包括编程电压、读取电压和传输电压在内的不同字线电压，以提供给字线。电压源310的电压生成操作可以由控制电路(未示出)控制。在控制电路的控制下，电压源310可以选择存储器单元阵列的存储器块(或扇区)中的至少一个，选择所选择的存储器块的字线中的至少一个，并且根据需要将字线电压提供给所选择的字线和未选择的字线。

存储器装置150可以包括由控制电路控制的读/写电路320。在验证/正常读取操作期间，读/写电路320可以用作用于从存储器单元阵列读取(感测和放大)数据的感测放大器。在编程操作期间，读/写电路320可以用作用于根据要存储在存储器单元阵列中的数据来向位线提供电压或电流的写驱动器。在编程操作期间，读/写电路320可以从缓冲器(未示出)接收要存储到存储器单元阵列中的数据，并且根据所接收的数据来驱动位线。读/写电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个页缓冲器322至326。页缓冲器322至326中的每一个可以包括多个锁存器(未示出)。

存储器装置150可以由二维(2D)或三维(3D)存储器装置实施。特别地，如图12所示，存储器装置150可以由具有3D堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3D结构时，存储器装置150可以包括多个存储器块BLK0至BLKN-1。本文中，图12是示出图1所示的存储器装置150的存储器块152、154和156的框图。存储器块152、154和156中的每一个可以以3D结构(或垂直结构)实现。例如，存储器块152、154和156各自可以具有3D结构，其尺寸在第一方向至第三方向(例如，x轴方向、y轴方向和z轴方向)上延伸。

存储器装置150中的每个存储器块330可以包括在第二方向上延伸的多个NAND串NS。多个NAND串NS可以在第一方向和第三方向上延伸。本文中，每个NAND串NS可以耦合到位线BL、至少一个串选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚设字线DWL和公共源极线CSL，并且每个NAND串NS可以包括多个晶体管结构TS。

简而言之，存储器装置150的存储器块152、154和156之中的每个存储器块330可以耦合到多个位线BL、多个串选择线SSL、多个接地选择线GSL、多个字线WL、多个虚设字线DWL和多个公共源极线CSL，并且每个存储器块330可以包括多个NAND串NS。在每个存储器块330中，一个位线BL可以耦合到多个NAND串NS以在一个NAND串NS中实现多个晶体管。每个NAND串NS的串选择晶体管SST可以耦合到对应的位线BL，并且每个NAND串NS的接地选择晶体管GST可以耦合到公共源极线CSL。本文中，可以在每个NAND串NS的串选择晶体管SST与接地选择晶体管GST之间设置存储器单元MC。换言之，可以在存储器装置150的存储器块152、154和156的每个存储器块330中实现多个存储器单元。

下面参考图13至图21详细描述根据本发明的各种实施例的可以应用包括存储器装置150和控制器130的上述存储器系统110的数据处理系统和电子装置。

图13是示意性地示出根据实施例的包括存储器系统的数据处理系统的另一示例的图。例如，图13示意性地示出了可以应用存储器系统的存储器卡系统6100。

参考图13，存储器卡系统6100可以包括存储器控制器6120、存储器装置6130和连接器6110。

更具体地，存储器控制器6120可以电连接到由非易失性存储器(NVM)实施的存储器装置6130并且被配置为访问存储器装置6130。例如，存储器控制器6120可以被配置为控制存储器装置6130的读取、写入、擦除和后台操作。存储器控制器6120可以被配置为在存储器装置6130与主机之间提供接口，并且使用固件来控制存储器装置6130。也就是说，存储器控制器6120可以对应于参考图1描述的存储器系统110的控制器130，并且存储器装置6130可以对应于参考图1描述的存储器系统110的存储器装置150。

因此，存储器控制器6120可以包括随机存取存储器(RAM)、处理器、主机接口、存储器接口和纠错部件。

存储器控制器6120可以通过连接器6110与外部装置(例如，图1的主机102)通信。例如，如参考图1所述，存储器控制器6120可以被配置为通过各种通信协议中的一种或多种与外部装置通信，通信协议诸如通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围部件互连(PCI)、PCI快速(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(EDSI)、集成驱动电子器件(IDE)、火线、通用闪存(UFS)、无线保真(Wi-Fi或WiFi)和蓝牙。因此，存储器系统和数据处理系统可以应用于包括移动电子装置的有线/无线电子装置。

存储器装置6130可以由非易失性存储器实现。例如，存储器装置6130可以由各种非易失性存储器装置中的任何一种来实现，诸如可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪存、相变RAM(PRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)和自旋转移力矩磁性RAM(STT-RAM)。

存储器控制器6120和存储器装置6130可以集成到单个半导体装置中以形成固态驱动器(SSD)。而且，存储器控制器6120和存储器装置6130可以被集成以形成存储器卡，诸如PC卡(例如，个人计算机存储器卡国际协会(PCMCIA)卡)、紧凑型闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、MMCmicro和eMMC)、安全数字(SD)卡(例如，SD、miniSD、microSD和SDHC)和/或通用闪存(UFS)。

图14是示意性地示出根据实施例的包括存储器系统的数据处理系统6200的另一示例的图。

参考图14，数据处理系统6200可以包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。如图14所示的数据处理系统6200可以用作诸如存储器卡(CF、SD、微型SD等)或USB装置等存储介质，如参考图1所述。存储器装置6230可以对应于图1所示的存储器系统110中的存储器装置150，并且存储器控制器6220可以对应于图1所示的存储器系统110中的控制器130。

存储器控制器6220可以响应于主机6210的请求而控制存储器装置6230上的读取、写入或擦除操作。存储器控制器6220可以包括一个或多个中央处理单元(CPU)6221、诸如随机存取存储器(RAM)6222等缓冲存储器、纠错码(ECC)电路6223、主机接口6224、和诸如非易失性存储器(NVM)接口6225等存储器接口。

CPU 6221可以控制存储器装置6230上的整体操作，例如，读取、写入、文件系统管理和坏页管理操作。RAM 6222可以根据CPU 6221的控制来操作，并且用作工作存储器、缓冲存储器或高速缓存存储器。当RAM 6222用作工作存储器时，可以将CPU 6221处理的数据临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可以用于缓存从主机6210传输到存储器装置6230的数据，反之亦然。当RAM 6222用作高速缓存存储器时，RAM 6222可以辅助低速存储器装置6230以高速进行操作。

ECC电路6223可以生成用于校正从存储器装置6230提供的数据的故障位或错误位的纠错码(ECC)。ECC电路6223可以对提供给存储器装置6230的数据进行纠错编码，从而形成具有奇偶校验位的数据。奇偶校验位可以被存储在存储器装置6230中。ECC电路6223可以对从存储器装置6230输出的数据执行纠错解码。ECC电路6223可以使用奇偶校验位来纠正错误。ECC电路6223可以使用低密度奇偶校验(LDPC)码、Bose-Chaudhri-Hocquenghem(BCH)码、turbo码、Reed-Solomon(RS)码、卷积码、递归系统码(RSC)或编码调制(诸如网格编码调制(TCM)或块编码调制(BCM))来纠正错误。

存储器控制器6220可以通过主机接口6224与主机6210交换数据。存储器控制器6220可以通过NVM接口6225与存储器装置6230交换数据。主机接口6224可以通过并行高级技术附件(PATA)总线、串行高级技术附件(SATA)总线、小型计算机系统接口(SCSI)、通用串行总线(USB)、外围部件互连快速(PCIe)或NAND接口来连接到主机6210。存储器控制器6220可以具有利用诸如无线保真(WiFi)或长期演进(LTE)等移动通信协议的无线通信功能。存储器控制器6220可以连接到外部装置，例如主机6210或另一外部装置，并且然后向外部装置传输数据/从外部装置接收数据。特别地，由于存储器控制器6220被配置为根据各种通信协议中的一种或多种来与外部装置通信，存储器系统和数据处理系统可以应用于有线/无线电子装置、特别是移动电子装置。

图15是示意性地示出根据实施例的包括存储器系统的数据处理系统的另一示例的图。例如，图15示意性地示出了可以应用存储器系统的固态驱动器(SSD)6300。

参考图15，SSD 6300可以包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可以对应于图1的存储器系统110中的控制器130，并且存储器装置6340可以对应于图1的存储器系统中的存储器装置150。

更具体地，控制器6320可以通过多个通道CH1至CHi连接到存储器装置6340。控制器6320可以包括一个或多个处理器6321、缓冲存储器6325、纠错码(ECC)电路6322、主机接口6324和存储器接口，例如，非易失性存储器接口6326。

缓冲存储器6325可以临时存储从主机6310提供的数据或从存储器装置6340中包括的多个闪存NVM提供的数据。此外，缓冲存储器6325可以临时存储多个闪存NVM的元数据，例如，包括映射表的映射数据。缓冲存储器6325可以由各种易失性存储器(诸如动态随机存取存储器(DRAM)、同步DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、低功率DDR(LPDDR)SDRAM和图形RAM(GRAM))或非易失性存储器(诸如铁电RAM(FRAM)、电阻RAM(RRAM或ReRAM)、自旋转移力矩磁性RAM(STT-MRAM)和相变RAM(PRAM))中的任何一种来实现。图15示出了缓冲存储器6325在控制器6320中实施。然而，缓冲存储器6325可以在控制器6320的外部。

ECC电路6322可以计算在编程操作期间要被编程到存储器装置6340的数据的纠错码(ECC)值，对在读取操作期间基于ECC值从存储器装置6340读取的数据执行纠错操作，以及对在失败数据恢复操作期间从存储器装置6340恢复的数据执行错误校正操作。

主机接口6324可以提供与外部装置(例如，主机6310)的接口功能，并且非易失性存储器接口6326可以提供与通过多个通道连接的存储器装置6340的接口功能。

此外，图1的存储器系统110可以被应用到的多个SSD 6300可以被提供以实施数据处理系统，例如，独立盘冗余阵列(RAID)系统。RAID系统可以包括多个SSD 6300和用于控制多个SSD 6300的RAID控制器。当RAID控制器响应于从主机6310提供的写命令而执行编程操作时，RAID控制器可以根据多个RAID级别(即，SSD 6300中的从主机6310提供的写命令的RAID级别信息)选择一个或多个存储器系统或SSD 6300，并且向所选择的SSD 6300输出与写命令相对应的数据。另外，当RAID控制器响应于从主机6310提供的读命令而执行读命令时，RAID控制器可以根据多个RAID级别(即，SSD 6300中的从主机6310提供的读命令的RAID级别信息)选择一个或多个存储器系统或SSD 6300，并且将从所选择的SSD 6300中读取的数据提供给主机6310。

图16是示意性地示出根据实施例的包括存储器系统的数据处理系统的另一示例的图。例如，图16示意性地示出了可以应用存储器系统的嵌入式多媒体卡(eMMC)6400。

参考图16，eMMC 6400可以包括控制器6430和由一个或多个NAND闪存实现的存储器装置6440。控制器6430可以对应于图1的存储器系统110中的控制器130。存储器装置6440可以对应于图1的存储器系统110中的存储器装置150。

更具体地，控制器6430可以通过多个通道连接到存储器装置6440。控制器6430可以包括一个或多个核6432、主机接口6431和存储器接口，例如，NAND接口6433。

核6432可以控制eMMC 6400的整体操作，主机接口6431可以在控制器6430与主机6410之间提供接口功能，并且NAND接口6433可以在存储器装置6440与控制器6430之间提供接口功能。例如，主机接口6431可以用作并行接口，例如，参考图1描述的MMC接口。此外，主机接口6431可以用作串行接口，例如，超高速(UHS)-I/UHS-II接口。

图17至图20是示意性地示出根据实施例的包括存储器系统的数据处理系统的其他示例的图。例如，图17至图20示意性地示出了可以应用存储器系统的通用闪存(UFS)系统。

参考图17至图20，UFS系统6500、6600、6700、6800可以分别包括主机6510、6610、6710、6810、UFS装置6520、6620、6720、6820、以及UFS卡6530、6630、6730、6830。主机6510、6610、6710、6810可以用作有线/无线电子装置或者特别是移动电子装置的应用处理器，UFS装置6520、6620、6720、6820可以用作嵌入式UFS装置，并且UFS卡6530、6630、6730、6830可以用作外部嵌入式UFS装置或可移除UFS卡。

各个UFS系统6500、6600、6700、6800中的主机6510、6610、6710、6810、UFS装置6520、6620、6720、6820、以及UFS卡6530、6630、6730、6830可以通过UFS协议与外部装置(例如，有线/无线电子装置或者特别是移动电子装置)通信，并且UFS装置6520、6620、6720、6820和UFS卡6530、6630、6730、6830可以由图1所示的存储器系统110来实施。例如，在UFS系统6500、6600、6700、6800中，UFS装置6520、6620、6720、6820可以以参考图14至图16描述的数据处理系统6200、SSD 6300或eMMC 6400的形式实施，并且UFS卡6530、6630、6730、6830可以以参考图13描述的存储器卡系统6100的形式实施。

此外，在UFS系统6500、6600、6700、6800中，主机6510、6610、6710、6810、UFS装置6520、6620、6720、6820、以及UFS卡6530、6630、6730、6830可以通过UFS接口彼此通信，例如MIPI(移动行业处理器接口)中的MIPI M-PHY和MIPI UniPro(统一协议)。此外，UFS装置6520、6620、6720、6820和UFS卡6530、6630、6730、6830可以通过除了UFS协议之外的各种协议中的任何一种彼此通信，例如通用存储总线(USB)闪存驱动器(UFD)、多媒体卡(MMC)、安全数字(SD)、迷你SD和微型SD。

在图17所示的UFS系统6500中，主机6510、UFS装置6520和UFS卡6530中的每一个可以包括UniPro。主机6510可以执行切换操作以与UFS装置6520和UFS卡6530通信。特别地，主机6510可以通过链路层切换(例如，在UniPro处的L3切换)与UFS装置6520或UFS卡6530通信。UFS装置6520和UFS卡6530可以通过主机6510的UniPro处的链路层切换来彼此通信。在所示实施例中，一个UFS装置6520和一个UFS卡6530连接到主机6510。多个UFS装置和UFS卡可以并行或以星形形式连接到主机6410。星形形式是其中单个装置与多个装置耦合以进行集中操作的布置。多个UFS卡可以并联或以星形形式连接到UFS装置6520，或者串联或以链形式连接到UFS装置6520。

在图18所示的UFS系统6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可以包括UniPro。主机6610可以通过执行切换操作的切换模块6640(例如，通过执行UniPro处的链路层切换(例如，L3切换)的切换模块6640)与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可以通过UniPro处的切换模块6640的链路层切换彼此通信。在所示实施例中，一个UFS装置6620和一个UFS卡6630连接到切换模块6640。然而，多个UFS装置和UFS卡可以并联或以星形形式连接到切换模块6640。多个UFS卡可以串联或以链形式连接到UFS装置6620。

在图19所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可以包括UniPro。主机6710可以通过执行切换操作的切换模块6740(例如，通过执行UniPro处的链路层切换(例如，L3切换)的切换模块6740)与UFS装置6720或UFS卡6730通信。UFS装置6720和UFS卡6730可以通过UniPro处的切换模块6740的链路层切换彼此通信。切换模块6740可以与UFS装置6720作为一个模块被集成在UFS装置6720内部或外部。在所示实施例中，一个UFS装置6720和一个UFS卡6730连接到切换模块6740。然而，每个包括切换模块6740和UFS装置6720的多个模块可以并联或以星形形式连接到主机6710。在另一示例中，多个模块可以串联或以链形式彼此连接。此外，多个UFS卡可以并联或以星形形式连接到UFS装置6720。

在图20所示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可以包括M-PHY和UniPro。UFS装置6820可以执行切换操作以与主机6810和UFS卡6830通信。特别地，UFS装置6820可以通过用于与主机6810通信的M-PHY和UniPro模块与用于与UFS卡6830通信的M-PHY和UniPro模块之间的切换操作来与主机6810或UFS卡6830通信，例如，通过目标标识符(ID)切换操作。主机6810和UFS卡6830可以通过在UFS装置6820的M-PHY模块与UniPro模块之间的目标ID切换彼此通信。在所示实施例中，一个UFS装置6820连接到主机6810，并且一个UFS卡6830连接到UFS装置6820。但是，多个UFS装置可以并联或星形形式连接到主机6810，或者串联或以链形式连接到主机6810。多个UFS卡可以并联或以星形形式连接到UFS装置6820，或者串联或以链形式连接到UFS装置6820。

图21是示意性地示出根据本发明的实施例的包括存储器系统的数据处理系统的另一示例的图。例如，图21是示意性地示出可以应用存储器系统的用户系统6900的图。

参考图21，用户系统6900可以包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。

更具体地，应用处理器6930可以驱动用户系统6900中的部件，例如OS，并且包括控制用户系统6900中包括的部件的控制器、接口和图形引擎。应用处理器6930可以作为片上系统(SoC)提供。

存储器模块6920可以用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块6920可以包括易失性随机存取存储器(RAM)(诸如动态RAM(DRAM)、同步DRAM(SDRAM)、双倍数据速率(DDR)SDRAM、DDR2 SDRAM、DDR3 SDRAM、低功耗DDR(LPDDR)SDARM、LPDDR3 SDRAM或LPDDR4 SDRAM)或非易失性RAM(诸如相变RAM(PRAM)、电阻RAM(ReRAM)、磁阻RAM(MRAM)或铁电RAM(FRAM))。例如，应用处理器6930和存储器模块6920可以基于叠层封装(PoP)来封装和安装。

网络模块6940可以与外部装置通信。例如，网络模块6940不仅可以支持有线通信，而且可以支持各种无线通信协议，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置、特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可以应用于有线/无线电子装置。网络模块6940可以被包括在应用处理器6930中。

存储模块6950可以存储数据，例如，从应用处理器6930接收的数据，并且然后可以将所存储的数据传输到应用处理器6930。存储模块6950可以由诸如相变RAM(PRAM)、磁RAM(MRAM)、电阻RAM(ReRAM)、NAND闪存、NOR闪存和3D NAND闪存等非易失性半导体存储器装置实施，并且被提供作为可移除存储介质，诸如用户系统6900的存储器卡或外部驱动器。存储模块6950可以对应于参考图1描述的存储器系统110。此外，存储模块6950可以实施为以上参考图15至图20描述的SSD、eMMC和UFS。

用户接口6910可以包括用于向应用处理器6930输入数据或命令或向外部装置输出数据的接口。例如，用户接口6910可以包括用户输入接口(诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件)和用户输出接口(诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和电机)。

此外，当图1的存储器系统110应用于用户系统6900的移动电子装置时，应用处理器6930可以控制移动电子装置的整体操作，并且网络模块6940可以用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可以在移动电子装置的显示/触摸模块上显示由处理器6930处理的数据，或者支持从触摸面板接收数据的功能。

根据本发明的实施例，存储器系统可以通过形成包括运行时坏块的短超级块来维持多个超级块中的每个超级块的擦除/写入循环，并且确保大的存储空间。

尽管已经针对特定实施例示出和描述了本发明，但是根据本公开，对于本领域技术人员而言很清楚的是，在不脱离如所附权利要求中限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (20)

1.一种存储器系统，包括：

存储器装置；

运行时坏块检测器，适于将超级存储器块的信息存储在坏列表中，每个超级存储器块包括运行时坏块；

位图管理器，适于生成表示所述超级存储器块中的每个超级存储器块中的存储器块的完整性信息的位图；

短超级块管理器，适于每当逻辑单元配置命令从主机被接收时，基于所述坏列表和所述位图来在所述超级存储器块之中将具有的运行时坏块的数目小于或等于阈值的超级存储器块指定为短超级存储器块；以及

处理器，适于控制所述存储器装置以基于所述位图来同时访问形成所指定的短超级存储器块的所述存储器块之中的正常块并且执行正常操作。

2.根据权利要求1所述的存储器系统，进一步包括：

主机接口，适于从所述主机接收所述逻辑单元配置命令。

3.根据权利要求1所述的存储器系统，其中所述运行时坏块是由于重复执行编程操作或擦除操作而发生的异常存储器块。

4.根据权利要求1所述的存储器系统，其中所述短超级块管理器在指定所述短超级存储器块之后更新所述位图。

5.根据权利要求1所述的存储器系统，其中当所述短超级存储器块中的第一存储器块是正常块时，所述位图管理器将第一逻辑值存储在所述位图中的与所述第一存储器块相对应的元素中。

6.根据权利要求1所述的存储器系统，其中当所述短超级存储器块中的第二存储器块是运行时坏块时，所述位图管理器将第二逻辑值存储在所述位图中的与所述第二存储器块相对应的元素中。

7.根据权利要求1所述的存储器系统，其中所述正常操作包括编程操作或擦除操作。

8.根据权利要求1所述的存储器系统，其中所述短超级块管理器被配置为在所述超级存储器块之中将具有的运行时坏块的数目大于所述阈值的超级存储器块保留在所述坏列表中。

9.根据权利要求1所述的存储器系统，其中所述处理器基于超级存储器块的单位来计算擦除/写入循环。

10.根据权利要求2所述的存储器系统，其中每当所述逻辑单元配置命令被接收时，所述主机接口向所述短超级块管理器提供触发信号。

11.一种用于操作存储器系统的方法，包括：

将超级存储器块的信息存储在坏列表中，每个超级存储器块包括运行时坏块；

生成表示所述超级存储器块中的每个超级存储器块中的存储器块的完整性信息的位图；

每当逻辑单元配置命令从主机被接收时，基于所述坏列表和所述位图来在所述超级存储器块之中将具有的运行时坏块的数目小于或等于阈值的超级存储器块指定为短超级存储器块；以及

基于所述位图来同时访问形成所指定的短超级存储器块的所述存储器块之中的正常块并且执行正常操作。

12.根据权利要求11所述的方法，进一步包括：

从所述主机接收所述逻辑单元配置命令。

13.根据权利要求12所述的方法，其中所述运行时坏块是由于重复执行编程操作或擦除操作而发生的异常存储器块。

14.根据权利要求11所述的方法，进一步包括：

在指定所述短超级存储器块之后，更新所述位图。

15.根据权利要求11所述的方法，其中生成所述位图包括：

当所述短超级存储器块中的第一存储器块是正常块时，将第一逻辑值存储在所述位图中的与所述第一存储器块相对应的元素中。

16.根据权利要求11所述的方法，其中生成所述位图包括：

当所述短超级存储器块中的第二存储器块是运行时坏块时，将第二逻辑值存储在所述位图中的与所述第二存储器块相对应的元素中。

17.根据权利要求11所述的方法，其中所述正常操作包括编程操作或擦除操作。

18.根据权利要求11所述的方法，其中指定所述超级存储器块包括：

在所述超级存储器块之中将具有的运行时坏块的数目大于所述阈值的超级存储器块保留在所述坏列表中。

19.根据权利要求11所述的方法，其中基于所述位图来同时访问形成所指定的短超级存储器块的所述存储器块之中的正常块并且执行所述正常操作包括：

基于超级存储器块的单位计算擦除/写入循环。

20.根据权利要求12所述的方法，其中从所述主机接收所述逻辑单元配置命令包括：

每当所述逻辑单元配置命令被接收时，生成触发信号。

Images