CN110880959A - 基于fpga阵列实现大规模多通道全互联的硬件处理平台 - Google Patents

基于fpga阵列实现大规模多通道全互联的硬件处理平台 Download PDF

Info

Publication number
CN110880959A
CN110880959A CN201911324772.XA CN201911324772A CN110880959A CN 110880959 A CN110880959 A CN 110880959A CN 201911324772 A CN201911324772 A CN 201911324772A CN 110880959 A CN110880959 A CN 110880959A
Authority
CN
China
Prior art keywords
board
baseband
expansion
fpga
processing platform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911324772.XA
Other languages
English (en)
Inventor
李广兴
蒋政波
张念祖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Shanghai TransCom Instruments Co Ltd
Original Assignee
Southeast University
Shanghai TransCom Instruments Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University, Shanghai TransCom Instruments Co Ltd filed Critical Southeast University
Priority to CN201911324772.XA priority Critical patent/CN110880959A/zh
Publication of CN110880959A publication Critical patent/CN110880959A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H04B17/391—Modelling the propagation channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H04B17/391—Modelling the propagation channel
    • H04B17/3911—Fading models or fading generators

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)

Abstract

本发明涉及一种基于FPGA阵列实现大规模多通道全互联的硬件处理平台，包括多个基带子框，所述的多个基带子框通过光纤、射频线缆和排线连接，所述的基带子框的内部电路板卡包括：基带板，板载四块FPGA单元；扩展板，通过底板与基带板相连接；背板，为基带板提供基带位，为扩展板提供扩展位，通过PCIE通路与基带板连接，通过扩展通路与扩展板相连接。采用了本发明的基于FPGA阵列实现大规模多通道全互联的硬件处理平台，以FPGA为基本单元，实现了大规模多通道信号的实时处理，本发明的平台包含扩展板卡，可以实现不同平台之间的设备间互联。本发明的全Mesh型硬件架构具有灵活性，可通过增加板卡来扩展处理能力，也可以根据需求减少板卡数量来降低成本。

Description

基于FPGA阵列实现大规模多通道全互联的硬件处理平台
技术领域
本发明涉及仪器仪表领域，尤其涉及通信测量仪器技术领域，具体是指一种基于FPGA阵列实现大规模多通道全互联的硬件处理平台。
背景技术
信道模拟器主要用于通信测试测量领域，它能够接收并发射任意波形信号、IQ正交调制信号以及第三、第四代移动通信标准信号等，并对上述信号添加多径衰落，达到信道模拟的目的。
在数字通信系统中，基带平台的通用性和扩展性成为节约成本，提供开发效率的关键所在。合理的模块化基带硬件平台可以提供较高的处理带宽并具有较强的拓展能力。随着5G通信系统的逐步部署，产生了较多对MIMO系统信道衰落的评估需求。为适应天线数目的增减可调及不同的配置拓扑，对硬件平台的级联能力和裁剪适配能力提出了更高的要求。目前产业界使用的信道模拟器硬件平台具有配置单一，定制化程度高，软硬件紧耦合的特点，不适应快速硬件级联更改的要求。
发明内容
本发明的目的是克服了上述现有技术的缺点，提供了一种满足适配能力好、操作简便、适用范围较为广泛的基于FPGA阵列实现大规模多通道全互联的硬件处理平台。
为了实现上述目的，本发明的基于FPGA阵列实现大规模多通道全互联的硬件处理平台如下：
该基于FPGA阵列实现大规模多通道全互联的硬件处理平台，其主要特点是，所述的平台包括多个基带子框，所述的多个基带子框通过光纤、射频线缆和排线连接，实现数据流和控制流的交互，所述的基带子框的内部电路板卡包括：
基带板，板载四块FPGA单元，用于实现高速数字信号的实时处理；
扩展板，通过底板与基带板相连接，用于实现不同平台之间的设备间互联；
背板，为基带板提供基带位，为扩展板提供扩展位，通过PCIE通路与基带板连接，通过扩展通路与扩展板相连接，用于提供数据交互和机械连接。
较佳地，所述的基带板、扩展板和背板之间通过Mesh型拓扑网络相互连接。
较佳地，所述的基带子框的基带板的数量为四，以及扩展板的数量为二。
较佳地，所述的基带板的FPGA单元之间通过Mesh型拓扑网络相互连接。
较佳地，所述的基带板包含同步电路、PCIE调试接口电路。
较佳地，所述的基带板的四块FPGA单元平行放置且两两互连，分别与对应的模数转换器或数模转换器相连接，形成中频数据通道。
较佳地，所述的基带板和扩展板的尺寸规格一致，且机械接口相同。
采用了本发明的基于FPGA阵列实现大规模多通道全互联的硬件处理平台，以FPGA为基本单元，实现了大规模多通道信号的实时处理，本发明的平台包含扩展板卡，可以实现不同平台之间的设备间互联。本发明的全Mesh型硬件架构具有灵活性，可通过增加板卡来扩展处理能力，也可以根据需求减少板卡数量来降低成本。本发明的全Mesh型硬件架构具有健壮性，所有处理单元具有同等地位，任意一块板卡或一片FPGA的故障都不会导致系统无法工作，具有广泛的适用范围。
附图说明
图1为本发明的基于FPGA阵列实现大规模多通道全互联的硬件处理平台的硬件处理平台的单台信道模拟器示意图。
图2为本发明的基于FPGA阵列实现大规模多通道全互联的硬件处理平台的硬件处理平台的示意图。
图3为本发明的相邻板卡连接形式示意图。
图4为本发明的基带板内部时钟模块示意图。
图5为本发明的基带扩展板卡的接口示意图。
图6为本发明的串行连接数据通道示意图。
图7为本发明的基于FPGA阵列实现大规模多通道全互联的硬件处理平台的顶层设计框图。
图8为本发明的包含FPGA模块的基带板的示意图。
图9为本发明的FPGA信号示意图。
图10为本发明的扩展板结构示意图。
图11为本发明的FMC模拟板卡示意图。
图12为本发明的主控板示意图。
具体实施方式
为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。
本发明的该基于FPGA阵列实现大规模多通道全互联的硬件处理平台，其中包括包括多个基带子框，所述的多个基带子框通过光纤、射频线缆和排线连接，实现数据流和控制流的交互，所述的基带子框的内部电路板卡包括：
基带板，板载四块FPGA单元，用于实现高速数字信号的实时处理；
扩展板，通过底板与基带板相连接，用于实现不同平台之间的设备间互联；
背板，为基带板提供基带位，为扩展板提供扩展位，通过PCIE通路与基带板连接，通过扩展通路与扩展板相连接，用于提供数据交互和机械连接。
作为本发明的优选实施方式，所述的基带板、扩展板和背板之间通过Mesh型拓扑网络相互连接。
作为本发明的优选实施方式，所述的基带子框的基带板的数量为四，以及扩展板的数量为二。
作为本发明的优选实施方式，所述的基带板的FPGA单元之间通过Mesh型拓扑网络相互连接。
作为本发明的优选实施方式，所述的基带板包含同步电路、PCIE调试接口电路。
作为本发明的优选实施方式，所述的基带板的四块FPGA单元平行放置且两两互连，分别与对应的模数转换器或数模转换器相连接，形成中频数据通道。
作为本发明的优选实施方式，所述的基带板和扩展板的尺寸规格一致，且机械接口相同。
本发明的具体实施方式中，包含多块FPGA板卡，板卡之间采用Mesh型拓扑网络，任意两个板卡都可进行数据交互；每块板卡由多片FPGA组成阵列，FPGA阵列具有Mesh型拓扑连接，任意两个FPGA都可进行数据交互；位于不同板卡的FPGA也可进行数据交互。
本发明提供了一种基于FPGA阵列的大规模多通道全互联硬件处理平台，板卡类型分为基带板卡、背板卡和扩展板卡。基带板卡是信号处理单元，负责高速数字信号的实时处理。背板卡是连接机构，提供数据交互和机械连接。扩展板卡提供扩展通路。
在基带单板内部形成Mesh型拓扑网络，由板卡之间通过背板形成Mesh型拓扑网络。背板提供了数据交互、控制等功能，板卡之间的数据、整机主控发出的控制信号都通过背板进行交换和分发。平台还包含扩展板卡，可以实现不同平台之间的设备间互联。
基带板卡特征在于：
(1)板载4个FPGA，FPGA之间采用Mesh型拓扑连接网络，每两点之间具有4X@12.5Gbps吞吐率。
(2)提供PCIE通路和主控连接。
(3)提供MLVDS等类型的同步电路。
(4)具有合理的PCIE调试接口电路。
(5)采用欧卡连接器。
背板卡特征在于：
(1)提供主控、基带和扩展板卡的连接插槽。
(2)提供基带所有板卡的Mesh型互联。
(3)提供PCIE通路至每块基带板。
(4)提供扩展通路至扩展板。
整体形态：
按照模块化设计，每个处理平台实现为一个基带子框，单台信道模拟器根据通道数的要求，可以包含一个子框，也可由多个基带子框组成。基带子框之间通过光纤，射频线缆及排线连接，进行数据流和控制流的交互。每个基带子框单独供电，可以单独上电调试，独立运行。
如图1所示，单台信道模拟器堆叠放置了两台基带子框，QSFP+接口承载数据流，数字同步信号接口保证整机的同步触发操作。图2为本发明的结构示意图。
基带子框为插板式架构，共8个插槽，内部电路板卡分为背板，基带板，扩展板。背板安装插槽，与机械结构配合，形成轨道式空间，可以插入标准板卡；基带板和扩展板尺寸规格一致，机械接口相同。子框内部可以插入4块基带板，基带板卡可以随意插入4个基带插槽内。子框内部可以插入两块扩展板。
基带板载4块FPGA，4块FPGA平行放置，分别与对应的ADC/DAC互联，形成中频数据通道。FPGA之间两两互连，并通过欧卡插头形成与底板的数据接口。
基带板提供了中频输入与输出接口，参考时钟出入接口。参考时钟通过级联的方式处理。相邻板卡连接形式如图3所示。
整个系统采用同一参考时钟，参考时钟通过级联的方式传递。基带内部FMC模块具有锁相环的时钟模块，可以调节每一路时钟的相位，保证参考时钟至采样时钟的同步。基带内部时钟模块如图4所示。
基带扩展板卡的接口如图5所示，两相邻基带子框数据链路和触发链路的连接采用链式拓扑，图5为相邻子框通过扩展板连接示意图，相对应的触发入和触发出通过射频线缆连接到一起，传输电脉冲信号；数据流通过对应连接的光纤传递，保证数据串行流动。串行连接数据通道示意图如图6所示。
背板是承载板，提供插槽，实现各个子板卡的机械和电气连接。底板提供了基带位，扩展位，分别插入基带板，扩展板。背板实现了若干种总线拓扑，具有Mesh总线，实现任意不同槽位板卡的大带宽数据交互；具有MLVDS共享总线，提供了同步及触发信号通路；具有星型触发和参考时钟总线，提供了同步触发中断和单一时钟信号通路。如图7所示为本发明的顶层框图。
如图8所示，基带板板载四块FPGA，是信道模型算法的逻辑实现平台，每块FPGA通过PCIe Switch与主控板连接，是控制通道和系数加载通信链路。
FPGA通过欧卡接头连接至背板形成拓展接口，图9示意了主要的信号。
如图10所示，扩展板板载有QSFP+光口，通过底板与基带板连接，用于扩展子框的数据链路和控制链路至相邻子框单元。
如图11所示，FMC模拟板卡板载ADC及DAC，是中频信号数模，模数转换单元，通过射频电缆与射频子系统连接，通过FMC接头与基带板连接。如图12所示为本发明的主控板框图。
采用了本发明的基于FPGA阵列实现大规模多通道全互联的硬件处理平台，以FPGA为基本单元，实现了大规模多通道信号的实时处理，本发明的平台包含扩展板卡，可以实现不同平台之间的设备间互联。本发明的全Mesh型硬件架构具有灵活性，可通过增加板卡来扩展处理能力，也可以根据需求减少板卡数量来降低成本。本发明的全Mesh型硬件架构具有健壮性，所有处理单元具有同等地位，任意一块板卡或一片FPGA的故障都不会导致系统无法工作，具有广泛的适用范围。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (7)

1.一种基于FPGA阵列实现大规模多通道全互联的硬件处理平台，其特征在于，所述的平台包括多个基带子框，所述的多个基带子框通过光纤、射频线缆和排线连接，实现数据流和控制流的交互，所述的基带子框的内部电路板卡包括：
基带板，板载四块FPGA单元，用于实现高速数字信号的实时处理；
扩展板，通过底板与基带板相连接，用于实现不同平台之间的设备间互联；
背板，为基带板提供基带位，为扩展板提供扩展位，通过PCIE通路与基带板连接，通过扩展通路与扩展板相连接，用于提供数据交互和机械连接。
2.根据权利要求1所述的基于FPGA阵列实现大规模多通道全互联的硬件处理平台，其特征在于，所述的基带板、扩展板和背板之间通过Mesh型拓扑网络相互连接。
3.根据权利要求1所述的基于FPGA阵列实现大规模多通道全互联的硬件处理平台，其特征在于，所述的基带子框的基带板的数量为四，以及扩展板的数量为二。
4.根据权利要求1所述的基于FPGA阵列实现大规模多通道全互联的硬件处理平台，其特征在于，所述的基带板的FPGA单元之间通过Mesh型拓扑网络相互连接。
5.根据权利要求1所述的基于FPGA阵列实现大规模多通道全互联的硬件处理平台，其特征在于，所述的基带板包含同步电路、PCIE调试接口电路。
6.根据权利要求1所述的基于FPGA阵列实现大规模多通道全互联的硬件处理平台，其特征在于，所述的基带板的四块FPGA单元平行放置且两两互连，分别与对应的模数转换器或数模转换器相连接，形成中频数据通道。
7.根据权利要求1所述的基于FPGA阵列实现大规模多通道全互联的硬件处理平台，其特征在于，所述的基带板和扩展板的尺寸规格一致，且机械接口相同。
CN201911324772.XA 2019-12-20 2019-12-20 基于fpga阵列实现大规模多通道全互联的硬件处理平台 Pending CN110880959A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911324772.XA CN110880959A (zh) 2019-12-20 2019-12-20 基于fpga阵列实现大规模多通道全互联的硬件处理平台

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911324772.XA CN110880959A (zh) 2019-12-20 2019-12-20 基于fpga阵列实现大规模多通道全互联的硬件处理平台

Publications (1)

Publication Number Publication Date
CN110880959A true CN110880959A (zh) 2020-03-13

Family

ID=69731744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911324772.XA Pending CN110880959A (zh) 2019-12-20 2019-12-20 基于fpga阵列实现大规模多通道全互联的硬件处理平台

Country Status (1)

Country Link
CN (1) CN110880959A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111294120A (zh) * 2020-04-02 2020-06-16 上海创远仪器技术股份有限公司 用于实现信道模拟器上下行链路一致的逻辑电路结构系统
CN111953431A (zh) * 2020-08-19 2020-11-17 北京紫光展锐通信技术有限公司 终端原型装置
CN113220621A (zh) * 2021-05-18 2021-08-06 中国南方电网有限责任公司超高压输电公司天生桥局 高速差分信号数据传输接口的自适应调节数据延迟的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111294120A (zh) * 2020-04-02 2020-06-16 上海创远仪器技术股份有限公司 用于实现信道模拟器上下行链路一致的逻辑电路结构系统
CN111953431A (zh) * 2020-08-19 2020-11-17 北京紫光展锐通信技术有限公司 终端原型装置
CN113220621A (zh) * 2021-05-18 2021-08-06 中国南方电网有限责任公司超高压输电公司天生桥局 高速差分信号数据传输接口的自适应调节数据延迟的方法

Similar Documents

Publication Publication Date Title
CN110880959A (zh) 基于fpga阵列实现大规模多通道全互联的硬件处理平台
CN102301364B (zh) Cpu互联装置
US7383478B1 (en) Wireless dynamic boundary-scan topologies for field
CN108923850B (zh) 用于40Gbs、100Gbs、120Gbs的并行多通道光模块测试装置
CN101902272A (zh) 一种光收发模块sfp测试仪
CN106713184A (zh) 一种双冗余数据交换装置
CN111367837B (zh) 可重构雷达信号处理硬件平台的数据接口板
US20110251836A1 (en) Circuit emulation systems and methods
CN102402474B (zh) 可编程逻辑器件原型验证装置
Nannipieri et al. A SpaceFibre multi lane codec system on a chip: Enabling technology for low cost satellite EGSE
CN110806521A (zh) 一种基于就地化保护的更换式检修测试装置及方法
CN107509125B (zh) 一种分布式光电混合交换结构
CN105337677A (zh) 一种高带宽大规模mimo信道模拟的方法与装置
CN210640893U (zh) 基于fpga阵列实现大规模多通道全互联的硬件处理平台
CN108267653B (zh) 一种低频接口自动测试开关电路
JP2017532832A (ja) デジタル信号処理のための拡張可能なアーキテクチャ
CN104977884A (zh) 一种动车组网络控制系统仿真测试台
CN109085489B (zh) 一种背板功能测试系统、设计方法及测试方法
CN108646172B (zh) 一种芯片测试装置
CN116578528A (zh) 一种多模混合互连架构的多fpga原型验证平台硬件体系结构
CN107819656B (zh) 一种基于rs422和can总线的fpga远程在线调配装置及方法
CN114050838B (zh) 100Gbps带宽RapidIO信号源
CN211264148U (zh) 一种新型阵列adc采集同步装置
CN101572538A (zh) 半导体装置
CN101599808A (zh) 一种交叉板测试方法、系统及芯片

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination