CN110874184A - 快闪记忆体控制器及相关电子装置 - Google Patents

快闪记忆体控制器及相关电子装置 Download PDF

Info

Publication number
CN110874184A
CN110874184A CN201811020330.1A CN201811020330A CN110874184A CN 110874184 A CN110874184 A CN 110874184A CN 201811020330 A CN201811020330 A CN 201811020330A CN 110874184 A CN110874184 A CN 110874184A
Authority
CN
China
Prior art keywords
data
blocks
flash memory
memory controller
determination result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811020330.1A
Other languages
English (en)
Other versions
CN110874184B (zh
Inventor
张文信
陈彦仲
许维仁
周宇峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Peirui Microelectronics Co ltd
Original Assignee
Hefei Peirui Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Peirui Microelectronics Co ltd filed Critical Hefei Peirui Microelectronics Co ltd
Priority to CN201811020330.1A priority Critical patent/CN110874184B/zh
Priority to TW109109865A priority patent/TWI820321B/zh
Priority to TW107137854A priority patent/TWI692688B/zh
Priority to US16/174,301 priority patent/US10712970B2/en
Publication of CN110874184A publication Critical patent/CN110874184A/zh
Application granted granted Critical
Publication of CN110874184B publication Critical patent/CN110874184B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Selective Calling Equipment (AREA)
  • Read Only Memory (AREA)

Abstract

本发明揭露一种快闪记忆体控制器，其包含有一人工智慧模组以及一微处理器。在该快闪记忆体控制器的操作中，该人工智慧模组是自一主装置接收一资料，并判断该资料是属于重要资料或是不重要资料，以产生一判断结果；以及该微处理器是用以根据该判断结果以决定将该资料写入至一快闪记忆体模组中，其中该快闪记忆体模组包含多个第一区块以及多个第二区块，其中该多个第一区块中每一个记忆单元所记忆的位元数低于该多个第二区块中每一个记忆单元所记忆的位元数；以及当该判断结果指出该资料是属于重要资料时，该资料仅会储存至该多个第一区块。

Description

快闪记忆体控制器及相关电子装置
技术领域
本发明是有关于快闪记忆体控制器。
背景技术
一般储存媒体中的资料可以包含作业系统、档案系统以及其他纯资料(例如，图片、影片…等等)，而当储存媒体中的资料发生遗失或毁损时，若是该资料属于作业系统或是档案系统，则很有可能会造成当机或是系统毁损的情况，甚至有可能需要重灌作业系统；另一方面，若是该资料属于纯资料的部分，则所造成的损失可能只是图片无法读取或是档案无法打开，亦即造成的伤害相当轻微且是在可以控制的范围内。
另一方面，当上述的储存媒体是一个快闪记忆体模组时，由于快闪记忆体模组通常会包含多种不同的区块，例如单层式储存(single level cell，SLC)区块以及双层式储存(Multi level cell，MLC)区块以及三层式储存(triple level cell，TLC)区块，甚至是四层式储存(Quadruple level cell，QLC)区块，且每一种区块的资料稳定度以及寿命都不相同。举例来说，三层式储存区块是具有较大的储存容量，但是其资料稳定度与错误率以及可允许的抹除次数都比较差。因此，若是将上述作业系统以及档案系统的相关资料储存在三层式储存区块中，则会有较高的资料造成这些重要资料毁损，而造成使用者的大麻烦。
发明内容
因此，本发明的目的之一在于提供一种快闪记忆体控制器，其可以区分写入资料是属于重要资料或是不重要资料，并将重要资料写入到单层式储存区块之中，或其他相较保存力较高的区块中,以解决先前技术中的问题。
在本发明的一个实施例中，揭露了一种快闪记忆体控制器，其包含有一人工智慧模组以及一微处理器。在该快闪记忆体控制器的操作中，该人工智慧模组是用以自一主装置接收一资料，并判断该资料是属于重要资料或是不重要资料，以产生一判断结果；以及该微处理器是用以根据该判断结果以决定将该资料写入至一快闪记忆体模组中，其中该快闪记忆体模组包含多个第一区块以及多个第二区块，其中该多个第一区块中每一个记忆单元所记忆的位元数低于该多个第二区块中每一个记忆单元所记忆的位元数；其中当该判断结果指出该资料是属于重要资料时，该微处理器仅会将该资料储存在该多个第一区块中的至少其一。
在本发明的另一个实施例中，揭露了一电子装置，其包含有一快闪记忆体模组以及一快闪记忆体控制器，且该快闪记忆体控制器包含有一人工智慧模组以及一微处理器。在该快闪记忆体控制器的操作中，该人工智慧模组是用以自一主装置接收一资料，并判断该资料是属于重要资料或是不重要资料，以产生一判断结果；以及该微处理器是用以根据该判断结果以决定将该资料写入至一快闪记忆体模组中，其中该快闪记忆体模组包含多个第一区块以及多个第二区块，其中该多个第一区块中每一个记忆单元所记忆的位元数低于该多个第二区块中每一个记忆单元所记忆的位元数；其中当该判断结果指出该资料是属于重要资料时，该微处理器仅会将该资料储存在该多个第一区块中的至少其一。
附图说明
图1为根据本发明一实施例的电子装置的示意图。
图2为快闪记忆体模组中所包含的不同区块的示意图。
图3为根据本发明一实施例的存取快闪记忆体模组的方法的流程图。
100 电子装置
110 主装置
120 快闪记忆体控制器
121 介面电路
122 人工智慧模组
124 微处理器
126 缓冲记忆体
128 唯读记忆体
129 控制逻辑
130 快闪记忆体模组
210_1～210_K、220_1～220_N 单层式储存区块
230_1～230_M 三层式储存区块
300～308 步骤
具体实施方式
图1为根据本发明一实施例的电子装置100的示意图。如图1所示，电子装置100包含了一主装置110、一快闪记忆体控制器120以及一快闪记忆体模组130，其中快闪记忆体控制器120包含了一介面电路121、一人工智慧模组122、一微处理器124、一缓冲记忆体126、一唯读记忆体128以及一控制逻辑129。唯读记忆体213是用来储存多个程式码，而微处理器122则用来执行该些程式码以控制对快闪记忆体模组130的存取，且快闪记忆体控制器120内的元件可透过图式的汇流排来进行资料的传递。在本实施例中，快闪记忆体控制器120以及快闪记忆体模组130可视为一固态硬碟(Solid-state drive，SSD)，电子装置100可以是任何具有固态硬碟的电脑或伺服器，而主装置110可以是用来透过快闪记忆体控制器120来存取快闪记忆体模组130的一处理器。
快闪记忆体模组130包含了至少一个快闪记忆体晶片，而每一个快闪记忆体晶片包含了多个区块(block)，且每一个区块包含了多个资料页(page)。在快闪记忆体的相关设计中，每一个区块是一个最小的抹除单位，亦即区块内的所有资料系一并被抹除而无法仅抹除一部分，且每一个资料页系为一最小的写入单位。此外，快闪记忆体模组130包含了具有较高资料保存力的多个第一区块、具有较低资料保存力的多个第二区块、以及多个暂存区块，为了方便后续的说明，在以下图2所示的实施例中该多个第一区块是为单层式储存区块、该多个第二区块是为三层式储存区块、且该多个暂存区块为单层式储存区块，但本发明并不以此为限。具体来说，参考图2，快闪记忆体模组130包含了多个单层式储存区块210_1～210_K、220_1～220_N以及多个三层式储存区块230_1～230_M，其中单层式储存区块210_1～210_K、220_1～220_N所包含的每一个记忆单元(亦即，一个浮闸电晶体(floating gatetransistor))仅用来储存一个位，而三层式储存区块230_1～230_M所包含的每一个记忆单元可用来储存三个位。由于单层式储存区块210_1～210_K、220_1～220_N以及三层式储存区块230_1～230_M的写入特性，单层式储存区块210_1～210_K、220_1～220_N中所储存的资料的稳定度以及错误率比三层式储存区块230_1～230_M好很多，且三层式储存区块230_1～230_M可允许的抹除次数远低于单层式储存区块210_1～210_K、220_1～220_N可允许的抹除次数，亦即三层式储存区块230_1～230_M的寿命较低。
在本实施例中，单层式储存区块220_1～220_N是用来作为暂存区块，亦即单层式储存区块220_1～220_N是用来作为快闪记忆体控制器120将资料写入至三层式储存区块230_1～230_M之前的暂存区块，亦即单层式储存区块220_1～220_N中的有效资料会在后续进行垃圾收集(garbage collection)操作时搬移到三层式储存区块230_1～230_M中；此外，单层式储存区块210_1～210_K则作为资料区块而非暂存区块，亦即当资料写入至单层式储存区块210_1～210_K后，便不会被搬移到三层式储存区块230_1～230_M中(亦即，若是其中的有效资料需要搬移也只会搬移到另一个单层式储存区块)。
在电子装置100的操作中，当主装置110需要将一资料写入至快闪记忆体模组130中时，主装置110会传送一写入命令以及该资料至快闪记忆体控制器120中的介面电路121，接着，人工智慧模组122先判断该资料是属于重要资料或是不重要资料，以产生一判断结果，其中重要资料指的是作业系统、档案系统、软体档案的相关资料，而不重要资料指的是纯资料，例如影片、照片、文件档案...等等。接着，微处理器124根据该判断结果来决定是否将该资料直接写入至单层式储存区块210_1～210_K中，具体来说，若是该判断结果指出该资料为重要资料时，微处理器124会透过控制逻辑129中的编码器(encoder)以及随机产生电路(randomizer)的处理来将该资料直接写入至单层式储存区块210_1～210_K中；而若是该判断结果指出该资料为不重要资料时，微处理器124会透过控制逻辑129的处理来将该资料写入至作为暂存区块的单层式储存区块220_1～220_N，之后再透过垃圾收集操作将其中的有效资料搬移到三层式储存区块220_1～220_M中。
在本发明的另一个实施例中，快闪记忆体模组130可以不包含作为暂存区块的单层式储存区块220_1～220_N，亦即若是该判断结果指出该资料为不重要资料时，微处理器124会透过控制逻辑129的处理来将该资料直接写入至三层式储存区块220_1～220_M中。
如上所述，由于重要资料会直接被写入到资料较稳定且寿命较长的单层式储存区块210_1～210_K中，且在一实施例中储存在单层式储存区块210_1～210_K的该资料不会因为快闪记忆体控制器120的其他任何操作而被搬移至不同于单层式储存区块的区块(例如三层式储存区块)中，因此可以大幅降低这些重要资料毁损的机会。另外，由于不重要资料会直接被写入到容量较高的三层式储存区块230_1～230_M中，故可以有效地利用快闪记忆体模组130的储存空间。
在一第一实施例中，人工智慧模组122可以根据主装置110要求写入的该资料所关联到的该快闪记忆体模组中的实体位址，来判断该资料是属于重要资料或是不重要资料，以产生该判断结果。具体来说，由于作业系统的相关资料是在快闪记忆体模组130一开始使用时便需要安装写入的，因此快闪记忆体模组130内实体位址较前面的区块所储存的可以被视为是重要资料，亦即人工智慧模组122可以判断主装置110要求写入的该资料是否关连到快闪记忆体模组130内一定范围内的实体位址的信息，例如判断该资料是否系用来更新快闪记忆体模组130内一定范围内的实体位址的信息，以产生该判断结果。
在一第二实施例中，由于作业系统或是档案系统内的资料通常会较常的被读取及写入，因此，人工智慧模组122可以根据主装置110要求写入的资料的存取频率来判断该资料是属于重要资料或是不重要资料，举例来说，人工智慧模组122可以根据该资料所对应到的逻辑位址在过去一段时间内(例如，几小时或是一天内)的写入/读取次数来计算出该资料的存取频率(亦即，同一个逻辑位址的写入频率)，并当该资料的存取频率高于一临界值时判断该资料为重要资料，以及当该资料的存取频率不高于该临界值时判断该资料为不重要资料。
在一第三实施例中，人工智慧模组122可以根据主装置110要求写入的资料的大小来决定该资料是属于重要资料或是不重要资料，以产生该判断结果。具体来说，由于作业系统的相关资料的更新通常具有很小的资料量，因此若是当该资料的资料量为主装置110所传送的最小资料量时(例如，4千位元组)，人工智慧模组122便可以判断该资料为重要资料。
在一第四实施例中，人工智慧模组122可以根据主装置110要求写入的资料所对应的逻辑位址是否经常在电子装置100进行开关机时写入，来决定该资料是属于重要资料或是不重要资料，以产生该判断结果。举例来说，由于电子装置100在进行开关机时所写入的资料通常是重要的系统或档案资料，因此，假设该资料所对应的逻辑位址是经常(例如，写入频率或是次数高于一临界值)在电子装置100开机后一段时间内、或是关机前一段时间内写入至快闪记忆体模组130中，则人工智慧模组122便判断该资料为重要资料。
需注意的是，上述四个实施例可以同时被使用在人工智慧模组122判断重要资料以及不重要资料的机制中，亦即只要该资料是关连到快闪记忆体模组130内一定范围内的实体位址的信息、该资料的存取频率高于一临界值、该资料的资料量为主装置110所传送的最小资料量、以及该资料所对应的逻辑位址经常在电子装置100进行开关机时写入中任一者成立，人工智慧模组122便会判断该资料为重要资料。
在一实施例中，人工智慧模组122是在快闪记忆体控制器120处于一离线状态(off-line)时进行训练操作以决定出多个判断逻辑，并在快闪记忆体控制器120处于一在线状态(on-line)时使用该多个判断逻辑以判断该资料是属于重要资料或是不重要资料，以产生该判断结果。举例来说，当快闪记忆体控制器120处于离线状态时(亦即，快闪记忆体控制器120尚未连结到快闪记忆体模组130)，工程师可以透过将模拟的系统资料及/或其他的重要资料输入到人工智慧模组122，以供人工智慧模组122进行训练来决定出一部分的判断逻辑，其中该些判断逻辑可以是用以判断重要资料在快闪记忆体模组130内的实体位址、及/或存取频率的临界值、及/或重要资料的资料量趋势或分布、及/或重要资料的存取时间点；类似地，工程师亦可以透过将模拟的图片、影片及/或其他的不重要资料输入到人工智慧模组122，以供人工智慧模组122进行训练来决定出另一部分的判断逻辑，判断不重要资料的特性。
需注意的是，上述图2中快闪记忆体模组130仅包含单层式储存区块210_1～210_K、220_1～220_N以及三层式储存区块230_1～230_M，以及微处理器124根据人工智慧模组122的判断结果将重要资料以及不重要资料分别写入到单层式储存区块210_1～210_K以及三层式储存区块230_1～230_M的技术内容仅是范例说明，而并非是作为本发明的限制。在本发明的其他实施例中，快闪记忆体模组130亦可以包含单层式储存区块、双层式储存区块、三层式储存区块以及四层式储存区块中的任意至少两种区块，且微处理器124根据人工智慧模组122的判断结果将不重要资料写入到双层式储存区块或是四层式储存区块中，或是透过暂存区块将不重要资料写入到双层式储存区块或是四层式储存区块中。
图3为根据本发明一实施例的存取快闪记忆体模组130的方法的流程图。参考第1～2图及其揭露内容，流程如下所述。
步骤300：流程开始。
步骤302：自一主装置接收一资料。
步骤304：判断该资料是属于重要资料或是不重要资料，以产生一判断结果。当该判断结果指出该资料为重要资料时，流程进入步骤306；而当该判断结果指出该资料为不重要资料时，流程进入步骤308。
步骤306：将该资料写入至快闪记忆体模组中的一单层式储存区块或是一双层式储存区块。
步骤308：将该资料写入至快闪记忆体模组中的一暂存区块，并在后续进行一垃圾收集操作时将储存在该暂存区块的该资料搬移到一三层式储存区块或是一四层式储存区块。
简要归纳本发明，在本发明的快闪记忆体控制器中，是包含了人工智慧模组以判断来自主装置的资料是重要资料或是不重要资料，且微处理器根据人工智慧模组的判断结果来将重要资料写入至快闪记忆体模组中具有较佳资料保存力的区块(例如，单层式储存区块)。透过本实施例的技术方法，可以大幅降低重要资料发生遗失毁损的机率。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种快闪记忆体控制器，包含有：
一人工智慧模组，用以自一主装置接收一资料，并判断该资料是属于重要资料或是不重要资料，以产生一判断结果；
一微处理器，耦接于该人工智慧模组，用以根据该判断结果以决定将该资料写入至一快闪记忆体模组中，其中该快闪记忆体模组包含多个第一区块以及多个第二区块，其中该多个第一区块中每一个记忆单元所记忆的位元数低于该多个第二区块中每一个记忆单元所记忆的位元数；
其中当该判断结果指出该资料是属于重要资料时，该微处理器仅会将该资料储存在该多个第一区块中的至少其一。
2.根据权利要求1所述的快闪记忆体控制器，其中该多个第一区块为快闪记忆体模组中的单层式储存(single level cell，SLC)区块，且该多个第二区块为双层式储存(Multilevel cell，MLC)区块、三层式储存(triple level cell，TLC)区块或是式四层式储存(Quadruple level cell，QLC)区块；或是，该多个第一区块为快闪记忆体模组中的单层式储存区块或是双层式储存区块，而该多个第二区块为三层式储存区块或是四层式储存区块。
3.根据权利要求1所述的快闪记忆体控制器，其中该当该判断结果指出该资料是属于重要资料时，该微处理器仅会将该资料储存在该快闪记忆体模组中的该多个第一区块，且储存在该多个第一区块中的该资料不会因为该快闪记忆体控制器的其他任何操作而被搬移至不同于该多个第一区块的任一区块中。
4.根据权利要求1所述的快闪记忆体控制器，其中当该判断结果指出该资料是属于不重要资料时，该微处理器将该资料储存在该快闪记忆体模组中的该多个第二区块的至少其一，或是将该资料储存在该快闪记忆体模组的一暂存区块中。
5.根据权利要求4所述的快闪记忆体控制器，其中该暂存区块为一单层式储存区块，且该微处理器在后续进行一垃圾收集操作时将储存在该暂存区块的该资料搬移到该多个第二区块的至少其一。
6.根据权利要求1所述的快闪记忆体控制器，其中该人工智慧模组根据该资料所关联到的该快闪记忆体模组中的实体位址，来判断该资料是属于重要资料或是不重要资料，以产生该判断结果。
7.根据权利要求1所述的快闪记忆体控制器，其中该人工智慧模组根据该资料所对应到的逻辑位址的读取及写入频率，来判断该资料是属于重要资料或是不重要资料，以产生该判断结果。
8.根据权利要求1所述的快闪记忆体控制器，其中该人工智慧模组根据该资料的大小来判断该资料是属于重要资料或是不重要资料，以产生该判断结果。
9.根据权利要求1所述的快闪记忆体控制器，其中该人工智慧模组系在该快闪记忆体控制器处于一离线状态(off-line)时进行训练操作以决定出多个判断逻辑，并在快闪记忆体控制器处于一在线状态(on-line)时使用该多个判断逻辑以判断该资料是属于重要资料或是不重要资料，以产生该判断结果。
10.一种电子装置，包含有：
一快闪记忆体模组；以及
一快闪记忆体控制器，用以存取该快闪记忆体模组，且包含有：
一人工智慧模组，用以自一主装置接收一资料，并判断该资料是属于重要资料或是不重要资料，以产生一判断结果；
一微处理器，耦接于该人工智慧模组，用以根据该判断结果以决定将该资料写入至一快闪记忆体模组中，其中该快闪记忆体模组包含多个第一区块以及多个第二区块，其中该多个第一区块中每一个记忆单元所记忆的位元数低于该多个第二区块中每一个记忆单元所记忆的位元数；
其中当该判断结果指出该资料是属于重要资料时，该微处理器仅会将该资料储存在该多个第一区块中的至少其一。
CN201811020330.1A 2018-09-03 2018-09-03 快闪记忆体控制器及相关电子装置 Active CN110874184B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201811020330.1A CN110874184B (zh) 2018-09-03 2018-09-03 快闪记忆体控制器及相关电子装置
TW109109865A TWI820321B (zh) 2018-09-03 2018-10-26 快閃記憶體控制器及相關控制方法
TW107137854A TWI692688B (zh) 2018-09-03 2018-10-26 快閃記憶體控制器及相關電子裝置
US16/174,301 US10712970B2 (en) 2018-09-03 2018-10-30 Flash memory controller and associated accessing method and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811020330.1A CN110874184B (zh) 2018-09-03 2018-09-03 快闪记忆体控制器及相关电子装置

Publications (2)

Publication Number Publication Date
CN110874184A true CN110874184A (zh) 2020-03-10
CN110874184B CN110874184B (zh) 2023-08-22

Family

ID=69641234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811020330.1A Active CN110874184B (zh) 2018-09-03 2018-09-03 快闪记忆体控制器及相关电子装置

Country Status (3)

Country Link
US (1) US10712970B2 (zh)
CN (1) CN110874184B (zh)
TW (2) TWI820321B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111949211B (zh) * 2020-07-10 2023-05-09 深圳宏芯宇电子股份有限公司 存储装置及存储控制方法
US20220222008A1 (en) * 2021-01-14 2022-07-14 Silicon Motion, Inc. Method for managing flash memory module and associated flash memory controller and memory device
JP2023044471A (ja) 2021-09-17 2023-03-30 キオクシア株式会社 メモリシステム及びメモリ制御方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090043831A1 (en) * 2007-08-11 2009-02-12 Mcm Portfolio Llc Smart Solid State Drive And Method For Handling Critical Files
TW201128389A (en) * 2010-02-04 2011-08-16 Phison Electronics Corp Flash memory storage device, controller thereof, and method for programming data
US20160179430A1 (en) * 2014-12-19 2016-06-23 Samsung Electronics Co., Ltd. Storage device dynamically allocating program area and program method thereof
CN107239409A (zh) * 2017-05-08 2017-10-10 深圳大学 一种基于温度的重要数据分配方法及其系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8078794B2 (en) * 2000-01-06 2011-12-13 Super Talent Electronics, Inc. Hybrid SSD using a combination of SLC and MLC flash memory arrays
US7953931B2 (en) * 1999-08-04 2011-05-31 Super Talent Electronics, Inc. High endurance non-volatile memory devices
US7743203B2 (en) * 2007-05-11 2010-06-22 Spansion Llc Managing flash memory based upon usage history
US7818610B2 (en) * 2007-09-27 2010-10-19 Microsoft Corporation Rapid crash recovery for flash storage
TWI485563B (zh) * 2008-09-17 2015-05-21 Silicon Motion Inc 快閃記憶裝置及其運作方法
TWI436363B (zh) * 2010-05-11 2014-05-01 Silicon Motion Inc 資料儲存裝置以及快閃記憶體之資料寫入方法
US8930647B1 (en) * 2011-04-06 2015-01-06 P4tents1, LLC Multiple class memory systems
CN103455440A (zh) * 2012-06-04 2013-12-18 慧荣科技股份有限公司 快闪内存装置及快闪内存的数据存取方法
US20140122774A1 (en) * 2012-10-31 2014-05-01 Hong Kong Applied Science and Technology Research Institute Company Limited Method for Managing Data of Solid State Storage with Data Attributes
WO2015077795A1 (en) * 2013-11-25 2015-05-28 Perceptionicity Institute Corporation Systems, methods, and computer program products for strategic motion video
US9569120B2 (en) * 2014-08-04 2017-02-14 Nvmdurance Limited Adaptive flash tuning
US10430329B2 (en) * 2017-06-23 2019-10-01 Western Digital Technologies, Inc. Quality of service aware storage class memory/NAND flash hybrid solid state drive
US10915791B2 (en) * 2017-12-27 2021-02-09 Intel Corporation Storing and retrieving training data for models in a data center

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090043831A1 (en) * 2007-08-11 2009-02-12 Mcm Portfolio Llc Smart Solid State Drive And Method For Handling Critical Files
TW201128389A (en) * 2010-02-04 2011-08-16 Phison Electronics Corp Flash memory storage device, controller thereof, and method for programming data
US20160179430A1 (en) * 2014-12-19 2016-06-23 Samsung Electronics Co., Ltd. Storage device dynamically allocating program area and program method thereof
CN107239409A (zh) * 2017-05-08 2017-10-10 深圳大学 一种基于温度的重要数据分配方法及其系统

Also Published As

Publication number Publication date
TWI692688B (zh) 2020-05-01
TW202011194A (zh) 2020-03-16
US10712970B2 (en) 2020-07-14
US20200073582A1 (en) 2020-03-05
TWI820321B (zh) 2023-11-01
CN110874184B (zh) 2023-08-22
TW202028987A (zh) 2020-08-01

Similar Documents

Publication Publication Date Title
US9268687B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
US10120615B2 (en) Memory management method and storage controller using the same
US9933963B1 (en) Open block handling to reduce write errors
CN107402716B (zh) 数据写入方法、存储器控制电路单元与存储器储存装置
US20090198875A1 (en) Data writing method for flash memory, and controller and system using the same
US8516184B2 (en) Data updating using mark count threshold in non-volatile memory
US8694748B2 (en) Data merging method for non-volatile memory module, and memory controller and memory storage device using the same
US9619380B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
US9122583B2 (en) Memory controller and memory storage device and data writing method
TWI707232B (zh) 快閃記憶體控制器及相關的存取方法及電子裝置
US9383929B2 (en) Data storing method and memory controller and memory storage device using the same
CN110874184B (zh) 快闪记忆体控制器及相关电子装置
US20170329539A1 (en) Data writing method, memory control circuit unit and memory storage device
US9378130B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
CN107943710B (zh) 存储器管理方法及使用所述方法的存储控制器
US11809328B2 (en) Control method of flash memory controller and associated flash memory controller and storage device
US10901653B2 (en) Electronic device
CN115458013A (zh) 存储装置及其操作方法
US9778862B2 (en) Data storing method for preventing data losing during flush operation, memory control circuit unit and memory storage apparatus
KR20190095825A (ko) 데이터 저장 장치 및 그것의 동작 방법
US8832358B2 (en) Data writing method, memory controller and memory storage apparatus
CN111475426B (zh) 管理闪存模块的方法及相关的闪存控制器与电子装置
US20220171706A1 (en) Memory system and operating method thereof
CN106326131B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
CN113253917A (zh) 用于存储器子系统的媒体管理的多状态炼狱

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant