CN111949211B - 存储装置及存储控制方法 - Google Patents

存储装置及存储控制方法 Download PDF

Info

Publication number
CN111949211B
CN111949211B CN202010667769.4A CN202010667769A CN111949211B CN 111949211 B CN111949211 B CN 111949211B CN 202010667769 A CN202010667769 A CN 202010667769A CN 111949211 B CN111949211 B CN 111949211B
Authority
CN
China
Prior art keywords
flash memory
processor
memory controller
interface
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010667769.4A
Other languages
English (en)
Other versions
CN111949211A (zh
Inventor
赖振楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosin Global Electronics Co Ltd
Original Assignee
Hosin Global Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosin Global Electronics Co Ltd filed Critical Hosin Global Electronics Co Ltd
Priority to CN202010667769.4A priority Critical patent/CN111949211B/zh
Publication of CN111949211A publication Critical patent/CN111949211A/zh
Priority to US17/371,149 priority patent/US11609713B2/en
Application granted granted Critical
Publication of CN111949211B publication Critical patent/CN111949211B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L15/00—Speech recognition
    • G10L15/22—Procedures used during a speech recognition process, e.g. man-machine dialogue
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Linguistics (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

本发明提供了一种存储装置及存储控制方法，所述存储装置包括闪存控制器、AI处理器及快闪存储芯片组，所述闪存控制器分别与所述AI处理器和快闪存储芯片组连接，其中：所述闪存控制器，用于在接收到来自主机的AI扩展指令时，将待存储的原始数据发送到所述AI处理器，并将来自所述AI处理器的标签数据存储到所述快闪存储芯片组；所述AI处理器，用于使用预设算法将来自所述闪存控制器的所述原始数据转换为标签数据，并将所述标签数据储发送到所述闪存控制器，由所述闪存控制器将所述标签数据存储到快闪存储芯片组。本发明可使得存储到快闪存储芯片组的无用数据大大降低，可在不占用主机资源的基础上提高快闪存储芯片组的存储空间利用率。

Description

存储装置及存储控制方法
技术领域
本发明实施例涉及存储器领域，更具体地说，涉及一种存储装置及存储控制方法。
背景技术
存储器是用来存储程序和各种数据信息的记忆部件，其中，固态硬盘(SolidState Disk，SSD)是使用固态电子存储芯片阵列制成的硬盘。固态硬盘由控制单元和存储单元(FLASH芯片、DRAM芯片)组成，由于具有数据读取速度快、可适应较宽的温度范围，固态硬盘目前已被广泛应用于军事、车载、工控、视频监控、网络监控、网络终端、电力、医疗、航空、导航设备等诸多领域。此外，在很多其他电子产品，例如监控系统中，也使用了大量的便携式存储装置(例如CF卡、SD卡、TF卡、USB接口闪存盘等)。
然而，上述存储装置仅根据来自主机(例如中央处理单元或微控制单元)的指令进行数据存储，本身并不对需要存储的数据进行处理。这可能导致大量无用的数据占用存储装置的存储空间(例如监控视频中，需存储每一帧图像的背景数据)，造成存储空间的浪费。
发明内容
本发明实施例要解决的技术问题在于，针对上述存储装置因直接进行数据存储导致存储空间浪费的问题，提供一种存储装置及存储控制方法。
本发明实施例解决上述技术问题的技术方案是，提供一种存储装置，包括闪存控制器、AI处理器及快闪存储芯片组，所述闪存控制器分别与所述AI处理器和快闪存储芯片组连接，其中：
所述闪存控制器，用于在接收到来自主机的AI扩展指令时，将待存储的原始数据发送到所述AI处理器，并将来自所述AI处理器的标签数据存储到所述快闪存储芯片组；
所述AI处理器，用于使用预设算法将来自所述闪存控制器的所述原始数据转换为标签数据，并将所述标签数据储发送到所述闪存控制器，由所述闪存控制器将所述标签数据存储到快闪存储芯片组。
优选地，所述存储装置包括外接接口，且所述外接接口与所述闪存控制器连接，所述闪存控制器通过所述外接接口获取来自主机的AI扩展指令和待存储的原始数据；
所述闪存控制器在接收到来自主机的一般存储指令时，将待存储的原始数据直接存储到所述快闪存储芯片组。
优选地，所述外接接口为USB接口、UFS接口、eMMC接口、SD接口、SPI接口、SATA接口、mSATA接口、PCI-E接口、DDR接口、LPDDR接口或GDDR接口。
优选地，所述闪存控制器集成有静态随机存取存储器，并通过所述静态随机存取存储器存储等待所述闪存控制器发送到AI处理器的所述待存储的原始数据以及等待所述闪存控制器存储到所述快闪存储芯片组的标签数据；
或者，所述存储装置包括与所述闪存控制器相连的动态随机存取存储器，并通过所述动态随机存取存储器存储等待所述闪存控制器发送到AI处理器的所述待存储的原始数据以及等待所述闪存控制器存储到所述快闪存储芯片组的标签数据。
优选地，所述预设算法为AI图像识别算法、AI语音识别算法、逻辑推理算法。
本发明实施例还提供一种存储控制方法，所述方法由存储装置执行，且所述存储装置包括闪存控制器、AI处理器及快闪存储芯片组，所述方法包括：
所述闪存控制器在接收到来自主机的AI扩展指令时，将待存储的原始数据发送到所述AI处理器；
所述AI处理器使用预设算法将所述原始数据转换为标签数据，并将所述标签数据发送到所述闪存控制器；
所述闪存控制器将所述标签数据存储到所述快闪存储芯片组。
优选地，所述方法还包括：
通过所述存储装置的外接接口从主机接收AI扩展指令和待存储的原始数据；以及
通过所述存储装置的外接接口从主机接收一般存储指令，并根据所述一般存储指令直接将待存储的原始数据存储到所述快闪存储芯片组。
优选地，所述闪存控制器集成有静态随机存取存储器，所述方法还包括：
通过所述静态随机存取存储器，存储等待发送到AI处理器的所述待存储的原始数据以及等待存储到所述快闪存储芯片组的标签数据。
优选地，所述存储装置包括与所述闪存控制器相连的动态随机存取存储器，所述方法还包括：
通过所述动态随机存取存储器，存储等待发送到AI处理器的所述待存储的原始数据以及等待存储到所述快闪存储芯片组的标签数据。
优选地，所述预设算法为AI图像识别算法、AI语音识别算法或逻辑推理算法。
本发明的存储装置及存储控制方法，通过集成到存储装置的AI处理器对待存储的数据进行处理，从而使得存储到快闪存储芯片组的数据量大大降低，可在不占用主机资源的基础上提高快闪存储芯片组的存储空间利用率。
附图说明
图1是本发明实施例提供的存储装置的示意图；
图2是本发明另一实施例提供的存储装置的示意图；
图3是本发明实施例提供的存储控制方法的流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1所示，是本发明实施例提供的存储装置的示意图。本实施例中的存储装置可为包含于固态硬盘(Solid State Disk，SSD)、USB接口存储器、CF卡、SD卡、TF卡等，且该存储装置包括闪存控制器11、AI处理器12及快闪存储芯片组13，上述闪存控制器11分别与AI处理器12和快闪存储芯片组13连接，从而实现控制指令的传输。快闪存储芯片组13可以采用NAND闪存芯片，其包括多个具有相同存储容量的块(根据不同厂家的规格，块的容量可以为16MB、32MB等)，且每一块具有唯一的块地址，其可实现断电存储数据。
具体地，上述闪存控制器11、AI处理器12及快闪存储芯片组13可集成到同一印制电路板(Printed Circuit Board，PCB)，且闪存控制器11分别通过该印制电路板上的内部总线与AI处理器12和快闪存储芯片组13连接。通过闪存控制器11，可实现快闪存储芯片组13中的坏块管理、固件载入以及主机寻址预测等操作。
在本实施例中该闪存控制器11在接收到来自主机(例如中央处理单元21、微控制单元或DMA控制器等)的AI扩展指令(数据存储指令)时，将待存储的原始数据(来自主机)发送到AI处理器12，并将来自AI处理器12的标签数据存储到快闪存储芯片组13。具体地，上述闪存控制器11可集成有静态随机存取存储器(Static Random-Access Memory，SRAM)，从而该闪存控制器11可直接缓存来自主机的控制指令，存储装置也无需再配置DRAM芯片组。上述AI扩展指令区别于一般存储指令，闪存控制器11仅在接收到AI扩展指令时才将待存储数据发送到AI处理器12；而在接收到一般存储指令时，闪存控制器11直接将待存储的原始数据存储到快闪存储芯片组13。
AI处理器12用于使用预设算法将来自闪存控制器11的原始数据转换为标签数据，并将标签数据储发送回闪存控制器11，由闪存控制器11将标签数据存储到快闪存储芯片组13。上述预设算法可固化在AI处理器12中，且该预设算法可以为推理算法(该推理算法已经在其他设备经过大量数据训练并获得了成熟的参数)。
通过集成到存储装置的AI处理器12对待存储的数据进行处理，从而使得存储到快闪存储芯片组13的数据量大大降低，可在不占用主机资源的基础上提高快闪存储芯片组13的存储空间利用率。
在本发明的一个实施例中，上述存储装置还包括用于连接外部总线(例如PCI-E总线或SPI总线)的外接接口，例如闪存控制器11、AI处理器12及快闪存储芯片组13所在的印制电路板上还集成有外接接口，且该外接接口通过印制电路板上的内部总线与闪存控制芯片11连接，从而闪存控制芯片11可通过该接口及外部总线与主机进行交互，例如接收来自主机的AI扩展指令或一般存储指令。
具体地，上述外接接口可以为USB接口、UFS接口、eMMC接口、SD接口、SPI接口、SATA接口、mSATA接口、PCI-E接口、DDR接口、LPDDR接口或GDDR接口。可根据存储装置的不同应用场景选择对应的外接接口。例如当存储装置应用于计算机系统时，外接接口可采用SPI接口、SATA接口、mSATA接口、PCIe接口、DDR接口、LPDDR接口或GDDR接口等；当存储装置应用于摄像机、录音笔等消费类电子产品时，外接接口可采用USB接口或UHS接口等。
结合图2所示，在本发明另一实施例提供的存储装置中，存储装置除了包括闪存控制器11、AI处理器12及快闪存储芯片组13外，还包括DRAM(Dynamic Random AccessMemory，动态随机存取存储器)芯片14。
在本实施例中，上述闪存控制器11无需集成静态随机存取存储器，且该闪存控制器11通过内部总线与DRAM芯片14连接，并通过DRAM芯片14缓存来自主机的等待闪存控制器11发送到AI处理器12的待存储的原始数据以及等待闪存控制器11存储到快闪存储芯片组13的标签数据(由AI处理器12生成)。并且，DRAM芯片14可与闪存控制器11配合，实现快闪存储芯片组13中的坏块管理、固件载入以及主机寻址预测等操作。相较于图1的实施例，本实施例的电路相对复杂，但对闪存控制器11的要求相对较低。
在本发明的一个实施例中，当上述存储装置应用于视频数据(或图像数据)存储(例如应用于监控系统或摄像机等设备)时，AI处理器12执行的预设算法为AI图像识别算法，该AI图像识别算法为经过大量原始图像训练之后的图像推理算法。根据不同应用场合，上述AI图像识别算法可以为人脸识别算法、动态物体识别算法等。当闪存控制器11接收到来自主机(例如与感光芯片相连的微控制单元)的AI扩展指令时，闪存控制器11不再存储来自感光芯片获得的原始视频数据，而直接存储由AI图像识别算法识别获得的标签数据。
在本发明的另一实施例中，当上述存储装置应用于语音数据存储(例如应用于录音笔等设备)时，AI处理器12执行的预设算法为AI语音识别算法，该AI语音识别算法为经过大量原始音频数据训练之后的语音推理算法。当闪存控制器11接收到来自主机(例如与麦克风相连的微控制单元)的AI扩展指令时，闪存控制器11不再存储来自为控制单元获得的原始音频数据，而直接存储由AI语音识别算法识别获得的标签数据(例如文字)。
此外，上述存储装置还可应用于在线交易系统等，相应地，AI处理器12执行的预设算法可以为其他逻辑推理算法，实现诸如股票买卖点预测等处理。
如图3所示，是本发明实施例提供的存储控制方法的流程示意图，该存储控制方法可应用于包括闪存控制器、AI处理器及快闪存储芯片组的存储装置，具体地，在上述存储装置中，闪存控制器、AI处理器及快闪存储芯片组可集成到同一印制电路板，且闪存控制器分别通过该印制电路板上的内部总线与AI处理器和快闪存储芯片组连接。具体地，本实施例的方法包括：
步骤S31：闪存控制器在接收到来自主机的AI扩展指令时，将待存储的原始数据发送到AI处理器。
上述闪存控制器可通过集成到该闪存控制器所在的印制电路板的外接接口接收来自主机的控制指令。具体地，来自主机的控制指令包括AI扩展指令或一般存储指令，且当闪存控制器通过外接接口从主机接收到一般存储指令时，直接根据该一般存储指令直接将待存储的原始数据存储到快闪存储芯片组，而无需将该待存储的原始数据发送到AI处理器。
上述闪存控制器可集成有静态随机存取存储器，且该闪存控制器通过静态随机存取存储器，存储等待发送到AI处理器的待存储的原始数据。
上述闪存控制器也可不集成静态随机存取存储器，而在印制电路板上增加与闪存控制器连接的动态随机存取存储器，此时，闪存控制器通过动态随机存取存储器，存储等待发送到AI处理器的待存储的原始数据。
步骤S32：AI处理器使用预设算法将所述原始数据转换为标签数据，并将标签数据发送到闪存控制器。上述预设算法可固化在AI处理器12中，且该预设算法可以为推理算法(该推理算法已经在其他设备经过大量数据训练并获得了成熟的参数)。
具体地，根据不同的应用场景，上述预设算法可以为AI图像识别算法、AI语音识别算法或逻辑推理算法等。
当闪存控制器集成有静态随机存取存储器时，通过静态随机存取存储器存储由AI处理器生成，并等待存储到快闪存储芯片组的标签数据。当当闪存控制器未集成静态随机存取存储器时，通过动态随机存取存储器存储由AI处理器生成并等待存储到快闪存储芯片组的标签数据。
步骤S33：闪存控制器将静态随机存取存储器或动态随机存取存储器中的标签数据存储到快闪存储芯片组。
本实施例中的存储控制方法与上述图1-2对应实施例中的存储装置属于同一构思，其具体实现过程详细见对应的存储装置实施例，且存储装置实施例中的技术特征在本方法实施例中均对应适用，这里不再赘述。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (8)

1.一种存储装置，其特征在于，包括闪存控制器、AI处理器及快闪存储芯片组，所述闪存控制器分别与所述AI处理器和快闪存储芯片组连接，其中：
所述闪存控制器，用于在接收到来自主机的AI扩展指令时，将待存储的原始数据发送到所述AI处理器，并将来自所述AI处理器的标签数据存储到所述快闪存储芯片组；
所述AI处理器，用于使用预设算法将来自所述闪存控制器的所述原始数据转换为标签数据，并将所述标签数据储发送到所述闪存控制器，由所述闪存控制器将所述标签数据存储到快闪存储芯片组；
所述闪存控制器、AI处理器及快闪存储芯片组集成到同一印制电路板，且闪存控制器分别通过该印制电路板上的内部总线与AI处理器和快闪存储芯片组连接；所述印制电路板上还集成有用于连接外部总线的外接接口，且所述外接接口通过印制电路板上的内部总线与闪存控制器连接，所述闪存控制器通过所述外接接口获取来自主机的AI扩展指令和待存储的原始数据；
所述闪存控制器在接收到来自主机的一般存储指令时，将待存储的原始数据直接存储到所述快闪存储芯片组。
2.根据权利要求1所述的存储装置，其特征在于，所述外接接口为USB接口、UFS接口、eMMC接口、SD接口、SPI接口、SATA接口、mSATA接口、PCI-E接口、DDR接口、LPDDR接口或GDDR接口。
3.根据权利要求1所述的存储装置，其特征在于，所述闪存控制器集成有静态随机存取存储器，并通过所述静态随机存取存储器存储等待所述闪存控制器发送到AI处理器的所述待存储的原始数据以及等待所述闪存控制器存储到所述快闪存储芯片组的标签数据；
或者，所述存储装置包括与所述闪存控制器相连的动态随机存取存储器，并通过所述动态随机存取存储器存储等待所述闪存控制器发送到AI处理器的所述待存储的原始数据以及等待所述闪存控制器存储到所述快闪存储芯片组的标签数据。
4.根据权利要求1所述的存储装置，其特征在于，所述预设算法为AI图像识别算法、AI语音识别算法、逻辑推理算法。
5.一种存储控制方法，其特征在于，所述方法由存储装置执行，且所述存储装置包括闪存控制器、AI处理器及快闪存储芯片组，所述方法包括：
所述闪存控制器在接收到来自主机的AI扩展指令时，将待存储的原始数据发送到所述AI处理器；
所述AI处理器使用预设算法将所述原始数据转换为标签数据，并将所述标签数据发送到所述闪存控制器；
所述闪存控制器将所述标签数据存储到所述快闪存储芯片组；
所述闪存控制器、AI处理器及快闪存储芯片组集成到同一印制电路板，且闪存控制器分别通过该印制电路板上的内部总线与AI处理器和快闪存储芯片组连接；所述印制电路板上还集成有外接接口，且所述外接接口通过印制电路板上的内部总线与闪存控制器连接；
所述方法还包括：
通过所述存储装置的外接接口从主机接收AI扩展指令和待存储的原始数据；以及
通过所述存储装置的外接接口从主机接收一般存储指令，并根据所述一般存储指令直接将待存储的原始数据存储到所述快闪存储芯片组。
6.根据权利要求5所述的存储控制方法，其特征在于，所述闪存控制器集成有静态随机存取存储器，所述方法还包括：
通过所述静态随机存取存储器，存储等待发送到AI处理器的所述待存储的原始数据以及等待存储到所述快闪存储芯片组的标签数据。
7.根据权利要求5所述的存储控制方法，其特征在于，所述存储装置包括与所述闪存控制器相连的动态随机存取存储器，所述方法还包括：
通过所述动态随机存取存储器，存储等待发送到AI处理器的所述待存储的原始数据以及等待存储到所述快闪存储芯片组的标签数据。
8.根据权利要求5所述的存储控制方法，其特征在于，所述预设算法为AI图像识别算法、AI语音识别算法或逻辑推理算法。
CN202010667769.4A 2020-07-10 2020-07-10 存储装置及存储控制方法 Active CN111949211B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010667769.4A CN111949211B (zh) 2020-07-10 2020-07-10 存储装置及存储控制方法
US17/371,149 US11609713B2 (en) 2020-07-10 2021-07-09 Storage device and storage control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010667769.4A CN111949211B (zh) 2020-07-10 2020-07-10 存储装置及存储控制方法

Publications (2)

Publication Number Publication Date
CN111949211A CN111949211A (zh) 2020-11-17
CN111949211B true CN111949211B (zh) 2023-05-09

Family

ID=73341278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010667769.4A Active CN111949211B (zh) 2020-07-10 2020-07-10 存储装置及存储控制方法

Country Status (2)

Country Link
US (1) US11609713B2 (zh)
CN (1) CN111949211B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114647370A (zh) * 2021-03-29 2022-06-21 深圳宏芯宇电子股份有限公司 存储装置及数据存储方法
CN114647369A (zh) * 2021-03-29 2022-06-21 深圳宏芯宇电子股份有限公司 一种存储控制方法和存储装置
CN114647446A (zh) * 2021-03-30 2022-06-21 深圳宏芯宇电子股份有限公司 存储级存储装置、计算机模块及服务器系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110222833A (zh) * 2018-03-01 2019-09-10 华为技术有限公司 一种用于神经网络的数据处理电路
WO2020044208A1 (en) * 2018-08-29 2020-03-05 Cerebras Systems Inc. Isa enhancements for accelerated deep learning

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10360214B2 (en) * 2017-10-19 2019-07-23 Pure Storage, Inc. Ensuring reproducibility in an artificial intelligence infrastructure
US11151769B2 (en) * 2018-08-10 2021-10-19 Intel Corporation Graphics architecture including a neural network pipeline
US11914860B2 (en) * 2018-08-20 2024-02-27 Macronix International Co., Ltd. Data storage for artificial intelligence-based applications
TWI703566B (zh) * 2018-08-30 2020-09-01 大陸商合肥沛睿微電子股份有限公司 快閃記憶體控制器及相關的存取方法及電子裝置
CN110874184B (zh) * 2018-09-03 2023-08-22 合肥沛睿微电子股份有限公司 快闪记忆体控制器及相关电子装置
CN110874186A (zh) * 2018-09-04 2020-03-10 合肥沛睿微电子股份有限公司 闪存控制器及相关的存取方法及电子装置
CN109298839A (zh) * 2018-10-26 2019-02-01 深圳大普微电子科技有限公司 基于pis的存储装置控制器、存储装置、系统及方法
US11573705B2 (en) * 2019-08-28 2023-02-07 Micron Technology, Inc. Artificial intelligence accelerator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110222833A (zh) * 2018-03-01 2019-09-10 华为技术有限公司 一种用于神经网络的数据处理电路
WO2020044208A1 (en) * 2018-08-29 2020-03-05 Cerebras Systems Inc. Isa enhancements for accelerated deep learning

Also Published As

Publication number Publication date
US11609713B2 (en) 2023-03-21
US20220011980A1 (en) 2022-01-13
CN111949211A (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
CN111949211B (zh) 存储装置及存储控制方法
US11042297B2 (en) Techniques to configure a solid state drive to operate in a storage mode or a memory mode
KR102691851B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
CN110941395A (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
CN109994138B (zh) 半导体存储器装置及具有该装置的存储器系统和电子装置
RU2643499C2 (ru) Управление памятью
CN115033184A (zh) 访存处理装置、方法、处理器、芯片、板卡及电子设备
US10546618B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US10613772B2 (en) Methods and apparatuses for copying a data page in an unmanaged flash memory device
CN111177027A (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
US10528283B2 (en) System and method to provide persistent storage class memory using NVDIMM-N with an NVDIMM-P footprint
US8891523B2 (en) Multi-processor apparatus using dedicated buffers for multicast communications
US10719382B2 (en) Collecting state records of cores in a data storage device
TW201512846A (zh) 記憶卡存取裝置、其控制方法與記憶卡存取系統
CN114647446A (zh) 存储级存储装置、计算机模块及服务器系统
US11366736B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
CN114647369A (zh) 一种存储控制方法和存储装置
CN115963977A (zh) 一种固态硬盘及其数据操作方法、装置及电子设备
US20040186949A1 (en) XIP system and method for serial memory
CN106325377A (zh) 外部设备扩展卡及输入输出外部设备的数据处理方法
CN112232469A (zh) 存储卡及电子设备
US20240134801A1 (en) Methods and system for efficient access to solid state drive
CN114647370A (zh) 存储装置及数据存储方法
CN117093530B (zh) 一种用于数据传输的fpga、模型训练系统及数据访问方法
KR101175250B1 (ko) 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Storage device and storage control method

Granted publication date: 20230509

Pledgee: Shenzhen small and medium sized small loan Co.,Ltd.

Pledgor: Shenzhen hongxinyu Electronic Co.,Ltd.

Registration number: Y2024980040733