CN106326131B - 存储器管理方法、存储器控制电路单元及存储器存储装置 - Google Patents

Abstract

本发明提供一种存储器管理方法、存储器控制电路单元及存储器存储装置，存储器管理方法包括：接收写入指令并判断被关联至存储区的物理单元的使用状态是否符合第一预设状态；若被关联至存储区的物理单元的使用状态符合第一预设状态，将写入指令所对应的写入数据存储至上述物理单元中被关联至暂存区的多个物理单元的至少一物理单元；将用以存储写入数据的至少一物理单元关联至存储区；以及配置至少一逻辑单元来映射被关联至存储区的物理单元。本发明提供的存储器管理方法、存储器控制电路单元及存储器存储装置，可在可复写式非易失性存储器模块的整体存储容量有限的情况下改善其数据存取速度。

Description

存储器管理方法、存储器控制电路单元及存储器存储装置

技术领域

本发明是有关于一种存储器管理机制，且特别是有关于一种存储器管理方法、存储器控制电路单元及存储器存储装置。

背景技术

数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器(rewritable non-volatile memory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记本电脑。固态硬盘就是一种以快闪存储器作为存储媒体的存储器存储装置。因此，近年快闪存储器产业成为电子产业中相当热门的一环。

在某些存储器存储装置中，可复写式非易失性存储器会被划分为暂存区与存储区。存储区是使用者数据最终存放的位置，而暂存区是用以暂存欲存储至存储区的数据。一般而言，若暂存区的大小越大，则对于可复写式非易失性存储器的数据存取速度可能越快，但相对地其整体用来存储使用者数据的存储容量会减少；若暂存区的大小越小，则可复写式非易失性存储器中用来存储使用者数据的存储容量会增加，但其数据存取速度可能会下降。

因此，如何在可复写式非易失性存储器的整体存储容量有限的情况下改善存储器模块的数据存取速度是本领域技术人员所致力的目标之一。

发明内容

本发明提供一种存储器管理方法、存储器控制电路单元及存储器存储装置，可在可复写式非易失性存储器模块的整体存储容量有限的情况下改善其数据存取速度。

本发明的一实施例提供一种存储器管理方法，其用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个物理单元，所述存储器管理方法包括：接收写入指令并判断所述物理单元中被关联至存储区的多个物理单元的使用状态是否符合第一预设状态；若被关联至所述存储区的所述物理单元的所述使用状态符合所述第一预设状态，将所述写入指令所对应的写入数据存储至所述物理单元中被关联至暂存区的至少一物理单元；将用以存储所述写入数据的所述物理单元关联至所述存储区；以及配置至少一逻辑单元来映射被关联至所述存储区的所述物理单元。

在本发明的一实施例中，判断被关联至所述存储区的所述物理单元的所述使用状态是否符合所述第一预设状态包括：判断被关联至所述存储区的所述物理单元的使用容量是否符合第一预设容量，其中被关联至所述存储区的所述物理单元的所述使用容量是对应于被关联至所述存储区的所述物理单元所存储的有效数据的总数据量。

在本发明的一实施例中，被关联至所述暂存区的所述物理单元中的存储单元用以存储第一数目的第一比特数据，其中被关联至所述存储区的所述物理单元中的存储单元用以存储第二数目的第二比特数据，其中所述第一数目小于所述第二数目。

在本发明的一实施例中，被关联至所述存储区的所述物理单元的总可用容量小于主机系统可存取的总逻辑容量。

在本发明的一实施例中，若所述总可用容量从第一容量改变为第二容量，所述总逻辑容量维持不变。

本发明的另一实施例提供一种存储器控制电路单元，其用于控制可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个物理单元，所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以电性连接至主机系统。所述存储器接口用以电性连接至所述可复写式非易失性存储器模块。所述存储器管理电路电性连接至所述主机接口与所述存储器接口，其中所述存储器管理电路用以接收写入指令并判断所述物理单元中被关联至存储区的多个物理单元的使用状态是否符合第一预设状态，其中若被关联至所述存储区的所述物理单元的所述使用状态符合所述第一预设状态，所述存储器管理电路还用以发送写入指令序列，其中所述写入指令序列用以指示将所述写入指令所对应的写入数据存储至所述物理单元中被关联至暂存区的至少一物理单元，其中所述存储器管理电路还用以将用以存储所述写入数据的所述物理单元关联至所述存储区，其中所述存储器管理电路还用以配置至少一逻辑单元来映射被关联至所述存储区的所述物理单元。

在本发明的一实施例中，存储器管理电路判断被关联至所述存储区的所述物理单元的所述使用状态是否符合所述第一预设状态包括：判断被关联至所述存储区的所述物理单元的使用容量是否符合第一预设容量，其中被关联至所述存储区的所述物理单元的所述使用容量是对应于被关联至所述存储区的所述物理单元所存储的有效数据的总数据量。

在本发明的一实施例中，被关联至所述暂存区的所述物理单元中的存储单元用以存储第一数目的第一比特数据，其中被关联至所述存储区的所述物理单元中的存储单元用以存储第二数目的第二比特数据，其中所述第一数目小于所述第二数目。

在本发明的一实施例中，被关联至所述存储区的所述物理单元的总可用容量小于所述主机系统可存取的总逻辑容量。

在本发明的一实施例中，若所述总可用容量从第一容量被改变为第二容量，所述总逻辑容量维持不变。

本发明的另一实施例提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以电性连接至主机系统。所述可复写式非易失性存储器模块包括多个物理单元。所述存储器控制电路单元电性连接至所述连接接口单元与所述可复写式非易失性存储器模块，其中所述存储器控制电路单元用以接收写入指令并判断所述物理单元中被关联至存储区的多个物理单元的使用状态是否符合第一预设状态，其中若被关联至所述存储区的所述物理单元的所述使用状态符合所述第一预设状态，所述存储器控制电路单元还用以发送写入指令序列，其中所述写入指令序列用以指示将所述写入指令所对应的写入数据存储至所述物理单元中被关联至暂存区的至少一物理单元，其中所述存储器控制电路单元还用以将用以存储所述写入数据的所述物理单元关联至所述存储区，其中所述存储器控制电路单元还用以配置至少一逻辑单元来映射被关联至所述存储区的所述物理单元。

在本发明的一实施例中，所述存储器控制电路单元判断被关联至所述存储区的所述物理单元的所述使用状态是否符合所述第一预设状态包括：判断被关联至所述存储区的所述物理单元的使用容量是否符合第一预设容量，其中被关联至所述存储区的所述物理单元的所述使用容量是对应于被关联至所述存储区的所述物理单元所存储的有效数据的总数据量。

在本发明的一实施例中，被关联至所述暂存区的所述物理单元中的存储单元用以存储第一数目的第一比特数据，其中被关联至所述存储区的所述物理单元中的存储单元用以存储第二数目的一第二比特数据，其中所述第一数目小于所述第二数目。

在本发明的一实施例中，被关联至所述存储区的所述物理单元的总可用容量小于所述主机系统可存取的总逻辑容量。

在本发明的一实施例中，若所述总可用容量从第一容量被改变为第二容量，所述总逻辑容量维持不变。

本发明的另一实施例提供一种存储器管理方法，其用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个物理单元，所述存储器管理方法包括：配置多个逻辑单元来映射所述物理单元中被关联至存储区的多个物理单元；接收操作指令并判断被关联至所述存储区的所述物理单元的使用状态是否符合第二预设状态；若被关联至所述存储区的所述物理单元的所述使用状态符合所述第二预设状态，将被关联至所述存储区的所述物理单元中的至少一物理单元改为关联至暂存区；以及移除对应于被改为关联至所述暂存区的所述物理单元的逻辑至物理映射关系。

在本发明的一实施例中，所述操作指令指示删除第一数据。

在本发明的一实施例中，判断被关联至所述存储区的所述物理单元的所述使用状态是否符合所述第二预设状态包括：判断所述第一数据是否存储于所述物理单元中可关联至所述暂存区的预设物理单元。

在本发明的一实施例中，判断被关联至所述存储区的所述物理单元的所述使用状态是否符合所述第二预设状态还包括：判断被关联至所述存储区的所述物理单元的使用容量是否符合第二预设容量，其中被关联至所述存储区的所述物理单元的所述使用容量是对应于被关联至所述存储区的所述物理单元所存储的有效数据的总数据量。

在本发明的一实施例中，被关联至所述暂存区的所述物理单元中的存储单元用以存储第一数目的第一比特数据，其中被关联至所述存储区的所述物理单元中的存储单元用以存储第二数目的第二比特数据，其中所述第一数目小于所述第二数目。

在本发明的一实施例中，被关联至所述存储区的所述物理单元的总可用容量小于主机系统可存取的总逻辑容量。

在本发明的一实施例中，若所述总可用容量从第一容量改变为第二容量，所述总逻辑容量维持不变。

本发明的另一实施例提供一种存储器控制电路单元，其用于控制可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个物理单元，所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以电性连接至主机系统。所述存储器接口用以电性连接至所述可复写式非易失性存储器模块。所述存储器管理电路电性连接至所述主机接口与所述存储器接口，其中所述存储器管理电路用以配置多个逻辑单元来映射所述物理单元中被关联至存储区的多个物理单元，其中所述存储器管理电路还用以接收操作指令并判断被关联至所述存储区的所述物理单元的使用状态是否符合第二预设状态，其中若被关联至所述存储区的所述物理单元的所述使用状态符合所述第二预设状态，所述存储器管理电路还用以将被关联至所述存储区的所述物理单元中的至少一物理单元改为关联至暂存区，其中所述存储器管理电路还用以移除对应于被改为关联至所述暂存区的所述物理单元的逻辑至物理映射关系。

在本发明的一实施例中，所述操作指令指示删除第一数据。

在本发明的一实施例中，所述存储器管理电路判断被关联至所述存储区的所述物理单元的所述使用状态是否符合所述第二预设状态包括：判断所述第一数据是否存储于所述物理单元中可关联至所述暂存区的预设物理单元。

在本发明的一实施例中，所述存储器管理电路判断被关联至所述存储区的所述物理单元的所述使用状态是否符合所述第二预设状态还包括：判断被关联至所述存储区的所述物理单元的使用容量是否符合第二预设容量，其中被关联至所述存储区的所述物理单元的所述使用容量是对应于被关联至所述存储区的所述物理单元所存储的有效数据的总数据量。

在本发明的一实施例中，被关联至所述暂存区的所述物理单元中的存储单元用以存储第一数目的第一比特数据，其中被关联至所述存储区的所述物理单元中的存储单元用以存储第二数目的第二比特数据，其中所述第一数目小于所述第二数目。

在本发明的一实施例中，被关联至所述存储区的所述物理单元的总可用容量小于所述主机系统可存取的总逻辑容量。

在本发明的一实施例中，若所述总可用容量从第一容量被改变为第二容量，所述总逻辑容量维持不变。

本发明的另一实施例提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以电性连接至主机系统。所述可复写式非易失性存储器模块包括多个物理单元。所述存储器控制电路单元电性连接至所述连接接口单元与所述可复写式非易失性存储器模块，其中所述存储器控制电路单元用以配置多个逻辑单元来映射所述物理单元中被关联至存储区的多个物理单元，其中所述存储器控制电路单元还用以接收操作指令并判断被关联至所述存储区的所述物理单元的使用状态是否符合第二预设状态，其中若被关联至所述存储区的所述物理单元的所述使用状态符合所述第二预设状态，所述存储器控制电路单元还用以将被关联至所述存储区的所述物理单元中的至少一物理单元改为关联至暂存区，其中所述存储器控制电路单元还用以移除对应于被改为关联至所述暂存区的所述物理单元的逻辑至物理映射关系。

在本发明的一实施例中，所述操作指令指示删除第一数据。

在本发明的一实施例中，所述存储器控制电路单元判断被关联至所述存储区的所述物理单元的所述使用状态是否符合所述第二预设状态包括：判断所述第一数据是否存储于所述物理单元中可关联至所述暂存区的预设物理单元。

在本发明的一实施例中，所述存储器控制电路单元判断被关联至所述存储区的所述物理单元的所述使用状态是否符合所述第二预设状态还包括：判断被关联至所述存储区的所述物理单元的使用容量是否符合第二预设容量，其中被关联至所述存储区的所述物理单元的所述使用容量是对应于被关联至所述存储区的所述物理单元所存储的有效数据的总数据量。

在本发明的一实施例中，被关联至所述暂存区的所述物理单元中的存储单元用以存储第一数目的第一比特数据，其中被关联至所述存储区的所述物理单元中的存储单元用以存储第二数目的第二比特数据，其中所述第一数目小于所述第二数目。

在本发明的一实施例中，被关联至所述存储区的所述物理单元的总可用容量小于所述主机系统可存取的总逻辑容量。

在本发明的一实施例中，若所述总可用容量从第一容量被改变为第二容量，所述总逻辑容量维持不变。

基于上述，本发明可动态地改变可复写式非易失性存储器模块中暂存区与存储区各自的容量，以在可复写式非易失性存储器模块的整体存储容量有限的情况下改善其数据存取速度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A是根据本发明的一实施例所示出的主机系统与存储器存储装置；

图1B是根据本发明的一实施例所示出的电脑、输入/输出装置与存储器存储装置的示意图；

图1C是根据本发明的一实施例所示出的主机系统与存储器存储装置的示意图；

图2是图1A所示的存储器存储装置的概要方块图；

图3A与图3B是根据本发明的一实施例所示出的存储单元存储架构与物理程序化单元的示意图；

图4是根据本发明的一实施例所示出的存储器控制电路单元的概要方块图；

图5是根据本发明的一实施例所示出的可复写式非易失性存储器模块的概要方块图；

图6与图7是根据本发明的一实施例所示出的存储数据的示意图；

图8A及图8B是根据本发明的一实施例所示出的管理物理单元的示意图；

图9A及图9B是根据本发明的另一实施例所示出的管理物理单元的示意图；

图10是根据本发明的一实施例所示出的存储器管理方法的流程图；

图11是根据本发明的另一实施例所示出的存储器管理方法的流程图。

附图标记说明：

1000：主机系统；

1100：电脑；

1102：微处理器；

1104：随机存取存储器；

1106：输入/输出装置；

1108：系统总线；

1110：数据传输接口；

1202：鼠标；

1204：键盘；

1206：显示器；

1208：打印机；

1212：随身盘

1214：存储卡；

1216：固态硬盘；

1310：数码相机；

1312：SD卡；

1314：MMC卡；

1316：存储棒；

1318：CF卡；

1320：嵌入式存储装置；

100：存储器存储装置；

102：连接接口单元；

104：存储器控制电路单元；

106：可复写式非易失性存储器模块；

302：存储器管理电路；

304：主机接口；

306：存储器接口；

308：缓冲存储器

310：电源管理电路；

312：错误检查与校正电路；

500(0)～500(D)、800(0)～800(H)：物理单元；

502、802：暂存区；

504、804：存储区；

506：系统区；

510(0)～510(E)、810(0)～810(Q)：逻辑单元；

S1001、S1003、S1005、S1007、S1101、S1103、S1105、S1107、S1109、S1111：存储器管理方法的步骤。

具体实施方式

图1A是根据本发明的一实施例所示出的主机系统与存储器存储装置的示意图。图1B是根据本发明的一实施例所示出的电脑、输入/输出装置与存储器存储装置的示意图。图1C是根据本发明的一实施例所示出的主机系统与存储器存储装置的示意图。

请参照图1A，主机系统1000一般包括电脑1100与输入/输出(input/output,I/O)装置1106。电脑1100包括微处理器1102、随机存取存储器(random access memory,RAM)1104、系统总线1108与数据传输接口1110。输入/输出装置1106包括如图1B的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图1B所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其它装置。

在本发明实施例中，存储器存储装置100是通过数据传输接口1110与主机系统1000的其它元件电性连接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的运行可将数据写入至存储器存储装置100或从存储器存储装置100中读取数据。例如，存储器存储装置100可以是如图1B所示的随身盘1212、存储卡1214或固态硬盘(Solid StateDrive,SSD)1216等的可复写式非易失性存储器存储装置。

一般而言，主机系统1000为可实质地与存储器存储装置100配合以存储数据的任意系统。虽然在本实施例中，主机系统1000是以电脑系统来做说明，然而，在本发明另一实施例中主机系统1000可以是数码相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为图1C中的数码相机(摄影机)1310时，可复写式非易失性存储器存储装置则为其所使用的SD卡1312、MMC卡1314、存储棒(memory stick)1316、CF卡1318或嵌入式存储装置1320(如图1C所示)。嵌入式存储装置1320包括嵌入式多媒体卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。

图2是图1A所示的存储器存储装置的概要方块图。

请参照图2，存储器存储装置100包括连接接口单元102、存储器控制电路单元104与可复写式非易失性存储器模块106。

在本实施例中，连接接口单元102是相容于串行高级技术附件(Serial AdvancedTechnology Attachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元102也可以是符合并行高级技术附件(Parallel Advanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、通用串行总线(Universal Serial Bus,USB)标准、超高速一代(UltraHigh Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、安全数码(Secure Digital,SD)接口标准、存储棒(Memory Stick,MS)接口标准、多媒体存储卡(Multi Media Card,MMC)接口标准、小型快闪(Compact Flash,CF)接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其它适合的标准。在本实施例中，连接接口单元102可与存储器控制电路单元104封装在一个芯片中，或布设于一包含存储器控制电路单元104的芯片外。

存储器控制电路单元104用以执行以硬件形式或固件形式实作的多个逻辑闸或控制指令并且根据主机系统1000的指令在可复写式非易失性存储器模块106中进行数据的写入、读取、抹除与合并等运行。

可复写式非易失性存储器模块106是电性连接至存储器控制电路单元104并且用以存储主机系统1000所写入的数据。可复写式非易失性存储器模块106具有多个物理抹除单元。例如，此些物理抹除单元可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一物理抹除单元具有复数个物理程序化单元。例如，在本实施例中，每一个物理抹除单元包含258个物理程序化单元，而其中属于同一个物理抹除单元的多个物理程序化单元可被独立地写入且被同时地抹除。然而，必须了解的是，本发明不限于此。例如，在另一实施例中，每一物理抹除单元也可以由64个物理程序化单元、256个物理程序化单元或其它任意个物理程序化单元所组成。

更详细来说，物理抹除单元为抹除的最小单位。也就是，每一物理抹除单元含有最小数目的一并被抹除的存储单元。物理程序化单元为程序化的最小单元。即，物理程序化单元为写入数据的最小单元。例如，一个物理程序化单元可以是一个物理页或一个物理扇(sector)。若物理程序化单元为物理页，则每一物理程序化单元通常包括数据比特区与冗余比特区。数据比特区用以存储使用者数据，而冗余比特区用以存储系统数据(例如，控制信息与错误更正码)。在本实施例中，每一个物理程序化单元的数据比特区中会包含4个物理存取地址，且一个物理存取地址的大小为512字节(B,byte)。一个物理存区地址也可视为是一个物理扇。然而，在其它实施例中，数据比特区中也可包含数目更多或更少的物理存取地址，本发明并不限制物理存取地址的大小以及个数。

在本实施例中，可复写式非易失性存储器模块106为复数阶存储单元(TrinaryLevel Cell，TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特数据的快闪存储器模块)。然而，本发明不限于此。在另一实施例中，可复写式非易失性存储器模块106也可是多阶存储单元(Multi Level Cell，MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特数据的快闪存储器模块)、单阶存储单元(Single Level Cell，SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特数据的快闪存储器模块)、或其它快闪存储器模块或其它具有相同特性的存储器模块。

SLC NAND型快闪存储器模块中的每个存储单元可存储1个比特数据(即，“1”或“0”)。在SLC NAND型快闪存储器中，排列在同一条字线上的数个存储单元可对应至一个物理程序化单元。

MLC NAND型快闪存储器模块中的每个存储单元可存储2个比特数据(即，“11”、“10”、“01”或“00”)。此2个比特数据包括一个最低有效比特(Least Significant Bit,LSB)以及一个最高有效比特(Most Significant Bit,MSB)。例如，此2个比特数据中，从左侧算起的第1个比特为LSB，而从左侧算起的第2个比特为MSB。在MLC NAND型快闪存储器中，排列在同一条字线上的数个存储单元可对应至2个物理程序化单元。例如，由此些存储单元的LSB所组成的物理程序化单元可称为下物理程序化单元(low physical programmingunit)，并且由此些存储单元的MSB所组成的物理程序化单元称为上物理程序化单元(upperphysical programming unit)。

TLC NAND型快闪存储器模块中的每个存储单元可存储3个比特数据(即，“111”、“110”、“101”、“100”、“011”、“010”、“001”或“000”)。

图3A与图3B是根据本发明的一实施例所示出的TLC NAND型快闪存储器模块的存储单元存储架构与物理程序化单元的示意图。

请参照图3A，在TLC NAND型快闪存储器模块为例中，每个存储单元的存储状态可被识别为“111”、“110”、“101”、“100”、“011”、“010”、“001”或“000”。在每一个存储状态中，从左侧算起的第1个比特也称为LSB、从左侧算起的第2个比特也称为(CentralSignificant Bit,CSB)以及从左侧算起的第3个比特也称为MSB。在TLC NAND型快闪存储器中，排列在同一条字线上的数个存储单元可对应至3个物理程序化单元。例如，由此些存储单元的LSB所组成的物理程序化单元称为下物理程序化单元，由此些存储单元的CSB所组成的物理程序化单元称为中物理程序化单元，并且由此些存储单元的MSB所组成的物理程序化单元称为上物理程序化单元。

请参照图3B，在本实施例中，一个物理抹除单元包括86个物理程序化单元组。每个物理程序化单元组包括由排列在同一条字线上的数个存储单元所组成的下物理程序化单元、中物理程序化单元与上物理程序化单元。为了方便说明，图3B中每一个物理程序化单元都被赋予一个编号。例如，编号N用来表示一个对应的物理程序化单元是某一个物理抹除单元中的第N个物理程序化单元。在本实施例中，N可以是0～257中的任一者。在另一实施例中，N可以是更大的正整数。在本实施例中，属于下物理程序化单元的第0个物理程序化单元、属于中物理程序化单元的第1个物理程序化单元和属于上物理程序化单元的第2个物理程序化单元会被视为一个物理程序化单元组。类似地，第3、4、5个物理程序化单元会被视为一个物理程序化单元组，并且以此类推其它物理程序化单元也是依据此方式被区分为多个物理程序化单元组。然而，在另一实施例中，每一个物理程序化单元也可以被独立地管理，而不需要配置物理程序化单元组。或者，在另一实施例中，物理程序化单元组的分组方式也可以改变。例如，在图3B的另一实施例中，也可以将第0～第5个物理程序化单元分组为同一个物理程序化单元组等等，本发明不加以限制。此外，将数据写入至某一个物理程序化单元也称为程序化(programming)此物理程序化单元。在另一实施例中，一个物理抹除单元可以包括更多或更少的物理程序化单元组。

图4是根据本发明的一实施例所示出的存储器控制电路单元的概要方块图。必须了解的是，图4所示出的存储器控制电路单元仅为一个，本发明不限于此。

请参照图4，存储器控制电路单元104包括存储器管理电路302、主机接口304及存储器接口306。

存储器管理电路302用以控制存储器控制电路单元104的整体运行。具体来说，存储器管理电路302具有多个控制指令，并且在存储器存储装置100运行时，此些控制指令会被执行以进行数据的写入、读取、抹除与合并等运行。以下对于存储器管理电路302的描述等同于对于存储器控制电路单元104的描述。

在本发明的一实施例中，存储器管理电路302的控制指令是以固件形式来实作。例如，存储器管理电路302具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置100运行时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取、抹除与合并等运行。

在本发明另一实施例中，存储器管理电路302的控制指令也可以程序码形式存储于可复写式非易失性存储器模块106的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路302具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有驱动码，并且当存储器控制电路单元104被致能时，微处理器单元会先执行此驱动码段来将存储于可复写式非易失性存储器模块106中的控制指令载入至存储器管理电路302的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取、抹除与合并等运行。

此外，在本发明另一实施例中，存储器管理电路302的控制指令也可以一硬件形式来实作。例如，存储器管理电路302包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是电性连接至微控制器。其中，存储单元管理电路用以管理可复写式非易失性存储器模块106的物理抹除单元；存储器写入电路用以对可复写式非易失性存储器模块106下达写入指令以将数据写入至可复写式非易失性存储器模块106中；存储器读取电路用以对可复写式非易失性存储器模块106下达读取指令以从可复写式非易失性存储器模块106中读取数据；存储器抹除电路用以对可复写式非易失性存储器模块106下达抹除指令以将数据从可复写式非易失性存储器模块106中抹除；而数据处理电路用以处理欲写入至可复写式非易失性存储器模块106的数据以及从可复写式非易失性存储器模块106中读取的数据。

主机接口304是电性连接至存储器管理电路302并且用以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机接口304来传送至存储器管理电路302。在本实施例中，主机接口304是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口304也可以是相容于PATA标准、IEEE 1394标准、PCIExpress标准、USB标准、UHS-I接口标准、UHS-II接口标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其它适合的数据传输标准。

存储器接口306是电性连接至存储器管理电路302并且用以存取可复写式非易失性存储器模块106。也就是说，欲写入至可复写式非易失性存储器模块106的数据会经由存储器接口306转换为可复写式非易失性存储器模块106所能接受的格式。具体来说，若存储器管理电路302要存取可复写式非易失性存储器模块106，存储器接口306会传送对应的指令序列。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作(例如，改变读取电压准位或执行垃圾回收程序等等)的相对应的指令序列，在此不一一赘述。这些指令序列例如是由存储器管理电路302产生并且通过存储器接口306传送至可复写式非易失性存储器模块106。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括指令码或程序码。例如，在读取指令序列中，会包括读取的辨识码、存储器地址等信息。

在本发明的一实施例中，存储器控制电路单元104还包括缓冲存储器308、电源管理电路310与错误检查与校正电路312。

缓冲存储器308是电性连接至存储器管理电路302并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器模块106的数据。

电源管理电路310是电性连接至存储器管理电路302并且用以控制存储器存储装置100的电源。

错误检查与校正电路312是电性连接至存储器管理电路302并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，当存储器管理电路302从主机系统1000中接收到写入指令时，错误检查与校正电路312会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and Correcting Code,ECC)和/或错误检查码(errordetecting code,EDC)，并且存储器管理电路302会将对应此写入指令的数据与对应的错误检查与校正码和/或错误检测码写入至可复写式非易失性存储器模块106中。之后，当存储器管理电路302从可复写式非易失性存储器模块106中读取数据时会同时读取此数据对应的错误检查与校正码和/或错误检测码，并且错误检查与校正电路312会依据此错误检查与校正码和/或错误检测码对所读取的数据执行错误检查与校正程序。

图5是根据本发明的一实施例所示出的管理可复写式非易失性存储器模块的概要方块图。在以下的实施例中提及的“分组”与“关联”等词是逻辑上的概念，可复写式非易失性存储器模块106的物理单元的实际位置并未更动，而是逻辑上对可复写式非易失性存储器模块106的物理单元进行操作。在以下的实施例中，一个物理单元可以是指一个物理地址、一个物理扇、一个物理程序化单元或者一个物理抹除单元。本发明并不限制一个物理单元的大小。在以下的实施例中，将某一个物理单元分组至某一区也可称为是将此物理单元关联至此区。此外，在以下的实施例中，被关联至某一区的物理单元可以视为是属于此区的物理单元，并且将某一笔数据存储、暂存、复制或搬移至属于某一区的物理单元也可以视为是将此笔数据存储、暂存、复制或搬移至此区。

请参照图5，在本实施例中，在使用者开始使用存储器存储装置100之前(例如，在存储器存储装置100的初始化程序中或在存储器存储装置100出厂前)，存储器管理电路302会根据一预设规则将可复写式非易失性存储器模块106的物理单元500(0)～500(D)逻辑地分组为多个区域，例如为暂存区502、存储区504与系统区506。例如，物理单元500(0)～500(A)与500(A+1)～500(B)(以下也称为500(0)～500(B))会被关联至暂存区502，物理单元500(B+1)～500(C)会被关联至存储区504，并且物理单元500(C+1)～500(D)会被关联至系统区506。

属于暂存区502的物理单元是用以暂存来自主机系统1000的数据。属于存储区504的物理单元是用以存储来自主机系统1000的数据。存储区504中会存储有效数据与无效数据。例如，当主机系统1000要删除一份有效数据(例如，存储在存储区504中的使用者数据)时，被删除的数据可能还是存储在存储区504中，但会被标记为无效数据。没有存储有效数据的物理单元也被称为闲置(spare)物理单元。例如，被抹除以后的物理单元便会成为闲置物理单元。属于系统区506的物理单元是用以记录系统数据，其中此系统数据包括关于存储器芯片的制造商与型号、存储器芯片的物理抹除单元数、每一物理抹除单元的物理程序化单元数等。

一般来说，若主机系统1000欲将某一笔数据存储至可复写式非易失性存储器模块106中，则此笔数据会先被暂存在暂存区502。然后，此笔数据会被从暂存区502搬移到存储区504。换言之，在一般的使用状况下，数据的最终存储位置会是在存储区，而不是暂存区。此外，暂存在暂存区502中的数据也可以用来作为数据写入至存储区504失败时的备援(backup)。例如，在将某一笔数据暂存在暂存区502之后，此数据可能会被持续地维护在暂存区502中，直到此数据被成功地从暂存区502搬移至存储区504为止。

若暂存区502、存储区504或系统区506中有物理单元损坏，可复写式非易失性存储器模块106中可用的物理单元也可以用来替换损坏的物理单元。用来替换损坏的物理单元的可用物理单元可以是属于暂存区502、存储区504或系统区506。例如，当属于系统区506的某一物理单元损坏而被属于存储区504的一个可用物理单元取代时，则此原本属于存储区504的物理单元会被关联至系统区506。若物理单元500(B+1)～500(C)及500(C+1)～500(D)中没有任何物理单元损坏，则物理单元500(B+1)～500(C)会被维持在关联至存储区504，并且物理单元500(C+1)～500(D)会被维持在关联至系统区506。若用来替换损坏的物理单元的可用物理单元不足，则存储器管理电路302可能会将整个存储器存储装置100宣告为写入保护(write protect)状态，而无法再写入数据。

值得一提的是，在本实施例中，即便物理单元500(0)～500(B)均没有损坏，每一个物理单元500(0)～500(B)关联至暂存区502或存储区504的关联关系也可以动态地改变。例如，在存储器存储装置100的使用初期，此些物理单元500(0)～500(B)会先被关联至暂存区502以加大暂存区502的容量；若越来越多使用者数据被存储在存储区504中，此些物理单元500(0)～500(B)的至少一部分可以被改为关联至存储区504；此外，若可复写式非易失性存储器模块106中的某些使用者数据被删除，被关联至存储区504的物理单元500(0)～500(B)的至少一部分也可以再被改为关联至暂存区502。

在本实施例中，每一个物理单元500(0)～500(B)也称为一个预设物理单元。相对于用来替换损坏的物理单元的可用物理单元可以关联到损坏的物理单元所属的任意区域，每一个预设物理单元只限于在暂存区502与存储区504之间动态地改变其关联关系。此外，物理单元500(B+1)～500(C)与500(C+1)～500(D)不是预设物理单元。

存储器管理电路302会配置逻辑单元510(0)～510(E)以映射至被关联至存储区504的物理单元。例如，存储区504中存储了有效数据的每一个物理单元都会被至少一个逻辑单元映射；若属于存储区504的某一个物理单元是存储无效数据或没有存储任何数据，则此物理单元不会被任何逻辑单元映射。每一个逻辑单元510(0)～510(E)可以映射至一或多个物理单元。在本实施例中，每一个逻辑单元510(0)～510(E)包括258个逻辑地址。然而，在另一实施例中，每一个逻辑单元510(0)～510(E)也可以包含更多或更少的逻辑地址。

存储器管理电路302会将逻辑单元与物理单元之间的映射关系(以下也称为逻辑至物理映射关系)记录于至少一逻辑-物理映射表。当主机系统1100欲从存储器存储装置100读取数据或写入数据至存储器存储装置100时，存储器管理电路302可根据此逻辑-物理映射表来执行对于存储器存储装置100的数据存取。

在本实施例中，可复写式非易失性存储器模块106为TLC NAND型快闪存储器模块。然而，在另一实施例中，可复写式非易失性存储器模块106也可以为MLC NAND型快闪存储器模块。

在本实施例中，物理单元500(0)～500(B)会以单页模式来操作，而物理单元500(B+1)～500(C)则会以多页模式来操作。

在单页模式中，被程序化的每一个存储单元只能存储一第一数目的比特数据(以下也称为第一比特数据)。例如，此第一数目为“1”。例如，只有下物理程序化单元会被用来存储第一比特数据。特别是，虽然SLC NAND型快闪存储器模块中的每一个存储单元与使用单页模式来存储数据的TLC或MLC NAND型快闪存储器模块中的每一个存储单元均是用以存储1个比特数据，但是，使用单页模式来程序化TLC或MLC NAND型快闪存储器模块中的存储单元所使用的程序化电压(也称为写入电压)可能与用以程序化SLC NAND型快闪存储器模块中的存储单元的程序化电压不同。

在多页模式中，每一个存储单元可以存储一第二数目的比特数据(以下也称为第二比特数据)。第二数目会大于第一数目。例如，此第二数目为“2”或“3”。例如，若可复写式非易失性存储器模块106为TLC NAND型快闪存储器模块，则以多页模式来操作的多个存储单元的下物理程序化单元、中物理程序化单元及上物理程序化单元都可用以存储第二比特数据；若可复写式非易失性存储器模块106为MLC NAND型快闪存储器模块，则以多页模式来操作的多个存储单元的下物理程序化单元及上物理程序化单元都可用以存储第二比特数据。

也就是说，虽然可复写式非易失性存储器模块106为TLC或MLC NAND型快闪存储器模块，但是每一个物理单元500(B+1)～500(C)“真正的”可用容量会是每一个物理单元500(0)～500(B)“真正的”可用容量的2至3倍，并且每一个物理单元500(B+1)～500(C)可以用来存储暂存在属于暂存区502的2至3个物理单元中的数据。为了说明方便，以下将一个物理单元“真正的”可用容量统称为此物理单元的可用容量。此外，以单页模式来操作的一个物理单元的数据存取速度与可靠度也往往分别高于属于以多页模式来操作的一个物理单元的数据存取速度与可靠度。

在本实施例中，逻辑单元510(0)～510(E)的总容量(以下也称为总逻辑容量)会等于可复写式非易失性存储器模块106预设提供给主机系统1000存储数据(即，使用者数据)的最大容量。例如，若可复写式非易失性存储器模块106预设提供给主机系统1000存储数据的最大容量为120GB(GigaBytes)，则主机系统1000可存取的总逻辑容量为120GB。

在本实施例中，可复写式非易失性存储器模块106预设提供给主机系统1000存储数据的最大容量会等于物理单元500(A+1)～500(B)与500(B+1)～500(C)的可用容量的总合(以下也称为总可用容量)。也就是说，在本实施例中，在存储器存储装置100的操作过程中，若逻辑单元510(0)～510(E)均存储了有效数据，则物理单元500(A+1)～500(B)与500(B+1)～500(C)都会被关联至存储区504以存储对应的有效数据。然而，在另一实施例中，可复写式非易失性存储器模块106预设提供给主机系统1000存储数据的最大容量会等于物理单元500(0)～500(B)与500(B+1)～500(C)的总物理容量。也就是说，在此实施例中，在存储器存储装置100的操作过程中，若逻辑单元510(0)～510(E)均存储了有效数据，则物理单元500(0)～500(B)与500(B+1)～500(C)都会被关联至存储区504以存储对应的有效数据。

图6与图7是根据本发明的一实施例所示出的存储数据的示意图。

请参照图6，若存储器管理电路302从主机系统1000接收到指示将某一数据存储至逻辑单元510(0)的一个写入指令，存储器管理电路302会先将此数据暂存在属于暂存区502的至少一物理单元中。以暂存大小为一个逻辑单元的大小的数据为例，存储器管理电路302可将此数据暂存到属于暂存区502的3个物理单元500(0)、500(1)及500(2)中。例如，将此数据的第一部份暂存到物理单元500(0)中编号0、3、6、…、255(以斜线标示)的下物理程序化单元，将此数据的第二部份暂存到物理单元500(1)中编号0、3、6、…、255(以斜线标示)的下物理程序化单元，并且将此数据的第三部份暂存到物理单元500(1)中编号0、3、6、…、255(以斜线标示)的下物理程序化单元，如图6所示。若欲存储的数据的大小更大，则暂存区502中更多的物理单元可被选择并且被用来暂存数据。在将数据暂存至属于暂存区502的物理单元500(0)、500(1)及500(2)之后，存储器管理电路302会传送一个回复(Response)给主机系统1000。根据此回复，主机系统1000可以得知数据传输已完成。

请参照图7，存储器管理电路302可以随时或在特定时间点将数据从暂存区502搬移到存储区504。例如，在本实施例中，存储器管理电路302可以随时从存储区504中选择一个闲置物理单元500(B+1)并且将物理单元500(0)、500(1)及500(2)中待搬移的数据搬移至物理单元500(B+1)中，如图7所示(以斜线表示数据)。或者，在另一实施例中，将数据从暂存区502搬移到存储区504的操作也可以仅在存储器存储装置100处于闲置状态一段时间(例如，30秒未从主机系统1000中接收到任何指令)或者暂存区502中待搬移的数据的数据量超过一预设值时执行。另一方面，对应于将数据搬移到物理单元500(B+1)存储，存储器管理电路302会建立逻辑单元510(0)与物理单元500(B+1)之间的映射关系。

请再次参照图5至图7，每一个物理单元500(0)、500(1)及500(2)可以是被关联至暂存区502的物理单元500(0)～500(B)的其中之一。假设物理单元500(0)～500(A)的总可用容量为2G，物理单元500(A+1)～500(B)的总可用容量为1G，并且物理单元500(B+1)～500(C)的总可用容量为119G，则暂存区502初始的总可用容量为3GB并且存储区504初始的总可用容量为119GB。在存储器存储装置100的操作过程中，若将物理单元500(A+1)～500(B)全部改为关联至存储区504，则存储区504的总可用容量将会改变为120GB(即，119+1＝120)，并且暂存区502的总可用容量改变为2GB。此外，更进一步，物理单元500(0)～500(A)的至少其中之一也可以被关联至存储区504。然而，在其它实施例中，暂存区502、存储区504及系统区506各别的物理单元的预设数目/预设容量也可能依据不同的存储器规格而有所不同。

图8A及图8B是根据本发明的一实施例所示出的管理物理单元的示意图。

请参照图8A，根据预设规则，物理单元800(0)～800(F)被初始地关联至存储区804并且物理单元800(F+1)～800(G)与800(G+1)～800(H)(以下也称为物理单元800(F+1)～800(H))被初始地关联至暂存区802。其中，物理单元800(F+1)～800(H)为预设物理单元，而物理单元800(0)～800(F)不是预设物理单元。此外，存储器管理电路302配置了逻辑单元810(0)～810(P)以映射至存储区804中存储了有效数据的物理单元。

存储器管理电路302会从主机系统1000接收写入指令。根据此写入指令，存储器管理电路302会判断物理单元800(0)～800(F)的使用状态是否符合一预设状态(以下也称为第一预设状态)。例如，存储器管理电路302可以判断物理单元800(0)～800(F)的使用容量是否符合一预设容量(以下也称为第一预设容量)。物理单元800(0)～800(F)的使用容量是指物理单元800(0)～800(F)所存储的有效数据的总数据量。例如，第一预设容量可以设定为物理单元800(0)～800(F)的总可用容量的80％～100％或者更小。若物理单元800(0)～800(F)的使用容量等于或超过此第一预设容量，则存储器管理电路302可以判定物理单元800(0)～800(F)的使用容量符合第一预设容量。反之，若物理单元800(0)～800(F)的使用容量小于此第一预设值，则存储器管理电路302判定物理单元800(0)～800(F)的使用容量不符合第一预设容量。

若物理单元800(0)～800(F)的使用容量符合第一预设容量，则存储器管理电路302可以判定物理单元800(0)～800(F)的使用状态符合第一预设状态。

以图8A为例，假设物理单元800(0)～800(F)都已经被用来存储有效数据，表示物理单元800(0)～800(F)的使用容量已达到第一预设容量(例如，存储于物理单元800(0)～800(F)的有效数据的数据量已达到物理单元800(0)～800(F)的总可用容量的100％)，故存储器管理电路302会指示可复写式非易失性存储器模块106将写入指令所对应的写入数据存储到目前被关联到暂存区802的物理单元800(F+1)～800(H)的至少其中之一。在本实施例中，是假设写入数据被存储至物理单元800(F+1)～800(F+3)。然而，在另一实施例中，目前被关联到暂存区802的物理单元800(F+1)～800(H)中的任一个物理单元都可以用来存储此写入数据。在将写入数据存储至物理单元800(F+1)～800(F+3)之后，存储器管理电路302会将物理单元800(F+1)～800(F+3)改为关联到存储区804，如图8B所示。此外，存储器管理电路302会将用以存储此写入数据的逻辑单元810(P+1)映射到物理单元800(F+1)～800(F+3)。

值得一提的是，在将物理单元800(F+1)～800(F+3)从暂存区802改为关联至存储区804之后，存储区804的总可用容量会对应改变。例如，存储区804的总可用容量从第一容量改变为第二容量。其中，第二容量大于第一容量。例如，第一容量等于逻辑单元810(0)～810(P)的总逻辑容量，而第二容量等于逻辑单元810(0)～810(P+1)的总逻辑容量。此外，在另一实施例中，随着所存储的有效数据的数据量增加，每一次被改为关联至存储区804的预设物理单元的数目也可能更多。例如，在图8B的另一实施例中，若某一写入数据被存储到目前被关联到暂存区802的物理单元800(F+1)～800(F+6)且物理单元800(0)～800(F)的使用状态符合第一预设状态，则物理单元800(F+1)～800(F+6)会同步被改为关联到存储区804。

在本实施例中，可复写式非易失性存储器模块106预设提供给主机系统1000的最大容量相当于逻辑单元810(0)～810(Q)的总逻辑容量，因此即便关联至存储区804的物理单元的总可用容量从第一容量改变为第二容量，主机系统1000对应于可复写式非易失性存储器模块106所设定的逻辑单元810(0)～810(Q)的总逻辑容量不会改变。

在图8A的另一实施例中，根据所接收到的写入指令，若存储器管理电路302判定物理单元800(0)～800(F)的使用容量不符合第一预设容量，则存储器管理电路302可以判定目前关联至存储区804的物理单元800(0)～800(F)的使用状态不符合第一预设状态。若存储器管理电路302判定目前关联至存储区804的物理单元800(0)～800(F)的使用状态不符合第一预设状态，存储器管理电路302会根据图6及图7的实施例所提及的存储数据的操作，先将写入指令所对应的写入数据暂存到关联至暂存区802的物理单元800(F+1)～800(H)的至少其中之一，再将数据从暂存区802搬移到存储区804。

值得注意的是，当存储区804所存储的有效数据的数据量越来越大时，越来越多被初始地关联至暂存区802的预设物理单元可能被改为关联到存储区804。在一实施例中，若被关联到存储区804的物理单元的总可用容量等于可复写式非易失性存储器模块106预设提供给主机系统1000的最大容量(即，逻辑单元810(0)～810(Q)的总逻辑容量)，则存储器管理电路302会停止将目前属于暂存区802的其它预设物理单元关联至存储区804。

在一实施例中，在满足特定条件时，被关联至存储区804的预设物理单元也可以被改为关联至暂存区802。

图9A及图9B是根据本发明的另一实施例所示出的管理物理单元的示意图。

请参照图9A，在本实施例中，物理单元800(0)～800(F+1)被关联至存储区804，且物理单元800(F+2)～800(H)被关联至暂存区802。其中，物理单元800(F+1)～800(H)为预设物理单元，而物理单元800(0)～800(F)不是预设物理单元。此外，相对于图8A与图8B的实施例，在本实施例中，是假设逻辑单元810(0)～810(P)所存储的数据均已被主机系统1000指示删除，故仅剩下逻辑单元810(P+1)与物理单元800(F+1)之间的映射关系。

在本实施例中，存储器管理电路302会从主机系统1000接收一操作指令。例如，此操作指令是指示删除存储于某一逻辑单元的数据(以下也称为第一数据)。根据此操作指令，存储器管理电路302会判断当前关联至存储区804的物理单元800(0)～800(F+1)的使用状态是否符合另一预设状态(以下也称为第二预设状态)。例如，存储器管理电路302可以判断此操作指令所指示删除的第一数据是否是存储于一个预设物理单元。在本实施例中，假设此第一数据是存储于逻辑单元810(P+1)，根据逻辑单元810(P+1)与物理单元800(F+1)之间的映射关系，存储器管理电路302会判定此即将被删除的第一数据是被存储于预设物理单元(即，物理单元800(F+1))。若即将被删除的第一数据是被存储于预设物理单元，存储器管理电路302会判定当前关联至存储区804的物理单元800(0)～800(F+1)的使用状态符合第二预设规则。

如图9B所示，若存储器管理电路302判定当前关联至存储区804的物理单元800(0)～800(F+1)的使用状态符合第二预设规则，存储器管理电路302会指示可复写式非易失性存储器模块106将第一数据从物理单元800(F+1)中删除(或，标记为无效数据)并且将物理单元800(F+1)改为关联至暂存区802。此外，存储器管理电路302还会移除对应于物理单元800(F+1)的逻辑至物理映射关系。例如，移除逻辑单元810(P+1)与物理单元800(F+1)之间的映射关系。然而，在其它实施例中，若被删除的数据的数据量更大，则更多的预设物理单元也可以被从存储区804改为关联至暂存区802。例如，若某一操作指令是指示删除3个目前被关联至存储区804的预设物理单元所存储的数据，则在删除此些数据之后，这3个目前被关联至存储区804的预设物理单元可以同步被改为关联至暂存区802。另一方面，若被删除的第一数据不是被存储于某一个预设物理单元，例如，第一数据是存储在物理单元800(0)～800(F)的其中之一，则存储器管理电路302会判定当前关联至存储区804的物理单元800(0)～800(F+1)的使用状态不符合第二预设规则，而维持将物理单元800(F+1)关联至存储区804。

在另一实施例中，在判断当前关联至存储区804的物理单元800(0)～800(F+1)的使用状态是否符合第二预设状态的操作中，存储器管理电路302还会判断物理单元800(0)～800(F)的使用容量是否符合另一预设容量(以下也称为第二预设容量)。物理单元800(0)～800(F)的使用容量是指物理单元800(0)～800(F)所存储的有效数据的总数据量。例如，存储器管理电路302可以判断物理单元800(0)～800(F)的使用容量是否小于或等于此第二预设容量。若物理单元800(0)～800(F)的使用容量小于或等于此第二预设容量且即将被删除的第一数据是被存储于预设物理单元(例如，物理单元800(F+1))，则存储器管理电路302可以判定当前关联至存储区804的物理单元800(0)～800(F+1)的使用状态符合第二预设状态。反之，若物理单元800(0)～800(F)的使用容量不小于此第二预设容量或即将被删除的第一数据不是被存储于预设物理单元，则存储器管理电路302会判定当前关联至存储区804的物理单元800(0)～800(F+1)的使用状态不符合第二预设状态。

在本实施例中，第二预设容量可以是0。例如，在图9A与图9B的实施例中，物理单元800(0)～800(F)都没有存储有效数据，表示存储区804还有很多剩余的空间可以存储数据。因此，在删除了物理单元800(F+1)所存储的有效数据之后，物理单元800(F+1)就可以被改为关联至暂存区802。此外，在另一实施例中，第二预设容量也可以是预设关联至存储区804的物理单元800(0)～800(F)的一个预设百分比(例如，1％～10％或更大)。

值得一提的是，图8A至图9B的实施例所示出的映射关系与关联关系均仅是范例，其并非用以限定本发明。例如，在另一实施例中，随着存储在可复写式非易失性存储器模块106中有效数据的数据量改变，更多或更少的逻辑单元会被配置来映射至更多或更少的物理单元。或者，在另一实施例中，随着要存储或删除的有效数据的数据量改变，每一次被改变关联关系的预设物理单元的数目也可能不同。

图10是根据本发明的一实施例所示出的存储器管理方法的流程图。

请参照图10，在步骤S1001中，接收写入指令。在步骤S1003中，判断被关联至存储区的物理单元的使用状态是否符合第一预设状态。例如，可以判断被关联至存储区的物理单元的使用容量是否符合第一预设容量。若被关联至存储区的物理单元的使用状态不符合第一预设状态，则在步骤S1005中，将写入指令所对应的写入数据存储至暂存区，然后再将此数据从暂存区搬移至存储区。若被关联至存储区的物理单元的使用状态符合第一预设状态，在步骤S1007中，将写入指令所对应的写入数据存储至被关联至暂存区的多个物理单元的至少其中之一，将存储此写入数据的物理单元关联至存储区，并配置逻辑单元来映射到存储此写入数据的物理单元。

图11是根据本发明的另一实施例所示出的存储器管理方法的流程图。

请参照图11，在步骤S1101中，配置多个逻辑单元来映射至被关联到存储区的物理单元。在步骤S1103中，接收操作指令。例如，此操作指令指示删除一第一数据。在步骤S1105中，判断被关联至存储区的物理单元的使用状态是否符合第二预设状态。例如，可以判断指示删除的第一数据是否存储于一个预设物理单元。若被关联至存储区的物理单元的使用状态不符合第二预设状态，在步骤S1107中，执行此操作指令。例如，指示删除此第一数据。若被关联至存储区的物理单元的使用状态符合第二预设状态，在步骤S1109中，执行此操作指令并将被关联至存储区的物理单元的至少其中之一改为关联至暂存区。在步骤S1111中，移除对应于被改为关联至暂存区的至少一物理单元的逻辑至物理映射关系。

综上所述，本发明可动态地改变可复写式非易失性存储器模块中暂存区与存储区各别的容量，以在可复写式非易失性存储器模块的整体存储容量有限的情况下改善其数据存取速度。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (22)

1.一种存储器管理方法，其特征在于，用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个物理单元，所述存储器管理方法包括：

接收写入指令并判断所述多个物理单元中被关联至存储区的多个物理单元的使用状态是否符合第一预设状态；

若被关联至所述存储区的所述多个物理单元的所述使用状态符合所述第一预设状态，将所述写入指令所对应的写入数据存储至所述多个物理单元中被关联至暂存区的至少一物理单元；

将用以存储所述写入数据且关联至所述暂存区的所述至少一物理单元关联至所述存储区，以减少所述暂存区的容量并增加所述存储区的容量；

若被关联至所述存储区的所述多个物理单元的所述使用状态不符合所述第一预设状态，将所述写入指令所对应的所述写入数据暂存至所述多个物理单元中被关联至暂存区的至少一物理单元，再将数据从暂存区搬移到存储区，且所述暂存区与所述存储区的容量不会改变；以及

配置至少一逻辑单元来映射被关联至所述存储区的所述至少一物理单元。

2.根据权利要求1所述的存储器管理方法，其特征在于，判断被关联至所述存储区的所述多个物理单元的所述使用状态是否符合所述第一预设状态包括：

判断被关联至所述存储区的所述多个物理单元的使用容量是否符合第一预设容量，

其中被关联至所述存储区的所述多个物理单元的所述使用容量是对应于被关联至所述存储区的所述多个物理单元所存储的有效数据的总数据量。

3.根据权利要求1所述的存储器管理方法，其特征在于，被关联至所述存储区的所述多个物理单元的总可用容量小于主机系统可存取的总逻辑容量。

4.根据权利要求3所述的存储器管理方法，其特征在于，若所述总可用容量从第一容量改变为第二容量，所述总逻辑容量维持不变。

5.一种存储器管理方法，其特征在于，用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个物理单元，所述存储器管理方法包括：

接收写入指令并判断所述多个物理单元中被关联至存储区的多个物理单元的使用状态是否符合第一预设状态；

若被关联至所述存储区的所述多个物理单元的所述使用状态符合所述第一预设状态，将所述写入指令所对应的写入数据存储至所述多个物理单元中被关联至暂存区的至少一物理单元；

将用以存储所述写入数据且关联至所述暂存区的所述至少一物理单元关联至所述存储区，以减少所述暂存区的容量并增加所述存储区的容量，其中被关联至所述暂存区的所述多个物理单元中的存储单元用以存储第一数目的第一比特数据，

其中被关联至所述存储区的所述多个物理单元中的存储单元用以存储第二数目的第二比特数据，

其中所述第一数目小于所述第二数目；

若被关联至所述存储区的所述多个物理单元的所述使用状态不符合所述第一预设状态，将所述写入指令所对应的所述写入数据暂存至所述多个物理单元中被关联至暂存区的至少一物理单元，再将数据从暂存区搬移到存储区，且所述暂存区与所述存储区的容量不会改变；以及

配置至少一逻辑单元来映射被关联至所述存储区的所述至少一物理单元。

6.一种存储器控制电路单元，其特征在于，用于控制可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个物理单元，所述存储器控制电路单元包括：

主机接口，用以电性连接至主机系统；

存储器接口，用以电性连接至所述可复写式非易失性存储器模块；以及

存储器管理电路，电性连接至所述主机接口与所述存储器接口，

其中所述存储器管理电路用以接收写入指令并判断所述多个物理单元中被关联至存储区的多个物理单元的使用状态是否符合第一预设状态，

其中若被关联至所述存储区的所述多个物理单元的所述使用状态符合所述第一预设状态，所述存储器管理电路还用以发送写入指令序列，其中所述写入指令序列用以指示将所述写入指令所对应的写入数据存储至所述多个物理单元中被关联至暂存区的至少一物理单元，

其中所述存储器管理电路还用以将用以存储所述写入数据且关联至所述暂存区的所述至少一物理单元关联至所述存储区，以减少所述暂存区的容量并增加所述存储区的容量，

其中若被关联至所述存储区的所述多个物理单元的所述使用状态不符合所述第一预设状态，将所述写入指令所对应的所述写入数据暂存至所述多个物理单元中被关联至暂存区的至少一物理单元，再将数据从暂存区搬移到存储区，且所述暂存区与所述存储区的容量不会改变；以及

其中所述存储器管理电路还用以配置至少一逻辑单元来映射被关联至所述存储区的所述至少一物理单元。

7.根据权利要求6所述的存储器控制电路单元，其特征在于，所述存储器管理电路判断被关联至所述存储区的所述多个物理单元的所述使用状态是否符合所述第一预设状态包括：

判断被关联至所述存储区的所述多个物理单元的使用容量是否符合第一预设容量，

其中被关联至所述存储区的所述多个物理单元的所述使用容量是对应于被关联至所述存储区的所述多个物理单元所存储的有效数据的总数据量。

8.根据权利要求6所述的存储器控制电路单元，其特征在于，被关联至所述存储区的所述多个物理单元的总可用容量小于所述主机系统可存取的总逻辑容量。

9.根据权利要求8所述的存储器控制电路单元，其特征在于，若所述总可用容量从第一容量被改变为第二容量，所述总逻辑容量维持不变。

10.一种存储器控制电路单元，其特征在于，用于控制可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个物理单元，所述存储器控制电路单元包括：

主机接口，用以电性连接至主机系统；

存储器接口，用以电性连接至所述可复写式非易失性存储器模块；以及

存储器管理电路，电性连接至所述主机接口与所述存储器接口，

其中所述存储器管理电路用以接收写入指令并判断所述多个物理单元中被关联至存储区的多个物理单元的使用状态是否符合第一预设状态，

其中若被关联至所述存储区的所述多个物理单元的所述使用状态符合所述第一预设状态，所述存储器管理电路还用以发送写入指令序列，其中所述写入指令序列用以指示将所述写入指令所对应的写入数据存储至所述多个物理单元中被关联至暂存区的至少一物理单元，

其中所述存储器管理电路还用以将用以存储所述写入数据且关联至所述暂存区的所述至少一物理单元关联至所述存储区，以减少所述暂存区的容量并增加所述存储区的容量，

其中被关联至所述暂存区的所述多个物理单元中的存储单元用以存储第一数目的第一比特数据，

其中被关联至所述存储区的所述多个物理单元中的存储单元用以存储第二数目的第二比特数据，

其中所述第一数目小于所述第二数目，

其中若被关联至所述存储区的所述多个物理单元的所述使用状态不符合所述第一预设状态，将所述写入指令所对应的所述写入数据暂存至所述多个物理单元中被关联至暂存区的至少一物理单元，再将数据从暂存区搬移到存储区，且所述暂存区与所述存储区的容量不会改变；以及

其中所述存储器管理电路还用以配置至少一逻辑单元来映射被关联至所述存储区的所述至少一物理单元。

11.一种存储器存储装置，其特征在于，包括：

连接接口单元，用以电性连接至主机系统；

可复写式非易失性存储器模块，包括多个物理单元；以及

存储器控制电路单元，电性连接至所述连接接口单元与所述可复写式非易失性存储器模块，

其中所述存储器控制电路单元用以接收写入指令并判断所述多个物理单元中被关联至存储区的多个物理单元的使用状态是否符合第一预设状态，

其中若被关联至所述存储区的所述多个物理单元的所述使用状态符合所述第一预设状态，所述存储器控制电路单元还用以发送写入指令序列，其中所述写入指令序列用以指示将所述写入指令所对应的写入数据存储至所述多个物理单元中被关联至暂存区的至少一物理单元，

其中所述存储器控制电路单元还用以将用以存储所述写入数据且关联至所述暂存区的所述至少一物理单元关联至所述存储区，以减少所述暂存区的容量并增加所述存储区的容量，

其中若被关联至所述存储区的所述多个物理单元的所述使用状态不符合所述第一预设状态，将所述写入指令所对应的所述写入数据暂存至所述多个物理单元中被关联至暂存区的至少一物理单元，再将数据从暂存区搬移到存储区，且所述暂存区与所述存储区的容量不会改变；以及

其中所述存储器控制电路单元还用以配置至少一逻辑单元来映射被关联至所述存储区的所述至少一物理单元。

12.根据权利要求11所述的存储器存储装置，其特征在于，所述存储器控制电路单元判断被关联至所述存储区的所述多个物理单元的所述使用状态是否符合所述第一预设状态包括：

判断被关联至所述存储区的所述多个物理单元的使用容量是否符合第一预设容量，

其中被关联至所述存储区的所述多个物理单元的所述使用容量是对应于被关联至所述存储区的所述多个物理单元所存储的一有效数据的一总数据量。

13.根据权利要求11所述的存储器存储装置，其特征在于，被关联至所述存储区的所述多个物理单元的总可用容量小于所述主机系统可存取的总逻辑容量。

14.根据权利要求13所述的存储器存储装置，其特征在于，若所述总可用容量从第一容量被改变为第二容量，所述总逻辑容量维持不变。

15.一种存储器存储装置，其特征在于，包括：

连接接口单元，用以电性连接至主机系统；

可复写式非易失性存储器模块，包括多个物理单元；以及

存储器控制电路单元，电性连接至所述连接接口单元与所述可复写式非易失性存储器模块，

其中所述存储器控制电路单元用以接收写入指令并判断所述多个物理单元中被关联至存储区的多个物理单元的使用状态是否符合第一预设状态，

其中若被关联至所述存储区的所述多个物理单元的所述使用状态符合所述第一预设状态，所述存储器控制电路单元还用以发送写入指令序列，其中所述写入指令序列用以指示将所述写入指令所对应的写入数据存储至所述多个物理单元中被关联至暂存区的至少一物理单元，

其中所述存储器控制电路单元还用以将用以存储所述写入数据且关联至所述暂存区的所述至少一物理单元关联至所述存储区，以减少所述暂存区的容量并增加所述存储区的容量，

其中被关联至所述暂存区的所述多个物理单元中的存储单元用以存储第一数目的第一比特数据，

其中被关联至所述存储区的所述多个物理单元中的存储单元用以存储第二数目的第二比特数据，

其中所述第一数目小于所述第二数目，

其中若被关联至所述存储区的所述多个物理单元的所述使用状态不符合所述第一预设状态，将所述写入指令所对应的所述写入数据暂存至所述多个物理单元中被关联至暂存区的至少一物理单元，再将数据从暂存区搬移到存储区，且所述暂存区与所述存储区的容量不会改变；以及

其中所述存储器控制电路单元还用以配置至少一逻辑单元来映射被关联至所述存储区的所述至少一物理单元。

16.一种存储器管理方法，其特征在于，用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个物理单元，所述存储器管理方法包括：

配置多个逻辑单元来映射所述多个物理单元中被关联至存储区的多个物理单元；

接收操作指令并判断被关联至所述存储区的所述多个物理单元的使用状态是否符合第二预设状态；

若被关联至所述存储区的所述多个物理单元的所述使用状态符合所述第二预设状态，将被关联至所述存储区的所述多个物理单元中的至少一物理单元改为关联至暂存区，以增加所述暂存区的容量并减少所述存储区的容量；

若被关联至所述存储区的所述多个物理单元的所述使用状态不符合所述第二预设状态，被关联至所述存储区的所述多个物理单元中的至少一物理单元维持关联至所述存储区，且所述暂存区与所述存储区的容量不会改变；以及

移除对应于被改为关联至所述暂存区的所述至少一物理单元的逻辑至物理映射关系。

17.根据权利要求16所述的存储器管理方法，其特征在于，所述操作指令指示删除第一数据。

18.根据权利要求17所述的存储器管理方法，其特征在于，判断被关联至所述存储区的所述多个物理单元的所述使用状态是否符合所述第二预设状态包括：

判断所述第一数据是否存储于所述多个物理单元中可关联至所述暂存区的预设物理单元。

19.根据权利要求16所述的存储器管理方法，其特征在于，判断被关联至所述存储区的所述多个物理单元的所述使用状态是否符合所述第二预设状态包括：

判断被关联至所述存储区的所述多个物理单元的使用容量是否符合第二预设容量，

其中被关联至所述存储区的所述多个物理单元的所述使用容量是对应于被关联至所述存储区的所述多个物理单元所存储的有效数据的总数据量。

20.根据权利要求16所述的存储器管理方法，其特征在于，被关联至所述存储区的所述多个物理单元的总可用容量小于主机系统可存取的总逻辑容量。

21.根据权利要求20所述的存储器管理方法，其特征在于，若所述总可用容量从第一容量改变为第二容量，所述总逻辑容量维持不变。

22.一种存储器管理方法，其特征在于，用于可复写式非易失性存储器模块，所述可复写式非易失性存储器模块包括多个物理单元，所述存储器管理方法包括：

配置多个逻辑单元来映射所述多个物理单元中被关联至存储区的多个物理单元；

接收操作指令并判断被关联至所述存储区的所述多个物理单元的使用状态是否符合第二预设状态；

若被关联至所述存储区的所述多个物理单元的所述使用状态符合所述第二预设状态，将被关联至所述存储区的所述多个物理单元中的至少一物理单元改为关联至暂存区，以增加所述暂存区的容量并减少所述存储区的容量，

其中被关联至所述暂存区的所述多个物理单元中的存储单元用以存储第一数目的第一比特数据，

其中被关联至所述存储区的所述多个物理单元中的存储单元用以存储第二数目的第二比特数据，

其中所述第一数目小于所述第二数目；以及

若被关联至所述存储区的所述多个物理单元的所述使用状态不符合所述第二预设状态，被关联至所述存储区的所述多个物理单元中的至少一物理单元维持关联至所述存储区，且所述暂存区与所述存储区的容量不会改变；以及

移除对应于被改为关联至所述暂存区的所述至少一物理单元的逻辑至物理映射关系。

Images