CN110868216B - 一种sar adc的数据转换方法、装置、设备及介质 - Google Patents
一种sar adc的数据转换方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN110868216B CN110868216B CN201911204702.0A CN201911204702A CN110868216B CN 110868216 B CN110868216 B CN 110868216B CN 201911204702 A CN201911204702 A CN 201911204702A CN 110868216 B CN110868216 B CN 110868216B
- Authority
- CN
- China
- Prior art keywords
- conversion
- output bit
- dac
- redundancy
- converting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 242
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000005516 engineering process Methods 0.000 claims abstract description 9
- 230000008569 process Effects 0.000 claims description 17
- 238000004590 computer program Methods 0.000 claims description 12
- 230000009286 beneficial effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 14
- 230000000630 rising effect Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本申请公开了一种SAR ADC的数据转换方法，包括：利用冗余校正技术对目标DAC进行转换，得到转换DAC，并获取转换DAC在每一个输出位上所对应的冗余范围；判断转换DAC中是否存在冗余范围为零的输出位；若是，则利用低功耗比较器对第一输出位上的数码进行转换，并利用低噪声比较器对第二输出位上的数码进行转换，以得到目标DAC的输出转换结果。显然，相比于现有技术而言，通过本申请所提供的SAR ADC可以在保证SARADC转换精度的同时，又能够相对降低SAR ADC所需要消耗的功耗量。相应的，本申请所提供的一种SAR ADC的数据转换装置、设备及介质，同样具有上述有益效果。
Description
技术领域
本发明涉及SAR ADC技术领域，特别涉及一种SAR ADC的数据转换方法、装置、设备及介质。
背景技术
SAR ADC(Successive Approximation Register ADC，逐次逼近式模拟数字转换器)因其能够实现较高的数据转换精度，所以，在实际应用中得到了较为广泛的应用。然而，随着工艺尺寸的进一步缩小，SAR ADC的电源电压也进一步减小，而电源电压的减小使得SAR ADC对噪声也越来越敏感，在此情况下，如果SAR ADC需要提高1bit的分辨率就需要消耗比较器4倍的功耗，这样就会极大的增加SAR ADC的功耗量。目前，针对这一技术问题，还没有较为有效的解决办法。
所以，如何在保证SAR ADC转换精度的同时，又能够降低SAR ADC所需要消耗的功耗量，是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本发明的目的在于提供一种SAR ADC的数据转换方法、装置、设备及介质，以在保证SAR ADC转换精度的同时，也能够降低SAR ADC所需要消耗的功耗量。其具体方案如下：
一种SAR ADC的数据转换方法，包括：
利用冗余校正技术对目标DAC进行转换，得到转换DAC，并获取所述转换DAC在每一个输出位上所对应的冗余范围；
判断所述转换DAC中是否存在冗余范围为零的输出位；
若是，则利用低功耗比较器对第一输出位上的数码进行转换，并利用低噪声比较器对第二输出位上的数码进行转换，以得到所述目标DAC的输出转换结果；其中，所述第一输出位为所述转换DAC中冗余范围不为零的输出位，所述第二输出位为所述转换DAC中冗余范围为零的输出位。
优选的，所述目标DAC为电容式DAC。
优选的，所述判断所述转换DAC中是否存在冗余范围为零的输出位的过程之后，还包括：
若否，则利用所述低功耗比较器对所述转换DAC所有输出位上的数码进行转换，以得到所述目标DAC的输出转换结果。
优选的，所述利用低功耗比较器对第一输出位上的数码进行转换，并利用低噪声比较器对第二输出位上的数码进行转换，以得到所述目标DAC的输出转换结果的过程，包括：
利用所述低功耗比较器对所述第一输出位上的数码进行转换，得到第一转换结果；
利用所述低噪声比较器对所述第二输出位上的数码进行转换，得到第二转换结果；
将所述第一转换结果与所述第二转换结果相加，得到所述目标DAC的输出转换结果。
优选的，所述利用所述低功耗比较器对所述第一输出位上的数码进行转换，得到第一转换结果的过程，包括：
利用第一预放大器与锁存器对所述第一输出位上的数码进行转换，得到所述第一转换结果。
优选的，所述利用所述低噪声比较器对所述第二输出位上的数码进行转换，得到第二转换结果的过程，包括：
增加所述第一预放大器输入对管的尺寸，得到第二预放大器；
利用所述第二预放大器与所述锁存器对所述第二输出位上的数码进行转换，得到所述第二转换结果。
相应的，本发明还公开了一种SAR ADC的数据转换装置，包括：
DAC转换模块，用于利用冗余校正技术对目标DAC进行转换，得到转换DAC，并获取所述转换DAC在每一个输出位上所对应的冗余范围；
输出位判断模块，用于判断所述转换DAC中是否存在冗余范围为零的输出位；
数码转换模块，用于当所述输出位转换模块的判断结果为是时，则利用低功耗比较器对第一输出位上的数码进行转换，并利用低噪声比较器对第二输出位上的数码进行转换，以得到所述目标DAC的输出转换结果；其中，所述第一输出位为所述转换DAC中冗余范围不为零的输出位，所述第二输出位为所述转换DAC中冗余范围为零的输出位。
相应的，本发明还公开了一种SAR ADC的数据转换设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如前述所公开的一种SAR ADC的数据转换方法的步骤。
相应的，本发明还公开了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如前述所公开的一种SAR ADC的数据转换方法的步骤。
可见，在本发明中，首先是利用冗余校正技术对目标DAC进行转换，得到转换DAC，并获取转换DAC在每一个输出位上所对应的冗余范围；之后，再判断转换DAC中是否存在冗余范围为零的输出位，如果转换DAC中存在冗余范围为零的输出位，则利用低功耗比较器对转换DAC中冗余范围不为零的第一输出位上所对应的数码进行转换，并利用低噪声比较器对转换DAC中冗余范围为零的第二输出位进行转换，以此来得到目标DAC的输出转换结果。因为当转换DAC中第一输出位所对应的冗余范围不为零时，此时的转换DAC具有误差校正能力，所以，在此情况下，利用低噪声比较器就可以减少SAR ADC所消耗的功耗量，而当转换DAC中第二输出位所对应的冗余范围为零时，此时的转换DAC不具有误差校正能力，所以，在此情况下，就需要利用低噪声比较器来提升SAR ADC的转换精度。显然，相比于现有技术而言，通过本发明所提供的SAR ADC可以在保证SAR ADC转换精度的同时，又能够相对降低SARADC所需要消耗的功耗量。相应的，本发明所提供的一种SAR ADC的数据转换装置、设备及介质，同样具有上述有益效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例所提供的一种SAR ADC的数据转换方法的流程图；
图2为SAR ADC在正常转换时的转换图；
图3为SAR ADC电路中存在非理想因素时的转换图；
图4为SAR ADC在利用冗余校正技术之后转换时的转换图；
图5为本发明实施例所提供的10bit SAR ADC的结构图；
图6为低功耗比较器的基本结构图；
图7为低功耗比较器的一种具体连接结构图；
图8为本发明实施例所提供的一种SAR ADC的数据转换装置的结构图；
图9为本发明实施例所提供的一种SAR ADC的数据转换设备的结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图1，图1为本发明实施例所提供的一种SAR ADC的数据转换方法的流程图，该数据转换方法包括：
步骤S11：利用冗余校正技术对目标DAC进行转换，得到转换DAC，并获取转换DAC在每一个输出位上所对应的冗余范围；
步骤S12：判断转换DAC中是否存在冗余范围为零的输出位；
步骤S13：若是，则利用低功耗比较器对第一输出位上的数码进行转换，并利用低噪声比较器对第二输出位上的数码进行转换，以得到目标DAC的输出转换结果；
其中，第一输出位为转换DAC中冗余范围不为零的输出位，第二输出位为转换DAC中冗余范围为零的输出位。
在本实施例中，为了保证SAR ADC转换精度的同时，又能够相对降低SARADC所需要消耗的功耗量，首先是利用冗余校正技术对SAR ADC中的目标DAC进行转换，得到转换DAC，并获取转换DAC在每一个输出位上所对应的冗余范围。
为了使得本领域技术人员能够对本实施例所述的技术方案进行更好的理解，下面先对冗余校正技术的原理进行简单阐述。请参见图2，图2为SAR ADC在正常转换时的转换图。
假设Vi＝4.1，SAR ADC在进行正常转换时，转换台阶会遵循二进制规则，DAC由最高位b3到最低位b0时，b3、b2、b1和b0所对应的权重分别为8、4、2、1，那么，SAR ADC的转换结果为0100，也即，SAR ADC的转换结果为：
Dout1＝b3*8+b2*4+b1*2+b0*1＝0*8+1*4+0*2+0*1＝4。
但是，当电路中存在非理想因素(比如：参考电压建立不充分，比较器噪声等)时，SAR ADC的输出结果将会出现错误。具体请参见图3，图3为SAR ADC电路中存在非理想因素时的转换图，在图3中，如果DAC在b2进行比较时，比较判断出现错误，会使得SAR ADC的最终转换结果变成0011，也即，SAR ADC的转换结果为：
Dout2＝b3*8+b2*4+b1*2+b0*1＝0*8+0*4+1*2+1*1＝3。
如果是利用冗余校正技术来对该DAC进行转换，此时，转换台阶将不再遵循二进制规则，而是会将4bit的二进制分解为5bit的非二进制，每一个输出位所对应的权重分别为6、4、2、2、1。具体请参见图4，图4为SAR ADC在利用冗余校正技术之后转换时的转换图，如图4所示，在利用冗余校正技术对目标DAC进行转换之后，即使是b4位判断错误，后面的步骤也能够正确进行转换，得到正确的转换结果。然而，对于能够容忍的最大误差是有限度的，这个与每位冗余范围的大小有关，也即，当冗余误差小于冗余范围时，就可以将误差校正回来，其中，冗余范围ri的计算方法如下：
需要注意的是，并不是每一位转换都会有相应的冗余范围出现，假设DAC中的每一个输出位b4、b3、b2、b1和b0所对应的权重和冗余范围如表1所示，下面以权重6、4、2、2、1为例进行说明。
表1
| 权重 | 冗余范围(LSB) | |
| b4 | 6 | 4 |
| b3 | 4 | 2 |
| b2 | 2 | 2 |
| b1 | 2 | 0 |
| b0 | 1 | 0 |
如表1所示，当b1和b0所对应的冗余范围为零时，此时，如果SAR ADC中的比较器判断错误，SAR ADC中所存在的误差将不会被校正回来，在此情况下，比较器的噪声将会影响到转换结果的正确性。
在本实施例中，为了保证SAR ADC转换精度的同时，也能够减少SAR ADC所需要消耗的功耗量，首先是利用冗余校正技术来对目标DAC进行转换，得到转换DAC，并获取转换DAC在每一个输出位上所对应的冗余范围，如果转换DAC中的目标输出位不为零，则说明此时的SAR ADC具有误差校正能力，如果转换DAC中的目标输出位为零，则说明此时的SAR ADC不具有误差校正能力。
所以，当获取得到转换DAC在每一个输出位上所对应的冗余范围之后，判断转换DAC中是否存在冗余范围为零的输出位，如果转换DAC中存在冗余范围为零的输出位，则说明SAR ADC并不是在每一次比较转换过程中都具有误差校正能力，所以，在此情况下，就需要利用低功耗比较器对转换DAC中冗余范围不为零的第一输出位上的数码进行转换，并利用低噪声比较器对转换DAC中冗余范围为零的第二输出位上的数码进行转换。
也即，当转换DAC中目标输出位所对应的冗余范围不为零时，则说明此时的SARADC具有误差校正能力，在此情况下，就可以利用功耗较低的低功耗比较器来对转换DAC中冗余范围不为零的输出位进行转换，并以此来降低SAR ADC的功耗消耗量；当转换DAC中目标输出位所对应的冗余范围为零时，则说明此时的SAR ADC不具有误差校正能力，在此情况下，就需要利用低噪声比较器对转换DAC中冗余范围为零的第二输出位进行转换，并以此来提高SAR ADC的数据转换精度。由此可见，通过本实施例所提供的方法，能够在保证SAR ADC数据转换精度的同时，也能够相对降低SAR ADC所需要消耗的功耗量。
可见，在本实施例中，首先是利用冗余校正技术对目标DAC进行转换，得到转换DAC，并获取转换DAC在每一个输出位上所对应的冗余范围；之后，再判断转换DAC中是否存在冗余范围为零的输出位，如果转换DAC中存在冗余范围为零的输出位，则利用低功耗比较器对转换DAC中冗余范围不为零的第一输出位上所对应的数码进行转换，并利用低噪声比较器对转换DAC中冗余范围为零的第二输出位进行转换，以此来得到目标DAC的输出转换结果。因为当转换DAC中第一输出位所对应的冗余范围不为零时，此时的转换DAC具有误差校正能力，所以，在此情况下，利用低噪声比较器就可以减少SAR ADC所消耗的功耗量，而当转换DAC中第二输出位所对应的冗余范围为零时，此时的转换DAC不具有误差校正能力，所以，在此情况下，就需要利用低噪声比较器来提升SAR ADC的转换精度。显然，相比于现有技术而言，通过本实施例所提供的SAR ADC可以在保证SAR ADC转换精度的同时，又能够相对降低SAR ADC所需要消耗的功耗量。
基于上述实施例，本实施例对技术方案作进一步的说明与优化，具体的，目标DAC为电容式DAC。
因为电容式DAC不仅具有功耗小的优点，而且，电容式DAC的匹配精度比电阻式DAC的匹配精度高，所以，电容式DAC在实际应用中得到了较为广泛的应用。基于上述因素的综合考量，在本实施例中，是将目标DAC设置为电容式DAC，由此就可以相对提高本申请所提供方法在实际应用中的普适性。
基于上述实施例，本实施例对技术方案作进一步的说明与优化，具体的，上述步骤S12：判断转换DAC中是否存在冗余范围为零的输出位的过程之后，还包括：
若否，则利用低功耗比较器对转换DAC所有输出位上的数码进行转换，以得到目标DAC的输出转换结果。
具体的，在本实施例中，如果是利用冗余校正技术对目标DAC进行转换，得到转换DAC之后，确定出转换DAC中不存在冗余范围为零的输出位，此时，则说明目标DAC中的每一个输出位均具有误差校正能力，在此情况下，则可以利用低功耗比较器对转换DAC所有输出位上所对应的数码进行转换，因为通过这样的转换方式，不仅能够保证SAR ADC的数据转换精度，而且，也能够进一步降低SAR ADC所需要消耗的功耗量。
基于上述实施例，本实施例对技术方案作进一步的说明与优化，具体的，上述步骤S13：利用低功耗比较器对第一输出位上的数码进行转换，并利用低噪声比较器对第二输出位上的数码进行转换，以得到目标DAC的输出转换结果的过程，包括：
利用低功耗比较器对第一输出位上的数码进行转换，得到第一转换结果；
利用低噪声比较器对第二输出位上的数码进行转换，得到第二转换结果；
将第一转换结果与第二转换结果相加，得到目标DAC的输出转换结果。
在本实施例中，是提供了一种对目标DAC进行数据转换的具体方法，也即，首先是利用低功耗比较器对转换DAC中冗余范围不为零的第一输出位上的数码进行转换，得到第一转换结果，之后，再利用低噪声比较器对转换DAC中冗余范围为零的第二输出位上的数码进行转换，得到第二转换结果。当得到第一转换结果和第二转换结果之后，则将第一转换结果与第二转换结果相加，并由此得到目标DAC的输出转换结果。
此处，通过一个具体例子进行说明，请参见图5，图5为本发明实施例所提供的10bit SAR ADC的结构图，该SAR ADC由电容式DAC、比较器、SAR逻辑单元和解码电路所组成，在图5当中，解码电路的作用是将11位的非二进制数码转换为10位的二进制编码，其中，电容式DAC每一个输出位上所对应的权重与冗余范围如表2所示。
表2
| 权重 | 冗余范围(LSB) | |
| b11 | 480 | 64 |
| b10 | 256 | 32 |
| b9 | 128 | 32 |
| b8 | 72 | 16 |
| b7 | 40 | 8 |
| b6 | 20 | 8 |
| b5 | 12 | 4 |
| b4 | 8 | 0 |
| b3 | 4 | 0 |
| b2 | 2 | 0 |
| b1 | 1 | 0 |
如表2所示，电容式DAC每一个输出位上所对应的冗余范围分别为64、32、32、16、8、8、4、0、0、0、0，当电容式DAC由最高位b11转换至第b5位时，此时的SAR ADC具有误差校正能力，此时，就可以利用低功耗比较器对电容式DAC中的第b11位至第b5位依次进行转换，其计算过程可参见上述实施例所公开的内容，此处不作具体赘述；当电容式DAC由b4位转换至第b1位时，此时的SAE ADC不具备误差校正能力，此时，SAR ADC中比较器的噪声将会影响SARADC每一次的转换结果，因此，在本实施例中，在当转换DAC不具备误差校正能力时，则会利用低噪声比较器对转换DAC中冗余范围为零的输出位进行转换，也即，利用低噪声比较器对转换DAC中的第b4位至第b1位依次进行转换。当利用低功耗比较器对电容式DAC中第b11位至第b5位转换比较完毕，得到第一转换结果结果，并利用低噪声比较器对电容式DAC中第b4位至第b1位转换比较完毕，得到第二转换结果之后，将第一转换结果和第二转换结果相加，就可以得到电容式DAC的最终输出转换结果。
能够想到的是，在对电容式DAC中第b4位至第b1位进行转换的过程中，虽然，采用低功耗比较器对转换DAC的输出位进行比较转换会增加SAR ADC的功耗量，但是，通过这样的转换方式却保证了SAR ADC的整体转换精度。并且，由于前面的七次转换均是采用低功耗比较器来对转换DAC中冗余范围不为零的输出位进行转换的，这样相比于转换DAC的十一次转换均采用低功耗比较器进行比较转换而言，就可以相对降低SAR ADC的整体功耗。
具体的，上述步骤：利用低功耗比较器对第一输出位上的数码进行转换，得到第一转换结果的过程，包括：
利用第一预放大器与锁存器对第一输出位上的数码进行转换，得到第一转换结果。
可以理解的是，在实际应用中，低功耗比较器一般会采用预放大器后接锁存器的结构形式，请参见图6，图6为低功耗比较器的基本结构图。所以，在本实施例中，是提供了一种低功耗比较器的具体连接结构图，也即，利用第一预放大器与锁存器来对转换DAC中冗余范围不为零的第一输出位进行转换。请参见图7，图7为低功耗比较器的一种具体连接结构图。
可见，通过本实施例所提供的技术方案，可以保证低功耗比较器在实际操作过程中的可操作性与可实施性。
相应的，上述步骤：利用低噪声比较器对第二输出位上的数码进行转换，得到第二转换结果的过程，包括：
增加第一预放大器输入对管的尺寸，得到第二预放大器；
利用第二预放大器与锁存器对第二输出位上的数码进行转换，得到第二转换结果。
在本实施例中，还是以图7所示的低功耗比较器为例进行说明，假设预放大器的增益足够大，则影响比较器噪声性能的主要因素即为预放大器，而增加预放大器输入对管的尺寸可以优化预放大器的噪声性能，所以，在实际应用中，可以通过增加第一预放大器输入对管的尺寸来优化预放大器的噪声性能，也即，通过这样的设置方式，就相当于是将低功耗比较器转换为低噪声比较器，由此就可以降低SAR ADC的整体功耗。
当需要对转换DAC中的冗余范围不为零的输出位进行转换时，则关断开关S1，此时，就相当于是利用低功耗比较器来对转换DAC中冗余范围不为零的输出位上所对应的数码进行转换；当需要对转换DAC中冗余范围为零的输出位进行转换时，则闭合开关S1，此时，就相当于是利用低噪声比较器来对转换DAC中冗余范围为零的输出位上所对应的数码进行转换。
具体的，在初始情况下，clkc为0时，V0+和V0-为1，vop和von为0，当clkc从0变化为1时，V0+和V0-将从1变化到0，由于比较器的输入端存在电压差，因此使得V0+和V0-的电压下降速度存在差别，从而使得A、B两点电压的上升速度存在差别，由于vop和von的初始电压均为0，因此，随着A、B两点的电压差发生变化，也会使得vop和von电压的上升速度也存在差别，并最终导致vop和von一个上升、一个下降。假设vin>vip，则V0-的下降速度快于V0+，从而使得A点的上升速度快于B点，而vop和von为0，所以，M12管会先导通，M13管后导通，从而导致von的上升速度快于vop的上升速度，随着von的上升，M17管导通，所以，最终会使得von变为1，vop变成0。
可见，通过本实施例所提供的技术方案，可以使得低功耗比较器与低噪声比较器的切换过程更加方便与便捷。
请参见图8，图8为本发明实施例所提供的一种SAR ADC的数据转换装置的结构图，该数据转换装置包括：
DAC转换模块21，用于利用冗余校正技术对目标DAC进行转换，得到转换DAC，并获取转换DAC在每一个输出位上所对应的冗余范围；
输出位判断模块22，用于判断转换DAC中是否存在冗余范围为零的输出位；
数码转换模块23，用于当输出位转换模块的判断结果为是时，则利用低功耗比较器对第一输出位上的数码进行转换，并利用低噪声比较器对第二输出位上的数码进行转换，以得到目标DAC的输出转换结果；其中，第一输出位为转换DAC中冗余范围不为零的输出位，第二输出位为转换DAC中冗余范围为零的输出位。
本发明实施例所提供的一种SAR ADC的数据转换装置，具有前述所公开的一种SARADC的数据转换方法所具有的有益效果。
请参见图9，图9为本发明实施例所提供的一种SAR ADC的数据转换设备的结构图，该数据转换设备包括：
存储器31，用于存储计算机程序；
处理器32，用于执行计算机程序时实现如前述所公开的一种SAR ADC的数据转换方法的步骤。
本发明实施例所提供的一种SAR ADC的数据转换设备，具有前述所公开的一种SARADC的数据转换方法所具有的有益效果。
相应的，本发明还公开了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如前述所公开的一种SAR ADC的数据转换方法的步骤。
本发明实施例所提供的一种计算机可读存储介质，具有前述所公开的一种SARADC的数据转换方法所具有的有益效果。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种SAR ADC的数据转换方法、装置、设备及介质进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (8)
1.一种SAR ADC的数据转换方法，其特征在于，包括：
利用冗余校正技术对目标DAC进行转换，得到转换DAC，并获取所述转换DAC在每一个输出位上所对应的冗余范围，其中，根据公式计算所述冗余范围；其中，所述冗余校正技术为非二进制转换技术；
其中，ri表示所述冗余范围，n表示第i-1个输出位，bi表示第i个输出位对应的权重；
判断所述转换DAC中是否存在冗余范围为零的输出位；
若是，则利用低功耗比较器对第一输出位上的数码进行转换，并利用低噪声比较器对第二输出位上的数码进行转换，以得到所述目标DAC的输出转换结果；其中，所述第一输出位为所述转换DAC中冗余范围不为零的输出位，所述第二输出位为所述转换DAC中冗余范围为零的输出位；
所述利用低功耗比较器对第一输出位上的数码进行转换，并利用低噪声比较器对第二输出位上的数码进行转换，以得到所述目标DAC的输出转换结果的过程，包括：
利用所述低功耗比较器对所述第一输出位上的数码进行转换，得到第一转换结果；
利用所述低噪声比较器对所述第二输出位上的数码进行转换，得到第二转换结果；
将所述第一转换结果与所述第二转换结果相加，得到所述目标DAC的输出转换结果。
2.根据权利要求1所述的数据转换方法，其特征在于，所述目标DAC为电容式DAC。
3.根据权利要求1所述的数据转换方法，其特征在于，所述判断所述转换DAC中是否存在冗余范围为零的输出位的过程之后，还包括：
若否，则利用所述低功耗比较器对所述转换DAC所有输出位上的数码进行转换，以得到所述目标DAC的输出转换结果。
4.根据权利要求1所述的数据转换方法，其特征在于，所述利用所述低功耗比较器对所述第一输出位上的数码进行转换，得到第一转换结果的过程，包括：
利用第一预放大器与锁存器对所述第一输出位上的数码进行转换，得到所述第一转换结果。
5.根据权利要求4所述的数据转换方法，其特征在于，所述利用所述低噪声比较器对所述第二输出位上的数码进行转换，得到第二转换结果的过程，包括：
增加所述第一预放大器输入对管的尺寸，得到第二预放大器；
利用所述第二预放大器与所述锁存器对所述第二输出位上的数码进行转换，得到所述第二转换结果。
6.一种SAR ADC的数据转换装置，其特征在于，包括：
DAC转换模块，用于利用冗余校正技术对目标DAC进行转换，得到转换DAC，并获取所述转换DAC在每一个输出位上所对应的冗余范围，其中，根据公式计算所述冗余范围；其中，所述冗余校正技术为非二进制转换技术；
其中，ri表示所述冗余范围，n表示第i-1个输出位，bi表示第i个输出位对应的权重；
输出位判断模块，用于判断所述转换DAC中是否存在冗余范围为零的输出位；
数码转换模块，用于当所述输出位转换模块的判断结果为是时，则利用低功耗比较器对第一输出位上的数码进行转换，并利用低噪声比较器对第二输出位上的数码进行转换，以得到所述目标DAC的输出转换结果；其中，所述第一输出位为所述转换DAC中冗余范围不为零的输出位，所述第二输出位为所述转换DAC中冗余范围为零的输出位；
还包括：
所述数码转换模块，还用于利用所述低功耗比较器对所述第一输出位上的数码进行转换，得到第一转换结果；利用所述低噪声比较器对所述第二输出位上的数码进行转换，得到第二转换结果；将所述第一转换结果与所述第二转换结果相加，得到所述目标DAC的输出转换结果。
7.一种SAR ADC的数据转换设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至5任一项所述的一种SAR ADC的数据转换方法的步骤。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述的一种SAR ADC的数据转换方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911204702.0A CN110868216B (zh) | 2019-11-29 | 2019-11-29 | 一种sar adc的数据转换方法、装置、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911204702.0A CN110868216B (zh) | 2019-11-29 | 2019-11-29 | 一种sar adc的数据转换方法、装置、设备及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110868216A CN110868216A (zh) | 2020-03-06 |
| CN110868216B true CN110868216B (zh) | 2024-05-07 |
Family
ID=69657960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911204702.0A Active CN110868216B (zh) | 2019-11-29 | 2019-11-29 | 一种sar adc的数据转换方法、装置、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110868216B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102916699A (zh) * | 2011-08-03 | 2013-02-06 | Nxp股份有限公司 | 逐次逼近寄存器adc电路和方法 |
| JP2015130587A (ja) * | 2014-01-07 | 2015-07-16 | 富士通株式会社 | Ａ／ｄ変換器およびａ／ｄ変換方法 |
| WO2016127824A1 (zh) * | 2015-02-10 | 2016-08-18 | 东南大学 | 应用于单端sar adc的二进制电容阵列及其冗余校准方法 |
| US9425814B1 (en) * | 2015-12-10 | 2016-08-23 | Samsung Electronics Co., Ltd | Redundancy scheme for flash assisted successive approximation register (SAR) analog-to-digital converter (ADC) |
| US9571114B1 (en) * | 2016-02-09 | 2017-02-14 | Analog Devices, Inc. | SAR ADC performance optimization with dynamic bit trial settings |
| CN109347477A (zh) * | 2018-12-13 | 2019-02-15 | 南京南瑞微电子技术有限公司 | 一种逐次逼近型模数转换器权重校准方法 |
| US10454491B1 (en) * | 2019-01-03 | 2019-10-22 | Esilicon Corporation | Successive approximation register (SAR) analog to digital converter (ADC) with partial loop-unrolling |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101007063B1 (ko) * | 2008-10-31 | 2011-01-12 | 한국과학기술원 | Ｓａｒ 방식의 아날로그/디지털 변환기의 디지털 에러수정 방법 및 장치 |
| JP4884519B2 (ja) * | 2009-12-03 | 2012-02-29 | 株式会社半導体理工学研究センター | アナログ−デジタル変換器 |
-
2019
- 2019-11-29 CN CN201911204702.0A patent/CN110868216B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102916699A (zh) * | 2011-08-03 | 2013-02-06 | Nxp股份有限公司 | 逐次逼近寄存器adc电路和方法 |
| JP2015130587A (ja) * | 2014-01-07 | 2015-07-16 | 富士通株式会社 | Ａ／ｄ変換器およびａ／ｄ変換方法 |
| WO2016127824A1 (zh) * | 2015-02-10 | 2016-08-18 | 东南大学 | 应用于单端sar adc的二进制电容阵列及其冗余校准方法 |
| US9425814B1 (en) * | 2015-12-10 | 2016-08-23 | Samsung Electronics Co., Ltd | Redundancy scheme for flash assisted successive approximation register (SAR) analog-to-digital converter (ADC) |
| US9571114B1 (en) * | 2016-02-09 | 2017-02-14 | Analog Devices, Inc. | SAR ADC performance optimization with dynamic bit trial settings |
| CN109347477A (zh) * | 2018-12-13 | 2019-02-15 | 南京南瑞微电子技术有限公司 | 一种逐次逼近型模数转换器权重校准方法 |
| US10454491B1 (en) * | 2019-01-03 | 2019-10-22 | Esilicon Corporation | Successive approximation register (SAR) analog to digital converter (ADC) with partial loop-unrolling |
Non-Patent Citations (3)
| Title |
|---|
| IRD Digital Background Calibration of SAR ADC With Coarse Reference ADC Acceleration;Guanhua Wang;《IEEE Transactions on Circuits and Systems II: Express Briefs ( Volume: 61, Issue: 1, January 2014)》;11-15 * |
| 李联.《MOS运算放大器 原理、设计与应用》.复旦大学出版社,1988,53-58. * |
| 非二进制SAR ADC的电容失配校正方法;陈晓青;《计算机工程与设计》;1603-1609 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110868216A (zh) | 2020-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8599059B1 (en) | Successive approximation register analog-digital converter and method for operating the same | |
| JP6563349B2 (ja) | Ａｄｃにおけるｄａｃのミスマッチエラーの検出と補正のための回路及び方法 | |
| US9537499B2 (en) | Circuit and method for comparator offset error detection and correction in an ADC | |
| TWI454064B (zh) | 具輔助預測電路之逐漸趨近式類比數位轉換器及其方法 | |
| CN100533985C (zh) | 最小系统开销误差校正的管线式模拟数字转换器及其方法 | |
| US20060284750A1 (en) | Gain error correction in an analog-to-digital converter | |
| WO2016183836A1 (zh) | 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法 | |
| US10171097B1 (en) | Correcting device of successive approximation analog-to-digital conversion | |
| JP5657490B2 (ja) | 逐次比較型ａｄ変換器および無線受信機 | |
| EP3447921A1 (en) | Hybrid successive approximation register analog to digital converter | |
| US8749412B1 (en) | Anti-noise successive approximation analog to digital conversion method | |
| CN106899300B (zh) | 一种用于逐次逼近模数转换器的冗余循环平均方法 | |
| US8493260B2 (en) | Successive approximation analog to digital converter | |
| CN112838866B (zh) | 校准逻辑控制电路及方法、逐次逼近型模数转换器 | |
| CN110504966B (zh) | 一种模数转换器的校准系统及方法 | |
| Ahmadi et al. | Comparator power reduction in low-frequency SAR ADC using optimized vote allocation | |
| CN105049050A (zh) | 一种用于逐次逼近模数转换器的电荷重分配方法 | |
| CN109462399B (zh) | 一种适用于逐次逼近模数转换器的后台电容失配校准方法 | |
| US8614638B1 (en) | Hybrid successive approximation analog-to-digital converter | |
| CN110868216B (zh) | 一种sar adc的数据转换方法、装置、设备及介质 | |
| WO2007008044A1 (en) | Series sampling capacitor and analog-to-digital converter using the same | |
| TW202141934A (zh) | 數位斜率式類比數位轉換器裝置與訊號轉換方法 | |
| US7541954B2 (en) | Touch control apparatus and analog-to-digital converting apparatus and method thereof | |
| CN110677155B (zh) | 一种应用于逐次逼近模数转换器的中位选取电容校正方法 | |
| JPWO2014038198A1 (ja) | 逐次比較型ａｄ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TG01 | Patent term adjustment |