CN110858792B

CN110858792B - 删除译码路径的方法及装置

Info

Publication number: CN110858792B
Application number: CN201810968321.9A
Authority: CN
Inventors: 刘荣科; 韩旭; 于天航
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2018-08-23
Filing date: 2018-08-23
Publication date: 2020-12-25
Anticipated expiration: 2038-08-23
Also published as: CN110858792A

Abstract

本申请公开了一种删除译码路径的方法及装置，以降低接收端进行信道译码的译码复杂度。该方法包括：译码器确定M条译码路径中的第m条译码路径的计数值，一条译码路径的计数值为该条译码路径中的满足预设条件的比特个数，一个比特满足预设条件包括在译码过程中计算得到的该比特的对数似然比小于或等于该比特对应的第一阈值；若第m条译码路径中的满足预设条件的比特个数与第一译码路径中的满足预设条件的比特个数之间的差值的绝对值大于或等于第二阈值时，译码器删除第m条译码路径，第一译码路径为M条译码路径中的最可靠的译码路径。本申请涉及信号处理领域。

Description

删除译码路径的方法及装置

技术领域

本申请涉及信号处理领域，尤其涉及一种删除译码路径的方法及装置。

背景技术

目前，可以采用基于宽度优先搜索的连续消除(successive cancellation，简称SC)List(SCL)译码算法对极化码进行信道译码。具体的，在信道译码的过程中，若译码器对一个译码节点进行译码得到的多条译码路径的条数大于L(L为译码路径搜索宽度)，则需要将该多条译码路径的路径度量(path metric，简称PM)值进行全排序，根据全排序结果选择L条PM值最小的译码路径(即多条译码路径中的L条最可靠的译码路径)，在该L条译码路径的基础上对下一个译码节点进行译码，直至译码至最后一个译码节点。若对最后一个译码节点进行译码得到的多条译码路径的条数大于L，采用上述方法在该多条译码路径中确定L条译码路径，对该L条译码路径进行剪枝后采用循环冗余校验(cyclic redundancy check，简称CRC)校验确定最终的译码结果。SCL译码算法虽然相比SC译码算法复杂度得到了一定程度的降低，但整体上，SCL译码算法的复杂度还是偏高。

发明内容

本申请实施例提供了一种删除译码路径的方法及装置，以降低接收端进行信道译码的译码复杂度。

为达到上述目的，本申请实施例采用如下技术方案：

第一方面，提供了一种删除译码路径的方法，包括：译码器确定M条译码路径中的第m条译码路径的计数值，一条译码路径的计数值为该条译码路径中的满足预设条件的比特个数，一个比特满足预设条件包括在译码过程中计算得到的该比特的对数似然比小于或等于该比特对应的第一阈值；其中，M为大于1的整数，m为小于或等于M的正整数；若第m条译码路径中的满足预设条件的比特个数与第一译码路径中的满足预设条件的比特个数之间的差值的绝对值大于或等于第二阈值时，译码器删除第m条译码路径，第一译码路径为M条译码路径中的最可靠的译码路径。第一方面提供的方法，不需要等到译码结束后根据信号中的N个比特中的i至N个比特来判断是否删除译码路径，而是在译码过程中采用已译码得到的比特判断是否删除译码路径，因此，与现有技术相比，本申请实施例提供的方法可以在译码过程中对路径筛选后的译码路径进行删除，从而使得后续进行路径扩展的译码路径的条数减少，因此，可以降低译码的复杂度，提高译码效率。

在一种可能的实现方式中，M条译码路径由译码器对经过解映射解调后的信号进行信道译码得到，M条译码路径中包含的比特个数小于或等于信号中包含的比特个数。该种可能的实现方式，使得本申请实施例提供的方法可以应用在译码过程中，例如，对路径筛选后的译码路径进行删除，从而使得后续进行路径扩展的译码路径的条数减少，因此，可以降低译码的复杂度，提高译码效率。

在一种可能的实现方式中，一个比特满足预设条件包括llr≤u-λδ，其中，llr表示在译码过程中计算得到的该比特的对数似然比，u表示高斯近似构造过程中所得的该比特的对数似然比的均值，δ表示高斯近似构造过程中所得的该比特的对数似然比的标准差，λ为常数。该种可能的实现方式，当一个比特满足llr≤u-λδ时，说明在译码过程中计算得到的该比特的对数似然比严重偏离在高斯近似构造过程中所得的该比特的对数似然比的均值，进而说明该比特的取值错误的可能性较大，从而保证本申请删除的译码路径为不可靠的译码路径。

在一种可能的实现方式中，一个比特满足预设条件包括llr<u-λδ，其中，llr表示在译码过程中计算得到的该比特的对数似然比，u表示高斯近似构造过程中所得的该比特的对数似然比的均值，δ表示高斯近似构造过程中所得的该比特的对数似然比的标准差，λ为常数。该种可能的实现方式，当一个比特满足llr<u-λδ时，说明在译码过程中计算得到的该比特的对数似然比严重偏离在高斯近似构造过程中所得的该比特的对数似然比的均值，进而说明该比特的取值错误的可能性较大，从而保证本申请删除的译码路径为不可靠的译码路径。

在一种可能的实现方式中，当一个比特为一个信息节点中的一个信息比特时，该比特满足预设条件还包括η＝dec(llr)，η表示该比特的值，llr表示在译码过程中计算得到的该比特的对数似然比，dec(llr)表示对llr进行硬判决的结果，信息节点为重复节点、1节点或SPC节点。该种可能的实现方式，当一个比特为一个信息节点中的一个信息比特时，当该比特满足llr≤u-λδ(或llr<u-λδ)时，说明在译码过程中计算得到的该比特的对数似然比严重偏离在高斯近似构造过程中所得的该比特的对数似然比的均值，进而说明该比特的取值错误的可能性较大，那么若将该比特的取值取反(即η≠dec(llr))，则该比特的取值错误的可能性较小。该种可能的实现方式，将满足llr≤u-λδ(或llr<u-λδ)和η＝dec(llr)的比特个数作为译码路径的计数值，可以保证计算得到的译码路径的计数值的正确性。

在一种可能的实现方式中，该方法还包括：译码器对W条译码路径进行路径扩展和路径筛选得到M条译码路径，W为小于或等于L的正整数，L为译码路径的搜索宽度。

在一种可能的实现方式中，译码器对W条译码路径进行路径扩展和路径筛选得到M条译码路径，包括：译码器对W条译码路径进行路径扩展，得到W1条译码路径；当W1小于或等于L时，译码器确定W1条译码路径为M条译码路径；当W1大于L时，译码器以第一元素为门限，筛选第一元素集中的小于或等于第一元素的元素；第一元素集中包括W1个元素，W1个元素分别为W1条译码路径的PM值，第一元素集中的小于或等于第一元素的元素个数为W2，第一元素为第二元素集中包括的PM值中的第L/2大的元素，第二元素集包括W个元素，W个元素中的一个元素为W条译码路径中的一条译码路径进行路径扩展得到的全部译码路径的PM值中的第二小的PM值；译码器根据W2个元素对应的W2条译码路径确定M条译码路径。该种可能的实现方式，通过以第一元素作为门限筛选第一元素集中的小于或等于第一元素的元素，有可能会直接筛选得到L个元素，另外，由于W条译码路径中的一条译码路径经过路径扩展得到的多条译码路径的PM值是有序的，因此，在筛选第一元素集中的小于或等于第一元素的元素的过程中，有些元素不用筛选便可直接确定与第一元素的大小关系，筛选复杂度低，相比现有技术中的对译码路径的PM值进行全排序的方式相比，可以降低复杂度。

在一种可能的实现方式中，译码器根据W2个元素对应的W2条译码路径确定M条译码路径，包括：译码器确定W2个元素对应的W2条译码路径为M条译码路径。

在一种可能的实现方式中，译码器根据W2个元素对应的W2条译码路径确定M条译码路径，包括：若W2等于L，译码器确定W2个元素对应的W2条译码路径为M条译码路径；若W2大于L，译码器在W2个元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，筛选W2个元素中的小于或等于该门限的元素；若筛选的元素个数小于或等于L，译码器确定筛选的元素对应的译码路径为M条译码路径；若筛选的元素个数大于L，译码器在筛选的元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，继续筛选在筛选的元素中的小于或等于该门限的元素，直至筛选的元素个数小于或等于L，确定筛选的元素对应的译码路径为M条译码路径。该种可能的实现方式，通过给一个元素加一个变量作为门限，除了可以使小于该元素的值的元素被筛选出来，还可以使大于该元素的值的元素中离该元素的值较近的元素被筛选出来。一旦保留下来的译码路径数量小于或等于L，则停止递归。由于PM值相近的两条译码路径可靠性相差不远，因此可以以一定的概率筛选出去可靠度较低的译码路径，避免不必要的译码路径被保留下来，从而减少译码路径的个数。

在一种可能的实现方式中，译码器对W条译码路径进行路径扩展和路径筛选得到M条译码路径，包括：译码器对W条译码路径进行路径扩展，得到W1条译码路径；当W1小于或等于L时，译码器确定W1条译码路径为M条译码路径；当W1大于L时，译码器在第一元素集中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，筛选第一元素集中的小于或等于该门限的元素；第一元素集中包括W1个元素，W1个元素分别为W1条译码路径的PM值；若筛选的元素个数小于或等于L，译码器确定筛选的元素对应的译码路径为M条译码路径；若筛选的元素个数大于L，译码器在筛选的元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，继续筛选在筛选的元素中的小于或等于该门限的元素，直至筛选的元素个数小于或等于L，确定筛选的元素对应的译码路径为M条译码路径。该种可能的实现方式，通过给一个元素加一个变量作为门限，除了可以使小于该元素的值的元素被筛选出来，还可以使大于该元素的值的元素中离该元素的值较近的元素被筛选出来。一旦保留下来的译码路径数量小于或等于L，则停止递归。由于PM值相近的两条译码路径可靠性相差不远，因此可以以一定的概率筛选出去可靠度较低的译码路径，避免不必要的译码路径被保留下来，从而减少译码路径的个数。

在一种可能的实现方式中，变量的值与通信系统的SNR的值相同，通信系统包括译码器所属的接收端。该种可能的实现方式，由于根据仿真结果手动调节各个参数(变量，λ和第二阈值)与直接将变量和λ设置为SNR相比，差别并不明显，因此在实际使用中，可以将变量和λ设置为SNR，仅第二阈值需要调节，极大的提高了本申请实施例提供的方法的实用性。

在一种可能的实现方式中，λ的值与通信系统的SNR的值相同，通信系统包括译码器所属的接收端。该种可能的实现方式，由于根据仿真结果手动调节各个参数(变量，λ和第二阈值)与直接将变量和λ设置为SNR相比，差别并不明显，因此在实际使用中，可以将变量和λ设置为SNR，仅第二阈值需要调节，极大的提高了本申请实施例提供的方法的实用性。

第二方面，提供了一种删除译码路径的装置，该装置具有实现第一方面提供的任意一种方法的功能。该功能可以通过硬件实现，也可以通过硬件执行相应的软件实现。该硬件或软件包括一个或多个与上述功能相对应的单元。该装置可以以芯片的产品形态存在。

第三方面，提供了一种删除译码路径的装置，该装置包括：存储器和处理器，还可以包括通信接口和通信总线；存储器用于存储计算机执行指令，处理器、存储器和通信接口通过通信总线连接，处理器执行存储器存储的计算机执行指令，以使该装置实现第一方面提供的任意一种方法。该装置可以以芯片的产品形态存在。

第四方面，提供了一种筛选译码路径的方法，包括：译码器对W条译码路径进行路径扩展，得到W1条译码路径，W为小于或等于L的正整数，L为译码路径的搜索宽度；当W1大于L时，译码器以第一元素为门限，筛选第一元素集中的小于或等于第一元素的元素；第一元素集中包括W1个元素，W1个元素分别为W1条译码路径的PM值，第一元素集中的小于或等于第一元素的元素个数为W2，第一元素为第二元素集中包括的PM值中的第L/2大的元素，第二元素集包括W个元素，W个元素中的一个元素为W条译码路径中的一条译码路径进行路径扩展得到的全部译码路径的PM值中的第二小的PM值；译码器确定W2个元素对应的W2条译码路径。第四方面提供的方法，通过以第一元素作为门限筛选第一元素集中的小于或等于第一元素的元素，有可能会直接筛选得到L个元素，另外，除了W条译码路径本身是有序的外，由于W条译码路径中的一条译码路径经过路径扩展得到的多条译码路径的PM值是有序的，因此，在筛选第一元素集中的小于或等于第一元素的元素的过程中，有些元素不用筛选便可直接确定与第一元素的大小关系，筛选复杂度低，相比现有技术中的对译码路径的PM值进行全排序的方式相比，可以降低复杂度。

在一种可能的实现方式中，该方法还包括：译码器确定W2条译码路径为M条译码路径。

在一种可能的实现方式中，该方法还包括：若W2等于L，译码器确定W2个元素对应的W2条译码路径为M条译码路径；若W2大于L，译码器在W2个元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，筛选W2个元素中的小于或等于该门限的元素；若筛选的元素个数小于或等于L，译码器确定筛选的元素对应的译码路径为M条译码路径；若筛选的元素个数大于L，译码器在筛选的元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，继续筛选在筛选的元素中的小于或等于该门限的元素，直至筛选的元素个数小于或等于L，确定筛选的元素对应的译码路径为M条译码路径。该种可能的实现方式，通过给一个元素加一个变量作为门限，除了可以使小于该元素的值的元素被筛选出来，还可以使大于该元素的值的元素中离该元素的值较近的元素被筛选出来。一旦保留下来的译码路径数量小于或等于L，则停止递归。由于PM值相近的两条译码路径可靠性相差不远，因此可以以一定的概率筛选出去可靠度较低的译码路径，避免不必要的译码路径被保留下来，从而减少译码路径的个数。

在一种可能的实现方式中，该方法还包括：译码器确定M条译码路径中的第m条译码路径的计数值，一条译码路径的计数值为该条译码路径中的满足预设条件的比特个数，一个比特满足预设条件包括在译码过程中计算得到的该比特的对数似然比小于或等于该比特对应的第一阈值；其中，M为大于1的整数，m为小于或等于M的正整数；若第m条译码路径中的满足预设条件的比特个数与第一译码路径中的满足预设条件的比特个数之间的差值的绝对值大于或等于第二阈值时，译码器删除第m条译码路径，第一译码路径为M条译码路径中的最可靠的译码路径。该种可能的实现方式，不需要等到译码结束后根据信号中的N个比特中的i至N个比特来判断是否删除译码路径，而是在译码过程中采用已译码得到的比特判断是否删除译码路径，因此，与现有技术相比，本申请实施例提供的方法可以在译码过程中对路径筛选后的译码路径进行删除，从而使得后续进行路径扩展的译码路径的条数减少，因此，可以降低译码的复杂度，提高译码效率。

第五方面，提供了一种筛选译码路径的装置，包括：路径扩展单元，用于对W条译码路径进行路径扩展，得到W1条译码路径，W为小于或等于L的正整数，L为译码路径的搜索宽度；筛选单元，用于当W1大于L时，以第一元素为门限，筛选第一元素集中的小于或等于第一元素的元素；第一元素集中包括W1个元素，W1个元素分别为W1条译码路径的PM值，第一元素集中的小于或等于第一元素的元素个数为W2，第一元素为第二元素集中包括的PM值中的第L/2大的元素，第二元素集包括W个元素，W个元素中的一个元素为W条译码路径中的一条译码路径进行路径扩展得到的全部译码路径的PM值中的第二小的PM值；确定单元，用于确定W2个元素对应的W2条译码路径。

在一种可能的实现方式中，确定单元还用于确定W2条译码路径为M条译码路径。

在一种可能的实现方式中，筛选单元，还用于在W2等于L时，确定W2个元素对应的W2条译码路径为M条译码路径；在W2大于L时，在W2个元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，筛选W2个元素中的小于或等于该门限的元素；若筛选的元素个数小于或等于L，确定筛选的元素对应的译码路径为M条译码路径；若筛选的元素个数大于L，在筛选的元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，继续筛选在筛选的元素中的小于或等于该门限的元素，直至筛选的元素个数小于或等于L，确定筛选的元素对应的译码路径为M条译码路径。

在一种可能的实现方式中，确定单元，还用于确定M条译码路径中的第m条译码路径的计数值，一条译码路径的计数值为该条译码路径中的满足预设条件的比特个数，一个比特满足预设条件包括在译码过程中计算得到的该比特的对数似然比小于或等于该比特对应的第一阈值；其中，M为大于1的整数，m为小于或等于M的正整数；该装置还包括删除单元，删除单元用于在第m条译码路径中的满足预设条件的比特个数与第一译码路径中的满足预设条件的比特个数之间的差值的绝对值大于或等于第二阈值时，删除第m条译码路径，第一译码路径为M条译码路径中的最可靠的译码路径。

在一种可能的实现方式中，M条译码路径由装置对经过解映射解调后的信号进行信道译码得到，M条译码路径中包含的比特个数小于或等于信号中包含的比特个数。

在一种可能的实现方式中，一个比特满足预设条件包括llr≤u-λδ，其中，llr表示在译码过程中计算得到的该比特的对数似然比，u表示高斯近似构造过程中所得的该比特的对数似然比的均值，δ表示高斯近似构造过程中所得的该比特的对数似然比的标准差，λ为常数。

在一种可能的实现方式中，一个比特满足预设条件包括llr<u-λδ，其中，llr表示在译码过程中计算得到的该比特的对数似然比，u表示高斯近似构造过程中所得的该比特的对数似然比的均值，δ表示高斯近似构造过程中所得的该比特的对数似然比的标准差，λ为常数。

在一种可能的实现方式中，当一个比特为一个信息节点中的一个信息比特时，该比特满足预设条件还包括η＝dec(llr)，η表示该比特的值，llr表示在译码过程中计算得到的该比特的对数似然比，dec(llr)表示对llr进行硬判决的结果，信息节点为重复节点、1节点或SPC节点。

在一种可能的实现方式中，变量的值与通信系统的SNR的值相同，通信系统包括装置所属的接收端。

在一种可能的实现方式中，λ的值与通信系统的SNR的值相同，通信系统包括装置所属的接收端。

第六方面，提供了一种筛选译码路径的装置，该装置包括：存储器和处理器，还可以包括通信接口和通信总线；存储器用于存储计算机执行指令，处理器、存储器和通信接口通过通信总线连接，处理器执行存储器存储的计算机执行指令，以使该装置实现第二方面提供的任意一种方法。该装置可以以芯片的产品形态存在。

第七方面，提供了一种计算机可读存储介质，包括指令，当其在计算机上运行时，使得计算机执行第一方面或第二方面提供的任意一种方法。

第八方面，提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行第一方面或第二方面提供的任意一种方法。

第二方面、第三方面、第五方面至第八方面中任一种设计方式所带来的技术效果可参见第一方面或第四方面中对应的设计方式所带来的技术效果，此处不再赘述。

附图说明

图1为本申请实施例提供的一种网络架构的组成示意图；

图2为本申请实施例提供的一种信号处理过程示意图；

图3为本申请实施例提供的一种译码器的硬件结构示意图；

图4为本申请实施例提供的一种极化码的编译码结构示意图；

图5和图6分别为本申请实施例提供的一种译码树的结构示意图；

图7为本申请实施例提供的一种译码节点的译码过程示意图；

图8和图9分别为本申请实施例提供的一种删除译码路径的方法的流程图；

图10和图11分别为本申请实施例提供的一种确定译码路径的计数值的方法的流程图；

图12和图13分别为本申请实施例提供的译码路径的PM值的排序示意图；

图14至图26分别为本申请实施例提供的一种误帧率曲线对比示意图；

图27为本申请实施例提供的一种删除译码路径的装置的组成示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。其中，在本申请的描述中，除非另有说明，“/”表示“或”的意思，例如，A/B可以表示A或B。本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。此外，“多个”是指两个或两个以上。“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

本申请实施例提供的方法可以应用于无线通信系统中。无线通信系统可以为窄带物联网(narrow band-internet of things，简称NB-IoT)系统、全球移动通信(globalsystem for mobile communications，简称GSM)系统、增强型数据速率GSM演进(enhanceddata rate for GSM evolution，简称EDGE)系统、宽带码分多址(wideband code divisionmultiple access，简称WCDMA)系统、码分多址(code division multiple access，简称CDMA)2000系统、时分同步码分多址(time division-synchronization code divisionmultiple access，简称TD-SCDMA)系统、长期演进(long term evolution，简称LTE)、基于LTE演进的各种版本、第五代(5th-generation，简称5G)通信系统或新空口(new radio，简称NR)系统等。

无线通信系统通常由小区组成，如图1所示，每个小区包含一个连接到核心网设备的基站(base station，简称BS)，基站向多个移动台(mobile station，简称MS)提供通信服务。基站包含基带单元(baseband unit，简称BBU)和远端射频单元(remote radio unit，简称RRU)。BBU和RRU可以放置在同一机房，BBU和RRU也可以放置在不同的地方，例如：BBU放置于中心机房，RRU拉远放置于高话务量的区域。BBU和RRU也可以为一个机架下的不同部件。

基站是一种部署在无线接入网中为MS提供无线通信功能的装置。基站可以为各种形式的宏基站、微基站(也称为小站)、中继站和接入点等。在采用不同的无线接入技术的系统中，具备基站功能的设备的名称可能会有所不同，例如，在LTE系统中，称为演进的节点B(evolved NodeB，简称eNB或者eNodeB)，在第三代(3rd generation，简称3G)系统中，称为节点B(Node B)等。

MS可以为各种具有无线通信功能的手持设备、车载设备、可穿戴设备、计算设备或连接到无线调制解调器的其它处理设备。MS也可以称为终端(terminal)。MS可以是用户单元(subscriber unit)、蜂窝电话(cellular phone)、智能手机(smart phone)、无线数据卡、个人数字助理(personal digital assistant，简称PDA)电脑、平板型电脑、无线调制解调器(modem)、手持设备(handset)、膝上型电脑(laptop computer)、机器类型通信(machine type communication，简称MTC)终端等。

本申请实施例提供的方法可以应用于接收端中，接收端可以为上述无线通信系统中的基站，也可以为MS。示例性的，本申请实施例中的接收端可以为5G通信系统的三大应用场景：增强型移动宽带(enhance mobile broadband，简称eMBB)、超高可靠超低时延通信(ultra reliable low latency communication，简称URLLC)和海量机器类通信(massivemachine type of communication，简称mMTC)中的接收端。

在发送端与接收端的信号处理过程中，如图2所示，在发送端，信源依次经过信源编码、信道编码和调制映射后向接收端发送，接收端接收到发送端发送的信号之后，依次通过解映射解调、信道译码和信源译码输出信宿。本申请实施例提供的方法具体可以应用于接收端的信道译码过程中。本申请实施例提供的方法具体可以由接收端中的译码器执行。

本申请实施例提供了一种译码器30的硬件结构示意图，如图3所示，译码器30包括至少一个处理器301，通信总线302，存储器303以及至少一个通信接口304。图3中以译码器30中包括一个处理器301，通信总线302，存储器303以及一个通信接口304为例进行绘制。

处理器301可以是一个或多个通用中央处理器(central processing unit，简称CPU)，微处理器，特定应用集成电路(application-specific integrated circuit，简称ASIC)，或一个或多个用于控制本申请方案程序执行的集成电路。处理器301可以是一个单核(single-CPU)处理器，也可以是一个多核(multi-CPU)处理器。这里的处理器可以指一个或多个设备、电路、和/或用于处理数据(例如计算机程序指令)的处理核。作为一种实施例，处理器301可以包括一个或多个CPU。

通信总线302，用于在上述组件之间通信，以传送信息。

通信接口304，用于与其他模块通信。

存储器303，用于存储执行本申请方案的计算机执行指令，并由处理器301来控制执行。处理器301用于执行存储器303中存储的计算机执行指令，从而实现本申请下述实施例提供的方法。存储器303可以是只读存储器(read-only memory，简称ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，简称RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，简称EEPROM)、只读光盘(compact disc read-only memory，简称CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器303可以是独立存在，通过通信总线302与处理器301相连接。存储器303也可以和处理器301集成在一起。

可选地，本申请实施例中的计算机执行指令也可以称之为应用程序代码，本申请实施例对此不作具体限定。

为了使得下述描述更加的清楚，以下基于图4和图5对本申请实施例中的部分概念作简单介绍。

图4示出了一个N＝8的极化(Polar)码的编译码结构，在本申请实施例中，N是指码长。

其中，参见图4，编码过程包括：从左边的8个比特(即H(0，0)、H(0，1)、…、H(0，7))，经过三层的蝶形运算，编码为最右边的8个比特(即H(3，0)、H(3，1)、…、H(3，7))。编码过程涉及4层比特，左边的8个比特为S＝0层的比特，S＝g层的比特通过一层蝶形运算得到S＝g+1层的比特。g为大于等于0小于3的整数。

图4示出的极化(Polar)码的译码过程即为从最右边的8个比特的对数似然比得到左边的8个比特的过程，可以通过一个译码树表示。

译码树是描述译码节点之间运算关系的一种树形结构，参见图5，图5示出了图4所示的极化(Polar)码的译码树。

译码节点可以看作一个译码子单元，它对应了一个块状子码，如图5所示，图5中的一个圆圈代表一个译码节点。译码节点包括普通节点(例如，图5中的黑色圆圈)和特殊节点(例如，图5中的非黑色圆圈)，普通节点是需要进行正常的SC运算，无法简化译码运算的一类译码节点，特殊节点为可以简化译码运算的译码节点。特殊节点包括0节点、1节点、重复节点和单奇偶校验(single parity-check，SPC)节点。其中，0节点只有冻结比特。1节点只有信息比特。重复节点中最后一个比特是信息比特，前面均为冻结比特。SPC节点中第一个比特是冻结比特，剩下的比特均为信息比特。冻结比特是指不承载信息的比特。信息比特是指承载信息的比特。由于1节点、重复节点和SPC节点中均包含信息比特，因此，可以将1节点、重复节点和SPC节点称为信息节点。

译码树可以有多层译码节点，图5所示的译码树中包括4层译码节点，S＝3层的译码节点需要经过3层的译码递归运算得到S＝0层的译码节点，S＝q层的译码节点通过一层译码递归运算得到S＝q-1层的译码节点，q为大于0小于等于3的整数。

具体的，在图5中，S＝3层包括1个译码节点，该译码节点包括图4中的最右边的8个比特。S＝2层包括2个译码节点，2个译码节点分别包括图4中的S＝2层的比特中的上面4个比特(即H(2，0)、H(2，1)、H(2，2)、H(2，3))和下面4个比特(即H(2，4)、H(2，5)、H(2，6)、H(2，7))。S＝1层包括4个译码节点，从左至右的第1个译码节点包括图4中的S＝1层的比特中的H(1，0)和H(1，1)，第2个译码节点包括图4中的S＝1层的比特中的H(1，2)和H(1，3)，第3个译码节点包括图4中的S＝1层的比特中的H(1，4)和H(1，5)，第4个译码节点包括图4中的S＝1层的比特中的H(1，6)和H(1，7)。S＝0层包括8个译码节点，从左至右的8个译码节点分别包括图4中的S＝0层的从上至下的8个比特。

极化码译码是串行译码，译出前面的译码节点后才可译后面的译码节点。一条译码路径表示的就是已译出的译码节点中的比特的一种取值，比如已译码出2个译码节点中的4个比特，即H(0，0)、H(0，1)、H(0，2)和H(0，3)4个比特，若译出的这4个比特的取值分别为0000、0001、0010和0011，则0000为一条译码路径，0001为一条译码路径，0010为一条译码路径，0011为一条译码路径。

为了方便描述，以下将译码节点简称为节点。

在本申请实施例中，发送端的信道编码可以采用Polar码，接收端的信道译码可以采用Polar码译码算法。Polar码是一种线性分组码，在二进制离散无记忆信道(binarydiscrete memoryless channel，简称BDMC)下，当Polar码码长趋于无穷时，采用SC译码算法，Polar码能够达到信道容量。但是在中短长度的码长下，采用SC译码算法的误码性能并不理想，并且SC译码算法固有的串行性限制了译码延迟。针对这些问题，大量的Polar码译码算法被提出，其中误码性能较为理想的译码算法是一种基于宽度优先搜索的SCL译码算法。SCL译码算法需要同时计算L条译码路径，同时为了保证译码过程中的译码路径搜索宽度不超过L，需要根据译码路径的可靠性不断对译码路径进行筛选，保证经过筛选之后保留的都是当前最可靠的L条译码路径，因此复杂度过高是SCL译码算法的一个缺陷。

为了降低SCL译码算法的复杂度，在对SCL译码算法进行优化的过程中，将快速简化连续删除(fast-simplified successive-cancellation，简称Fast-SSC)译码算法中的0节点、1节点、重复节点和SPC节点加入到SLC译码算法中，由于将Fast-SSC中的节点用于SCL译码算法后需要考虑译码路径的PM更新的问题，因此，通过对节点的译码方式进行修改，提出了快速简化序列连续删除(fast-simplified successive-cancellation list，简称Fast-SSCL)译码算法。

由于Polar码具有嵌套结构，因此，在一个译码树中，若出现了0节点、1节点、重复节点、SPC节点中的一种或多种节点时，可以不用搜索这些节点的译码子树，直接进行译码。

其中，假设0节点、1节点、重复节点和SPC节点中均包括4个比特，若译码树中出现0节点，直接将0节点中的所有比特置为0。若译码树中出现重复节点，选择重复节点中的信息比特对原来的译码路径进行路径扩展，同时考虑信息比特为0和1两种情况，将译码路径的数量扩展为原来的译码路径的2倍。若译码树中出现1节点，选择1节点中的两个最不可靠的信息比特对原来的译码路径进行路径扩展，同时考虑信息比特为0和1两种情况，将译码路径的数量扩展为原来的译码路径的4倍，其余比特根据对数似然比进行硬判决。若译码树中出现SPC节点，选择SPC节点中的3个信息比特对原来的译码路径进行路径扩展，同时考虑信息比特为0和1两种情况，将译码路径的数量扩展为原来的译码路径的8倍。即若译码树中出现信息节点，译码路径的数量将会被扩展为原来的译码路径的2ⁿ倍，n为在信息节点中选择的进行路径扩展的比特个数。

以下以图6所示的译码树为例对Polar码的译码过程进行说明。如图6所示，假设L＝4，码长为16，信息比特个数为8的极化码经过两层的SC运算得到4个节点，分别为节点1、节点2、节点3和节点4，每个节点中包括4个比特。其中，节点1、节点2、节点3和节点4分别为0节点、SPC节点、1节点和重复节点。译码器依次对节点1、节点2、节点3和节点4进行译码。

其中，译码器译码的过程包括：11)对节点1(0节点)进行译码后得到1条译码路径；12)选择节点2(SPC节点)中的3个信息比特对1条译码路径进行路径扩展，得到8条译码路径；13)从8条译码路径中筛选出4条译码路径；14)选择节点3(1节点)中的2个信息比特对筛选出的4条译码路径进行路径扩展，得到16条译码路径；15)从16条译码路径中筛选出4条译码路径；16)选择节点4(重复节点)中的信息比特对4条译码路径进行路径扩展，得到8条译码路径；17)从8条译码路径中筛选出4条译码路径；18)对4条译码路径进行剪枝；19)对剪枝得到的译码路径进行CRC校验，确定译码结果。

以下以1节点为例，对路径扩展的过程作示例性说明。

假设步骤13)得到的4条译码路径分别为A、B、C和D，步骤14)的实现过程可参见图7。如图7所示，若1节点中包括4个比特，分别为b₁，b₂，b₃和b₄。其中，假设b₂和b₃的对数似然比的绝对值最小(即b₂和b₃为4个比特中最不可靠的比特)，则选择b₂和b₃对A、B、C和D进行路径扩展。

参见图7，b₂被扩展为0和1两个值，b₃被扩展为0和1两个值。假设b₁和b₄的硬判结果分别为0和1，则对1节点中的b₂和b₃进行扩展可以得到4种结果，分别为：0001、0011、0101和0111。4种结果与A、B、C和D分别进行组合，则A、B、C和D中的每条译码路径被扩展为4条译码路径。其中，A被扩展得到的4条译码路径分别为：A0001、A0011、A0101和A0111。B被扩展得到的4条译码路径分别为：B0001、B0011、B0101和B0111。C被扩展得到的4条译码路径分别为：C0001、C0011、C0101和C0111。D被扩展得到的4条译码路径分别为：D0001、D0011、D0101和D0111。

A、B、C和D中的第l(l为大于0小于等于4的整数)条译码路径经过路径扩展得到的4条译码路径的PM值分别为：

PM_l，η_min1＝dec(llr^l _min1)且η_min2＝dec(llr^l _min2)；

PM_l+|llr^l _min1|，η_min1≠dec(llr^l _min1)且η_min2＝dec(llr^l _min2)；

PM_l+|llr^l _min2|，η_min1＝dec(llr^l _min1)且η_min2≠dec(llr^l _min2)；

PM_l+|llr^l _min1|+|llr^l _min2|，η_min1≠dec(llr^l _min1)且η_min2≠dec(llr^l _min2)。

其中，llr^lmin1和llr^lmin2分别表示1节点中的第一比特和第二比特的对数似然比，|llr^l _min1|和|llr^l _min2|为1节点中的所有比特的对数似然比的绝对值中的最小值和次小值。ηmin1和ηmin2分别表示对第一比特和第二比特进行扩展所得到的值。dec(llr^l _min1)和dec(llr^l _min2)分别表示对llr^l _min1和llr^l _min2进行硬判决的结果。

筛选路径的方法包括：根据PM值对多条译码路径进行筛选，选择最可靠的L条译码路径，具体可以对多条译码路径的PM值进行全排序，选择PM值最小的L条译码路径。需要说明的是，本申请实施例中以PM值越小的译码路径越可靠为例对本申请实施例提供的方法作示例性说明。

在完成了码长为N的Polar码的SC译码，为了进一步的减少译码路径的条数，可以采用剪枝方法对译码路径进行删除，具体的，可根据一条译码路径中的第i至N的比特的译码结果判断该条译码路径中的第1至i-1的比特的译码是否有错，若有错，则可以删除该译码路径，i可以为预设值。

剪枝方法包括：若一条译码路径中的N个比特中的一个比特在高斯近似构造过程中所得的对数似然比的均值记为u，在高斯近似构造过程中所得的对数似然比的标准差记为

在译码过程中计算得到的对数似然比记为llr。N个比特中的第i至N个比特中信息比特的个数记为N₁，N₁个比特中满足llr≤u-λδ的比特个数记为N₂。若N₂/N₁≥ω，则认为N个比特中存在错误，将该译码路径删除。其中λ和ω通过仿真得出，i可以为预设值。需要说明的是，在本申请实施例中，若无特别说明，比特的对数似然比均指在译码过程中计算得到的对数似然比。

本申请实施例提供了一种删除译码路径的方法，如图8所示，该方法包括：

801、译码器确定M条译码路径中的第m条译码路径的计数值，一条译码路径的计数值为该条译码路径中的满足预设条件的比特个数，一个比特满足预设条件包括在译码过程中计算得到的该比特的对数似然比小于或等于该比特对应的第一阈值。

其中，M为大于1的整数，m为小于或等于M的正整数。

其中，译码器可以为接收端中的译码器，译码器可以对经过解映射解调后的信号进行信道译码。可选地，M条译码路径由译码器对经过解映射解调后的信号进行信道译码得到，M条译码路径中包含的比特个数小于或等于信号中包含的比特个数。该可选的方法，使得本申请实施例提供的方法可以应用在译码过程中，例如，以下步骤中的路径删除可以为对路径筛选后的译码路径进行删除，从而使得后续进行路径扩展的译码路径的条数减少，因此，可以降低译码的复杂度，提高译码效率。

M的值一般小于或等于L，但是也可以大于L，本申请实施例对此不作具体限定。其中，L为译码路径的搜索宽度。

在步骤801之前，译码器可以通过方式一和方式二中的任意一种方式获取M条译码路径。

方式一、译码器对W条译码路径进行路径扩展得到M条译码路径。

该情况下，M的值大于或等于W的值。基于图7所示的示例，W条译码路径可以为A、B、C和D。M条译码路径可以为对A、B、C和D进行路径扩展所得到的16条译码路径。

方式二、译码器对W条译码路径进行路径扩展和路径筛选得到M条译码路径。

该情况下，M的值和W的值之间没有绝对的大小关系。基于图7所示的示例，W条译码路径可以为A、B、C和D。M条译码路径可以为对A、B、C和D进行路径扩展所得到的16条译码路径进行路径筛选后得到的译码路径。

本申请实施例中的W可以为小于或等于L的正整数。

可选地，一个比特满足预设条件包括llr≤u-λδ(或者预设条件也可以是llr<u-λδ，由于原则一致，以下不再赘述)，其中，llr表示在译码过程中计算得到的该比特的对数似然比，u表示高斯近似构造过程中所得的该比特的对数似然比的均值，δ表示高斯近似构造过程中所得的该比特的对数似然比的标准差，λ为常数。

该可选地方法，当一个比特满足llr≤u-λδ(或llr<u-λδ)时，说明在译码过程中计算得到的该比特的对数似然比严重偏离在高斯近似构造过程中所得的该比特的对数似然比的均值，进而说明该比特的取值错误的可能性较大，从而保证本申请以下步骤中删除的译码路径为不可靠的译码路径。

基于图7所示的示例，若该比特为b₂，则b₂满足预设条件是指b₂满足

其中，

表示在译码过程中计算得到的b₂的对数似然比，

表示高斯近似构造过程中所得的b₂的对数似然比的均值，

表示高斯近似构造过程中所得的b₂的对数似然比的标准差。

需要说明的是，由于Fast-SSCL进行信道译码的过程中，一般不会译到最后一层，因此需要将高斯近似构造过程中所得的每一层的比特的对数似然比的均值传递给译码器，译码器根据译码过程中计算得到的每层的比特的对数似然比和高斯近似构造过程中所得的相应层的比特的对数似然比的均值进行比较。示例性的，基于图6所示的示例，译码器可以根据译码过程中计算得到的S＝2层的比特的对数似然比和高斯近似构造过程中所得的S＝2层的比特的对数似然比的均值进行比较。

本申请实施例中，判断是否满足预设条件的比特包括冻结比特和信息比特。

可选地，λ的值与通信系统的信噪比(signal-noise ratio，简称SNR)的值相同，通信系统包括译码器所属的接收端。

可选地，当一个比特为一个信息节点中的一个信息比特时，该比特满足预设条件还包括η＝dec(llr)，η表示该比特的值，llr表示在译码过程中计算得到的该比特的对数似然比，dec(llr)表示对llr进行硬判决的结果。

该可选地方法，当一个比特为一个信息节点中的一个信息比特时，当该比特满足llr≤u-λδ(或者llr<u-λδ)时，说明在译码过程中计算得到的该比特的对数似然比严重偏离在高斯近似构造过程中所得的该比特的对数似然比的均值，进而说明该比特的取值错误的可能性较大，那么若将该比特的取值取反(即η≠dec(llr))，则该比特的取值错误的可能性较小。该种可能的实现方式，将满足llr≤u-λδ(或者llr<u-λδ)和η＝dec(llr)的比特个数作为译码路径的计数值，可以保证计算得到的译码路径的计数值的正确性。

基于图7所示的示例，若信息比特为b₂，则b₂满足预设条件是指b₂满足

和

其中，

表示b₂的值(0或1)，

表示对

进行硬判决的结果，

和

的含义参见上文。

802、若第m条译码路径中的满足预设条件的比特个数与第一译码路径中的满足预设条件的比特个数之间的差值的绝对值大于或等于第二阈值时，译码器删除第m条译码路径，第一译码路径为M条译码路径中的最可靠的译码路径。

在本申请实施例中，第一译码路径可以为M条译码路径中的PM值最小的译码路径。

可以理解的是，由于第一译码路径为M条译码路径中的最可靠的译码路径，因此，若一条译码路径中的满足预设条件的比特个数与第一译码路径中的满足预设条件的比特个数之间的差值的绝对值越大，该条译码路径越不可靠。本申请实施例中以第一译码路径作为判断是否删除译码路径的条件，可以始终保证M条译码路径中的最可靠的译码路径被保留，从而保证译码结果的正确性。

本申请实施例在具体实现时，译码器可以从M条译码路径中的第1条译码路径开始依次确定每条译码路径是否可以删除，将可以删除的译码路径删除。若没有节点再需要进行译码，则在对M条译码路径采用图8所示的方法进行路径删除之后，译码器可以按照可靠性由高到低(或者说PM值由低到高)的顺序对剩余的译码路径进行CRC校验，将校验成功的译码路径确定为译码结果。

将第二阈值记为α，译码器删除M条译码路径中的译码路径的方法可以参见图9，其中，第一译码路径的计数值记为C₀，M条译码路径中的除第一译码路径之外的M-1条译码路径中的第j条译码路径的计数值记为C_j，j的初始值为1，j为大于0小于M的整数。如图9所示，该过程具体包括：

21)译码器确定第j条译码路径的计数值。

22)译码器确定是否满足|C_j-C₀|≥α。

若是，执行步骤23)之后执行步骤24)，若否，直接执行步骤24)。

23)译码器删除第j条译码路径。

24)译码器确定j是否等于M-1。

若是，结束；若否，执行步骤25)。

25)令j＝j+1，并返回步骤21)。

本申请实施例提供的方法，不需要等到译码结束后根据信号中的N个比特中的i至N个比特来判断是否删除译码路径，而是在译码过程中采用已译码得到的比特判断是否删除译码路径，因此，与现有技术相比，本申请实施例提供的方法可以在译码过程中对路径筛选后的译码路径进行删除，从而使得后续进行路径扩展的译码路径的条数减少，因此，可以降低译码的复杂度，提高译码效率。

在上述实施例中，若第m条译码路径由W条译码路径中的第w条译码路径经过路径扩展得到，在第w条译码路径上译码的最后一个节点包含的比特个数为I。该情况下，当在第w条译码路径上译码的最后一个节点为0节点时，步骤801可以通过过程1实现，过程1中的0节点均指第w条译码路径上译码的最后一个节点。当在第w条译码路径上译码的最后一个节点为信息节点(重复节点、1节点或SPC节点)时，步骤801可以通过过程2实现，过程2中的信息节点均指第w条译码路径上译码的最后一个节点。图10和图11分别示出了过程1和过程2中的第m条译码路径的计数值的确定方法。

过程1

参见图10，过程1具体可以包括以下步骤：

31)译码器确定第m条译码路径中的最后I个比特中的第i个比特是否满足llr_i≤u_i-λδ_i。

其中，i的初始值为1，i为大于0小于等于I的整数。llr_i表示在译码过程中计算得到的0节点中的第i个比特的对数似然比，u_i表示高斯近似构造过程中所得的0节点中的第i个比特的对数似然比的均值，δ_i表示高斯近似构造过程中所得的0节点中的第i个比特的对数似然比的标准差。

若是，执行步骤32)之后执行步骤33)，若否，直接执行步骤33)。

32)译码器对第m条译码路径的计数器加1。

其中，第m条译码路径的计数器的初始值为第w条译码路径的计数值。需要说明的是，在计算第m条译码路径的计数值时，由于第m条译码路径由第w条译码路径经过路径扩展得到，第w条译码路径的计数值已知，因此，可以直接将第m条译码路径的计数器的初始值设置为第w条译码路径的计数值，从而计算第m条译码路径的计数值。

33)译码器确定i是否等于I。

若是，执行步骤34)，若否，执行步骤35)。

34)译码器确定计数器的值为第m条译码路径的计数值。

35)令i＝i+1，并返回步骤31)。

过程2

参见图11，过程2具体可以包括以下步骤：

41)译码器确定第m条译码路径中的最后I个比特中的第i个扩展的比特是否满足llr_i≤u_i-λδ_i和η_i＝dec(llr_i)。

其中，i的初始值为1。η_i表示第i个扩展的比特的值，dec(llr_i)表示对llr_i进行硬判决的结果，llr_i、u_i和δ_i的含义可参见上文。

基于图7所示的示例，经过路径扩展得到的16条译码路径中的倒数第2个比特(即b₃)和第3个比特(即b₂)为扩展的比特。在不同的译码路径中，扩展的比特的取值可能不同。

若是，执行步骤42)之后执行步骤43)，若否，直接执行步骤43)。

42)译码器对第m条译码路径的计数器加1。

第m条译码路径的计数器的初始值为第w条译码路径的计数值。需要说明的是，在计算第m条译码路径的计数值时，由于第m条译码路径由第w条译码路径经过路径扩展得到，第w条译码路径的计数值已知，因此，可以直接将第m条译码路径的计数器的初始值设置为第w条译码路径的计数值，从而计算第m条译码路径的计数值。

43)译码器确定i是否等于R。

其中，R为信息节点中的扩展比特的个数。基于图7所示的示例，信息节点中的扩展比特的个数为2。

若是，执行步骤44)，若否，执行步骤45)。

44)译码器确定计数器的值为第m条译码路径的计数值。

45)令i＝i+1，并返回步骤41)。

本申请实施例提供的方法在具体实现时，可以为每条译码路径设置一个计数器。

对W条译码路径进行路径扩展，可以得到2ⁿW(n为选择的扩展比特的个数)条译码路径。现有技术中，在进行路径筛选时，对2ⁿW条译码路径进行全排序，选择PM值最小的L条译码路径，复杂度高。为了降低该过程的复杂度，本申请实施例对SCL译码算法进行了优化，提供了一种新的从2ⁿW条译码路径中选择出L条甚至更少的译码路径的方法，可以基于门限从2ⁿW条译码路径中选择出L条甚至更少的译码路径，该方法可以独立实现，也可以作为上文中描述的方案的进一步的方案，本申请实施例中以该方法作为上文中描述的方案的进一步的方案为例对该方法进行说明。

上述方式二在具体实现时可以通过以下方式三和方式四中的任意一种方式实现：

方式三、

采用方式三实现方式二所示的方法时，可以包括以下步骤：

51)译码器对W条译码路径进行路径扩展，得到W1条译码路径。

52)当W1小于或等于L时，译码器确定W1条译码路径为M条译码路径；当W1大于L时，译码器以第一元素为门限，筛选第一元素集中的小于或等于第一元素的元素；第一元素集中包括W1个元素，W1个元素分别为W1条译码路径的PM值，第一元素集中的小于或等于第一元素的元素个数为W2，第一元素为第二元素集中包括的PM值中的第L/2大的元素，第二元素集包括W个元素，W个元素中的一个元素为W条译码路径中的一条译码路径进行路径扩展得到的全部译码路径的PM值中的第二小的PM值。

53)译码器根据W2个元素对应的W2条译码路径确定M条译码路径。

以图7所示的路径扩展过程为例，对步骤52)中的“当W1大于L时”的场景下译码器的筛选过程作示例性说明。

A、B、C和D中的每条译码路径在进行路径扩展之后得到的4条译码路径的PM值可以组成一个有序的序列，具体如图12所示。图12中16个圆圈表示对A、B、C和D进行路径扩展得到的16条译码路径的PM值，从左至右4个序列分别表示对A、B、C和D分别进行路径扩展得到的译码路径的PM值的排序，箭头所指向的是箭头两端的两个元素中较大的一个。从左至右4个序列中的黑色圆圈分别表示对A、B、C和D分别进行路径扩展得到的译码路径的PM值中的第二小的PM值。

假设4个黑色圆圈的大小关系如图13所示，译码器以第一元素为门限，筛选第一元素集中的元素之后，第一元素集中最少保留如图13所示的L个元素，最多保留如图13所示的(L/2-1)*2ⁿ+L/2+2。

需要说明的是，由于在对一条译码路径进行路径扩展之后得到的译码路径的PM值是有序的，因此，可以利用译码路径最初的顺序，进一步简化路径筛选的过程。其中，以下元素不需要判断就可以确定与第一元素的大小关系：左上角4个元素中的除第一元素之外的其他元素一定是小于第一元素的；从左至右第2列、第3列和第4列中的由上至下的第3和第4个元素一定是大于第一元素的。

可选地，步骤53)在具体实现时可以通过方式1或方式2实现：

方式1：译码器确定W2个元素对应的W2条译码路径为M条译码路径。

方式2：若W2等于L，译码器确定W2个元素对应的W2条译码路径为M条译码路径；若W2大于L，译码器在W2个元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，筛选W2个元素中的小于或等于该门限的元素；若筛选的元素个数小于或等于L，译码器确定筛选的元素对应的译码路径为M条译码路径；若筛选的元素个数大于L，译码器在筛选的元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，继续筛选在筛选的元素中的小于或等于该门限的元素，直至筛选的元素个数小于或等于L，确定筛选的元素对应的译码路径为M条译码路径。

其中，预设规则可以根据实际应用场景确定，本申请实施例对此不作具体限定。例如，预设规则可以为：选择第一个元素。

本申请实施例中的变量的值可以通过仿真确定，通过给一个元素加一个变量作为门限，除了可以使小于该元素的值的元素被筛选出来，还可以使大于该元素的值的元素中离该元素的值较近的元素被筛选出来。一旦保留下来的译码路径数量小于或等于L，则停止递归。由于PM值相近的两条译码路径可靠性相差不远，因此可以以一定的概率筛选出去可靠度较低的译码路径，避免不必要的译码路径被保留下来，从而减少译码路径的个数。

方式四、

采用方式四实现方式二所示的方法时，可以包括以下步骤：

61)译码器对W条译码路径进行路径扩展，得到W1条译码路径。

62)当W1小于或等于L时，译码器确定W1条译码路径为M条译码路径；当W1大于L时，译码器在第一元素集中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，筛选第一元素集中的小于或等于该门限的元素；第一元素集中包括W1个元素，W1个元素分别为W1条译码路径的PM值。

63)若筛选的元素个数小于或等于L，译码器确定筛选的元素对应的译码路径为M条译码路径；若筛选的元素个数大于L，译码器在筛选的元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，继续筛选在筛选的元素中的小于或等于该门限的元素，直至筛选的元素个数小于或等于L，确定筛选的元素对应的译码路径为M条译码路径。

可选地，上述变量的值与通信系统的SNR的值相同。

本申请实施例提供的方法，不需要对2ⁿW条译码路径进行全排序，从而在2ⁿW条译码路径中选择PM值最小的L条甚至更少的译码路径，与现有技术相比，可以降低复杂度。

本申请方案主要用于降低SCL译码算法的复杂度。以Fast-SSCL为基础，分别从路径筛选的角度和路径删除(或者说剪枝)的角度对译码复杂度进行了降低。

本申请实施例上述方案中的“大于或等于”可以替换为“大于”，“小于或等于”可以替换为“小于”。

以下以采用本申请实施例所提出的方法进行性能仿真得到的仿真结果对本申请实施例提出的方法的性能进行说明。其中，本次仿真是在上述方法作以下应用的情况下的仿真：译码器在对每个节点进行译码之后，采用方式三进行路径筛选，方式三中的步骤53)采用方式2实现，在进行路径筛选之后，采用801和802对路径进行删除。需要说明的是，若对一个节点进行译码之后的译码路径的条数小于或等于L，则可以不对这些译码路径进行路径筛选，直接作路径删除。

具体的，该部分以128，256，512和1024四种码长，分别在2/3，1/2和1/3三种码率，共计12种情况进行性能仿真，并将误码性能与传统的Fast-SSCL算法进行比较，L均为4。每一组仿真均仿真至误帧率低于10^-3。码长为N，信息比特个数为K。图14至图26中的纵轴表示块差错率(block error ratio，简称BLER)，横轴表示SNR，单位为dB。图中标记为our work的曲线为采用本申请实施例提供的方法进行Polar码译码的仿真结果，标记为Fast-SSCL-SPC的曲线为采用Fast-SSCL算法进行Polar码译码的仿真结果。下文中的th表示上文中的变量。

情况1、(N，K)＝(128，85)，仿真参数可参见表1，仿真结果可参见图14。

表1

SNR	[1，1.5]	(1.5，2]	(2，3]	(3，4]	(4，5]
						th	1	1	2	3	3.5
λ	0.5	0.5	1	1.8	2.3
						α	1	2	2	2	3

情况2、(N，K)＝(128，64)，仿真参数可参见表2，仿真结果可参见图15。

表2

SNR	[1，1.5]	(1.5，2]	(2，3]	(3，4]	(4，4.5]
						th	1	1	2	3	3.5
λ	0.5	0.5	1	1.5	2
						α	2	3	3	3	4

情况3、(N，K)＝(128，43)，仿真参数可参见表3，仿真结果可参见图16。

表3

情况4、(N，K)＝(256，171)，仿真参数可参见表4，仿真结果可参见图17。

表4

SNR	[1，1.5]	(1.5，2]	(2，3]	(3，4]	(4，5]
						th	1	1	2	3	3.5
λ	0.5	0.5	1	2.5	3
						α	1	2	2	3	4

情况5、(N，K)＝(256，128)，仿真参数可参见表5，仿真结果可参见图18。

表5

SNR	[1，1.5]	(1.5，2]	(2，3]	(3，3.5]
					th	1.2	1.5	2.5	2.5
λ	1	1.5	2.3	2.5
					α	2	3	4	5

情况6、(N，K)＝(256，85)，仿真参数可参见表6，仿真结果可参见图19。

表6

SNR	[1，1.5]	(1.5，2]	(2，3]	(3，3.5]
					th	1.5	1.7	2.7	2.7
λ	1.3	1.7	2.5	2.5
					α	2	4	4	5

情况7、(N，K)＝(512，341)，仿真参数可参见表7，仿真结果可参见图20。

表7

SNR	[1，1.5]	(1.5，2]	(2，3]	(3，3.5]
					th	1	2	2.7	2.7
λ	1.3	1.7	2.5	2.5
					α	2	2	2	5

情况8、(N，K)＝(512，256)，仿真参数可参见表8，仿真结果可参见图21。

表8

SNR	[1，1.5]	(1.5，2]	(2，3]	(3，3.5]
					th	1.2	2	2.7	2.7
λ	1.3	1.7	2.7	2.7
					α	4	5	5	5

情况9、(N，K)＝(512，171)，仿真参数可参见表9，仿真结果可参见图22。

表9

SNR	[1，1.5]	(1.5，2]	(2，3]
				th	1.7	2.3	2.7
λ	1.5	1.7	2.7
				α	6	6	7

情况10、(N，K)＝(1024，683)，仿真参数可参见表10，仿真结果可参见图23。

表10

SNR	[1，1.5]	(1.5，2]	(2，3]
				th	1	2	2.5
λ	1.2	1.5	2
				α	7	9	11

情况11、(N，K)＝(1024，512)，仿真参数可参见表11，仿真结果可参见图24。

表11

SNR	[1，1.5]	(1.5，2]	(2，2.5]
				th	1	2	2.5
λ	1.2	1.5	2
				α	7	9	10

情况12、(N，K)＝(1024，341)，仿真参数可参见表12，仿真结果可参见图25。

表12

SNR	[1，1.5]	(1.5，2]	(2，2.5]
				th	1.7	2.3	2.5
λ	2.2	2.7	3
				α	8	9	10

通过仿真图可以看出，本申请实施例提供的方法的性能相比于现有Fast-SSCL算法的性能基本无损，因此，可以直接比较两种算法的复杂度。

当上述各个参数(th，λ和α)根据仿真结果手动调节时，以(1024，512)的Polar码为例对译码路径的条数进行统计分析。由于Fast-SSCL是逐节点译码的，因此可以通过分析计算每个节点时译码路径的数量，对比两种算法的复杂度。假设L＝4，经过统计得到的实际译码过程中译码路径的数量和以该译码路径的数量所计算的节点数量统计结果如表13所示。其中，表13以及后续表15中的数据为统计1000帧内经过路径删除后保留的译码路径为T的节点数之后取平均的结果。

表13

例如，在SNR＝1.5的情况下，各种节点(0节点、1节点、重复节点和SPC节点)数量共计77个，由于在递归过程中采用了本申请实施例提供的方法进行了路径筛选和路径删除，使保留下来的译码路径的数量有可能小于4。经过统计，其中以1条译码路径进行路径扩展的节点数量平均为0.17个，以2条译码路径进行路径扩展的节点数量为4个，以3条译码路径进行路径扩展的节点数量为6.2个，其余节点以4条译码路径进行计算。而在不采用优化方法的情况下，所有节点都应当是以4条译码路径进行计算的，从而复杂度上有一定的下降。

根据上述仿真结果，在此给出一种参数选择的准则。由上述参数设定可见，其中th和λ值总是接近于SNR值，因此设置参数时，可以令两者等于SNR的值。按照该设定方式，仅α值需要调节，且α为整数，调节较为方便，极大的提高了该算法的实用性。图26以该设定方式给出(1024，512)的Polar码仿真曲线，α的设定在表14中给出。

表14

SNR	[1，1.5]	(1.5，2]	(2，2.5]
				α	7	8	9

若上述各个参数不根据仿真结果手动调节，而直接令th和λ均等于SNR，经过调节α值，同样以(1024，512)的Polar码为例对译码路径的条数进行统计分析。假设L＝4，经过统计得到的实际译码过程中译码路径的数量和以该译码路径的数量所计算的节点数量统计结果如表15所示。

表15

对比表13和表15可知，高SNR时，根据仿真结果手动调节各个参数与直接将th和λ设置为SNR相比，前者在性能以及复杂度会略优于后者，但是差别并不明显，因此在实际使用中，为了增加实用性，可以将th和λ设置为SNR。

经过统计，采用本申请所提出的算法，在Fast-SSCL的基础上，复杂度可进一步降低约10％。

上述主要从方法的角度对本申请实施例的方案进行了介绍。可以理解的是，删除译码路径的装置为了实现上述功能，其包含了执行各个功能相应的硬件结构和/或软件模块。本领域技术人员应该很容易意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，本申请能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

本申请实施例可以根据上述方法示例对删除译码路径的装置进行功能单元的划分，例如，可以对应各个功能划分各个功能单元，也可以将两个或两个以上的功能集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。需要说明的是，本申请实施例中对单元的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。

图27示出了上述实施例中所涉及的删除译码路径的装置270的一种可能的结构示意图，该删除译码路径的装置270包括：

确定单元2701，用于确定M条译码路径中的第m条译码路径的计数值，一条译码路径的计数值为该条译码路径中的满足预设条件的比特个数，一个比特满足预设条件包括在译码过程中计算得到的该比特的对数似然比小于或等于该比特对应的第一阈值；其中，M为大于1的整数，m为小于或等于M的正整数；

删除单元2702，用于在第m条译码路径中的满足预设条件的比特个数与第一译码路径中的满足预设条件的比特个数之间的差值的绝对值大于或等于第二阈值时，删除第m条译码路径，第一译码路径为M条译码路径中的最可靠的译码路径。

可选地，M条译码路径由装置对经过解映射解调后的信号进行信道译码得到，M条译码路径中包含的比特个数小于或等于信号中包含的比特个数。

可选地，一个比特满足预设条件包括llr≤u-λδ或者llr<u-λδ，其中，llr表示在译码过程中计算得到的该比特的对数似然比，u表示高斯近似构造过程中所得的该比特的对数似然比的均值，δ表示高斯近似构造过程中所得的该比特的对数似然比的标准差，λ为常数。

可选地，当一个比特为一个信息节点中的一个信息比特时，该比特满足预设条件还包括η＝dec(llr)，η表示该比特的值，llr表示在译码过程中计算得到的该比特的对数似然比，dec(llr)表示对llr进行硬判决的结果，信息节点为重复节点、1节点或SPC节点。

可选地，如图27所示，装置还可以包括：路径扩展和筛选单元2703，用于对W条译码路径进行路径扩展和路径筛选得到M条译码路径，W为小于或等于L的正整数，L为译码路径的搜索宽度。

可选地，路径扩展和筛选单元2703，具体用于：

对W条译码路径进行路径扩展，得到W1条译码路径；

当W1小于或等于L时，确定W1条译码路径为M条译码路径；

当W1大于L时，以第一元素为门限，筛选第一元素集中的小于或等于第一元素的元素；第一元素集中包括W1个元素，W1个元素分别为W1条译码路径的PM值，第一元素集中的小于或等于第一元素的元素个数为W2，第一元素为第二元素集中包括的PM值中的第L/2大的元素，第二元素集包括W个元素，W个元素中的一个元素为W条译码路径中的一条译码路径进行路径扩展得到的全部译码路径的PM值中的第二小的PM值；

根据W2个元素对应的W2条译码路径确定M条译码路径。

可选地，路径扩展和筛选单元2703，具体用于：

确定W2个元素对应的W2条译码路径为M条译码路径。

可选地，路径扩展和筛选单元2703，具体用于：

若W2等于L，确定W2个元素对应的W2条译码路径为M条译码路径；

若W2大于L，在W2个元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，筛选W2个元素中的小于或等于该门限的元素；若筛选的元素个数小于或等于L，确定筛选的元素对应的译码路径为M条译码路径；若筛选的元素个数大于L，在筛选的元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，继续筛选在筛选的元素中的小于或等于该门限的元素，直至筛选的元素个数小于或等于L，确定筛选的元素对应的译码路径为M条译码路径。

可选地，路径扩展和筛选单元2703，具体用于：

对W条译码路径进行路径扩展，得到W1条译码路径；

当W1小于或等于L时，确定W1条译码路径为M条译码路径；

当W1大于L时，在第一元素集中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，筛选第一元素集中的小于或等于该门限的元素；第一元素集中包括W1个元素，W1个元素分别为W1条译码路径的PM值；

若筛选的元素个数小于或等于L，确定筛选的元素对应的译码路径为M条译码路径；

若筛选的元素个数大于L，在筛选的元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，继续筛选在筛选的元素中的小于或等于该门限的元素，直至筛选的元素个数小于或等于L，确定筛选的元素对应的译码路径为M条译码路径。

可选地，变量的值与通信系统的SNR的值相同，通信系统包括装置所属的接收端。

可选地，λ的值与通信系统的SNR的值相同，通信系统包括装置所属的接收端。

由于删除译码路径的装置270用于执行上述方法，因此，删除译码路径的装置270的有益效果可参见上述方法的有益效果，在此不再赘述。

其中，上述确定单元2701、删除单元2702和路径扩展和筛选单元2703执行的动作可以由处理器执行。该情况下，本申请实施例所涉及的删除译码路径的装置270的硬件结构可参见图3。处理器301用于根据存储器303中存储的应用程序对译码器30的动作进行控制管理。

本申请实施例还提供了一种计算机可读存储介质，包括指令，当其在计算机上运行时，使得计算机执行上述方法。

本申请实施例还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述方法。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件程序实现时，可以全部或部分地以计算机程序产品的形式来实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，计算机指令可以从一个网站站点、计算机、服务器或者数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber line，简称DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可以用介质集成的服务器、数据中心等数据存储设备。可用介质可以是磁性介质(例如，软盘、硬盘、磁带)，光介质(例如，DVD)、或者半导体介质(例如固态硬盘(solid state disk，简称SSD))等。

尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

尽管结合具体特征及其实施例对本申请进行了描述，显而易见的，在不脱离本申请的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本申请的示例性说明，且视为已覆盖本申请范围内的任意和所有修改、变化、组合或等同物。

Claims

1.一种删除译码路径的方法，其特征在于，包括：

译码器确定M条译码路径中的第m条译码路径的计数值，一条译码路径的计数值为该条译码路径中的满足预设条件的比特个数，一个比特满足所述预设条件包括在译码过程中计算得到的该比特的对数似然比小于或等于该比特对应的第一阈值；其中，M为大于1的整数，m为小于或等于M的正整数；

若所述第m条译码路径中的满足所述预设条件的比特个数与第一译码路径中的满足所述预设条件的比特个数之间的差值的绝对值大于或等于第二阈值时，所述译码器删除所述第m条译码路径，所述第一译码路径为所述M条译码路径中的最可靠的译码路径。

2.根据权利要求1所述的方法，其特征在于，所述M条译码路径由所述译码器对经过解映射解调后的信号进行信道译码得到，所述M条译码路径中包含的比特个数小于或等于所述信号中包含的比特个数。

3.根据权利要求1或2所述的方法，其特征在于，一个比特满足所述预设条件包括llr≤u-λδ或者llr<u-λδ，其中，llr表示在译码过程中计算得到的该比特的对数似然比，u表示高斯近似构造过程中所得的该比特的对数似然比的均值，δ表示高斯近似构造过程中所得的该比特的对数似然比的标准差，λ为常数。

4.根据权利要求3所述的方法，其特征在于，当一个比特为一个信息节点中的一个信息比特时，该比特满足所述预设条件还包括η＝dec(llr)，η表示该比特的值，llr表示在译码过程中计算得到的该比特的对数似然比，dec(llr)表示对llr进行硬判决的结果，所述信息节点为重复节点、1节点或单奇偶校验SPC节点。

5.根据权利要求1、2、4任一项所述的方法，其特征在于，所述方法还包括：

所述译码器对W条译码路径进行路径扩展和路径筛选得到所述M条译码路径，W为小于或等于L的正整数，L为译码路径的搜索宽度。

6.根据权利要求5所述的方法，其特征在于，所述译码器对W条译码路径进行路径扩展和路径筛选得到所述M条译码路径，包括：

所述译码器对所述W条译码路径进行路径扩展，得到W1条译码路径；

当W1小于或等于L时，所述译码器确定所述W1条译码路径为所述M条译码路径；

当W1大于L时，所述译码器以第一元素为门限，筛选第一元素集中的小于或等于第一元素的元素；所述第一元素集中包括W1个元素，所述W1个元素分别为所述W1条译码路径的路径度量PM值，所述第一元素集中的小于或等于第一元素的元素个数为W2，所述第一元素为第二元素集中包括的PM值中的第L/2大的元素，所述第二元素集包括W个元素，所述W个元素中的一个元素为所述W条译码路径中的一条译码路径进行路径扩展得到的全部译码路径的PM值中的第二小的PM值；

所述译码器根据所述W2个元素对应的W2条译码路径确定所述M条译码路径。

7.根据权利要求6所述的方法，其特征在于，所述译码器根据所述W2个元素对应的W2条译码路径确定所述M条译码路径，包括：

所述译码器确定所述W2个元素对应的W2条译码路径为所述M条译码路径。

8.根据权利要求6所述的方法，其特征在于，所述译码器根据所述W2个元素对应的W2条译码路径确定所述M条译码路径，包括：

若W2等于L，所述译码器确定所述W2个元素对应的W2条译码路径为所述M条译码路径；

若W2大于L，所述译码器在所述W2个元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，筛选所述W2个元素中的小于或等于该门限的元素；若筛选的元素个数小于或等于L，所述译码器确定筛选的元素对应的译码路径为所述M条译码路径；若筛选的元素个数大于L，所述译码器在筛选的元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，继续筛选在筛选的元素中的小于或等于该门限的元素，直至筛选的元素个数小于或等于L，确定筛选的元素对应的译码路径为所述M条译码路径。

9.根据权利要求5所述的方法，其特征在于，所述译码器对W条译码路径进行路径扩展和路径筛选得到所述M条译码路径，包括：

当W1大于L时，所述译码器在第一元素集中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，筛选所述第一元素集中的小于或等于该门限的元素；所述第一元素集中包括W1个元素，所述W1个元素分别为所述W1条译码路径的PM值；

若筛选的元素个数小于或等于L，所述译码器确定筛选的元素对应的译码路径为所述M条译码路径；

若筛选的元素个数大于L，所述译码器在筛选的元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，继续筛选在筛选的元素中的小于或等于该门限的元素，直至筛选的元素个数小于或等于L，确定筛选的元素对应的译码路径为所述M条译码路径。

10.根据权利要求8或9所述的方法，其特征在于，所述变量的值与通信系统的信噪比SNR的值相同，所述通信系统包括所述译码器所属的接收端。

11.根据权利要求3所述的方法，其特征在于，λ的值与通信系统的SNR的值相同，所述通信系统包括所述译码器所属的接收端。

12.一种删除译码路径的装置，其特征在于，包括：

确定单元，用于确定M条译码路径中的第m条译码路径的计数值，一条译码路径的计数值为该条译码路径中的满足预设条件的比特个数，一个比特满足所述预设条件包括在译码过程中计算得到的该比特的对数似然比小于或等于该比特对应的第一阈值；其中，M为大于1的整数，m为小于或等于M的正整数；

删除单元，用于在所述第m条译码路径中的满足所述预设条件的比特个数与第一译码路径中的满足所述预设条件的比特个数之间的差值的绝对值大于或等于第二阈值时，删除所述第m条译码路径，所述第一译码路径为所述M条译码路径中的最可靠的译码路径。

13.根据权利要求12所述的装置，其特征在于，所述M条译码路径由所述装置对经过解映射解调后的信号进行信道译码得到，所述M条译码路径中包含的比特个数小于或等于所述信号中包含的比特个数。

14.根据权利要求12或13所述的装置，其特征在于，一个比特满足所述预设条件包括llr≤u-λδ或者llr<u-λδ，其中，llr表示在译码过程中计算得到的该比特的对数似然比，u表示高斯近似构造过程中所得的该比特的对数似然比的均值，δ表示高斯近似构造过程中所得的该比特的对数似然比的标准差，λ为常数。

15.根据权利要求14所述的装置，其特征在于，当一个比特为一个信息节点中的一个信息比特时，该比特满足所述预设条件还包括η＝dec(llr)，η表示该比特的值，llr表示在译码过程中计算得到的该比特的对数似然比，dec(llr)表示对llr进行硬判决的结果，所述信息节点为重复节点、1节点或单奇偶校验SPC节点。

16.根据权利要求12、13、15任一项所述的装置，其特征在于，所述装置还包括：

路径扩展和筛选单元，用于对W条译码路径进行路径扩展和路径筛选得到所述M条译码路径，W为小于或等于L的正整数，L为译码路径的搜索宽度。

17.根据权利要求16所述的装置，其特征在于，所述路径扩展和筛选单元，具体用于：

对所述W条译码路径进行路径扩展，得到W1条译码路径；

当W1小于或等于L时，确定所述W1条译码路径为所述M条译码路径；

当W1大于L时，以第一元素为门限，筛选第一元素集中的小于或等于第一元素的元素；所述第一元素集中包括W1个元素，所述W1个元素分别为所述W1条译码路径的路径度量PM值，所述第一元素集中的小于或等于第一元素的元素个数为W2，所述第一元素为第二元素集中包括的PM值中的第L/2大的元素，所述第二元素集包括W个元素，所述W个元素中的一个元素为所述W条译码路径中的一条译码路径进行路径扩展得到的全部译码路径的PM值中的第二小的PM值；

根据所述W2个元素对应的W2条译码路径确定所述M条译码路径。

18.根据权利要求17所述的装置，其特征在于，所述路径扩展和筛选单元，具体用于：

确定所述W2个元素对应的W2条译码路径为所述M条译码路径。

19.根据权利要求17所述的装置，其特征在于，所述路径扩展和筛选单元，具体用于：

若W2等于L，确定所述W2个元素对应的W2条译码路径为所述M条译码路径；

若W2大于L，在所述W2个元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，筛选所述W2个元素中的小于或等于该门限的元素；若筛选的元素个数小于或等于L，确定筛选的元素对应的译码路径为所述M条译码路径；若筛选的元素个数大于L，在筛选的元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，继续筛选在筛选的元素中的小于或等于该门限的元素，直至筛选的元素个数小于或等于L，确定筛选的元素对应的译码路径为所述M条译码路径。

20.根据权利要求16所述的装置，其特征在于，所述路径扩展和筛选单元，具体用于：

对所述W条译码路径进行路径扩展，得到W1条译码路径；

当W1大于L时，在第一元素集中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，筛选所述第一元素集中的小于或等于该门限的元素；所述第一元素集中包括W1个元素，所述W1个元素分别为所述W1条译码路径的PM值；

若筛选的元素个数小于或等于L，确定筛选的元素对应的译码路径为所述M条译码路径；

若筛选的元素个数大于L，在筛选的元素中采用预设规则选择一个元素，以该元素与一个变量之和作为门限，继续筛选在筛选的元素中的小于或等于该门限的元素，直至筛选的元素个数小于或等于L，确定筛选的元素对应的译码路径为所述M条译码路径。

21.根据权利要求19或20所述的装置，其特征在于，所述变量的值与通信系统的信噪比SNR的值相同，所述通信系统包括所述装置所属的接收端。

22.根据权利要求14所述的装置，其特征在于，λ的值与通信系统的SNR的值相同，所述通信系统包括所述装置所属的接收端。

23.一种删除译码路径的装置，其特征在于，所述装置包括：处理器；

所述处理器用于实现如权利要求1-11中任意一项所述的删除译码路径的方法。

24.根据权利要求23所述的装置，其特征在于，所述装置还包括：存储器；

所述存储器用于存储计算机执行指令，所述处理器执行所述存储器存储的所述计算机执行指令，以使所述装置实现如权利要求1-11中任意一项所述的删除译码路径的方法。

25.根据权利要求23或24所述的装置，其特征在于，所述装置为芯片。

26.一种计算机可读存储介质，其特征在于，包括指令，当所述指令在计算机上运行时，使得所述计算机执行如权利要求1-11中任意一项所述的删除译码路径的方法。