CN110858620B - 电子设备以及用于制造其的方法 - Google Patents

电子设备以及用于制造其的方法 Download PDF

Info

Publication number
CN110858620B
CN110858620B CN201910615394.4A CN201910615394A CN110858620B CN 110858620 B CN110858620 B CN 110858620B CN 201910615394 A CN201910615394 A CN 201910615394A CN 110858620 B CN110858620 B CN 110858620B
Authority
CN
China
Prior art keywords
interface
layer
region
variable resistance
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910615394.4A
Other languages
English (en)
Other versions
CN110858620A (zh
Inventor
李泂奭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110858620A publication Critical patent/CN110858620A/zh
Application granted granted Critical
Publication of CN110858620B publication Critical patent/CN110858620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H10N70/043—Modification of the switching material, e.g. post-treatment, doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02417—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Abstract

本发明公开了一种电子设备以及用于制造其的方法。一种用于制造包括半导体存储器的电子设备的方法包括：形成硫族化物层，在硫族化物层上形成第一导电层，以及通过将离子注入或辐射到硫族化物层与第一导电层之间的界面上来增大所述界面的密度。

Description

电子设备以及用于制造其的方法
相关申请的交叉引用
本申请要求2018年8月23日提交的申请号为10-2018-0098546的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
本公开的各种实施例涉及一种存储电路或存储器件、以及其在电子设备中的应用。
背景技术
近来，响应于对电子设备的小型化、低功耗、高性能和多样化的要求，在诸如计算机和便携式通信设备的各种电子设备中需要能够储存信息的半导体器件。因此，已经对下面这样的半导体器件进行了研究：即使用依据被施加的电压或电流而在不同电阻状态之间的切换(switching)特性来储存数据的半导体器件。这种半导体器件的示例可以包括电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)和电熔丝。
发明内容
本公开的各种实施例针对一种被提供有具有改善的操作特性和可靠性的存储单元的电子设备以及用于制造该电子设备的方法。本公开的一个实施例可以提供一种用于制造包括半导体存储器的电子设备的方法，该方法包括：形成硫族化物(chalcogenide)层，在硫族化物层上形成第一导电层，以及通过将离子注入或辐射到硫族化物层与第一导电层之间的界面上来增大所述界面的密度。
本公开的一个实施例可以提供一种用于制造包括半导体存储器的电子设备的方法，该方法包括：形成硫族化物层，在硫族化物层上形成导电层，以及通过将硫族化物层的材料与导电层的材料在硫族化物层与导电层之间的界面处混合来使所述界面改性(modify)。
本公开的一个实施例可以提供一种包括半导体存储器的电子设备，该半导体存储器包括可变电阻层、以及所述可变电阻层上的电极，其中所述可变电阻层包括与可变电阻层和电极之间的界面相邻的界面区、以及位于所述界面区下面的空隙区(void region)，并且所述界面区具有比所述空隙区高的密度。
本公开的一个实施例可以提供一种包括半导体存储器的电子设备，该半导体存储器包括：可变电阻层，其包括空隙区以及核心区，所述核心区位于空隙区下面并且具有比空隙区高的密度；在可变电阻层上的电极；以及界面层，其介于可变电阻层与电极之间并且具有比空隙区高的密度。
附图说明
图1A和图1B是示出根据本公开的一个实施例的电子设备的结构的示图；
图2A至图2C是示出根据本公开的一个实施例的电子设备的结构的示图；
图3A至图3C是示出根据本公开的一个实施例的包括半导体存储器的电子设备的结构的示图；
图4A至图4C是示出根据本公开的一个实施例的包括半导体存储器的电子设备的结构的示图；
图5A至图5C是示出根据本公开的一个实施例的用于制造包括半导体存储器的电子设备的方法的示图；
图6和图7是示出根据本公开的一个实施例的存储系统的配置的框图；以及
图8和图9是示出根据本公开的一个实施例的计算系统的配置的框图。
具体实施方式
现在将在下文中参考附图更全面地描述示例性实施例；然而，它们可以以不同的形式来体现，并且不应该被解释为限于本文中阐述的实施例。相反，提供这些实施例来使得本公开将是透彻和完整的，并且将该示例实施例的范围完全传达给本领域技术人员。
在附图中，为了清楚说明，可以夸大尺寸。将要理解，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者还可以存在一个或多个居间元件。
在下文中，将参考附图来描述实施例。在本文中参考作为实施例(和中间结构)的示意性示图的横截面示图来描述实施例。如此，可以预期由于例如制造技术和/或公差的结果而产生的图示形状的变化。因此，实施例不应该被解释为限于本文中示出的区的特定形状，而是可以包括例如由制造导致的形状的偏差。在附图中，为了清楚起见，可以夸大层和区的长度和尺寸。附图中的相同的附图标记表示相同的元件。
诸如“第一”和“第二”之类的术语可以被用来描述各种组件，但它们不应该限制各种组件。这些术语仅被用于将该组件与其他组件区分开的目的。例如，在不脱离本公开的精神和范围的情况下，第一组件可以被称为第二组件，并且第二组件可以被称为第一组件等等。此外，“和/或”可以包括所提及的组件中的任意一个或组合。
此外，只要在句子中没有具体提及，单数形式可以包括复数形式。此外，说明书中使用的“包括/包含”或“包括有/包含有”表示存在一个或多个组件、步骤、操作和元件或者所述一个或多个组件、步骤、操作和元件被添加。
此外，除非另外定义，否则本说明书中使用的所有术语(包括技术和科学术语)具有与相关领域中的技术人员通常所理解的含义相同的含义。在通用词典中定义的术语应该被解释为具有与在相关领域的背景中所解释的含义相同的含义，并且除非在本说明书中另外明确定义，否则所述术语被应该被解释为具有理想的或过于正式的含义。
还要注意，在本说明书中，“连接/耦接”指一个组件不仅直接耦接另一组件而且还通过居间组件间接耦接另一组件。另一方面，“直接连接/直接耦接”指在没有居间组件的情况下一个组件直接耦接另一组件。
图1A和图1B是示出根据本公开的一个实施例的电子设备的结构的示图。图1A是存储单元阵列100的电路图。图1B是存储单元阵列100的透视图。
参考图1A，根据本公开的一个实施例的电子设备可以包括半导体存储器。该半导体存储器可以包括行线、以及与所述行线交叉的列线。行线可以是字线，并且列线可以是位线。作为参考，术语“字线”和“位线”可以彼此相对。换句话说，行线可以是位线，并且列线可以是字线。在下文中，将对假设行线是字线并且列线是位线的情况进行描述。
存储单元阵列100可以包括分别设置在列线BL1至BL3与行线WL1至WL3之间的存储单元MC11至MC33。存储单元MC11至MC33可以设置在列线BL1至BL3与行线WL1至WL3之间的各个交点处。存储单元MC11至MC33可以分别包括彼此串联耦接的选择器件S11至S33以及存储器件M11至M33。选择器件S11至S33中的每一个可以电耦接至行线WL1至WL3中的对应一个。存储器件M11至M33中的每一个可以电耦接至列线BL1至BL3中的对应一个。
存储器件M11至M33中的每一个可以包括作为用于储存数据的储存节点的存储模式(memory pattern)。例如，存储器件M11至M33可以包括电阻材料、磁隧道结(MTJ)、或诸如相变材料的可变电阻材料。选择器件S11至S33可以被配置为选择存储单元MC并且包括切换材料。选择器件S11至S33中的每一个可以是二极管、PNP二极管、BJT、金属绝缘体转变(MIT)器件、混合离子电子导电(MIEC)器件、双向阈值开关(OTS)器件等等。
存储单元MC11至MC33中的每一个的形状和配置可以变化。例如，选择器件S11至S33可以被去除，或者选择器件S11至S33以及存储器件M11至M33可以彼此改变位置。换句话说，选择器件S11至S33中的每一个可以电耦接至列线BL1至BL3中的对应一个，并且存储器件M11至M33可以电耦接至行线WL1至WL3中的对应一个。
另外，半导体存储器还可以包括：列电路110，其被配置为控制列线BL1至BL3；以及行电路120，其被配置为控制行线WL1至WL3。
行电路120可以是行解码器、字线解码器、字线驱动器等。行电路120可以通过行地址R_ADD来选择行线WL1至WL3之中的行线WL2。列电路110可以是列解码器、位线解码器、位线驱动器等。列电路110可以通过列地址C_ADD来选择列线BL1至BL3之中的列线BL2。因此，可以选择耦接在选中的列线BL2与选中的行线WL2之间的存储单元MC22。
图1A示出提供三个列线BL1至BL3以及三个行线WL1至WL3的实施例。然而，这仅仅是为了描述的目的，并且本公开不限于此。可以根据需要来改变存储单元阵列100中所包括的列线BL1至BL3或者行线WL1至WL3的数量。
参考图1B，存储单元阵列100可以包括位于不同水平的列线BL和行线WL。例如，列线BL可以设置在行线WL上方。另外，行线WL可以在第一方向I上延伸，并且列线BL可以在与第一方向I交叉的第二方向II上延伸。
存储单元MC可以设置在列线BL与行线WL之间的交点处并且以矩阵形式来布置。另外，存储单元MC中的每一个可以是存储器层叠体，并且包括在第三方向III上层叠的存储器件M和选择器件S。第三方向III可以与第一方向I和第二方向II交叉并垂直于第一方向I和第二方向II。
另外，如图1B所示，存储单元阵列可以具有单层面结构(deck structure)。然而，本发明不限于此。可以在第三方向III上层叠存储单元MC。例如，存储单元阵列可以具有多层面结构，在其中行线WL和列线BL在第三方向III上彼此交替层叠。在多层面结构中，存储单元MC可以位于彼此交替层叠的行线WL与列线BL之间。
通过上述结构，存储单元MC可以以交叉点结构来布置，从而可以提高存储器件的集成密度。另外，通过以多层面结构来将存储单元MC层叠，可以进一步提高存储器件的集成密度。
图2A至图2C是示出根据本公开的一个实施例的电子设备的结构的示图。图2A是布局图，图2B是图2A在第二方向II上的横截面视图，并且图2C是图2A在第一方向I上的横截面视图。
参考图2A至图2C，存储单元MC可以包括层叠结构ST，其可以位于行线10与列线16之间的交点处。此外，保护层17和19可以被形成在层叠结构ST的侧壁上，并且绝缘层18和20可以填充层叠结构ST之间的间隙。
层叠结构ST中的每一个可以包括顺序地层叠的下电极11、切换层(switchinglayer)12、中间电极13、可变电阻层14和上电极15。
可变电阻层14可以依据被施加的电压或电流而在不同的电阻状态之间可逆地转变。因此，当可变电阻层14具有低电阻状态时，可以储存数据“1”。另一方面，当可变电阻层14具有高电阻状态时，可以储存数据“0”。
当可变电阻层14包括低电阻材料时，可变电阻层14可以包括过渡金属氧化物，或金属氧化物(诸如基于钙钛矿的材料)。因此，随着在可变电阻层14中存在或不存在电路径，可以相应地储存数据。
当可变电阻层14具有MTJ结构时，可变电阻层14可以包括磁化固定层、磁化自由层以及介于其间的隧道阻挡层。例如，磁化固定层和磁化自由层可以包括磁性材料，并且隧道阻挡层可以包括诸如镁(Mg)、铝(Al)、锌(Zn)或钛(Ti)的氧化物。可以通过被施加的电流中的电子的自旋力矩来改变磁化自由层的磁化方向。因此，可以依据磁化自由层的磁化方向相对于磁化固定层的磁化方向的改变来储存数据。
当可变电阻层14包括相变材料时，可变电阻层14可以包括基于硫族化物的材料。更具体地，可变电阻层14可以包括硅(Si)、锗(Ge)、锑(Sb)、碲(Te)、铋(Bi)、铟(In)、锡(Sn)、硒(Se)或其组合作为基于硫族化物的材料。例如，可变电阻层14可以是Ge-Sb-Te(GST)材料，诸如Ge2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4和Ge1Sb4Te7。可以依据熔点和结晶温度的特性来确定可变电阻层14的化学成分比例。可变电阻层14还可以包括碳(C)或氮(N)。相变材料在处于结晶态时可以具有低电阻特性，并且相变材料在处于非晶态时可以具有高电阻特性。因此，可以通过设置操作和重置操作来储存数据，在所述设置操作中将具有高电阻的非晶态切换到具有低电阻的结晶态，且在所述重置操作中将具有低电阻的结晶态切换到具有高电阻的非晶态。
切换层12可以是根据被施加的电压或电流的值来控制电流的流动的选择器件。因此，当被施加的电压或电流的值小于预定阈值时，切换层12可以使小电流流过。当被施加的电压或电流的值超过预定阈值时，电流可以以相对于当电流或电压低于阈值时流过切换层12的电流量大幅增大的水平流过切换层12。
当切换层12是金属绝缘体转变(MIT)器件时，切换层12可以包括VO2、NbO2、TiO2、WO2、TiO2等。当切换层12是混合离子电子导电(MIEC)器件时，切换层12可以包括ZrO2(Y2O3)、Bi2O3-BaO、(La2O3)x(CeO2)1-x等。另外，当切换层12是双向阈值开关(OTS)器件时，切换层12可以包括基于硫族化物的材料，诸如As2Te3、As2或As2Se3。
下电极11可以电耦接到行线10，中间电极13可以介于切换层12与可变电阻层14之间，并且上电极15可以电耦接到列线16。下电极11、中间电极13和上电极15可以包括诸如金属或金属氮化物的导电材料。例如，下电极11、中间电极13和上电极15中的每一个可以包括钨(W)、氮化钨(WN)、硅化钨(WSi)、钛(Ti)、氮化钛(TiNx)、钛硅氮化物(titanium siliconnitride，TiSiN)、钛铝氮化物(titanium aluminum nitride，TiAlN)、钽(Ta)、氮化钽(TaN)、钽硅氮化物(tantalum silicon nitride，TaSiN)、钽铝氮化物(tantalum aluminumnitride，TaAlN)、碳(C)、碳化硅(SiC)、硅碳氮化物(silicon carbon nitride，SiCN)、铜(Cu)、锌(Zn)、钴(Co)、铅(Pd)、铂(Pt)或其组合。
下电极11、中间电极13和上电极15中的每一个可以具有单层结构或多层结构。当下电极11、中间电极13和上电极15中的每一个具有多层结构时，可以包括与可变电阻层14或切换层12接触的界面电极。另外，下电极11、中间电极13和上电极15可以具有相同或不同的厚度。然而，层叠结构ST的形状和配置可以改变。例如，可以去除下电极11、中间电极13和上电极15中的至少一个。
另外，为了改善存储单元MC的特性或工艺，可以使层叠结构ST中所包括的各层(11至15)之间的界面改性，或者可以将至少一个层添加到每个界面。例如，可以使上电极15与可变电阻层14之间的界面或者中间电极13与切换层12之间的界面改性，或者可以将界面层添加到界面。作为结果，可变电阻层14或切换层12可以具有根据第三方向III而变化的密度。例如，可变电阻层14可以具有相对高的密度并且包括在与可变电阻层14和上电极15之间的界面相邻的界面区处的空隙或缺陷(defect)。在另一个示例中，切换层12可以具有相对高的密度并且包括在与切换层12和中间电极13之间的界面相邻的界面区处的空隙或缺陷。
保护层17和19可以在制造工艺期间保护层叠结构ST，并且可以被形成在层叠结构ST的侧壁上。保护层17可以在第二方向II上覆盖层叠结构ST的相对侧壁，并且可以在第一方向I上延伸。保护层19可以在第一方向I上覆盖层叠结构ST的相对侧壁，并且可以在第二个方向II上延伸。保护层17和19可以包括非导电材料，诸如氧化物、氮化物、多晶硅等。例如，保护层17和19可以包括氧化硅(SiOx)、氮化硅(Si3N4)、多晶硅、氮化钛(TiN)、氮化钽(TaN)或其组合。另外，保护层17可以是单层或多层结构。
另外，绝缘层18和20可以形成在邻近的层叠结构ST之间并且填充邻近的层叠结构ST之间的空间。绝缘层18可以填充在第二方向II上邻近的层叠结构ST之间的间隙，且绝缘层20可以填充在第一方向I上邻近的层叠结构ST之间的间隙。例如，绝缘层18可以包括氧化物(诸如氧化硅SiO2)，或可流动的氧化物层(诸如旋涂涂覆(SOC)层、旋涂电介质(SOD)层或其组合)。
通过上述结构，存储单元MC可以以交叉点结构来布置，从而可以提高存储器件的集成密度。另外，可以使上电极15与可变电阻层14之间的界面或者中间电极13与切换层12之间的界面改性，或者可以将界面层添加到界面，从而可以防止存储器件的特性的劣化。
图3A至图3C是示出根据本公开的一个实施例的包括半导体存储器的电子设备的结构的横截面示图。
参考图3A至图3C，根据本公开的一个实施例的电子设备可以包括半导体存储器，并且半导体存储器可以包括硫族化物层31和31A以及导电层32。硫族化物层31和31A中的每一个可以是可变电阻层或切换层。导电层32可以是电极或界面电极。
参考图3A和图3B，硫族化物层31可以包括界面区IR、空隙区VR和核心(core)区CR。核心区CR可以对应于硫族化物层31的中心，并且界面区IR可以与硫族化物层31和导电层32之间的界面IF相邻。换句话说，界面区IR可以位于核心区CR与界面IF之间，并且界面区IR可以与界面IF接触。另外，空隙区VR可以位于界面区IR与核心区CR之间并且与界面区IR接触。换句话说，空隙区VR可以位于界面区IR下面。
界面区IR、空隙区VR和核心区CR可以具有不同的密度。界面区IR可以包括更高含量的具有相对大的原子量的元素并且是高密度区。空隙区VR可以包括空隙或缺陷，并且是低密度区。核心区CR可以具有与界面区IR基本相同的密度或比界面区IR低的密度。例如，界面区IR可以具有比空隙区VR高的密度，或者比空隙区VR和核心区CR二者都高的密度。另外，空隙区VR可以具有比界面区IR低的密度，或者比界面区IR和核心区CR二者都低的密度。
可以通过将离子束辐射或注入界面IF中来形成界面区IR。因此，界面区IR可以指硫族化物层31的材料和导电层32的材料被混合在一起的区。另外，界面区IR中的一种或多种元素的含量可以比这些元素在空隙区VR中的浓度高，或者比这些元素在空隙区VR和核心区CR二者中的浓度都高。例如，具有相对大的原子量的元素可以以高浓度存在于硫族化物层31中。更具体地，硫族化物层31可以具有高含量的锑(Sb)或碲(Te)。
另外，界面区IR可以包括被辐射或注入的离子，以使界面IF改性。例如，界面区IR可以包括例如锗(Ge)、砷(As)、磷(Ph)、氦(He)、硼(B)或碳(C)的离子。
空隙区VR可以包括空隙V或缺陷。当在硫族化物层31上形成导电层32时，可能会出现空隙V或缺陷。此外，随着界面IF被改性，空隙V或缺陷可以从界面IF移动到空隙区VR。由于空隙区VR包括缺陷或空隙V，因此空隙区VR可以具有比界面区IR低的密度，或者比界面区IR和核心区CR二者都低的密度。
图3A示出刚被制造之后的电子设备或者还未执行大量写入周期的电子设备的横截面。图3B示出已执行了比图3A的设备明显更多的写入周期的电子设备的横截面。参考图3A，电子设备在空隙区VR中可以包括缺陷，但是不具有任何空隙。然而，当设置/重置操作被重复时(即随着写入操作的数量增大)，空隙区VR中的缺陷可能生长成空隙V(参见图3B)。可选地，当在制造工艺期间形成空隙V并执行写入操作时，空隙V的尺寸和/或数量可以增大。
当在界面IF处存在空隙V时，随着写入操作的数量增大，硫族化物层31和导电层32可以彼此分开。换句话说，由于可变电阻层与电极之间的分离，可能发生故障。然而，根据本公开的一个实施例，通过使界面IF改性，缺陷或空隙V可以远离界面IF或界面区IR移动。换句话说，界面区IR可以具有致密结构，并且缺陷或空隙V可以存在于空隙区VR中。因此，即使当写入周期的数量增大时，也可以保持硫族化物层31与导电层32之间的粘合。
参考图3C，高密度界面层33可以介于硫族化物层31A与导电层32之间。硫族化物层31A可以包括空隙区VR和核心区CR。空隙区VR可以包括空隙或缺陷，并且具有比核心区CR低的密度。
界面层33可以具有比空隙区VR高的密度，或者具有比空隙区VR和核心区CR二者都高的密度。例如，界面层33可以具有硫族化物层31A的材料和导电层32的材料被混合在一起的成分。另外，与硫族化物层31A相比，界面层33可以以比硫族化物层中的其他元素高的含量包含预定元素。例如，硫族化物层31A可以包含更高含量的锑(Sb)或碲(Te)，其具有比硫族化物层31A中的其他元素更大的原子量。因此，可以通过界面层33来增大硫族化物层31A与导电层32之间的粘合。
在上述结构中，通过增大界面IF或界面区IR的密度或形成界面层33，界面IF处的空隙或缺陷可以移动到硫族化物层31或31A中。因此，可以增大硫族化物层31或31A与导电层32之间的粘合。
图4A至图4C是示出根据本公开的一个实施例的用于制造包括半导体存储器的电子设备的方法的横截面示图。
参考图4A，可以在硫族化物层41上形成第一导电层42。硫族化物层41可以是可变电阻层或切换层。第一导电层42可以是电极或界面电极，并且包括诸如钨或氮化钨的导电材料。
可以使用诸如化学气相沉积(CVD)或物理气相沉积(PVD)的沉积方法来形成第一导电层42。然而，当使用沉积方法时，硫族化物层41的表面或硫族化物层41与第一导电层42之间的界面IF可能被损坏。例如，所述表面或界面IF可能被等离子体或杂质掺入损坏。作为结果，可能会出现空隙或缺陷。随着存储器件的写入周期的数量增大，缺陷可能生长成空隙。然而，由于界面IF是不同种类的层之间的边界，所以当界面IF中存在空隙或缺陷时，硫族化物层41和第一导电层42可能彼此分开，从而导致故障。因此，根据本公开的一个实施例，界面IF可以被改性以使缺陷或空隙远离界面IF移动。
在改性工艺之前，可以在第一导电层42上形成保护层43。可以形成保护层43以防止在改性工艺期间损坏第一导电层42和硫族化物层41。保护层43可以包括氧化物或氮化物。例如，保护层43可以包括氧化硅(SiO2)或氮化硅(Si3N4)。另外，保护层43可以具有1nm至10nm的厚度。
参考图4B，硫族化物层41和第一导电层42之间的界面IF可以被改性。通过将离子辐射到界面IF上来增大界面IF的密度，界面IF上的空隙或缺陷可以移动到硫族化物层41中。作为结果，硫族化物层41的与界面IF相邻的界面区IR的密度可以增大。另外，界面IF上的空隙或缺陷可以移动到硫族化物层41的空隙区VR，并且空隙区VR的密度可以减小。
可以通过离子束辐射方法或离子束注入方法来使界面IF改性。当离子被注入界面IF中时，可能引起离子束混合，以使得硫族化物层41的材料和第一导电层42的材料被混合，由此增大界面区IR的密度。例如，相对于硫族化物层41中所包括的其他元素，具有大的原子量的元素(诸如锑(Sb)或碲(Te))可以迁移到界面IF。被迁移的元素可以与第一导电层42的材料混合，由此界面IF或界面区IR的密度可以增大。另外，界面区IR中的锑(Sb)或碲(Te)的含量可以比空隙区VR中的锑(Sb)或碲(Te)的含量或者空隙区VR和核心区CR中的锑(Sb)或碲(Te)的含量高。
在离子束辐射或注入工艺期间，可以使用元素周期表中的任何元素。例如，可以使用诸如锗(Ge)、砷(As)、磷(Ph)、氦(He)、硼(B)和碳(C)的元素来辐射离子束。另外，可以使用离子掺杂设备来注入离子。通过使用几keV或几十keV的加速电压，可以以1E13～1E17剂量/cm3的浓度来辐射离子。
随后，可以对被辐射或注入离子的界面IF进行热处理。例如，可以以200℃至400℃的温度来执行热处理达几十秒或几十分钟。另外，可以在N2气氛下执行热处理。
参考图4C，可以去除保护层43。可以使用清洁工艺(例如湿法或干法清洁工艺)去除保护层43。可以在第一导电层42上形成第二导电层44。第二导电层44可以与第一导电层42一起用作电极，并且可以包括与第一导电层42相同或不同的材料。在一个实施例中。第二导电层44可以包括碳。
根据上述工艺，通过使硫族化物层41与第一导电层42之间的界面IF改性，界面IF或界面区IR的密度可以增大。因此，界面IF上的空隙或缺陷可以移动到硫族化物层41中，并且可以改善硫族化物层41与第一导电层42之间的粘合。另外，即使当随着写入周期的数量增大缺陷生长成空隙或者空隙的大小增大时，也可以避免由空隙引起的电极与可变电阻层或切换层之间的分离。
图5A至图5C是示出根据本公开的一个实施例的包括半导体存储器的电子设备的结构的横截面示图。在以下描述中，为了简洁起见，省略了对上面讨论的某些元件的解释。
参考图5A，可以在硫族化物层51上形成第一导电层52。硫族化物层51可以是可变电阻层或切换层。第一导电层52可以是电极或界面电极。可以在第一导电层52上形成保护层53。保护层53可以在后续工艺期间保护第一导电层52和硫族化物层51。
参考图5B，可以在硫族化物层51与第一导电层52之间形成界面层54。可以通过将离子辐射或注入到硫族化物层51与第一导电层52之间的界面IF上来形成界面层54。例如，可以采用离子束混合，以便通过离子来使硫族化物层51的材料与第一导电层52的材料混合，并且界面区IR的密度可以增大，以便可以形成界面层54。例如，锑(Sb)或碲(Te)在界面区IR中的含量可以比这些元素在空隙区VR中的含量高、或者比这些元素在空隙区VR和核心区CR中的含量高。因此，界面层54可以具有比空隙区VR高的密度，或者比空隙区VR和核心区CR二者都高的密度。
另外，由于形成了具有高密度的界面层54，所以界面IF上的空隙或缺陷可以移动到硫族化物层51的空隙区VR。因此，空隙区VR可以具有比界面层54低的密度，或者比界面层54和核心区CR二者都低的密度。
参考图5C，在去除保护层53之后，可以在第一导电层52上形成第二导电层55。第一导电层52和第二导电层55可以是电极。
通过上述工艺，通过在硫族化物层51与第一导电层52之间形成界面层54，界面IF上的空隙或缺陷可以移动到硫族化物层51中。因此，可以改善硫族化物层51与第一导电层52之间的粘合。
图6是示出根据本公开的一个实施例的存储系统1000的配置的框图。
参考图6，根据本公开的一个实施例的存储系统1000包括存储器件1200和控制器1100。
存储器件1200可以被用于储存各种类型的数据，诸如文本、图形和软件代码。存储器件1200可以是非易失性存储器件。此外，存储器件1200可以具有上面参考图1A至图5C描述的结构，并且可以通过上面参考图1A至图5C描述的方法来制造。根据实施例，存储器件1200可以包括可变电阻层和所述可变电阻层上的电极。可变电阻层可以包括与电极和可变电阻层之间的界面相邻的界面区以及位于所述界面区下面的空隙区。界面区可以具有比空隙区高的密度。由于存储器件1200的结构以及其制造方法与上面描述的那些相同，因此将省略其详细描述。
控制器1100可以耦接到主机和存储器件1200，并且被配置为响应于来自主机的请求而访问存储器件1200。例如，控制器1100可以控制存储器件1200的读取操作、写入操作、擦除操作和后台操作。
控制器1100可以包括随机存取存储器(RAM)1110、中央处理单元(CPU)1120、主机接口1130、错误校正码(ECC)电路1140和存储器接口1150。
RAM 1110可以用作CPU 1120的操作存储器、存储器件1200与主机之间的高速缓冲存储器、存储器件1200与主机之间的缓冲存储器等。作为参考，RAM 1110可以用静态随机存取存储器(SRAM)、只读存储器(ROM)等来代替。
CPU 1120可以控制控制器1100的整体操作。例如，CPU 1120可以被配置为操作储存在RAM 110中的固件，诸如快闪转换层(FTL)。
主机接口1130可以与主机交互。例如，控制器1100可以通过诸如下面的各种接口协议中的至少一种与主机通信：通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-快速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议以及私有协议等。
ECC电路1140可以使用错误校正码(ECC)来检测从存储器件1200读取的数据中的错误并对其进行校正。
存储器接口1150可以与存储器件1200交互。例如，存储器接口1150可以包括NAND接口或NOR接口。
作为参考，控制器1100还可以包括用于暂时储存数据的缓冲存储器(未示出)。缓冲存储器可以被用于暂时储存要从主机接口1130传输到外部设备的数据或者要从存储器接口1150传输到存储器件1200的数据。控制器1100还可以包括储存代码数据以与主机交互的ROM。
由于根据实施例的存储系统1000包括具有改善的集成密度和特性的存储器件1200，因此存储系统1000也可以相应地具有改善的集成密度和特性。
图7是示出根据本公开的一个实施例的存储系统1000'的配置的框图。在下面的描述中，为了简洁起见，省略了对上面讨论的某些元件的描述。
参考图7，根据本公开的一个实施例的存储系统1000'可以包括存储器件1200'和控制器1100。控制器1100可以包括RAM 1110、CPU 1120、主机接口1130、ECC电路1140和存储器接口1150。
存储器件1200'可以是非易失性存储器件。此外，存储器件1200'可以具有上面参考图1A至图5C描述的结构，并且可以通过上面参考图1A至图5C描述的方法来制造。根据实施例，存储器件1200'可以包括可变电阻层和所述可变电阻层上的电极。可变电阻层可以包括与电极和可变电阻层之间的界面相邻的界面区以及位于所述界面区下面的空隙区。界面区可以具有比空隙区高的密度。由于存储器件1200'以与所描述的方式相同的方式来配置和制造，因此将省略其详细描述。
此外，存储器件1200'可以是包括多个存储芯片的多芯片封装体。多个存储芯片可以被划分成多个组，其可以分别通过第一通道CH1至第k通道CHk与控制器1100通信。另外，单个组中所包括的存储芯片可以适用于通过公用通道与控制器1100通信。存储系统1000'可以被改性，以使得单个存储芯片可以耦接到单个通道。
由于根据本实施例的存储系统1000'包括具有改善的集成度和特性的存储器件1200'，因此还可以改善存储系统1000'的集成度和特性。具体地，根据本实施例的存储器件1200'可以被形成为多芯片封装体，从而可以增强其数据储存容量和操作速度。
图8是示出根据本公开的一个实施例的计算系统2000的配置的框图。在下面描述中，为了简洁起见，省略了对上面讨论的某些元件的描述。
如图8中所示，计算系统2000可以包括存储器件2100、CPU 2200、随机存取存储器(RAM)2300、用户接口2400、电源2500和系统总线2600。
存储器件2100可以储存经由用户接口2400提供的数据、由CPU 2200处理的数据等。存储器件2100可以通过系统总线2600电耦接到CPU 2200、RAM 2300、用户接口2400和电源2500。例如，存储器件2100可以经由控制器(未示出)耦接到系统总线2600，或者可选地，存储器件2100可以直接耦接到系统总线2600。当存储器件2100直接耦接到系统总线2600时，控制器的功能可以由CPU 2200和RAM 2300来执行。
存储器件2100可以是非易失性存储器。此外，存储器件2100可以具有上面参考图1A至图5C描述的结构，并且可以通过上面参考图1A至图5C描述的方法来制造。根据一个实施例，存储器件2100可以包括可变电阻层和所述可变电阻层上的电极。可变电阻层可以包括与电极和可变电阻层之间的界面相邻的界面区以及位于所述界面区下面的空隙区。界面区可以具有比空隙区高的密度。由于存储器件2100的结构以及其制造方法与上述那些相同，因此将省略其详细描述。
如上面参考图7所述，存储器件2100可以是被配置有多个存储芯片的多芯片封装体。
具有上述配置的计算系统2000可以被提供为诸如下面的电子设备的各种元件中的一个：计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、游戏控制器、导航设备、黑匣子、数码相机、三维电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器，能够在无线环境中发送/接收信息的设备、用于形成家庭网络的各种设备中的一个、用于形成计算机网络的各种电子设备中的一个、用于形成远程信息处理网络的各种电子设备中的一个、RFID设备等。
如上所述，由于根据本公开的一个实施例的计算系统2000包括具有改善的集成度和特性的存储器件2100，因此还可以改善计算系统2000的特性。
图9是示出根据本公开的一个实施例的计算系统3000的配置的框图。
参考图9，根据本公开的一个实施例的计算系统3000可以包括软件层，该软件层具有操作系统3200、应用程序3100、文件系统3300和转换层3400。此外，计算系统3000可以包括硬件层，诸如存储器件3500。
操作系统3200可以管理计算系统3000的软件资源和硬件资源。操作系统3200可以控制中央处理单元的程序执行。应用程序3100可以包括由计算系统3000执行的各种应用程序。应用程序3100可以是由操作系统3200执行的实用程序(utility)。
文件系统3300可以指被配置为管理计算系统3000中存在的数据和文件的逻辑结构。文件系统3300可以根据给定的规则来组织文件或数据并将它们储存在存储器件3500中。可以依据计算系统3000中使用的操作系统3200来确定文件系统3300。例如，当操作系统3200是基于Microsoft Windows的系统时，文件系统3300可以是文件分配表(FAT)或NT文件系统(NTFS)。另外，操作系统3200是Unix/Linux系统，文件系统3300可以是扩展文件系统(EXT)、Unix文件系统(UFS)、日志文件系统(JFS)等。
图9以单独的框示出了操作系统3200、应用程序3100和文件系统3300。然而，应用程序3100和文件系统3300可以被包括在操作系统3200中。
转换层3400可以响应于来自文件系统3300的请求来转换地址以便适用于存储器件3500。例如，转换层3400可以将由文件系统3300产生的逻辑地址转换为存储器件3500的物理地址。逻辑地址和物理地址的映射信息可以被储存在地址转换表中。例如，转换层3400可以是快闪转换层(FTL)、通用快闪储存链路层(ULL)等。
存储器件3500可以是非易失性存储器。此外，存储器件3500可以具有上面参考图1A至图5C描述的结构，并且可以通过上面参考图1A至图5C描述的方法来制造。根据一个实施例，存储器件3500可以包括可变电阻层和所述可变电阻层上的电极。可变电阻层可以包括与电极和可变电阻层之间的界面相邻的界面区以及位于所述界面区下面的空隙区。界面区可以具有比空隙区高的密度。由于存储器件3500的结构以及其制造方法与上面描述的那些相同，因此将省略其详细描述。
具有上述配置的计算系统3000可以被划分为在上层区中操作的操作系统层和在下层区中操作的控制器层。应用程序3100、操作系统3200和文件系统3300可以被包括在操作系统层中，并且可以由计算系统3000的操作存储器来驱动。转换层3400可以被包括在操作系统层或控制器层中。
如上所述，由于根据本实施例的计算系统3000包括具有改善的集成度和特性的存储器件3500，因此还可以改善计算系统3000的特性。
根据本公开的上述实施例的电子设备以及其制造方法可以改善存储单元的操作特性和可靠性。
本文中已经公开了实施例的示例，并且虽然采用了特定术语，但是它们仅以一般性和描述性意义来使用和解释，而不是出于限制的目的。在某些情况下，如在提交本申请时本领域普通技术人员将显而易见的，除非另外特别指出，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件相组合地使用。因此，本领域技术人员将理解，在不脱离如所附权利要求中所阐述的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (27)

1.一种用于制造包括半导体存储器的电子设备的方法，所述方法包括：
形成硫族化物层；
在所述硫族化物层上形成第一导电层；以及
通过将离子注入或辐射到所述硫族化物层与所述第一导电层之间的界面上来增大所述界面的密度，
其中，增大所述界面的密度包括辐射锗Ge、砷As、磷P、氦He、硼B或碳C中的至少一种的离子。
2.根据权利要求1所述的方法，其中，在形成所述第一导电层的过程中，在所述界面中产生空隙或缺陷，并且所述界面的增大的密度导致所述空隙或所述缺陷移动到所述硫族化物层中。
3.根据权利要求1所述的方法，其中，增大所述界面的密度包括通过将离子束注入或辐射到所述界面上来将所述硫族化物层的材料与所述第一导电层的材料混合。
4.根据权利要求1所述的方法，其中，增大所述界面的密度包括通过将离子束注入或辐射到所述界面上来将所述硫族化物层中所包括的元素之中的高密度元素迁移到所述界面。
5.根据权利要求1所述的方法，其中，增大所述界面的密度包括将所述硫族化物层中所包括的锑Sb或碲Te迁移到所述界面。
6.根据权利要求1所述的方法，其中，当所述界面的密度增大时，所述硫族化物层的与所述界面相邻的界面区的密度增大。
7.根据权利要求1所述的方法，还包括：在将离子注入或辐射到所述界面中之前，在所述第一导电层上形成保护层。
8.根据权利要求7所述的方法，其中，所述保护层包括氧化物或氮化物。
9.根据权利要求1所述的方法，还包括：
在所述第一导电层上形成保护层；
在将所述离子注入或辐射到所述界面上之后去除所述保护层；以及
在所述第一导电层上形成第二导电层。
10.根据权利要求9所述的方法，其中，通过清洁工艺来去除所述保护层。
11.根据权利要求1所述的方法，还包括：在将所述离子注入或辐射到所述界面上之后，对所述界面进行热处理。
12.根据权利要求1所述的方法，其中，所述硫族化物层是可变电阻层或切换层，并且所述第一导电层是电极。
13.一种用于制造包括半导体存储器的电子设备的方法，所述方法包括：
形成硫族化物层；
在所述硫族化物层上形成导电层；以及
通过将所述硫族化物层的材料与所述导电层的材料在所述硫族化物层与所述导电层之间的界面处混合来使所述界面改性，
其中，所述界面包括锗Ge、砷As、磷P、氦He、硼B或碳C中的至少一种的离子。
14.根据权利要求13所述的方法，其中，使所述界面改性包括将离子束辐射或注入到所述界面上。
15.根据权利要求13所述的方法，其中，使所述界面改性包括：
将离子束辐射或注入到所述界面上；以及
对所述界面进行热处理。
16.根据权利要求13所述的方法，其中，通过使所述界面改性，所述界面的密度被增大，并且所述界面上的空隙或缺陷移动到所述硫族化物层中。
17.一种用于制造包括半导体存储器的电子设备的方法，所述方法包括：
形成可变电阻层；
在所述可变电阻层上形成电极；
将离子束辐射或注入到所述可变电阻层与所述电极之间的界面上；以及
将位于所述可变电阻层与所述电极之间的所述界面上的空隙或缺陷移动到所述可变电阻层中，
其中，所述界面包括锗Ge、砷As、磷P、氦He、硼B或碳C中的至少一种的离子。
18.根据权利要求17所述的方法，还包括：
通过将所述离子束辐射或注入到所述界面上来增大所述界面的密度。
19.根据权利要求18所述的方法，其中，通过使所述可变电阻层的材料与所述电极的材料在所述界面处彼此混合来增大所述界面的密度。
20.一种包括半导体存储器的电子设备，所述半导体存储器包括：
可变电阻层；以及
在所述可变电阻层上的电极，
其中，所述可变电阻层包括与所述可变电阻层和所述电极之间的界面相邻的界面区以及位于所述界面区下面的空隙区，并且所述界面区具有比所述空隙区高的密度，以及
其中，所述界面区包括锗Ge、砷As、磷P、氦He、硼B或碳C中的至少一种。
21.根据权利要求20所述的电子设备，其中，所述空隙区包括缺陷或空隙。
22.根据权利要求20所述的电子设备，其中，所述界面区具有比所述空隙区高的含量的锑Sb或碲Te。
23.根据权利要求20所述的电子设备，其中，所述可变电阻层包括位于所述空隙区下面的核心区，并且所述核心区具有比所述空隙区高的密度。
24.根据权利要求20所述的电子设备，其中，所述电极包括：
与所述可变电阻层接触的第一导电层；以及
在所述第一导电层上的第二导电层。
25.根据权利要求24所述的电子设备，其中，所述第一导电层包括钨、氮化钨或其组合，并且所述第二导电层包括碳。
26.一种包括半导体存储器的电子设备，所述半导体存储器包括：
可变电阻层，其包括空隙区和核心区，所述核心区位于所述空隙区下面并且具有比所述空隙区高的密度；
在所述可变电阻层上的电极；以及
界面层，其介于所述可变电阻层与所述电极之间，并且具有比所述空隙区高的密度，其中，所述界面层包括锗Ge、砷As、磷P、氦He、硼B或碳C中的至少一种。
27.根据权利要求26所述的电子设备，其中，所述空隙区包括缺陷或空隙。
CN201910615394.4A 2018-08-23 2019-07-09 电子设备以及用于制造其的方法 Active CN110858620B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180098546A KR102634805B1 (ko) 2018-08-23 2018-08-23 전자 장치 및 그 제조 방법
KR10-2018-0098546 2018-08-23

Publications (2)

Publication Number Publication Date
CN110858620A CN110858620A (zh) 2020-03-03
CN110858620B true CN110858620B (zh) 2023-09-08

Family

ID=69586406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910615394.4A Active CN110858620B (zh) 2018-08-23 2019-07-09 电子设备以及用于制造其的方法

Country Status (3)

Country Link
US (1) US11271156B2 (zh)
KR (1) KR102634805B1 (zh)
CN (1) CN110858620B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200098824A1 (en) * 2018-09-26 2020-03-26 Abhishek Sharma Diode based resistive random access memory
KR20220014144A (ko) 2020-07-28 2022-02-04 삼성전자주식회사 저항성 메모리 소자
US20220102625A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Metal oxide liner for cross-point phase change memory cell
US20230267981A1 (en) * 2022-02-22 2023-08-24 Sandisk Technologies Llc Cross-point array ihold read margin improvement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271961A (zh) * 2007-03-21 2008-09-24 三星电子株式会社 形成包括碲的相变材料层的方法和使用该相变材料层来制造相变存储器的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW215967B (en) * 1992-01-17 1993-11-11 Seiko Electron Co Ltd MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same
KR101029339B1 (ko) * 2004-05-14 2011-04-13 르네사스 일렉트로닉스 가부시키가이샤 반도체 기억장치
US7141482B1 (en) * 2004-11-02 2006-11-28 Spansion Llc Method of making a memory cell
DE102005012047A1 (de) * 2005-03-16 2006-09-28 Infineon Technologies Ag Festkörperelektrolyt-Speicherelement und Verfahren zur Herstellung eines solchen Speicherlements
JP2007019305A (ja) * 2005-07-08 2007-01-25 Elpida Memory Inc 半導体記憶装置
US9153596B2 (en) * 2009-02-23 2015-10-06 Cypress Semiconductor Corporation Adjacent wordline disturb reduction using boron/indium implant
FR2961018B1 (fr) * 2010-06-04 2012-07-20 Altis Semiconductor Snc Procede de fabrication d'un dispositif microelectronique a memoire programmable
US8541767B2 (en) * 2011-04-25 2013-09-24 National University Of Singapore Memory component having an electrical contact free of a metal layer
US8723155B2 (en) * 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
KR102450814B1 (ko) * 2015-12-29 2022-10-05 에스케이하이닉스 주식회사 문턱 스위칭 장치 및 그 제조 방법과, 이를 포함하는 전자 장치
KR102464205B1 (ko) * 2015-12-29 2022-11-09 에스케이하이닉스 주식회사 문턱 스위칭 장치 및 이를 포함하는 전자 장치
KR20170099214A (ko) * 2016-02-23 2017-08-31 삼성전자주식회사 가변 저항 메모리 소자 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271961A (zh) * 2007-03-21 2008-09-24 三星电子株式会社 形成包括碲的相变材料层的方法和使用该相变材料层来制造相变存储器的方法

Also Published As

Publication number Publication date
CN110858620A (zh) 2020-03-03
KR102634805B1 (ko) 2024-02-08
US20200066988A1 (en) 2020-02-27
KR20200022664A (ko) 2020-03-04
US11271156B2 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
CN110858620B (zh) 电子设备以及用于制造其的方法
US10879461B2 (en) Electronic device and method for fabricating the same
KR20170099214A (ko) 가변 저항 메모리 소자 및 그 제조 방법
KR20170089633A (ko) 메모리 소자, 및 그 메모리 소자를 포함한 전자 장치
CN110943159B (zh) 电子设备及其制造方法
US10692931B2 (en) Electronic device and method for fabricating the same
CN109904142B (zh) 电子设备及其制造方法
US11950522B2 (en) Electronic device and method for manufacturing electronic device
CN110800120A (zh) 具有电阻器的存储器单元及其形成
US11121178B2 (en) Electronic device and method for fabricating electronic device
CN112599663A (zh) 硫族化物材料、可变电阻存储器件和电子设备
US20200350367A1 (en) Electronic device
US20210375994A1 (en) Electronic device and method for fabricating the same
US10741491B1 (en) Electronic device and method of fabricating the same
CN111799295B (zh) 电子设备及其制造方法
CN112216792B (zh) 电子设备及制造电子设备的方法
CN112216792A (zh) 电子设备及制造电子设备的方法
CN112768487A (zh) 电子器件及其制造方法
CN115734618A (zh) 电子器件以及用于制造电子器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant