CN109904142B - 电子设备及其制造方法 - Google Patents

电子设备及其制造方法 Download PDF

Info

Publication number
CN109904142B
CN109904142B CN201811024966.3A CN201811024966A CN109904142B CN 109904142 B CN109904142 B CN 109904142B CN 201811024966 A CN201811024966 A CN 201811024966A CN 109904142 B CN109904142 B CN 109904142B
Authority
CN
China
Prior art keywords
layer
air gaps
forming
electronic device
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811024966.3A
Other languages
English (en)
Other versions
CN109904142A (zh
Inventor
崔京洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109904142A publication Critical patent/CN109904142A/zh
Application granted granted Critical
Publication of CN109904142B publication Critical patent/CN109904142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种电子设备包括半导体存储器，其中所述半导体存储器包括：多个存储叠层，所述多个存储叠层在第一方向和第二方向上彼此相邻，所述第二方向与所述第一方向交叉；多个第一内衬层，所述多个第一内衬层覆盖在所述第二方向上彼此相邻的存储叠层的侧壁，所述多个第一内衬层在所述第二方向上延伸；多个第一气隙，所述多个第一气隙位于由所述第一内衬层覆盖的空间中，以及多个第二气隙，所述多个第二气隙位于在第一方向上彼此相邻的每对存储叠层之间，所述多个第二气隙在所述第二方向上延伸。

Description

电子设备及其制造方法
相关申请的交叉引用
本申请要求2017年12月11日提交的申请号为10-2017-0169415的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开的各种实施例涉及一种存储器电路或者存储器件及其在电子器件中的应用。
背景技术
最近，随着电子设备趋向于小型化、低功耗、高性能、多样化等，已经需要能够在诸如计算机和便携式通信设备的各种电子设备中存储信息的半导体器件。因此，已经进行了研究以开发具有开关特性(switching characteristics)的半导体器件，即能够通过根据施加的电压或电流在不同电阻状态之间切换来存储数据的器件。具有开关特性的半导体器件的示例包括：电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)、电熔丝等等。
发明内容
本公开的各种实施例涉及一种包括具有改进的操作特性和可靠性的存储单元的电子设备以及用于制造该电子设备的方法。
根据一个实施例，电子设备可以包括半导体存储器，其中，所述半导体存储器包括：多个存储叠层，所述多个存储叠层在第一方向和第二方向上彼此相邻，所述第二方向与所述第一方向交叉；多个第一内衬层，所述多个第一内衬层覆盖在所述第二方向上彼此相邻的存储叠层的侧壁，所述多个第一内衬层在所述第二方向上延伸；多个第一气隙，所述多个第一气隙位于由所述第一内衬层覆盖的空间中；以及多个第二气隙，所述多个第二气隙位于在所述第一方向上彼此相邻的每对存储叠层之间，所述多个第二气隙在所述第二方向上延伸。
根据另一个实施例，一种电子设备可以包括半导体存储器，其中，所述半导体存储器包括：多个行线，所述多个行线在第一方向上延伸；多个列线，所述多个列线在与所述第一方向交叉的第二方向上延伸；多个存储单元，所述多个存储单元分别位于所述行线和所述列线的交叉点处；绝缘层，所述绝缘层位于所述行线和所述列线之间，所述绝缘层覆盖所述存储单元的侧壁；多个第一气隙，所述多个第一气隙位于所述绝缘层中并且位于所述第二方向上彼此相邻的每对存储单元之间，所述第一气隙中的每一个具有隔离的岛形状；以及多个第二气隙，所述多个第二气隙位于所述绝缘层中并且位于在所述第一方向上彼此相邻的每对存储单元之间，所述第二气隙中的每一个具有在所述第二方向上延伸的线性形状。
根据另一个实施例，一种制造包括半导体存储器的电子设备的方法可以包括：形成层叠结构，形成穿通所述层叠结构并且在第一方向上延伸的多个第一沟槽，在所述第一沟槽的内壁上形成多个第一内衬层，在所述第一沟槽中形成多个牺牲图案，形成部分地穿通所述层叠结构并且在与所述第一方向交叉的第二方向上延伸的多个第二沟槽，在所述第二沟槽的内壁上形成多个第二内衬层，所述第二内衬层部分地覆盖所述牺牲图案，通过向下延伸所述第二沟槽形成在所述第一方向和所述第二方向上彼此相邻的存储叠层，以及通过去除经由所述第二沟槽由所述第二内衬层覆盖的所述牺牲图案在由所述第二内衬层覆盖的空间中形成第一气隙。
附图说明
图1A和图1B是图示了根据本公开的一个实施例的电子设备的结构的图；
图2A至图2C是图示了根据本公开的一个实施例的电子设备的结构的视图；
图3A至图3E是图示了根据本公开的一个实施例的制造电子设备的方法的立体图；
图4和图5是图示了根据本公开的实施例的存储系统的配置的框图；以及
图6和图7是图示了根据本公开的实施例的计算系统的配置的框图。
具体实施方式
在下文中，将参考附图详细地描述各种示例性实施例。然而，本公开可以采用各种不同的形式体现，并且不应该被解释为限于本文所示的实施例。确切地说，提供这些实施例作为示例，使得本公开将是详尽的且完整的，并且将向本领域技术人员充分地传达本公开的各种实施例的各个方面和特征。贯穿本公开，相同的附图标记在本公开的各个附图和实施例中指代相同的部件。
附图不一定按比例绘制，并且在一些情况下，可能已经夸大了比例以便清楚地图示实施例的特征。应当理解的是，当一个元件被称为在两个元件“之间”时，其可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。当第一层被称为在第二层“上”或在衬底“上”时，其不仅指的是第一层直接形成在第二层或衬底上的情况，而且还指在第一层与第二层或基板之间存在第三层的情况。相同的附图标记在本公开中指代相同的元件。
图1A和图1B是图示了根据本公开的一个实施例的电子设备的结构的图。图1A是存储单元阵列100的电路图，而图1B是与图1的存储单元阵列100相对应的存储单元阵列的立体图。
参见图1A，根据本公开的一个实施例的电子设备可以包括半导体存储器，并且所述半导体存储器可以包括行线和与行线交叉的列线。行线可以是字线，而列线可以是位线。字线和位线可以相对于彼此限定。例如，在替选的实施例中，行线可以是位线，而列线可以是字线。在下面描述的具体示例中，行线是字线WL1至WL3，而列线是位线BL1至BL3。
半导体存储器可以包括分别设置在列线BL1至BL3与行线WL1至WL3之间的存储单元MC11至MC33。存储单元MC11至MC33可以设置在列线BL1至BL3和行线WL1至WL3的交叉点处。各个存储单元MC11至MC33可以包括选择元件S11至S33和存储元件M11至M33。选择元件S11至S33和存储元件M11至M33分别彼此串联耦接。选择元件S11至S33可以分别电连接至行线WL1至WL3，而存储元件M11至M33可以分别电连接至列线BL1至BL3。
存储元件M11至M33可以被配置为存储数据，并且可以各自包括可变电阻材料。存储元件M11至M33可以各自包括例如电阻变化层、磁隧道结层、相变层或它们的组合。
选择元件S11至S33可以被配置为分别选择存储单元MC11至MC33，并且可以各自包括开关材料(switching material)。例如，选择元件S11至S33可以各自包括金属绝缘体转换(MIT)元件、混合离子-电子导电(MIEC)元件、双向阈值开关(OTS)元件或它们的组合。根据本公开的各种实施例，可以不同地改变各个存储单元MC11至MC33的形状和配置。例如，可以省略选择元件S11至S33。在另一个示例中，选择元件S11至S33的位置可以与存储元件M11至M33的位置进行切换。
另外，半导体存储器还可以包括用于控制列线BL1至BL3的列电路110和用于控制行线WL1至WL3的行电路120。
行电路120可以是行解码器、字线解码器、字线驱动器或它们的组合。行电路120可以基于行地址R_ADD选择行线WL1至WL3中的一个。例如，行电路120可以接收行地址R_ADD，并且可以基于行地址R_ADD选择行线WL1至WL3之中的行线WL2。
列电路110可以是列解码器、位线解码器、位线驱动器或它们的组合。列电路110可以基于列地址C_ADD选择列线BL1至BL3中的一个。例如，列电路110可以接收列地址C_ADD，并且可以基于列地址C_ADD选择列线BL1至BL3之中的列线BL2。
基于行线WL1至WL3之中选中的一个和列线BL1至BL3之中选中的一个来选择存储单元MC11至MC33中的一个。例如，当行电路120选择行线WL2并且列电路110选择列线BL2时，耦接在选中的列线BL2与选中的行线WL2之间的存储单元MC22被选中。
尽管为了便于解释，图1A中图示了三个列线BL1至BL3和三个行线WL1至WL3，但是本公开可以不限于此。根据本公开的各种实施例，可以改变包括在存储单元阵列100中的列线和行线的数目。
参见图1B，存储单元阵列可以包括位于不同水平的列线BL和行线WL。例如，列线BL可以位于行线WL上方。另外，行线WL可以在第一方向Ⅰ上彼此平行地延伸，而列线BL可以在与第一方向Ⅰ交叉的第二方向Ⅱ上彼此平行地延伸。
存储单元MC可以设置在列线BL与行线WL的交叉点处，并且可以采用矩阵形式布置。另外，存储单元MC中的每一个可以包括存储叠层，所述存储叠层包括彼此层叠的多个层。例如，存储单元MC中的每一个可以包括彼此层叠的存储元件M和选择元件S。
尽管图1B中图示了具有单层结构的存储单元阵列的示例，但是在各种实施例中，存储单元MC可以在与第一方向I和第二方向Ⅱ垂直的第三方向Ⅲ上层叠。例如，存储单元阵列可以具有多层结构，其中行线WL和列线BL在第三方向Ⅲ上交替地层叠。
尽管在图1B中未示出，但是绝缘材料可以填充相邻存储单元MC之间的空间、相邻的行线WL之间的空间以及相邻的列线BL之间的空间。另外，气隙可以位于绝缘材料中。例如，气隙可以位于相邻的存储单元MC之间。
图2A至图2C是图示了根据本公开的一个实施例的电子设备的结构的视图。图2A是布局图，并且图示了第一方向I和第二方向II。图2B是沿着图2A的第二方向II(即，沿着Ⅱ-Ⅱ’)截取的截面图，而图2C是沿着图2A的第一方向I(即，沿着Ⅰ-Ⅰ’)截取的截面图。
参见图2A，第一气隙AG1和第二气隙AG2可以位于相邻存储单元MC之间。第一气隙AG1可以位于在第二方向Ⅱ上彼此相邻的每对存储单元MC之间。第一气隙AG1中的每一个可以具有隔离的岛形状。第二气隙AG2可以位于在第一方向Ⅰ上彼此相邻的每对存储单元MC之间。第二气隙AG2中的每一个可以具有在第二方向Ⅱ上延伸的线性形状。因此，第二气隙AG2可以位于在第一方向Ⅰ上相邻的每对第一气隙AG1之间，也位于在第一方向Ⅰ上彼此相邻的每对存储单元MC之间。
存储单元MC(如图2A所示)可以位于行线10和列线16之间(如图2B和2C所示)。存储单元MC中的每一个(如图2中所示)可以包括存储叠层MST(如图2B和2C所示)。参见图2B和2C，内衬层21和22可以覆盖存储叠层MST的侧壁。绝缘图案18和19可以填充存储叠层MST之间的空间。
存储叠层MST中的每一个可以包括彼此顺序层叠的下电极11、开关材料12、中间电极13、可变电阻材料14和上电极15。
可变电阻材料14根据施加到可变电阻材料14的电压或电流而在不同的电阻状态之间可逆地切换。因此，当可变电阻材料14具有低电阻状态时可以存储数据“1”，而当可变电阻材料14具有高电阻状态时可以存储数据“0”。可变电阻材料14可以是电阻变化层、磁隧道结层、相变层或它们的组合。例如，可变电阻材料14可以是电阻变化层，并且可以包括过渡金属氧化物、金属氧化物(例如，基于钙钛矿的材料)或它们的组合。在另一个示例中，可变电阻材料14可以包括单磁隧道结层或双磁隧道结层。在另一个示例中，可变电阻材料14可以是相变层，并且可以包括基于硫族化物的材料。基于硫族化物的材料可以是Ge-Sb-Te(GST)，例如Ge2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4或Ge1Sb4Te7。在各种实施例中，可变电阻材料14可以具有单层结构或多层结构。
开关材料12可以是选择元件，其根据施加到开关材料12的电压或电流的电平来控制电流的流动。例如，当施加的电压或电流的电平小于或等于预定的临界值时，开关材料12可以大致上阻挡通过开关材料12的电流，而当施加的电压或电流的电平超过预定的临界值时，开关材料12可以使电流通过开关材料12。当施加的电压或电流超过预定的临界值时，通过开关材料12的电流可以大致上与施加的电压或电流成比例。
在一个示例中，开关材料12可以包括NbO2、TiO2、金属绝缘体转换(MIT)元件或它们的组合。在另一个示例中，开关材料12可以包括：ZrO2(Y2O3)、Bi2O3-BaO或(La2O3)x(CeO2)1-x；混合离子-电子导电(MIEC)元件；或它们的组合。在另一个示例中，开关材料12可以包括：基于硫族化物的材料，例如As2Te3、As2或As2Se3；双向阈值开关(OTS)元件；或它们的组合。另外，开关材料12可以具有单层结构或多层结构。
下电极11可以电连接到行线10，行线10对应于图2A的行线WL。中间电极13可以插置在开关材料12与可变电阻材料14之间。上电极15可以电连接到列线16，列线16对应于图2A的列线BL。下电极11、中间电极13和上电极15中的每一个可以包括金属、金属氮化物、碳或它们的组合，并且可以具有单层结构或多层结构。
存储叠层MST中的每一个的上部宽度可以等于或不同于存储叠层MST中的每一个的下部宽度。例如，存储叠层MST中的每一个可以具有从存储叠层MST中的每一个的上部向下部增加的宽度。更具体地，下电极11和开关材料12可以具有比中间电极13、可变电阻材料14和上电极15更大的宽度。另外，存储叠层MST的侧壁可以具有台阶形状。另外，存储叠层MST的形状和配置可以做不同地改变。例如，可以省略下电极11、中间电极13和上电极15中的至少一个。可替选地，可以在包括在存储叠层MST中的层11至层15之间的界面处另外形成至少一个层(未示出)，以便改善存储单元MC的特性或工艺。
参见图2B，第一内衬层21可以形成在存储叠层MST的在第二方向Ⅱ上彼此面对的侧壁上。也就是说，在第一方向I上彼此相邻的存储叠层MST可以由第一内衬层21覆盖，并且存储叠层MST的在第二方向Ⅱ上彼此面对的存储叠层侧壁可以由第一内衬层21覆盖。第一内衬层21可以完全地或部分地覆盖存储叠层MST的侧壁。第一内衬层21中的每一个可以具有不同的厚度。例如，第一内衬层21中的每一个可以具有从其下部向其上部增加的厚度。第一内衬层21中的每一个可以在一些区域中包括单个层，而在其它区域中包括多个层。另外，第一内衬层21可以延伸到行线10的侧壁。根据各种实施例，第一内衬层21可以完全地或部分地覆盖行线10的侧壁，或者可以完全地暴露出行线10的侧壁。
第一内衬层21可以在制造工艺期间保护存储叠层MST。第一内衬层21可以包括非导电材料，例如氮化物、多晶硅或它们的组合。例如，第一内衬层21可以包括：氮化硅(SiNx)、多晶硅、氮化钛(TiN)、氮化钽(TaN)或它们的组合。另外，第一内衬层21中的每一个可以包括单个层或多个层。
第一绝缘图案18可以位于在第二方向Ⅱ上彼此相邻的每对存储叠层MST之间。第一绝缘图案18可以是剩余牺牲层，其在去除牺牲层以形成第一气隙AG1时形成。然而，当完全地去除牺牲层时，可能不存在第一绝缘图案18。因此，第一绝缘图案18可以包括对第一内衬层21具有高刻蚀选择性的材料，并且可以包括氧化物。例如，第一绝缘图案18可以包括氧化硅(SiOx)、旋涂(SOC)材料或它们的组合。
第一气隙AG1可以是位于在第二方向Ⅱ上彼此相邻的每对存储叠层MST之间的空间。第一气隙AG1可以完全地或部分地填充在第二方向Ⅱ上彼此相邻的每对存储叠层MST之间的空间。在一个实施例中，第一绝缘图案18可以分别包括第一气隙AG1。第一内衬层21的至少一部分可以暴露在第一气隙AG1中。
第一气隙AG1中的每一个可以在与存储叠层MST的层叠方向平行的方向上延伸。第一气隙AG1中的每一个可以在与层叠方向垂直的方向上与行线10、下电极11、开关材料12、中间电极13、可变电阻材料14和上电极15中的至少一个重叠。另外，第一气隙AG1中的每一个可以具有椭圆形截面，其中椭圆形截面的宽度从截面的中心向截面的顶部和底部减小。截面可以平行于第二方向Ⅱ(即，Ⅱ-Ⅱ’)。
参见图2A和图2C，第二内衬层22可以在第二方向Ⅱ上延伸，并且还可以覆盖在第一方向Ⅰ上彼此面对的存储叠层MST的侧壁。在一个实施例中，第二内衬层22可以连续地覆盖在第二方向Ⅱ上彼此相邻的每对存储叠层MST的侧壁，并且可以填充在第二方向Ⅱ上彼此相邻的每对存储叠层MST之间的空间。第二内衬层22还可以覆盖第一绝缘图案18和第一气隙AG1，第一绝缘图案18和第一气隙AG1位于在第二方向Ⅱ上彼此相邻的存储叠层MST之间。因此，被隔离的第一气隙AG1可以由第二内衬层22限定，所述第一气隙AG1位于在第二方向Ⅱ上彼此相邻的存储叠层MST之间。
第二内衬层22可以完全地或部分地覆盖存储叠层MST的侧壁。例如，第二内衬层22中的每一个可以覆盖中间电极13、可变电阻材料14和上电极15的侧壁，并且可以暴露出下电极11和开关材料12的侧壁。另外，第二内衬层22可以向上延伸以覆盖结构的侧壁，所述结构位于存储叠层MST上方。例如，第二内衬层22中的每一个可以覆盖列线16和硬掩模图案17的侧壁，硬掩模图案17位于列线16上方。
第二内衬层22可以在制造工艺期间保护存储叠层MST，并且可以包括非导电材料，诸如氮化物、多晶硅或它们的组合。例如，第二内衬层22可以包括：氮化硅(SiNx)、多晶硅、氮化钛(TiN)、氮化钽(TaN)或它们的组合。另外，第二内衬层22可以包括单个层或多个层。
第二绝缘图案19可以位于在第一方向Ⅰ上彼此相邻的每对存储叠层MST之间。第二绝缘图案19可以各自具有在第二方向Ⅱ上延伸的线性形状。另外，第二绝缘图案19可以分别包括第二气隙AG2。因此，第二气隙AG2也可以各自具有在第二方向Ⅱ上延伸的线性形状。
第二绝缘图案19可以由对第二内衬层22具有高刻蚀选择性的材料形成，并且可以包括氧化物。例如，第二绝缘图案19可以包括氧化硅(SiOx)、旋涂(SOC)材料或它们的组合。
第二气隙AG2可以是位于在第一方向Ⅰ上彼此相邻的每对存储叠层MST之间的空间。第二气隙AG2可以完全地或部分地填充在第一方向Ⅰ上彼此相邻的每对存储叠层MST之间的空间。因此，第二绝缘图案19可以分别包括第二气隙AG2，并且第二内衬层22的至少一部分可以被暴露在第二气隙AG2中。
第二气隙AG2中的每一个可以在与存储叠层MST的层叠方向平行的方向上延伸，并且可以与下电极11、开关材料12、中间电极13、可变电阻材料14、上电极15、列线16和硬掩模图案17中的至少一个处重叠。
第二气隙AG2中的每一个可以具有椭圆形截面，其中椭圆形截面的宽度从截面的中心部分向顶部和底部减小。截面可以平行于第一方向I(即，I-I’)。另外，第一气隙AG1和第二气隙AG2可以位于相同水平或不同水平。例如，第二气隙AG2中的每一个的中心C2可以位于比第一气隙AG1中的每一个的中心C1高的位置。在该示例中，第一气隙AG1中的每一个的中心C1可以处于与开关材料12大致上相同的垂直水平，而第二气隙AG2中的每一个的中心C2可以处于与可变电阻材料14大致上相同的垂直水平。
根据上述结构，存储单元MC的侧壁可以被绝缘层围绕，所述绝缘层包括第一内衬层21和第二内衬层22以及第一绝缘图案18和第二绝缘图案19。具有隔离的岛形状的第一气隙AG1和具有线性形状的第二气隙AG2可以位于绝缘层中。因此，不仅可以防止在第一方向Ⅰ上彼此相邻的存储单元MC对之间的干扰，而且可以防止在第二方向Ⅱ上彼此相邻的存储单元MC对之间的干扰。因此，可以改善存储单元操作的可靠性。
图3A至图3E是图示了根据本公开的实施例的用于制造电子设备的方法的立体图。在下文中，将省略上面已经提到的部件的任何重复的详细描述。
参见图3A，可以在行线导电层30之上形成第一层叠结构ST1。例如，第一层叠结构ST1可以通过顺序地形成下电极层31、开关材料层32、中间电极层33、可变电阻材料层34和上电极层35来形成。行线导电层30可以包括金属，例如钨(W)。
随后，可以形成穿通第一层叠结构ST1并且在第一方向Ⅰ上延伸的第一沟槽T1。因此，第一层叠结构ST1可以被图案化成线图案，所述线图案在第一方向Ⅰ上彼此平行地延伸。另外，行线导电层30可以被图案化以形成在第一方向Ⅰ上延伸的行线。在下文中，行线由附图标记“30”来表示。
随后，第一内衬层36可以形成在第一沟槽T1的内壁上。第一内衬层36可以防止在随后的制造工艺期间损坏包括在第一层叠结构ST1中的层。第一内衬层36可以覆盖行线30、下电极层31、开关材料层32、中间电极层33、可变电阻材料层34和上电极层35中的一个或多个的侧壁。在另一个实施例中，第一内衬层36可以覆盖下电极层31、开关材料层32、中间电极层33、可变电阻材料层34和上电极层35的侧壁，并且可以暴露出行线30的侧壁。
第一内衬层36中的每一个可以包括单个层或多个层。例如，在形成第一沟槽T1之后，第一内衬层36可以沿着第一沟槽T1的内表面形成，并且第一内衬层36中的每一个可以是单个层。在另一个实施例中，在通过部分地刻蚀第一层叠结构ST1形成初步第一沟槽T1之后，可以形成第一内衬层36的初始层，并且在初步第一沟槽T1向下延伸之后，可以在初始层上进一步形成第一内衬层36的一个或多个附加层。可以进一步形成在初始层上。在该实施例中，向下延伸第一沟槽T1并且进一步形成第一内衬层36的一个或多个附加层的过程可以重复多次。在该实施例中，第一内衬层36的初始层可以防止已经图案化的层在第一沟槽T1向下延伸时被破坏。在各种实施例中，第一内衬层36中的每一个可以包括多个层，并且第一内衬层36中的每一个的上部可以具有比第一内衬层36中的每一个的下部更大的厚度。
第一内衬层36可以包括非导电材料，例如氮化物、多晶硅或二者。例如，第一内衬层36可以包括：氮化硅(SiNx)、多晶硅、氮化钛(TiN)、氮化钽(TaN)或它们的组合。
随后，可以在第一沟槽T1中形成牺牲图案37。牺牲图案37可以包括对第一内衬层36具有高刻蚀选择性的材料。例如，牺牲图案37可以包括：氧化物、氧化硅(SiOx)、旋涂(SOC)材料或它们的组合。
参见图3B，可以在第一层叠结构ST1、第一内衬层36和牺牲图案37之上形成第二层叠结构ST2。例如，可以顺序地形成列线导电层和硬掩模层。随后，可以形成在与第一方向Ⅰ交叉的第二方向Ⅱ上延伸的第二沟槽T2。第二沟槽T2可以穿通第一层叠结构ST1和第二层叠结构ST2，或者可以穿通第一层叠结构ST1的一部分和第二层叠结构ST2。在另一个实施例中，第二沟槽T2可以穿通第二层叠结构ST2而不穿通第一层叠结构ST1，或者可以穿通第一层叠结构ST1的一部分和第二层叠结构ST2。
如图3B中所示，可以通过刻蚀硬掩模层、列线导电层、上电极层35、可变电阻材料层34和中间电极层33形成第二沟槽T2。因此，可以形成硬掩模图案39和列线38，硬掩模图案39和列线38具有在第二方向Ⅱ上彼此平行延伸的线性形状。另外，可以形成上电极35A、可变电阻材料34A和中间电极33A，它们具有在第一方向Ⅰ和第二方向Ⅱ上彼此分开的隔离的岛形状。
随后，可以在第二沟槽T2的内壁上形成第二内衬层40。第二内衬层40可以沿着图案化的第二层叠结构ST2的表面形成，并且可以形成在被第二沟槽T2暴露出的第一层叠结构ST1的表面上。
第二内衬层40可以包括非导电材料，例如氮化物、多晶硅或它们的组合。例如，第二内衬层40可以包括：氮化硅(SiNx)、多晶硅、氮化钛(TiN)、氮化钽(TaN)或它们的组合。第二内衬层40可以包括与第一内衬层36相同的材料。
参见图3C，可以通过向下延伸第二沟槽T2形成在第一方向Ⅰ和第二方向Ⅱ上间隔开的存储叠层MST。例如，可以通过刻蚀开关材料层32和下电极层31而使第二沟槽T2向下延伸。可以去除第二内衬层40的设置在第二沟槽T2的下表面上的区域，使得第二内衬层40可以在第一方向Ⅰ上分隔成多个图案。另外，可以刻蚀开关材料层32和下电极层31，使得可以形成多个结构，每个结构包括下电极31A和开关材料32A。多个结构可以具有岛形状，并且可以在第一方向I和第二方向II上彼此分离。因此，可以形成下电极31A、开关材料32A、中间电极33A、可变电阻材料34A和上电极35A顺序地彼此层叠的存储叠层MST。
在第二方向Ⅱ上彼此面对的各个存储叠层MST的侧壁可以由第一内衬层36覆盖，而在第一方向Ⅰ上彼此面对的各个存储叠层MST的侧壁可以由第二内衬层覆盖40。另外，第二内衬层40可以具有在第二方向Ⅱ上延伸的线性形状，并且因此连续地覆盖在第二方向Ⅱ上彼此相邻的每对存储叠层MST的侧壁。
第二内衬层40可以覆盖中间电极33A、可变电阻材料34A和上电极35A的侧壁，并且可以暴露出下电极31A和开关材料32A的侧壁。中间电极33A、可变电阻材料34A和上电极35A在第一方向Ⅰ上可以具有比下电极31A和开关材料32A更小的宽度，使得第二内衬层40的侧壁可以与下电极31A和开关材料32A的侧壁对齐。另外，填充在第二方向Ⅱ上彼此相邻的存储叠层MST之间的空间的牺牲图案37可以被通过刻蚀开关材料层32和下电极层而已经向下延伸的第二沟槽T2暴露出。
参见图3D，可以通过经由第二沟槽T2去除剩余的牺牲图案37来形成第一气隙AG1。可以去除牺牲图案37的填充在第二方向Ⅱ上相邻的行线30之间的空间的部分，并且也可以去除牺牲图案37的由第二内衬层40覆盖的部分。因此，第一气隙AG1可以形成在由第二内衬层40覆盖的空间中，并且可以在第二内衬层40中具有隔离的形状。
当去除了牺牲图案37时，第一内衬层36和第二内衬层40可以防止对已经形成的层的破坏。例如，第一内衬层36可以保护在第二方向Ⅱ上彼此面对的存储叠层MST的侧壁，而第二内衬层40可以保护在第一方向I上彼此面对的存储叠层MST的侧壁。另外，由于第二内衬层40覆盖存储叠层MST的侧壁的一部分，例如，侧壁的上部，所以刻蚀剂或刻蚀气体流过的通道可以被设置到由第二内衬层40覆盖的部分。
可以通过使用刻蚀剂或刻蚀气体选择性地刻蚀牺牲图案37。刻蚀剂包括例如，缓冲氧化物刻蚀剂(BOE)、稀释的氢氟酸(DHF)、氟基刻蚀气体或它们的组合。刻蚀气体包括例如NF3气体、NH3气体、CF4气体或它们的组合。
刻蚀剂或刻蚀气体在被第二内衬层40暴露出的下电极31A和开关材料32A之间流动，使得可以选择性地刻蚀牺牲图案37。因此，第一气隙AG1可以形成在由第二内衬层40限定的空间中。可以完全地去除牺牲图案37，或者牺牲图案37的部分可以保留在由第二内衬层40限定的空间中。
参见图3E，可以在第二沟槽T2中形成绝缘图案41。例如，在形成绝缘材料以填充第二沟槽T2之后，可以执行平坦化工艺直到暴露出第二内衬层40的表面、硬掩模图案39的表面或二者。因此，绝缘图案41可以具有在第二方向Ⅱ上彼此平行延伸的线性形状。绝缘图案41可以通过使用具有差的阶梯覆盖的沉积方法形成，因此，第二气隙AG2可以分别形成在绝缘图案41内。第二气隙AG2中的每一个可以位于在第一方向Ⅰ上彼此相邻的一对存储叠层MST之间，并且可以具有在第二方向Ⅱ上延伸的线性形状。
绝缘图案41和牺牲图案37可以包括相同的材料。绝缘图案41可以包括对第一内衬层36和第二内衬层40具有高刻蚀选择性的材料。例如，绝缘图案41可以包括氧化物，诸如氧化硅(SiOx)、旋涂(SOC)材料或它们的组合。
根据上述制造方法，可以在形成第一沟槽T1和第二沟槽T2之后形成气隙AG1和AG2。根据一个实施例，通过在存储叠层MST的侧壁上形成第一内衬层36和第二内衬层40，可以防止在去除牺牲图案37时对存储叠层MST的破坏。另外，由于第二内衬层40覆盖每个存储叠层MST的侧壁的一部分，所以填充存储叠层MST之间的空间的牺牲图案37可以被第二内衬层40暴露出。可以使用刻蚀剂或刻蚀气体去除暴露出的牺牲图案37。另外，刻蚀剂或刻蚀气体可以流入第二内衬层40。因此，可以刻蚀第二内衬层40内的牺牲图案37，并且可以形成由第二内衬层40限定的空间。因此，第一气隙AG1可以容易地形成在由第二内衬层40限定的空间中。
图4是图示了根据本公开的一个实施例的存储系统1000的配置的框图。
参见图4，根据本公开的实施例的存储系统1000可以包括存储器件1200和控制器1100。
存储器件1200可以用于存储具有各种数据格式的数据信息，例如文本格式、图形格式和软件代码格式。存储器件1200可以是非易失性存储器。另外，存储器件1200可以具有参照图1A至图3E所述的结构，并且可以根据参照图1A至图3E描述的制造方法来制造。根据一个实施例，存储器件1200可以包括：多个存储叠层，所述多个存储叠层被布置在第一方向和与第一方向交叉的第二方向上；第一内衬层，所述第一内衬层覆盖在第二方向上彼此相邻并且在第二方向上延伸的存储叠层的侧壁；第一气隙，所述第一气隙位于第一内衬层中；以及第二气隙，所述第二气隙位于在第一方向上彼此相邻并且在第二方向上延伸的存储叠层之间。由于存储器件1200的结构和制造方法与上述相同，因此将省略其的详细描述。
控制器1100可以耦接到主机和存储器件1200，并且可以被配置为响应于来自主机的请求而访问存储器件1200。例如，控制器1100可以控制存储器件1200的读取、写入、擦除和后台操作。
控制器1100可以包括：随机存取存储器(RAM)1110、中央处理单元(CPU)1120、主机接口1130、错误校正码(ECC)电路1140和存储接口1150。
RAM 1110可以用作CPU 1120的操作存储器、存储器件1200与主机之间的高速缓冲存储器、以及存储器件1200与主机之间的缓冲存储器。RAM 1110可以由静态随机存取存储器(SRAM)或只读存储器(ROM)代替。
CPU 1120可以被配置为控制控制器1100的整体操作。例如，CPU 1120可以被配置为操作存储在RAM 1110中的固件，诸如闪存转换层(FTL)。
主机接口1130可以被配置为与主机连接。例如，控制器1100可以通过如下各种接口协议中的至少一种来与主机通信：通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-Express(PCI-E)协议、高级技术附件(ATA)协议、串行-ATA协议、并行-ATA协议、小型计算机小型接口(SCSI)协议、增强型小磁盘接口(ESDI)协议、电子集成驱动器(IDE)协议和私有协议。
ECC电路1140可以被配置为通过使用错误校正码(ECC)来检测和校正包括在从存储器件1200读取的数据中的错误。
存储接口1150可以被配置为与存储器件1200连接。例如，存储接口1150可以包括与非接口或或非接口。
控制器1100还可以包括用于临时地存储数据的缓冲存储器(未示出)。缓冲存储器可以用于临时地存储经由主机接口1130从外部传输的数据或者通过存储接口1150从存储器件1200传输的数据。另外，控制器1100还可以包括存储用于与主机连接的代码数据的ROM。
由于根据本公开的实施例的存储系统1000包括具有增加的集成密度和改善的特性的存储器件1200，所以还可以改善存储系统1000的集成密度和特性。
图5是图示了根据本公开的实施例的存储系统1000’的配置的框图。
参见图5，根据本公开的实施例的存储系统1000’可以包括存储器件1200’和控制器1100。控制器1100可以包括：RAM 1110、CPU 1120、主机接口1130、ECC电路1140和存储接口1150。
存储器件1200’可以是非易失性存储器。另外，存储器件1200’可以具有以上参照图1A至图3E所述的结构，并且可以根据上面参照图1A至图3E所述的制造方法来制造。根据一个实施例，存储器件1200’可以包括：多个存储叠层，所述多个存储叠层被布置在第一方向和与第一方向交叉的第二方向上；第一内衬层，所述第一内衬层覆盖在第二方向上彼此相邻并且在第二方向上延伸的存储叠层的侧壁；第一气隙，所述第一气隙位于第一内衬层中，以及第二气隙，所述第二气隙位于在第一方向上彼此相邻并且在第二方向上延伸的存储叠层之间。由于存储器件1200’的结构和制造方法与上述相同，因此将省略其的详细描述。
存储器件1200’可以是由多个存储芯片组成的多芯片封装体。多个存储芯片可以被划分为多个组，并且多个组可以被配置为经由第一通道CH1至第k通道CHk与控制器1100通信。另外，包括在单个组中的存储芯片可以被配置为经由公共通道与控制器1100通信。可以改变存储系统1000’，使得单个存储芯片可以耦接到单个通道。
由于根据本公开的实施例的存储系统1000’包括具有增加的集成密度和改善的特性的存储器件1200’，所以还可以改善存储系统1000’的集成密度和特性。更具体地，存储器件1200’可以被配置为多芯片封装体，从而可以增加存储系统1000’的数据存储容量和驱动速度。
图6是图示了根据本公开的一个实施例的计算系统2000的配置的框图。在下文中，将省略以上已经提到的部件的任何重复的详细描述。
参见图6，根据本公开的实施例的计算系统2000可以包括：存储器件2100、CPU2200、RAM 2300、用户接口2400、电源2500和系统总线2600。
存储器件2100可以存储通过用户接口2400提供的数据和由CPU 2200处理的数据。另外，存储器件2100可以通过系统总线2600电连接到CPU 2200、RAM 2300、用户接口2400和电源2500。例如，存储器件2100可以通过控制器(未示出)连接到系统总线2600，或者可以直接连接到系统总线2600。当存储器件2100直接连接到系统总线2600时，CPU和RAM 2300可以用作控制器。
存储器件2100可以是非易失性存储器。另外，存储器件2100可以具有以上参照图1A至图3E所述的结构，并且可以根据以上参照图1A至图3E所述的制造方法来制造。根据一个实施例，存储器件2100可以包括：多个存储叠层，所述多个存储叠层被布置在第一方向和与第一方向交叉的第二方向上；第一内衬层，所述第一内衬层覆盖在第二方向上彼此相邻并且在第二方向上延伸的存储叠层的侧壁；第一气隙，所述第一气隙位于第一内衬层中；以及第二气隙，所述第二气隙位于在第一方向上彼此相邻并且在第二方向上延伸的存储叠层之间。由于存储器件2100的结构和制造方法与上述相同，因此将省略其的详细描述。
另外，存储器件2100可以是由如参照图5所述的多个存储芯片组成的多芯片封装体。
具有上述配置的计算系统2000可以是：计算机、超级移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、电子书，便携式多媒体播放器(PMP)、便携式游戏机、导航设备、黑盒子、数码相机、三维电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、用于在无线环境中发送/接收信息的设备、形成家庭网络的各种电子设备之一、形成计算机网络的各种电子设备之一、形成远程信息处理网络的各种电子设备之一、RFID设备或它们的组合。
由于根据本公开的实施例的计算系统2000包括具有增加的集成密度和改善的特性的存储器件2100，所以也可以改善计算系统2000的特性。
图7是图示了根据本公开的一个实施例的计算系统3000的配置的框图。
参见图7，根据本公开的实施例的计算系统3000可以包括软件层，所述软件层包括操作系统3200、应用程序3100、文件系统3300、转换层3400等。另外，计算系统3000可以包括诸如存储器件3500的硬件层。
操作系统3200可以管理计算系统3000的软件和硬件资源，并且可以控制中央处理单元的程序执行。应用程序3100可以指在计算系统3000中执行的各种应用程序，并且可以是由操作系统3200执行的实用程序。
文件系统3300可以指逻辑结构，所述逻辑结构被配置为：管理计算系统3000中存在的数据和文件，并且根据给定的规则来组织要存储在存储器件3500中的文件或数据。可以根据用于计算系统3000中的操作系统3200来确定文件系统3300。例如，当操作系统3200是基于微软Windows的系统时，文件系统3300可以是文件分配表(FAT)或NT文件系统(NTFS)。另外，当操作系统3200是基于Unix/Linux的系统时，文件系统3300可以是扩展文件系统(EXT)、Unix文件系统(UFS)或日志文件系统(JFS)。
图7以单独的块的方式图示了操作系统3200、应用程序3100和文件系统3300。然而，应用程序3100和文件系统3300可以包括在操作系统3200中。
转换层3400可以响应于来自文件系统3300的请求而将地址转换为适合于存储器件3500的格式。例如，转换层3400可以将由文件系统3300生成的逻辑地址转换为存储器件3500的物理地址。逻辑地址和物理地址的映射信息可以存储在地址转换表中。例如，转换层3400可以是闪存转换层(FTL)或通用闪存存储链路层(ULL)。
存储器件3500可以是非易失性存储器。另外，存储器件3500可以具有与以上参照图1A至图3E所述的实施例一致的结构，并且可以根据以上参照图1A至图3E所述的的实施例一致的制造方法来制造。根据一个实施例，存储器件3500可以包括：存储叠层，所述存储叠层布置在第一方向和与第一方向交叉的第二方向上；第一内衬层，所述第一内衬层覆盖在第二方向上彼此相邻并且在第二方向上延伸的存储叠层的侧壁；第一气隙，所述第一气隙位于第一内衬层中；以及第二气隙，所述第二气隙位于在第一方向上彼此相邻并且在第二方向上延伸的存储叠层之间。由于存储器件3500的结构和制造方法与上述各种实施例相同，因此将省略其的详细描述。
具有上述配置的计算系统3000可以被划分为在上层区域中操作的操作系统层和在下层区域中操作的控制器层。应用程序3100、操作系统3200和文件系统3300可以包括在操作系统层中，并且可以由计算系统3000的操作存储器驱动。另外，转换层3400可以包括在操作系统层或控制器层中。
由于根据本公开的实施例的计算系统3000包括具有增加的集成密度和改善的特性的存储器件3500，所以还可以改善计算系统3000的特性。
根据本公开的各种实施例的电子设备及其制造方法可以包括具有改进的操作特性和可靠性的多个存储单元。更具体地，可以在每对相邻的存储单元之间形成气隙，从而可以改善存储单元的特性。
本文已经公开了示例的实施例，并且尽管采用了特定术语，但是它们仅以一般性和描述性的意义来使用和解释，而不是出于限制的目的。在某些情况下，自从本专利文件的有效提交日期起，对于本领域普通技术人员显而易见的是，除非另有明确说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其它实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离所附权利要求中阐述的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (28)

1.一种电子设备，其包括：
半导体存储器，
其中，所述半导体存储器包括：
多个存储叠层，所述多个存储叠层在第一方向和第二方向上彼此相邻，所述第二方向与所述第一方向交叉；
多个第一内衬层，所述多个第一内衬层覆盖在所述第二方向上彼此相邻的存储叠层的侧壁，所述多个第一内衬层在所述第二方向上延伸；
多个第一气隙，所述多个第一气隙位于由所述第一内衬层覆盖的空间中；以及
多个第二气隙，所述多个第二气隙位于在所述第一方向上彼此相邻的每对存储叠层之间，所述多个第二气隙在所述第二方向上延伸，
其中，所述第一内衬层暴露出部分的所述多个存储叠层。
2.根据权利要求1所述的电子设备，其中，所述第一气隙中的每一个具有隔离的岛形状，并且所述第二气隙中的每一个具有线性形状。
3.根据权利要求1所述的电子设备，其中，所述第一内衬层暴露出所述多个存储叠层的下部。
4.根据权利要求1所述的电子设备，其中，所述第二气隙中的每一个的中心位于比所述第一气隙中的每一个的中心更高的水平。
5.根据权利要求1所述的电子设备，还包括：
多个绝缘图案，所述多个绝缘图案位于在所述第一方向上彼此相邻的每对存储叠层之间，所述多个绝缘图案分别在第二方向上延伸并且包括第二气隙。
6.根据权利要求1所述的电子设备，其中，所述多个存储叠层中的每一个顺序地包括层叠在一起的下电极、开关材料、中间电极、可变电阻材料和上电极。
7.根据权利要求6所述的电子设备，其中，所述第一内衬层中的每一个覆盖所述上电极的侧壁、所述可变电阻材料的侧壁以及所述中间电极的侧壁，并且暴露出所述开关材料的侧壁和所述下电极的侧壁。
8.根据权利要求1所述的电子设备，还包括：
多个第二内衬层，所述多个第二内衬层覆盖所述多个存储叠层的相对侧壁，所述相对侧壁在所述第二方向上彼此面对。
9.一种电子设备，其包括：
半导体存储器，
其中，所述半导体存储器包括：
多个行线，所述多个行线在第一方向上延伸；
多个列线，所述多个列线在与所述第一方向交叉的第二方向上延伸；
多个存储单元，所述多个存储单元分别位于所述行线和所述列线的交叉点处；
绝缘层，所述绝缘层位于所述行线和所述列线之间，所述绝缘层覆盖所述存储单元的侧壁；
多个第一气隙，所述多个第一气隙位于所述绝缘层中并且位于在所述第二方向上彼此相邻的每对存储单元之间，所述第一气隙中的每一个具有隔离的岛形状；
多个第二气隙，所述多个第二气隙位于所述绝缘层中并且位于在所述第一方向上彼此相邻的每对存储单元之间，所述第二气隙中的每一个具有在所述第二方向上延伸的线性形状，以及
覆盖在所述第二方向上彼此相邻的存储单元的侧壁的多个第一内衬层，所述多个第一内衬层在所述第二方向上并不连续、并隔离第一气隙。
10.根据权利要求9所述的电子设备，其中，所述绝缘层包括：
多个绝缘图案，所述多个绝缘图案位于在所述第一方向上彼此相邻的每对存储单元之间，所述多个绝缘图案分别在所述第二方向上延伸并且包括所述第二气隙。
11.根据权利要求10所述的电子设备，其中，所述存储单元中的每一个包括顺序层叠的下电极、开关材料、中间电极、可变电阻材料和上电极。
12.根据权利要求11所述的电子设备，其中，所述第一内衬层中的每一个覆盖所述上电极的侧壁、所述可变电阻材料的侧壁以及所述中间电极的侧壁，并且暴露出所述开关材料的侧壁和所述下电极的侧壁。
13.根据权利要求9所述的电子设备，还包括：
多个第二内衬层，所述多个第二内衬层覆盖所述存储单元的相对侧壁，所述相对侧壁在所述第二方向上彼此面对。
14.一种制造包括半导体存储器的电子设备的方法，所述方法包括：
形成层叠结构；
形成穿通层叠结构并且在第一方向上延伸的多个第一沟槽；
在所述第一沟槽的内壁上形成多个第一内衬层；
在所述第一沟槽中形成多个牺牲图案；
形成部分地穿通所述层叠结构并且在与所述第一方向交叉的第二方向上延伸的多个第二沟槽；
在所述第二沟槽的内壁上形成多个第二内衬层；
在形成所述第二内衬层后，通过向下延伸所述第二沟槽形成在所述第一方向和所述第二方向上彼此相邻的存储叠层；以及
通过经由所述第二沟槽去除所述牺牲图案，在所述第二内衬层中形成第一气隙。
15.根据权利要求14所述的方法，其中，所述第一气隙位于由在所述第二方向上彼此相邻的每对所述存储叠层之间的所述第二内衬层覆盖的空间中，所述第一气隙中的每一个具有隔离的形状。
16.根据权利要求14所述的方法，还包括：在形成所述第一气隙之后，在所述第二沟槽中形成第二气隙。
17.根据权利要求16所述的方法，其中，所述第二气隙位于在所述第一方向上彼此相邻的每对所述存储叠层之间，所述第二气隙中的每一个具有在所述第二方向上延伸的线性形状。
18.根据权利要求14所述的方法，其中，形成所述层叠结构包括：
形成下电极层；
在所述下电极层上形成开关材料层；
在所述开关材料层上形成中间电极层；
在所述中间电极层上形成可变电阻材料层；以及
在所述可变电阻材料层上形成上电极层。
19.根据权利要求18所述的方法，其中，形成所述多个第二沟槽包括：刻蚀所述上电极层、所述可变电阻材料层和所述中间电极层。
20.根据权利要求19所述的方法，其中，形成所述存储叠层包括：刻蚀所述开关材料层和所述下电极层。
21.根据权利要求14所述的方法，还包括：
在形成所述第二沟槽之前，在所述层叠结构上形成列线导电层。
22.根据权利要求21所述的方法，其中，所述层叠结构包括：行线导电层、下电极层、开关材料层、中间电极层、可变电阻材料层和上电极层，以及
其中，形成所述第二沟槽包括：刻蚀所述列线导电层、所述上电极层、所述可变电阻材料层和所述中间电极层。
23.根据权利要求22所述的方法，其中，形成所述存储叠层包括：刻蚀所述开关材料层和所述下电极层。
24.根据权利要求14所述的方法，其中，形成所述第一气隙包括：通过使用缓冲氧化物刻蚀剂BOE、稀释的氢氟酸DHF或二者来选择性地刻蚀所述牺牲图案。
25.根据权利要求14所述的方法，其中，形成所述第一气隙包括通过使用NF3气体、NH3气体、CF4气体或其组合选择性地刻蚀所述牺牲图案。
26.一种电子设备，其包括：
半导体存储器，
其中，所述半导体存储器包括：
多个存储叠层，所述多个存储叠层在第一方向和第二方向上彼此相邻，所述第二方向与所述第一方向交叉；
多个第一内衬层，所述多个第一内衬层覆盖在所述第二方向上彼此相邻的存储叠层的侧壁，所述多个第一内衬层在所述第二方向上延伸；
多个第一气隙，所述多个第一气隙位于由所述第一内衬层覆盖的空间中；
多个第二气隙，所述多个第二气隙位于在所述第一方向上彼此相邻的每对存储叠层之间，所述多个第二气隙在所述第二方向上延伸；以及
多个绝缘图案，所述多个绝缘图案位于在所述第一方向上彼此相邻的每对存储叠层之间，所述多个绝缘图案分别在第二方向上延伸并且包括第二气隙。
27.一种电子设备，其包括：
半导体存储器，
其中，所述半导体存储器包括：
多个存储叠层，所述多个存储叠层在第一方向和第二方向上彼此相邻，所述第二方向与所述第一方向交叉；
多个第一内衬层，所述多个第一内衬层覆盖在所述第二方向上彼此相邻的存储叠层的侧壁，所述多个第一内衬层在所述第二方向上延伸；
多个第一气隙，所述多个第一气隙位于由所述第一内衬层覆盖的空间中；
多个第二气隙，所述多个第二气隙位于在所述第一方向上彼此相邻的每对存储叠层之间，所述多个第二气隙在所述第二方向上延伸；以及
多个绝缘图案，所述多个绝缘图案位于在所述第一方向上彼此相邻的每对存储叠层之间，所述多个绝缘图案分别在第二方向上延伸并且包括第二气隙，
其中，所述多个存储叠层中的每一个顺序地包括层叠在一起的下电极、开关材料、中间电极、可变电阻材料和上电极。
28.根据权利要求27所述的电子设备，其中，所述第一内衬层中的每一个覆盖所述上电极的侧壁、所述可变电阻材料的侧壁以及所述中间电极的侧壁，并且暴露出所述开关材料的侧壁和所述下电极的侧壁。
CN201811024966.3A 2017-12-11 2018-09-04 电子设备及其制造方法 Active CN109904142B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0169415 2017-12-11
KR1020170169415A KR102422249B1 (ko) 2017-12-11 2017-12-11 전자 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN109904142A CN109904142A (zh) 2019-06-18
CN109904142B true CN109904142B (zh) 2023-06-06

Family

ID=66696436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811024966.3A Active CN109904142B (zh) 2017-12-11 2018-09-04 电子设备及其制造方法

Country Status (3)

Country Link
US (2) US10593878B2 (zh)
KR (1) KR102422249B1 (zh)
CN (1) CN109904142B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200086410A (ko) * 2019-01-08 2020-07-17 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
KR20200106681A (ko) * 2019-03-05 2020-09-15 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20220131322A (ko) 2020-03-03 2022-09-27 마이크론 테크놀로지, 인크. 멀티데크 메모리 어레이에 대한 개선된 아키텍처
JP2022051040A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 磁気記憶装置及び磁気記憶装置の製造方法
US11647682B2 (en) * 2021-05-14 2023-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array, semiconductor chip and manufacturing method of memory array

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140011149A (ko) * 2012-07-17 2014-01-28 우리산업 주식회사 전류센서 조립체
CN104779348A (zh) * 2014-01-13 2015-07-15 爱思开海力士有限公司 具有可变电阻层的半导体集成电路器件及其制造方法
KR20150090472A (ko) * 2014-01-29 2015-08-06 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9620633B2 (en) * 2014-06-06 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum well fin-like field effect transistor (QWFinFET) having a two-section combo QW structure
KR20170098589A (ko) * 2016-02-22 2017-08-30 삼성전자주식회사 메모리 소자 및 그 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8778749B2 (en) * 2011-01-12 2014-07-15 Sandisk Technologies Inc. Air isolation in high density non-volatile memory
US8569130B2 (en) * 2011-07-28 2013-10-29 Micron Technology, Inc. Forming air gaps in memory arrays and memory arrays with air gaps thus formed
JP2014007088A (ja) * 2012-06-26 2014-01-16 Hitachi Maxell Ltd 非水電解質二次電池およびその製造方法
KR101950349B1 (ko) * 2012-12-26 2019-02-20 에스케이하이닉스 주식회사 보이드 프리 폴리실리콘 갭필 방법 및 그를 이용한 반도체장치 제조 방법
KR101998788B1 (ko) * 2013-04-22 2019-07-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102171264B1 (ko) * 2014-06-18 2020-10-28 삼성전자 주식회사 저 유전율 층을 가지는 메모리 소자 및 그 제조방법
KR20150145823A (ko) * 2014-06-19 2015-12-31 삼성전자주식회사 메모리 장치 및 그 제조 방법
KR102302231B1 (ko) * 2015-03-05 2021-09-14 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR20160124581A (ko) * 2015-04-20 2016-10-28 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
US10461185B2 (en) * 2017-12-22 2019-10-29 Micron Technology, Inc. Assemblies having conductive structures along pillars of semiconductor material
KR102541562B1 (ko) * 2018-08-10 2023-06-08 삼성전자주식회사 가변 저항 메모리 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140011149A (ko) * 2012-07-17 2014-01-28 우리산업 주식회사 전류센서 조립체
CN104779348A (zh) * 2014-01-13 2015-07-15 爱思开海力士有限公司 具有可变电阻层的半导体集成电路器件及其制造方法
KR20150090472A (ko) * 2014-01-29 2015-08-06 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9620633B2 (en) * 2014-06-06 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum well fin-like field effect transistor (QWFinFET) having a two-section combo QW structure
KR20170098589A (ko) * 2016-02-22 2017-08-30 삼성전자주식회사 메모리 소자 및 그 제조방법

Also Published As

Publication number Publication date
US10862033B2 (en) 2020-12-08
KR102422249B1 (ko) 2022-07-19
KR20190069054A (ko) 2019-06-19
US20190181341A1 (en) 2019-06-13
US20200168795A1 (en) 2020-05-28
CN109904142A (zh) 2019-06-18
US10593878B2 (en) 2020-03-17

Similar Documents

Publication Publication Date Title
CN109904142B (zh) 电子设备及其制造方法
US10879461B2 (en) Electronic device and method for fabricating the same
US10042767B2 (en) Electronic device and method for fabricating the same
US8796662B2 (en) Semiconductor devices with vertical structure including data storage layer or pattern
US11716911B2 (en) Electronic device
US20190131348A1 (en) Semiconductor memory device including a line-type selection interconnection, and an electronic system including semiconductor memory device
CN110858620B (zh) 电子设备以及用于制造其的方法
US10692931B2 (en) Electronic device and method for fabricating the same
US10411070B2 (en) Semiconductor memory device including a selection element pattern confined to a hole
CN112635516A (zh) 电子器件及其制造方法
US10181444B2 (en) Electronic device and method for fabricating the same
US9887353B2 (en) Electronic device and method for fabricating the same
US20210391387A1 (en) Electronic device and method for fabricating the same
US11568928B2 (en) Electronic device
US11437395B2 (en) Electronic device and method for fabricating the same
US11171178B2 (en) Semiconductor memory device having a variable resistence layer
KR20230062118A (ko) 전자 장치 및 그 제조 방법
KR20200118705A (ko) 전자 장치 및 그 제조 방법
CN112768487A (zh) 电子器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant