CN110858576A - 覆晶封装基板及其制法 - Google Patents

覆晶封装基板及其制法 Download PDF

Info

Publication number
CN110858576A
CN110858576A CN201810973106.8A CN201810973106A CN110858576A CN 110858576 A CN110858576 A CN 110858576A CN 201810973106 A CN201810973106 A CN 201810973106A CN 110858576 A CN110858576 A CN 110858576A
Authority
CN
China
Prior art keywords
conductive
layer
insulating
core layer
chip package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810973106.8A
Other languages
English (en)
Other versions
CN110858576B (zh
Inventor
周保宏
余俊贤
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Xinzhou Technology Xiamen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinzhou Technology Xiamen Co Ltd filed Critical Xinzhou Technology Xiamen Co Ltd
Priority to CN201810973106.8A priority Critical patent/CN110858576B/zh
Priority to US16/542,569 priority patent/US11139230B2/en
Publication of CN110858576A publication Critical patent/CN110858576A/zh
Application granted granted Critical
Publication of CN110858576B publication Critical patent/CN110858576B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种覆晶封装基板及其制法，通过于核心层的相对两侧上分别叠设强化层，以增加该覆晶封装基板的刚性强度，促使本发明的核心层能朝超薄化设计，且其中导电部的端面尺寸又可依需求朝微小化设计，因而能增加单位面积内电性连接点的数量，以及制作出细线路间距及高布线密度的线路部，进而能满足高集积芯片/大尺寸基板的封装需求，以及还可避免电子封装件发生弯翘。

Description

覆晶封装基板及其制法
技术领域
本发明涉及一种覆晶封装基板，特别涉及一种半导体封装制程用的覆晶封装基板及其制法。
背景技术
随着产业应用的发展，近年来逐渐朝向5G高频通信、AR、VR等发展，因此更需要研发高阶半导体的封装技术，以应用于如人工智能(AI)芯片、高阶芯片、多芯片等的半导体覆晶封装或多芯片封装，而在此封装需求之下，封装尺寸势必越来越大，叠层数也越来越高，导致线路设计更是朝高密度、细线路间距、高电性连接点数等方向设计，借此满足上揭芯片的封装需求。
目前在高阶芯片封装及应用的缺点是现有的覆晶封装基板，因为要配合高集积尺寸芯片(如AI芯片等)的封装，为了满足更多的电性连接点数量、大量且复杂的线路需求，以及避免板翘现象的发生，所以势必要加厚核心层尺寸，但也因而造成其穿孔(Throughhole)的断面尺寸变大，致使其电性连接点的间距也变大，故导致在单位面积内的电性连接点数量变少、线路密度变低、线路间距变大，而为了满足上揭需求，只好将覆晶封装基板的尺寸变得更大、更厚，因此造成封装作业变得更加的困难。
因此，现有业界是使用大尺寸的覆晶封装基板，如45×45mm2、70×70mm2或80×80mm2等大尺寸覆晶封装基板结构，以承载如人工智能(AI)芯片、高阶芯片或多芯片等高积集尺寸芯片来进行封装。如图1A所示，该电子装置1包括：一电路板18、一设于该电路板18上的大尺寸版面覆晶封装基板1a、以及一结合于该覆晶封装基板1a上的高集积尺寸半导体芯片19。具体地，如图1B所示，该覆晶封装基板1a包括一核心层10、设于该核心层10上、下两侧面上的增层(build up)结构11、及设于该增层结构11上的防焊层12，其中，该核心层10具有导电通孔100以电性连接该增层结构11的线路层110，且该增层结构11还包含至少一包覆这些线路层110的介电层111，并令该防焊层12外露出该增层结构11最外侧的线路层110，从而供作为电性连接点112，以通过焊锡材料13结合该电路板18及该半导体芯片19。
现有核心层10的制作中，是采用玻纤配合环氧树酯所组成的基材，如BT(Bismaleimide Triazine)或FR5等，再于其上进行导电通孔100制程，如机械钻孔、激光钻孔或双锥状盲孔(如图1C所示的导电通孔100’)等成孔步骤，再于孔中电镀导电层或再填入填充材(如图1B及图1C所示的全部导电通孔100、100’、或如图1D所示的导电材100a与绝缘材100b)。
然而，现有应用于高集积/大尺寸的覆晶封装基板1a会产生明显缺点，例如：该核心层10是采用玻纤配合环氧树酯所组成的基材，因该覆晶封装基板1a于各层间材料的热膨胀系数(Coefficient of thermal expansion，简称CTE)不一致，因而于封装时易产生板翘，致使其与该半导体芯片19之间连接不良(如焊锡材料13’未接合或断裂)、或于焊接时，其与该电路板18之间会发生连接不良(如焊锡材料13”未接合或断裂)，更严重的是可能因为应力关系，会造成该半导体芯片19本身的破裂、或该半导体芯片19的电性失效。
因此，业界遂有将该核心层10的厚度h加厚，如厚度h从原本0.8毫米(mm)搭配0.1mm的孔径w，增加厚度h至1.2mm时则须搭配0.2mm以上的孔径w，以增加该覆晶封装基板1a的刚性强度，以改善板翘问题，但却因而产生更多的缺点，如下：
第一、加厚该核心层10的方式，不符合朝超薄化或微小化的封装设计的需求。
第二、单位面积内的电性连接点的数量无法增加。具体地，加厚该核心层10的结果，造成在传统技术之下势必让这些导电通孔100、100’的端面尺寸变大(即该孔径w变大)，进而造成这些导电通孔100、100’的间距变大，故导致单位面积内电性连接点的数量变少。
第三、线路间距变大及线路密度变低。具体地，加厚该核心层10的结果，造成在传统技术之下势必让这些导电通孔100、100’的端面尺寸变大而占用布线面积，导致其上方线路层110的线路布线面积缩减，进而难以制作细线路间距或高密度线路的线路层110。
第四、该导电通孔100、100’内更难完成电镀及顺利填入填充材。具体地，加厚该核心层10的结果，将导致这些导电通孔100、100’变深，因而更难以在变深的导电通孔100、100’内完成电镀甚至产生包孔现象，也难以将填充材100b顺利的填入变深的导电通孔100、100’内。
第五、该导电通孔100、100’的加工成本与难度随着该核心层10加厚而变高。具体地，兹因现有核心层10是采用含玻纤布的介电材来加厚该核心层10以改善板翘的问题，但是于该材质上以激光或机械钻孔进行较深的导电通孔100、100’加工时，不但难以制造出细小端面尺寸的导电通孔100、100’，更因而致使制作成本居高不下。
第六、导电阻值变高，且电性变差。具体地，由于增加该核心层10的厚度h，使该覆晶封装基板1a的整体厚度变厚，势必导电路径变长而使电阻值变高，导致电性变差。
第七、散热性变差。具体地，增加核心层10的厚度，促使整个覆晶封装基板1a变厚，势必增加该覆晶封装基板1a的散热难度，导致散热性变差而影响整体效能与寿命。
因此，如何克服现有技术中的种种问题，实已成为目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种覆晶封装基板及其制法，能满足高集积芯片/大尺寸基板的封装需求。
本发明的覆晶封装基板，包括：核心层，其具有相对的第一侧与第二侧，且该核心层内设有多个第一导电柱，又该第一导电柱的相对二端分别连通该核心层的第一侧与第二侧；强化层，其通过第一绝缘层以分别叠设结合于该核心层的第一侧与第二侧上，且该强化层上对应于该核心层的这些第一导电柱处设有多个开口，又该强化层与开口上藉第二绝缘层包覆住，其中该第一绝缘层及第二绝缘层作为绝缘部；第二导电柱，其设于该开口内，并且未与该强化层相接触，又该第二导电柱的其中一端连接该第一导电柱，而另一端连通该绝缘部的表面，其中，该第一导电柱与该第二导电柱作为导电部；以及线路部，其形成于这些绝缘部上且连接该导电部的第二导电柱。
前述的覆晶封装基板中，该核心层为绝缘材(如不包含玻纤布的有机树酯、含有填充材(如SiO2或玻纤粉等)的有机树酯、或绝缘的无机材(如绝缘氧化物、氮化物、铝化物或陶瓷类等))，或为导电材(如铝、铝合金、不锈钢、铜、铜合金、镍铁合金或其它导电材料等)。
前述的覆晶封装基板中，该强化层为导电材(如铝、铝合金、不锈钢、铜、铜合金、镍铁合金或其它导电材料)或绝缘材(如高刚性的陶瓷材(如Al2O3或AlN)、塑钢、碳纤维或其它)。
本发明还提供一种覆晶封装基板的制法，包括：提供一具有相对的第一侧与第二侧的绝缘材核心层(如不包含玻纤布的有机树酯、含有填充材(如SiO2或玻纤粉等)的有机树酯、或绝缘的无机材(如绝缘氧化物、氮化物、铝化物或陶瓷类等))，且该核心层配置有多个第一导电柱，其中，该第一导电柱的相对二端分别连通该核心层的第一侧与第二侧；于该核心层的第一侧与第二侧上分别通过第一绝缘层各自结合一强化层；于这些强化层对应于这些第一导电柱之处形成开口；形成第二绝缘层于这些强化层上及这些开口中，以令这些第一绝缘层与第二绝缘层作为绝缘部，使这些绝缘部包覆这些强化层；于这些绝缘部对应这些开口处之中形成第二导电柱，且该第二导电柱的其中一端连接该第一导电柱，而另一端连通至该绝缘部的表面，以令该第一导电柱与该第二导电柱作为导电部；以及于这些绝缘部上形成线路部，且该线路部连接这些导电部的第二导电柱。
前述的覆晶封装基板的制法中，该第一导电柱与第二导电柱以电镀、沉积或填充导电材的方式形成。
本发明再提供一种覆晶封装基板的制法，包括：提供一具有相对的第一侧与第二侧的导电材核心层(如铝、铝合金、不锈钢、铜、铜合金、镍铁合金或其它导电材料)，且该核心层的第二侧通过第一绝缘层结合至一强化层上；于该核心层上形成多个环状开孔，通过这些开孔框围出多个第一导电柱；于该核心层的第一侧上通过另一第一绝缘层结合另一强化层，且通过该第一绝缘层填入这些开孔中以绝缘该核心层与这些第一导电柱；于这些强化层对应这些第一导电柱之处形成开口；形成第二绝缘层于该强化层上及这些开口中，以令这些第一绝缘层与第二绝缘层作为绝缘部，使这些绝缘部包覆这些强化层；于这些绝缘部对应这些开口处之中形成第二导电柱，且该第二导电柱的其中一端连接该第一导电柱，而另一端连通该绝缘部的表面，以令该第二导电柱与该第一导电柱作为导电部；以及于这些绝缘部上形成线路部，且这些线路部连接这些导电部的第二导电柱。
前述的覆晶封装基板的制法中，该第二导电柱以电镀、沉积或填充导电材的方式形成。
前述的覆晶封装基板及其制法中，该第一导电柱与该第二导电柱的端面尺寸为相同或不相同。
前述的覆晶封装基板及其制法中，该线路部为单层线路形式或增层线路形式。
由上可知，本发明的覆晶封装基板及其制法，主要通过将该强化层设于该核心层的第一侧与第二侧上，以增加该覆晶封装基板的刚性强度，所以相较于现有技术，本发明的覆晶封装基板不仅能避免于半导体封装制程中发生板翘，且该导电部的端面尺寸又可依需求朝微小化设计，因而能增加单位面积内电性连接点的数量，以及制作出细线路间距及高布线密度的线路部，进而能满足高集积芯片的封装需求者。
附图说明
图1A为现有电子装置的剖视示意图；
图1B为现有封装基板的剖视示意图；
图1C及图1D为各种现有导电通孔的剖视示意图；
图2A至图2E为本发明的覆晶封装基板的制法的第一实施例的剖视示意图；其中，图2A’及图2A”为图2A的其它实施例，图2D’为图2D的局部立体图；
图2F为图2E的应用的剖视示意图；
图3A至图3E为本发明的覆晶封装基板的制法的第二实施例的剖视示意图；其中，图3A’为图3A的局部俯视图，图3D’为图3D的局部立体图；
图3F为图3E的应用的剖视示意图；
图4A至图4C为本发明的覆晶封装基板的核心层的不同实施例的剖视示意图；以及
图5A及图5B为本发明的覆晶封装基板的核心层的其它实施例的剖视示意图。
附图标记说明：
1 电子装置
1a 封装基板
10、21、31 核心层
100、100’ 导电通孔
100a 导电材
100b 绝缘材
11 线路结构
110、261 线路层
111、260 介电层
112 电性连接点
12 防焊层
13、13’、13”、280 焊锡材料
18 电路板
19 半导体芯片
2、2’、3、3’ 覆晶封装基板
2a、3a 核心结构
2”、3” 电子封装件
20、30 导电部
20a、20a’、20a”、30a、40a、40b、40c 第一导电柱
20b 第二导电柱
20c 连续面
200 柱体
21a、31a 第一侧
21b、31b 第二侧
22、23 强化层
220、230 开口
24 绝缘部
24a 第一绝缘层
24b 第二绝缘层
240 通孔
25、26 线路部
262、263 电性接触垫
27 绝缘保护层
28、38、99 导电元件
280 焊锡材料
281 金属凸块
90 电子元件
30c、50c、50c’ 周身
91 导电凸块
310 开孔
92 底胶
H、h、D 厚度
L 端面交界处
S 凹凸状
t 端面尺寸
w 孔径。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容轻易地了解本发明的其他优点及技术效果。
须知，本说明书附图所示出的结构、比例、大小等，均仅用以配合说明书所公开的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的技术效果及所能实现的目的下，均应仍落在本发明所公开的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范围。
图2A至图2E为本发明的覆晶封装基板2的制法的第一实施例的剖视示意图。
如图2A所示，提供一具有相对的第一侧21a与第二侧21b的核心层21，且该核心层21中嵌埋有多个第一导电柱20a，其中，该第一导电柱20a的相对两端面分别连通及外露于该第一侧21a与第二侧21b，又该第一导电柱20a可由电镀、沉积或填充导电材(如锡膏、导电胶等)等方式形成。
于本实施例中，形成该核心层21的材质为如介电材的绝缘材，该介电材可为不包含玻纤布的有机树酯材或含有填充材(如SiO2或玻纤粉等)的有机树酯，具体地，该有机介电材的种类还包含铸模化合物(Molding Compound)、环氧模压树脂(Epoxy MoldingCompound，简称EMC)或底层涂料(Primer)；该介电材抑或可为绝缘的无机材(如绝缘氧化物、氮化物、铝化物或陶瓷类等)。
此外，该第一导电柱20a的周身未延伸有线路，且该第一导电柱20a由多个相互接续堆叠的柱体200所组成，且各该柱体200的端面尺寸为不相同(如图2A所示)或相同(如图2A’所示)，使各该柱体200的端面交界处L呈阶梯状(如图2A所示)或呈平直状(如图2A’所示)。应可理解地，该第一导电柱20a也可一体成形制作，且该第一导电柱20a的周身也可为连续面20c(如弧面、如图2A’所示的第一导电柱20a’的平直面、或图2A”所示的第一导电柱20a”的双锥面)。因此，有关该第一导电柱20a的轮廓形状并无特别限制。
另外，该第一导电柱20a的柱体接续堆叠层数或周身形式均可依需求设计，如图4A至图4C所示，该第一导电柱40a、40b、40c包含三层相互接续堆叠的柱体200。
如图2B所示，于该核心层21的第一侧21a与第二侧21b上分别通过第一绝缘层21a、21b各自设置结合一强化层22、23，且通过图案化制程，于该强化层22、23上对应于这些第一导电柱20a之处形成多个开口220、230。
于本实施例中，形成该强化层22、23的材质为导电材，如铝、铝合金、不锈钢、铜、铜合金、镍铁合金或其它导电材料。或者，该强化层22、23的材质可为绝缘材，如高刚性的陶瓷材(如Al2O3或AlN)、塑钢、碳纤维或其它。因此，有关该强化层22、23的材质可依需求设计，并不限于上述。
此外，该第一绝缘层24a为有机介电材，且该有机介电材例如为有机粘着材；具体地，该有机介电材的种类还包含铸模化合物(Molding Compound)、环氧模压树脂(EpoxyMolding Compound，简称EMC)、底层涂料(Primer)或高比例充填材(SiO2-75％以上)。
如图2C所示，于该强化层22、23上及这些开口220、230中形成第二绝缘层24b，以令该第一绝缘层24a与第二绝缘层24b作为绝缘部24，使该绝缘部24包覆该强化层22、23，且通过图案化制程，于该绝缘部24上以激光方式形成多个对应各这些开口220、230的通孔240，使各该通孔240对应外露出各该第一导电柱20a的两端面。
于本实施例中，该第二绝缘层24b以涂布方式或压合方式形成于该强化层22、23上及该开口220、230中，且该第二绝缘层24b为有机介电材，该有机介电材可为不包含玻纤布的有机树酯材或含有填充材(如SiO2或玻纤粉等)的有机树酯，具体地，该有机介电材的种类还包含ABF(Ajinomoto Build-up Film)、FR5、RCC、铸模化合物(Molding Compound)、环氧模压树脂(Epoxy Molding Compound，简称EMC)、底层涂料(Primer)或高比例充填材(SiO2-75％以上)等；应可理解地，该第一绝缘层24a与第二绝缘层24b可相同或不相同。
此外，该绝缘部24中的铸模化合物或底层涂料具抗翘曲的技术效果。
如图2D所示，于这些绝缘部24的这些通孔240中以电镀、沉积或填充导电材(如锡膏、导电胶等)等方式形成多个第二导电柱20b，以令各该第二导电柱20b堆叠接触及电性连接各该第一导电柱20a，且于该绝缘部24的最外侧的两表面上同时或分次各电镀形成一单层线路形式的线路部25，以令该线路部25电性连接这些第二导电柱20b。
于本实施例中，相互对应连接的一个该第一导电柱20a与两个该第二导电柱20b作为单一堆叠柱状导电部20，且该导电部20的周身(或外观轮廓)呈凹凸状S(如图2D’所示)，例如，该第一导电柱20a的端面尺寸t(如图2D’所示)与这些第二导电柱20b的端面尺寸为不相同。应可理解地，该导电部20的周身(或外观轮廓)也可为平直面或平斜面。因此，有关该导电部20的轮廓形状并无特别限制。
此外，该核心层21与两该强化层22、23构成核心结构2a。
又，该线路部26也可为增层形式，即依需求设计布设线路的层数。具体地，如图2E所示，于该绝缘部24的最外侧的两表面上同时或分次各形成一增层线路形式的线路部26，其包括至少一介电层260及多个结合该介电层260的线路层261，且该线路部26上可形成一绝缘保护层27，以令该绝缘保护层27外露出最外侧线路层261，从而供作为结合导电元件28或焊球(图略)的电性接触垫262、263。具体地，该介电层260可为环氧树脂，如ABF、预浸材或环氧模压树脂(EMC)，且该绝缘保护层27可为防焊材，如感光型油墨、ABF或非感光型介电材(如EMC)等，而该导电元件28可包含焊锡材料280及/或金属凸块281(如铜凸块)。
另外，于后续制程中，如图2F所示的电子封装件2”的结构中，可于该覆晶封装基板2的其中一侧的线路部25或该覆晶封装基板2’的其中一侧的电性接触垫262上通过导电元件28接置至少一电子元件90(如图2F所示)。另一方面，于该覆晶封装基板2的另一侧的线路部26或该覆晶封装基板2’的另一侧的电性接触垫263上接置如焊球的导电元件99，从而供外接一电路板(图略)。
所述的电子元件90为主动元件、被动元件(无源元件)或其二者组合，其中，该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。例如，该电子元件以覆晶方式电性连接线路部。具体地，该电子元件90通过多个导电凸块91及/或这些导电元件28设于该覆晶封装基板2、2’上，再以底胶92包覆这些导电凸块91及/或这些导电元件28、或以封装层(图略)包覆该电子元件90。
所述的封装层可为压合制程用的薄膜、模压制程用的封装胶体或印刷制程用的胶材等，且形成该封装层的材质为聚酰亚胺(PI)、干膜(dry film)、环氧树脂(epoxy)或封装材，并无特别限制。
图3A至图3E为本发明的覆晶封装基板3的制法的第二实施例的剖视示意图。本实施例与第一实施例的主要差异在于核心层的材质，其它构形大致相同，故以下不再赘述相同处。
如图3A所示，提供一具有相对的第一侧31a与第二侧31b的导电材核心层31(如铝、铝合金、不锈钢、铜、铜合金、镍铁合金或其它导电材料等)，且该核心层31以其第二侧31b通过第一绝缘层24a结合于一强化层23上；又该核心层31上形成多个环状开孔310，通过这些开孔310框围出多个第一导电柱30a，其中，该第一导电柱30a的相对二端面分别对应于该核心层31的第一侧31a与第二侧31b。
于本实施例中，该第一导电柱30a的周身未延伸有线路，且该第一导电柱30a为一体成形制作。具体地，如图3A’所示，蚀刻该核心层31以形成多个呈上宽下窄状的环状开孔310，使这些环状开孔310框围出该第一导电柱30a。
另外，该第一导电柱30a的周身形状可依需求设计，如图5A所示锥弧形周身50c(上窄下宽状)、或如图5B所示的双锥弧形周身50c’(分次蚀刻制作)。
如图3B所示，于该核心层31的第一侧31a上也通过另一第一绝缘层24a结合设置另一强化层22，且该第一绝缘层24a还填入这些开孔310内以绝缘该核心层31与这些第一导电柱30a。接着，通过图案化制程，于该强化层22、23对应于这些第一导电柱30a之处形成多个开口220、230。
于本实施例中，形成该强化层22、23的材质为导电材，如铝、铝合金、不锈钢、铜、铜合金、镍铁合金或其它导电材料。或者，该强化层22、23的材质可为绝缘材，如高刚性的陶瓷材(如Al2O3或AlN)、塑钢、碳纤维或其它。因此，有关该强化层22、23的材质可依需求设计，并不限于上述。
如图3C所示，于该强化层22、23上及这些开口220、230中形成第二绝缘层24b，以令该第一绝缘层24a与第二绝缘层24b作为绝缘部24，使该绝缘部24包覆该强化层22、23与该核心层31，且通过图案化制程，于该绝缘部24上以激光方式形成对应各这些开口220、230的通孔240，使各该通孔240对应外露出各该第一导电柱30a的两端面。
如图3D所示，于该绝缘部24的多个通孔240中以电镀、沉积或填充导电材(如锡膏、导电胶等)等方式形成多个第二导电柱20b，以令各该第二导电柱20b电性连接各该第一导电柱30a，且于该绝缘部24的二外侧面上同时或分次各以电镀形成一单层线路形式的线路部25，以令该线路部25电性连接这些第二导电柱20b。
于本实施例中，该第二导电柱20b的其中一端连接该第一导电柱30a，而另一端连通该绝缘部24的表面，以令该第一导电柱30a与这些第二导电柱20b作为堆叠柱状导电部30，且该导电部30的周身(或外观轮廓)呈凹凸状S(如图3D’所示)，例如，该第一导电柱30a的端面尺寸t与这些第二导电柱20b的端面尺寸为不相同。应可理解地，该导电部30的周身(或外观轮廓)也可为平面。因此，有关该导电部30的轮廓形状并无特别限制。
此外，该核心层31与该两强化层22、23构成核心结构3a。
又，该线路部26也可为增层形式，即依需求设计布设线路的层数。具体地，如图3E所示的覆晶封装基板3’，该线路部26可包含于该绝缘部24的二外侧面上同时或分次各以增层线路形式形成的线路结构，其包括至少一介电层260及多个结合该介电层260的线路层261，且该线路部26上可形成一绝缘保护层27，以令该绝缘保护层27外露出最外侧线路层261，从而供作为结合导电元件38或焊球(图略)的电性接触垫262、263。具体地，该介电层260可为环氧树脂，如ABF、预浸材或环氧模压树脂(EMC)，且该绝缘保护层27可为防焊材，如感光型油墨、ABF或非感光型介电材(如EMC)等，而该导电元件38可为焊锡材料。
另外，于后续制程中，如图3F所示的电子封装件3”的结构中，可于该覆晶封装基板3的其中一侧的线路部25或该覆晶封装基板3’的其中一侧的电性接触垫262上通过导电元件38接置至少一电子元件90(如图3F所示)。另一方面，于该覆晶封装基板3的另一侧的线路部25或该覆晶封装基板3’的另一侧的电性接触垫263上接置如焊球的导电元件99，从而供外接一电路板(图略)。
所述的电子元件90为主动元件、被动元件或其二者组合，其中，该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。例如，该电子元件以覆晶方式电性连接线路层。具体地，该电子元件90通过多个导电凸块91及/或这些导电元件38设于该覆晶封装基板3、3’上，再以底胶92包覆这些导电凸块91及/或这些导电元件38、或以封装层(图略)包覆该电子元件90。
所述的封装层可为压合制程用的薄膜、模压制程用的封装胶体或印刷制程用的胶材等，且形成该封装层的材质为聚酰亚胺(PI)、干膜(dry film)、环氧树脂(epoxy)或封装材，并无特别限制。
本发明的制法通过将该强化层22、23分别设于该核心层21、31的第一侧21a、31a与第二侧21b、31b而形成该复合强化核心结构2a、3a，以增加该覆晶封装基板2、2’、3、3’的刚性强度，故相较于现有技术，当本发明的覆晶封装基板2、2’、3、3’应用于半导体的高集积/大尺寸封装制程时，其良好的刚性特质，因而能确保于封装高温制程时不会发生板翘，进而能避免其与半导体芯片或电路板之间发生连接不良的问题。
因此，利用该复合强化核心结构2a、3a的设计以提高该覆晶封装基板2、2’、3、3’的刚性，因而可避免半导体封装制程的板翘问题，故相较于现有技术，本发明的制法更利于该覆晶封装基板2、2’、3、3’朝薄化设计。
此外，若欲增加该覆晶封装基板2、2’、3、3’的刚性强度时，仅需依强度需求来微量调整该强化层22、23的厚度D(如图2B或图3B所示)，因而无需大幅增厚该核心层21、31，故该导电部20、30的端面可依需求朝微小化设计，因而能增加其上方线路部25、26的线路布线面积，进而能增加该电性接触垫262、263的数量。
本发明还提供一种覆晶封装基板2、2’、3、3’，包括：一核心层21、31、两强化层22、23、绝缘部24、多个第二导电柱20b以及至少一线路部25、26。
所述的核心层21、31具有相对的第一侧21a、31a与第二侧21b、31b，且该核心层21、31内设有多个第一导电柱20a、30a，又该第一导电柱20a、30a的相对二端分别连通该核心层21、31的第一侧21a、31a与第二侧21b、31b，而该核心层21、31与这些第一导电柱20a、30a为相互绝缘。
所述的强化层22、23通过第一绝缘层24a分别叠设结合于该核心层21、31的第一侧21a、31a与第二侧21b、31b上，且该强化层22、23上对应于这些第一导电柱20a、30a处设有多个开口220、230，又该强化层22、23及开口220、230上包覆有第二绝缘层24b，其中该第一绝缘层24a及第二绝缘层24b作为绝缘部24。
所述的第二导电柱20b设于该开口220、230内，且该第二导电柱20b的其中一端连接该第一导电柱20a、30a，而另一端连通该绝缘部24的表面，其中，该第一导电柱20a、30a与该第二导电柱20b作为导电部20、30。
所述的线路部25、26以单层线路形式或增层线路形式同时或分次各自形成于该绝缘部24的最外侧的两表面上，且电性连接这些导电部20、30的第二导电柱20b。
于一实施例中，该核心层21为绝缘材，如不包含玻纤布的有机树酯、含有填充材(如SiO2或玻纤粉等)的有机树酯、或绝缘的无机材(如绝缘氧化物、氮化物、铝化物或陶瓷类等)；其中，设于该绝缘材核心层21中的该第一导电柱20a，其由单一柱体或由多个柱体接续堆叠而形成(如图4A、图4B、图4C所示)，且该每一彼此接续堆叠柱体的端面尺寸可相同或不相同。
于一实施例中，该核心层31为导电材，如铝、铝合金、不锈钢、铜、铜合金、镍铁合金或其它导电材料，且该核心层31与这些第一导电柱30a间形成有隔离彼此的环状开孔310，又该开孔310中充满第一绝缘层24a。
于一实施例中，该强化层22、23为导电材，如铝、铝合金、不锈钢、铜、铜合金、镍铁合金或其它导电材料。
于一实施例中，该强化层22、23为绝缘材，如高刚性的陶瓷材(如Al2O3或AlN)、塑钢、碳纤维或其它。
于一实施例中，各该导电部20、30具有一第一导电柱20a、30a与多个第二导电柱20b，且该第一导电柱20a、30a的端面尺寸与该第二导电柱20b的端面尺寸为相同或不相同。例如，该导电部20、30的周身呈凹凸状S(如图2D’及图3D’所示)。应可理解地，该导电部20、30的周身(或外观轮廓)也可为平面。因此，有关该导电孔部20、30的轮廓形状并无特别限制。
综上所述，本发明的覆晶封装基板及其制法，通过复合强化核心结构的设计，以增加该覆晶封装基板的刚性强度，故当本发明的该覆晶封装基板应用于高集积/大尺寸半导体封装制程时，可避免封装件发生板翘的问题。
因此，兹将通过本发明特征所产生的技术效果说明如下：
第一、因本发明的覆晶封装基板2、2’、3、3’具有强化的高刚性核心结构2a、3a的支撑作用，促使该覆晶封装基板2、2’、3、3’于进行电子封装件2”、3”的高集积/大尺寸封装作业时，即使是各层间材料的热膨胀系数(Coefficient of thermal expansion，简称CTE)不一致，也不会因而发生弯翘(warpage)、或与电子元件90(现有半导体芯片19)间的连接不良(如导电凸块91、导电元件28、38或焊锡材料13’未接合)、或与电路板间的连接不良(如现有焊锡材料13”未接合)、或因为热应力关系而造成该电子元件90(现有半导体芯片19)本身的破裂或电性失效者。
第二、因本发明的覆晶封装基板2、2’、3、3’具有强化的高刚性核心结构2a、3a的支撑作用，促使该覆晶封装基板2、2’、3、3’及藉其完成的电子封装件2”、3”可以进行高集积/大尺寸的封装作业及朝超薄化设计。
第三、因本发明的核心层21、31能维持超薄化设计，故本发明的导电部20、30的端面可依需求朝微小化设计，因而达到该导电部20、30细间距化的目的。
第四、因本发明的导电部20、30能细间距化设计，故能降低该线路部25、26的线路布线限制，进而易于制作高密度的线路配置。
第五、因本发明的核心层21、31能维持超薄化设计，故不会增加该导电部20、30的高度，因而能降低导电阻值，进而提升电性技术效果。
第六、因本发明的核心层21、31能维持超薄化设计，故能大幅降低该核心层21、31内的导通孔的加工难度与成本。
第七、因本发明的覆晶封装基板2、2’、3、3’具有强化的高刚性核心结构2a、3a的支撑作用，促使该覆晶封装基板2、2’、3、3’及藉其完成的电子封装件2”、3”可以朝超薄化设计，所以可有效提升该电子封装件2”、3”的散热性，因而能能确保应用端的效能稳定性。
上述实施例仅用以例示性说明本发明的原理及其技术效果，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的构思及范围下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种覆晶封装基板，其特征在于，包括：
核心层，其具有相对的第一侧与第二侧，且该核心层内设有多个第一导电柱，又该第一导电柱的相对二端分别连通该核心层的第一侧与第二侧；
强化层，通过第一绝缘层以分别叠设结合于该核心层的第一侧与第二侧上，且该强化层上对应于该核心层的所述第一导电柱处设有多个开口，又该强化层及其开口上包覆有一层第二绝缘层，其中该第一绝缘层及第二绝缘层作为绝缘部；
第二导电柱，其设于所述开口内，且该第二导电柱的其中一端连接该第一导电柱，而另一端连通该绝缘部的表面，其中，该第一导电柱与该第二导电柱作为导电部；以及
线路部，其形成于该绝缘部上且连接该导电部的第二导电柱。
2.根据权利要求1所述的覆晶封装基板，其特征在于，该核心层为绝缘材。
3.根据权利要求2所述的覆晶封装基板，其特征在于，该核心层中的第一导电柱，其由单一柱体构成。
4.根据权利要求2所述的覆晶封装基板，其特征在于，该核心层中的第一导电柱，其由多个柱体接续堆叠而形成，且彼此接续堆叠的所述柱体的端面尺寸为相同或不相同。
5.根据权利要求1所述的覆晶封装基板，其特征在于，该核心层为导电材，且该核心层与所述第一导电柱间形成有隔离彼此的环状开孔。
6.根据权利要求5所述的覆晶封装基板，其特征在于，该核心层与所述第一导电柱间的开孔内充满第一绝缘层。
7.根据权利要求1所述的覆晶封装基板，其特征在于，该强化层为导电材或绝缘材。
8.根据权利要求1所述的覆晶封装基板，其特征在于，该第一导电柱与第二导电柱的端面尺寸为不相同或相同。
9.根据权利要求1所述的覆晶封装基板，其特征在于，该线路部为单层线路形式。
10.根据权利要求1所述的覆晶封装基板，其特征在于，该线路部为增层线路形式。
11.一种覆晶封装基板的制法，其特征在于，包括：
提供一具有相对的第一侧与第二侧的绝缘材核心层，且该核心层配置有多个第一导电柱，其中，所述第一导电柱的相对二端分别连通该核心层的第一侧与第二侧；
于该核心层的第一侧与第二侧上分别通过第一绝缘层各结合一强化层；
于所述强化层对应于所述第一导电柱之处形成多个开口；
形成第二绝缘层于所述强化层上及所述开口中，以令所述第一绝缘层与所述第二绝缘层作为绝缘部，使所述绝缘部包覆所述强化层；
于所述绝缘部对应所述开口处之中形成多个第二导电柱，且所述第二导电柱的其中一端连接该第一导电柱，而另一端连通至该绝缘部的表面，以令该第一导电柱与该第二导电柱作为导电部；以及
于所述绝缘部上形成线路部，且该线路部连接所述导电部的第二导电柱。
12.根据权利要求11所述的覆晶封装基板的制法，其特征在于，该核心层中的第一导电柱，其由单一柱体构成。
13.根据权利要求11所述的覆晶封装基板的制法，其特征在于，该核心层中的第一导电柱，其由多个柱体接续堆叠而形成，且彼此接续堆叠柱体的端面尺寸为相同或不相同。
14.根据权利要求11所述的覆晶封装基板的制法，其特征在于，该第一导电柱及/或该第二导电柱以电镀、沉积或填充导电材的方式形成。
15.一种覆晶封装基板的制法，其特征在于，包括：
提供一具有相对的第一侧与第二侧的导电材核心层，且该核心层的第二侧通过第一绝缘层结合至一强化层上；
于该核心层上形成多个环状开孔，以于所述开孔中框围出第一导电柱；
于该核心层的第一侧上通过另一第一绝缘层结合另一强化层，且通过该第一绝缘层填入所述开孔中以绝缘该核心层与所述第一导电柱；
于所述强化层对应所述第一导电柱处形成开口；
形成第二绝缘层于所述强化层上及所述开口中，以令所述第一绝缘层与所述第二绝缘层作为绝缘部，使所述绝缘部包覆所述强化层；
于所述绝缘部对应所述开口处之中形成第二导电柱，且该第二导电柱的其中一端连接该第一导电柱，而另一端连通该绝缘部的表面，以令该第二导电柱与该第一导电柱作为导电部；以及
于所述绝缘部上形成线路部，且该线路部连接该导电部的第二导电柱。
16.根据权利要求11或15所述的覆晶封装基板的制法，其特征在于，该强化层为导电材或绝缘材。
17.根据权利要求11或15所述的覆晶封装基板的制法，其特征在于，该第一导电柱与所述第二导电柱的端面尺寸为不相同或相同。
18.根据权利要求11或15所述的覆晶封装基板的制法，其特征在于，该第二导电柱以电镀、沉积或填充导电材的方式形成。
19.根据权利要求11或15所述的覆晶封装基板的制法，其特征在于，该线路部以单层线路形式形成。
20.根据权利要求11或15所述的覆晶封装基板的制法，其特征在于，该线路部以增层线路形式形成。
CN201810973106.8A 2018-08-24 2018-08-24 覆晶封装基板及其制法 Active CN110858576B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810973106.8A CN110858576B (zh) 2018-08-24 2018-08-24 覆晶封装基板及其制法
US16/542,569 US11139230B2 (en) 2018-08-24 2019-08-16 Flip-chip package substrate and method for preparing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810973106.8A CN110858576B (zh) 2018-08-24 2018-08-24 覆晶封装基板及其制法

Publications (2)

Publication Number Publication Date
CN110858576A true CN110858576A (zh) 2020-03-03
CN110858576B CN110858576B (zh) 2022-05-06

Family

ID=69583985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810973106.8A Active CN110858576B (zh) 2018-08-24 2018-08-24 覆晶封装基板及其制法

Country Status (2)

Country Link
US (1) US11139230B2 (zh)
CN (1) CN110858576B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118039493A (zh) * 2024-04-12 2024-05-14 芯爱科技(南京)有限公司 封装基板的制法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220029987A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치
TWI752820B (zh) * 2021-02-08 2022-01-11 欣興電子股份有限公司 電路板結構及其製作方法
CN114916156A (zh) * 2021-02-08 2022-08-16 欣兴电子股份有限公司 电路板结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140197545A1 (en) * 2013-01-16 2014-07-17 Harold R. Chase Non-cylindrical conducting shapes in multilayer laminated substrate cores
CN104349583A (zh) * 2013-08-09 2015-02-11 钰桥半导体股份有限公司 具有复合芯层及双增层电路的线路板
US20150181703A1 (en) * 2013-12-20 2015-06-25 Shinko Electric Industries Co., Ltd. Wiring Substrate and Semiconductor Device
US20160381792A1 (en) * 2015-06-29 2016-12-29 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269593B2 (en) * 2012-05-29 2016-02-23 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with integral stepped stacked structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140197545A1 (en) * 2013-01-16 2014-07-17 Harold R. Chase Non-cylindrical conducting shapes in multilayer laminated substrate cores
CN104349583A (zh) * 2013-08-09 2015-02-11 钰桥半导体股份有限公司 具有复合芯层及双增层电路的线路板
US20150181703A1 (en) * 2013-12-20 2015-06-25 Shinko Electric Industries Co., Ltd. Wiring Substrate and Semiconductor Device
US20160381792A1 (en) * 2015-06-29 2016-12-29 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118039493A (zh) * 2024-04-12 2024-05-14 芯爱科技(南京)有限公司 封装基板的制法

Also Published As

Publication number Publication date
CN110858576B (zh) 2022-05-06
US11139230B2 (en) 2021-10-05
US20200066624A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
JP5598787B2 (ja) 積層型半導体装置の製造方法
US7633169B2 (en) Chip package structure
CN110858576B (zh) 覆晶封装基板及其制法
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
US11476204B2 (en) Flip-chip packaging substrate and method for fabricating the same
US20120287583A1 (en) Embedded chip package
US20070210423A1 (en) Embedded chip package structure
TW201740529A (zh) 整合扇出型封裝及其製造方法
US10896882B2 (en) Electronic package having heat dissipating element and method for fabricating the same
CN110459521B (zh) 覆晶封装基板和电子封装件
CN112054007A (zh) 半导体封装载板及其制法与电子封装件
TWI746415B (zh) 覆晶封裝基板之核心結構及其製法
CN112582370A (zh) 覆晶封装基板及其制作方法
US11462461B2 (en) System in package for lower z height and reworkable component assembly
CN109427725B (zh) 中介基板及其制法
TWI739027B (zh) 覆晶封裝基板之核心結構及其製法
US20030201544A1 (en) Flip chip package
CN111490025B (zh) 电子封装件及其封装基板与制法
EP1369919A1 (en) Flip chip package
CN111987062A (zh) 半导体封装结构及其制备方法
CN116581091B (zh) 电子封装件及其制法
US20230260886A1 (en) Electronic package and manufacturing method thereof
US20240096838A1 (en) Component-embedded packaging structure
TWI392072B (zh) 封裝基板及其製作方法
TWI720735B (zh) 封裝結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230418

Address after: Hsinchu County, Taiwan, China

Patentee after: PHOENIX PIONEER TECHNOLOGY Co.,Ltd.

Address before: 361012 unit A13, first floor, No. 18, Haijing East Road, Xiamen area (bonded port area), Xiamen pilot Free Trade Zone, Fujian Province

Patentee before: Xinzhou Technology (Xiamen) Co.,Ltd.

TR01 Transfer of patent right